TWI588504B - 自動測試通道配置裝置及其控制方法 - Google Patents
自動測試通道配置裝置及其控制方法 Download PDFInfo
- Publication number
- TWI588504B TWI588504B TW104143265A TW104143265A TWI588504B TW I588504 B TWI588504 B TW I588504B TW 104143265 A TW104143265 A TW 104143265A TW 104143265 A TW104143265 A TW 104143265A TW I588504 B TWI588504 B TW I588504B
- Authority
- TW
- Taiwan
- Prior art keywords
- test
- channel
- control signal
- state
- test channel
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Description
本發明係關於一種自動測試通道配置裝置及其控制方法，特別是一種應用於自動測試設備的自動測試設備資源配置方法及其控制方法。
在測試積體電路的領域中，自動測試設備(automated test equipment, ATE)被廣泛地運用來對受檢測的積體電路送出訊號，並接收和分析從受測積體電路反饋的訊號，來決定受測的積體電路有沒有發生功能錯誤(malfunction)的狀況。
為了增加積體電路的測試效率和降低測試成本，目前的積體電路測試廠商積極地研究如何能在同一時段中測試更多個待測物（device under test，DUT），使得自動測試設備分配測試通道的方式越來越重要。此外，當自動測試設備對待測積體電路進行測試時，同一批進行測試的積體電路中，可能會有部分的積體電路需要進行微調。而目前的自動測試設備不具有微調部分或全部積體電路的功能，因此亦增加了積體電路的測試成本。
本發明在於提供一種自動測試通道配置裝置及其控制方法，藉以解決習知自動測試設備不具有微調部分或全部待測積體電路的問題。
本發明所揭露的自動測試通道配置裝置，電性連接一自動測試設備與至少一待測物，自動測試通道配置裝置具有多個測試通道、記憶模組、第一邏輯運算模組及第二邏輯運算模組。記憶模組具有多個記憶區塊，每一個記憶區塊關連於多個測試通道其中之一。每一個記憶區塊具有多個導通狀態值，每一個導通狀態值關連於多個測試環境其中之一。第一邏輯運算模組電性連接記憶模組，用以依據其中一個記憶區塊儲存的導通狀態值和測試環境選擇資料，產生第一測試通道的第一控制訊號。測試環境選擇資料具有多個選擇狀態值，每一個選擇狀態值關連於其中一個測試環境。第二邏輯運算模組電性連接第一邏輯運算模組，用以依據一個記憶區塊儲存的導通狀態值和測試環境維持資料，產生第一測試通道的第二控制訊號。測試環境維持資料具有多個狀態維持值，每一個狀態維持值關連於測試環境其中之一。第二邏輯運算模組依據第一控制訊號及第二控制訊號，產生第一測試通道控制訊號，以選擇性地導通第一測試通道。
本發明所揭露的自動測試通道配置裝置的控制方法，具有設定關係表。關係表用以紀錄多個測試通道中每一個測試通道對應多個測試環境之操作關聯性。自測試環境中，選擇部分的測試環境來進行測試。依據關係表中，判斷被選擇進行測試的測試環境的通道狀態。依據被選擇進行測試的每一個測試環境的通道狀態，計算第一測試通道的第一控制訊號。自測試環境中，選擇部分的測試環境來進行狀態維持。依據關係表中，判斷被選擇進行狀態維持的測試環境的通道狀態。依據被選擇狀態維持的測試環境的通道狀態，計算第一測試通道的第二控制訊號。依據第一控制訊號及第二控制訊號，判斷第一測試通道是否要導通。
根據上述本發明所揭露的自動測試通道配置裝置及其控制方法，可以依據每個測試環境被選擇進行測試的狀態和被選擇進行狀態維持的狀態，來決定在一個批次的測試中前述多個測試通道中的每個通道是否該被導通，進而使得自動測試設備可以對部分或全部積體電路的進行微調參數的程序。
以上之關於本揭露內容之說明及以下之實施方式之說明係用以示範與解釋本發明之精神與原理，並且提供本發明之專利申請範圍更進一步之解釋。
以下在實施方式中詳細敘述本發明之詳細特徵以及優點，其內容足以使任何熟習相關技藝者了解本發明之技術內容並據以實施，且根據本說明書所揭露之內容、申請專利範圍及圖式，任何熟習相關技藝者可輕易地理解本發明相關之目的及優點。以下之實施例係進一步詳細說明本發明之觀點，但非以任何觀點限制本發明之範疇。
請參照圖1，圖1係根據本發明一實施例所繪示之自動測試設備、自動測試通道配置裝置和待測裝置的功能方塊圖，如圖1所示，自動測試通道配置裝置10電性連接自動測試設備20與一個或多個待測裝置30，待測裝置30具有至少一待測物，待測物例如積體電路或其他合適的半導體元件。自動測試設備20藉由自動測試通道配置裝置10將一組或多組測試訊號提供給一個或多個待測裝置30，並分析來自待測裝置30依據測試訊號回饋的訊號，以檢測待測物的各種特性，例如電源引腳及/或接地引腳的電壓特性、電流特性、阻抗特性。
於一個實施例中，請參照圖2，圖2係根據本發明一實施例所繪示之自動測試通道配置裝置中的功能方塊圖，如圖2所示，自動測試通道配置裝置10具有通道模組11、記憶模組13、第一邏輯運算模組15及第二邏輯運算模組17，其中通道模組11電性連接第二邏輯運算模組17，第一邏輯運算模組15電性連接記憶模組13及第二邏輯運算模組17。
通道模組11具有多個測試通道，每個測試通道導通以傳遞自動測試設備20和待測裝置30之間的訊號。於一個實施例中，每一個測試通道上具有一個開關。每一個開關受控於第二邏輯運算模組17，以選擇性地導通，使測試通道可傳遞自動測試設備20和待測裝置30之間的訊號。當開關截止時，訊號無法經由第一測試通道往來於自動測試設備20與待測裝置30之間。
記憶模組13具有多個記憶區塊，每一個記憶區塊關連於多個測試通道其中之一，每一個記憶區塊儲存多個導通狀態值，每一個導通狀態值關連於多個測試環境其中之一。舉例來說，當通道模組11中有4個測試通道時，記憶模組13中具有分別對應4個測試通道的4個記憶區塊，且第一記憶區塊儲存第一測試通道的多個導通狀態值，第二記憶區塊儲存第二測試通道的多個導通狀態值，以此類推。每一個記憶區塊儲存的每一個導通狀態值關連於一個測試環境，也就是說當測試環境有8個時，第一記憶區塊儲存8個導通狀態值，且每個導通狀態值代表第一測試通道於一個測試環境被選擇時是否導通。同理地，第二記憶區塊亦儲存8個導通狀態值。測試環境例如為一個待測物的多種測試，也可以是指一個用以設置待測物的插座。當測試環境為一個用以設置待測物的插座時，8個測試環境可以提供8個待測物設置，意即自動測試設備20可以在單次測試中，對8個待測物進行測試。
第一邏輯運算模組15電性連接記憶模組13，用以依據其中一個記憶區塊儲存的導通狀態值和測試環境選擇資料，產生第一控制訊號，其中測試環境選擇資料具有多個選擇狀態值，每一個選擇狀態值關連於其中一個測試環境。以第一測試通道的導通狀態值和測試環境選擇資料舉例來說，請參照下列表1。
<TABLE border="1" borderColor="#000000" width="_0001"><TBODY><tr><td> 測試環境 </td><td> 1<sup>st</sup></td><td> 2<sup>nd</sup></td><td> 3<sup>rd</sup></td><td> 4<sup>th</sup></td><td> 5<sup>th</sup></td><td> 6<sup>th</sup></td><td> 7<sup>th</sup></td><td> 8<sup>th</sup></td></tr><tr><td> 導通狀態值 </td><td> 是 </td><td> 是 </td><td> 否 </td><td> 是 </td><td> 否 </td><td> 否 </td><td> 否 </td><td> 是 </td></tr><tr><td> 測試環境選擇資料 </td><td> 否 </td><td> 是 </td><td> 是 </td><td> 否 </td><td> 是 </td><td> 是 </td><td> 否 </td><td> 是 </td></tr></TBODY></TABLE>表1
如表1所示，以第一行中的第一測試環境來說，第一測試通道的導通狀態值為「是」，表示第一測試環境被選擇進行測試時，第一測試通道需要導通。而第一測試通道的測試環境選擇資料為「否」，表示於這一次的測試程序中，第一測試環境並未被選擇進行測試。
因此，根據表1所示，於這一次的測試程序中，第二、第三、第五、第六及第八測試環境被選擇進行測試，第一邏輯運算模組15則依據第一測試通道在第二、第三、第五、第六及第八測試環境下的導通狀態值，進行邏輯或（logic or）運算，計算出第一測試通道的第一控制訊號為「是」。
第二邏輯運算模組17電性連接第一邏輯運算模組15，用以依據一個記憶區塊儲存的導通狀態值和測試環境維持資料，產生第二控制訊號。測試環境維持資料具有多個狀態維持值，每一個狀態維持值關連於測試環境其中之一。同樣以第一測試通道的導通狀態值和測試環境選擇資料舉例來說，請參照下列表2。
<TABLE border="1" borderColor="#000000" width="_0002"><TBODY><tr><td> 測試環境 </td><td> 1<sup>st</sup></td><td> 2<sup>nd</sup></td><td> 3<sup>rd</sup></td><td> 4<sup>th</sup></td><td> 5<sup>th</sup></td><td> 6<sup>th</sup></td><td> 7<sup>th</sup></td><td> 8<sup>th</sup></td></tr><tr><td> 導通狀態值 </td><td> 是 </td><td> 是 </td><td> 否 </td><td> 是 </td><td> 否 </td><td> 否 </td><td> 否 </td><td> 是 </td></tr><tr><td> 測試環境維持資料 </td><td> 是 </td><td> 是 </td><td> 是 </td><td> 是 </td><td> 是 </td><td> 是 </td><td> 是 </td><td> 否 </td></tr></TBODY></TABLE>表2
如表2所示，以第一行中的第一測試環境來說，第一測試通道的導通狀態值為「是」，表示第一測試環境被選擇進行測試時，第一測試通道需要導通。而第一測試通道的測試環境維持資料為「是」，表示於這一次的測試中，第一測試環境被選擇進行狀態維持，意即第一測試環境上的待測物未被選擇進行微調（trim）程序。表2所示的實施例中，於這一次的測試裡，第八測試環境上的待測物被選擇進行微調程序。
於這一次的測試中，第一測試環境至第七測試環境被選擇進行狀態維持，第二邏輯運算模組則依據第一測試通道在第一測試環境至第七測試環境下的導通狀態值，進行邏輯或（logic or）運算，計算出第二控制訊號為「是」。
接著，第二邏輯運算模組17依據第一控制訊號為「是」及第二控制訊號為「是」，選擇性地導通測試通道，亦即控制測試通道上的開關選擇性地導通。於一個實施例中，第二邏輯運算模組可以對第一控制訊號和第二控制訊號進行邏輯或（logic or）運算，並依據第一控制訊號和第二控制訊號的運算，選擇性地導通第一測試通道。換言之，於前述的實施例中，第二邏輯運算模組17依據第一控制訊號為「是」和第二控制訊號為「是」，邏輯或（logic or）計算出「是」，故產生第一測試通道控制訊號，以控制第一測試通道上的開關導通。
於另一個實施例中，第二邏輯運算模組17將第一控制訊號及第二控制訊號輸出至自動測試設備20，自動測試設備20依據第一控制訊號及第二控制訊號選擇性地維持第一測試通道輸出的訊號。具體而言，當第一測試通道上的開關導通時，自動測試設備20更依據第一控制訊號及第二控制訊號決定從第一測試通道輸出至待測裝置30的測試訊號。
更詳細來說，當第一控制訊號為「否」且第二控制訊號為「否」時，第一測試通道不導通，自動測試設備20不從第一測試通道輸出測試訊號至待測裝置30。當第一控制訊號為「是」、第二控制訊號為「是」時，第一測試通道導通，且自動測試設備20從第一測試通道輸出至待測裝置30的測試訊號係跟著自動測試設備20中暫存器的設定而輸出（Depend on register），抑或是自動測試設備20從第一測試通道輸出至待測裝置30的測試訊號為可被控制（controllable）。當第一控制訊號為「是」、第二控制訊號為「否」時，自動測試設備20從第一測試通道輸出至待測裝置30的測試訊號同樣地係跟著自動測試設備20中暫存器的設定而輸出，抑或是自動測試設備20從第一測試通道輸出至待測裝置30的測試訊號為可被控制。當第一控制訊號為「否」、第二控制訊號為「是」時，自動測試設備20從第一測試通道輸出至待測裝置30的測試訊號為保持狀態（keep），亦即原本從第一測試通道輸出高電壓位準的訊號，就保持原高電壓位準繼續輸出。
於一個實施例中，自動測試設備20從第一測試通道輸出的訊號可以依據第一控制訊號和第二控制訊號的改變而改變，舉例來說，當第一控制訊號為「是」且第二控制訊號為「是」時，自動測試設備20從第一測試通道輸出至待測裝置30的測試訊號跟著暫存器的設定輸出，當第一控制訊號改變為「否」而第二控制訊號為「是」時，自動測試設備20從第一測試通道輸出至待測裝置30的測試訊號為保持狀態（keep），而不會再跟著暫存器的設定改變。當第一控制訊號為「否」且第二控制訊號改變為「否」時，自動測試設備20會停止從第一測試通道輸出測試訊號至待測裝置30。
換言之，如圖3所示，圖3是根據本發明另一實施例所繪示之第一測試通道的時序圖，當第一測試環境及第二測試環境共享第一測試通道的資源時，若第二測試環境中的待測物需要被微調時，第一測試通道在第一時間點t1到第二時間點t2之間會持續導通。原本應該在第一時間點t1結束測試的第一測試環境則保留狀態到第二時間點t2。於一個實施例中，第二測試環境中的待測物可以由其他分享資源給第二測試環境的測試通道來進行微調。於其他實施例中，第一時間點t1到第二時間點t2中，亦可以指第一測試環境結束測試，而第二測試環境中的待測物仍繼續進行測試的時段，本實施例不予限制。
請參照圖4，圖4係根據本發明再一實施例所繪示之第一邏輯運算模組及第二邏輯運算模組中的的電路示意圖，如圖4所示，第二邏輯運算模組17具有多個第一邏輯單元171、一個第二邏輯單元172及多個第五邏輯單元173。第一邏輯運算模組15具有控制單元151、多個第三邏輯單元152以及一個第四邏輯單元153，其中控制單元151電性連接至自動測試設備20與記憶模組13。多個第一邏輯單元171和多個第三邏輯單元152電性連接至記憶模組13。第二邏輯單元172電性連接至第一邏輯單元171與第五邏輯單元173。第四邏輯單元153電性連接至第三邏輯單元152與第五邏輯單元173。第五邏輯單元173電性連接至通道模組11。於一個實施例中，第一邏輯運算模組15更具有緩衝器154電性連接第四邏輯單元153和第五邏輯單元173，第二邏輯運算模組17更具有緩衝器174電性連接第二邏輯單元172和第五邏輯單元173，為了方便說明，將緩衝器154和緩衝器174一併繪示於圖式中，但並非用以限制緩衝器154和緩衝器174的設置與否。
控制單元151係用以從記憶模組13的多個記憶區塊中讀取一個記憶區塊中對應於一個測試通道與多個測試環境的多個導通狀態值。實作上，控制單元151可以包含一個有限狀態機與一個多工器。有限狀態機電性連接至自動測試設備20，而多工器電性連接至有限狀態機與記憶模組13。
有限狀態機可用以依據自動測試設備20所送來的指令選擇性地將對應於每一個測試通道的多筆通道狀態資料寫入記憶模組13的記憶區塊中或依序地讀出記憶模組13中所儲存的通道狀態資料。而多工器受到有限狀態機的控制，將通道狀態資料寫入記憶模組133或是從記憶模組133中讀取特定位址範圍中儲存的通道狀態資料。
當自動測試設備20並未指示進行自動測試時，有限狀態機可以接收來自於自動測試設備20的通道狀態資料，並控制多工器與記憶模組13，以將所接收到的通道狀態資料寫入記憶模組13。反之，當自動測試設備20準備開始進行自動測試時，自動測試設備會發出一個啟動訊號，有限狀態機接收到這個啟動訊號後會依據啟動訊號的指示，開始從記憶模組13中的第一個記憶區塊讀取。為了加強說明具體的實施例，並避免與前述實施例混淆，以下茲以第三個記憶區塊為例，但並非用以限制啟動訊號指定開始讀取的記憶區塊順序。
以第三測試通道來說，控制單元151從第三記憶區塊中讀取第三測試通道對應多個測試環境的導通狀態值。第三邏輯單元152依據導通狀態值與測試環境選擇資料中的選擇狀態值，產生測試環境致能訊號。第三邏輯單元152例如為一個及閘（and gate），依據導通狀態值與選擇狀態值的邏輯及（logic and）運算，得而產生表3。
<TABLE border="1" borderColor="#000000" width="_0003"><TBODY><tr><td> 測試環境 </td><td> 1<sup>st</sup></td><td> 2<sup>nd</sup></td><td> 3<sup>rd</sup></td><td> 4<sup>th</sup></td><td> 5<sup>th</sup></td><td> 6<sup>th</sup></td><td> 7<sup>th</sup></td><td> 8<sup>th</sup></td></tr><tr><td> 導通狀態值 </td><td> 否 </td><td> 是 </td><td> 否 </td><td> 是 </td><td> 否 </td><td> 是 </td><td> 否 </td><td> 是 </td></tr><tr><td> 測試環境選擇資料 </td><td> 是 </td><td> 否 </td><td> 是 </td><td> 否 </td><td> 是 </td><td> 否 </td><td> 否 </td><td> 否 </td></tr><tr><td> 測試環境致能訊號 </td><td> 否 </td><td> 否 </td><td> 否 </td><td> 否 </td><td> 否 </td><td> 否 </td><td> 否 </td><td> 否 </td></tr></TBODY></TABLE>表3
接下來，第四邏輯單元153例如為一個或閘（or gate），電性連接至第三邏輯單元152，用以對每一個第三邏輯單元152產生的測試環境致能訊號進行邏輯或（logic or）運算，以產生第三測試通道的第一控制訊號。如表3所示的實施例，第三測試通道的第一控制訊號為「否」，且第三測試通道的第一控制訊號係暫存於緩衝器154中。同理地，第四邏輯單元153之後再依據第四記憶區塊的多個導通狀態值和測試環境選擇資料中的選擇狀態值，產生第四測試通道的第一控制訊號，並暫存於緩衝器154中，以此類推產生所有測試通道的第一控制訊號，並將所有的控制訊號暫存於緩衝器154中。
同樣地，第一邏輯單元171依據控制單元151從第一記憶區塊中讀取到的導通狀態值與測試環境維持資料中的一個狀態維持值，產生一個測試環境維持訊號。第一邏輯單元171亦例如為一個及閘（and gate），依據導通狀態值與狀態維持值的邏輯及（logic and）運算，得到測試環境維持訊號的結果如表4。
<TABLE border="1" borderColor="#000000" width="_0004"><TBODY><tr><td> 測試環境 </td><td> 1<sup>st</sup></td><td> 2<sup>nd</sup></td><td> 3<sup>rd</sup></td><td> 4<sup>th</sup></td><td> 5<sup>th</sup></td><td> 6<sup>th</sup></td><td> 7<sup>th</sup></td><td> 8<sup>th</sup></td></tr><tr><td> 導通狀態值 </td><td> 否 </td><td> 是 </td><td> 否 </td><td> 是 </td><td> 否 </td><td> 是 </td><td> 否 </td><td> 是 </td></tr><tr><td> 測試環境維持資料 </td><td> 否 </td><td> 是 </td><td> 否 </td><td> 是 </td><td> 是 </td><td> 否 </td><td> 否 </td><td> 否 </td></tr><tr><td> 測試環境維持訊號 </td><td> 否 </td><td> 是 </td><td> 否 </td><td> 是 </td><td> 否 </td><td> 否 </td><td> 否 </td><td> 否 </td></tr></TBODY></TABLE>表4
接下來，第二邏輯單元172例如為一個或閘（or gate），電性連接至第一邏輯單元171，用以對每一個第一邏輯單元171產生的測試環境維持訊號進行邏輯或（logic or）運算，以產生第三測試通道的第二控制訊號。表4所示的實施例中，第三測試通道的第二控制訊號為「是」，且第三測試通道的第二控制訊號亦暫存於緩衝器174中。同理地，之後再依據第四記憶區塊的多個導通狀態值和測試環境維持資料中的狀態維持值，產生第四測試通道的第二控制訊號，以此類推來產生所有測試通道的第二控制訊號，並將所有的控制訊號暫存於緩衝器174中。
多個第五邏輯單元173電性連接緩衝器154及緩衝器174，以分別接收每一個測試通道的第一控制訊號和第二控制訊號。第五邏輯單元173例如或閘（or gate），第一個或閘（or gate）用以對第一測試通道的第一控制訊號及第二控制訊號進行邏輯或（logic or）運算，以產生第一測試通道控制訊號，並依據第一測試通道控制訊號選擇性地導通第一測試通道。以前述第三測試通道的例子來說，第三測試通道的第一控制訊號為「否」及第三測試通道的第二控制訊號為「是」，進行或（logic or）運算後得到指示「是」的第一測試通道控制訊號。第三測試通道上的開關則依據第一測試通道控制訊號導通，並用以傳遞自動測試設備20和待測裝置30之間的訊號。
於其他實施例中，自動測試設備20接收第三測試通道的第一控制訊號為「否」及第三測試通道的第二控制訊號為「是」，依據第一控制訊號和第二控制訊號關係的真值表，判斷第三測試通道的狀態為「keep」，則自動測試設備20控制從第三測試通道輸出的測試訊號保持狀態，亦即測試狀態不改變。
為了更清楚地說明自動測試通道配置裝置10的控制方法，請一併參照圖2與圖5，圖5係根據本發明一實施例所繪示之自動測試通道配置裝置的控制方法的步驟流程圖。如圖所示，於步驟S401中，設定關係表。關係表用以紀錄多個測試通道中每一個測試通道對應多個測試環境之操作關聯性。例如下表5所示。
<TABLE border="1" borderColor="#000000" width="_0005"><TBODY><tr><td> 測試環境 </td><td> 1<sup>st</sup></td><td> 2<sup>nd</sup></td><td> 3<sup>rd</sup></td><td> 4<sup>th</sup></td><td> 5<sup>th</sup></td><td> 6<sup>th</sup></td><td> 7<sup>th</sup></td><td> 8<sup>th</sup></td></tr><tr><td> 第一測試通道 導通狀態值 </td><td> 是 </td><td> 是 </td><td> 否 </td><td> 是 </td><td> 否 </td><td> 否 </td><td> 否 </td><td> 是 </td></tr><tr><td> 第二測試通道 導通狀態值 </td><td> 是 </td><td> 否 </td><td> 否 </td><td> 是 </td><td> 否 </td><td> 否 </td><td> 否 </td><td> 是 </td></tr><tr><td> … </td><td> … </td><td> … </td><td> … </td><td> … </td><td> … </td><td> … </td><td> … </td><td> … </td></tr></TBODY></TABLE>表5
接著於步驟S403中，自測試環境中，選擇部分的測試環境來進行測試。例如選擇第二、第三、第五、第六及第八測試環境被選擇進行測試，如下表6的測試環境選擇資料。
<TABLE border="1" borderColor="#000000" width="_0006"><TBODY><tr><td> 測試環境 </td><td> 1<sup>st</sup></td><td> 2<sup>nd</sup></td><td> 3<sup>rd</sup></td><td> 4<sup>th</sup></td><td> 5<sup>th</sup></td><td> 6<sup>th</sup></td><td> 7<sup>th</sup></td><td> 8<sup>th</sup></td></tr><tr><td> 第一測試通道 導通狀態值 </td><td> 是 </td><td> 是 </td><td> 否 </td><td> 是 </td><td> 否 </td><td> 否 </td><td> 否 </td><td> 是 </td></tr><tr><td> 第二測試通道 導通狀態值 </td><td> 是 </td><td> 否 </td><td> 否 </td><td> 是 </td><td> 否 </td><td> 否 </td><td> 是 </td><td> 否 </td></tr><tr><td> … </td><td> … </td><td> … </td><td> … </td><td> … </td><td> … </td><td> … </td><td> … </td><td> … </td></tr><tr><td> 測試環境選擇資料 </td><td> 否 </td><td> 是 </td><td> 是 </td><td> 否 </td><td> 是 </td><td> 是 </td><td> 否 </td><td> 是 </td></tr></TBODY></TABLE>表6
接著，於步驟S405中，依據關係表中，判斷被選擇進行測試的測試環境的通道狀態。於步驟S407中，依據被選擇進行測試的每一個測試環境的通道狀態，計算每一個測試通道的第一控制訊號。前述表6所示的實施例中，對第一測試通道於第二、第三、第五、第六及第八測試環境的導通狀態值進行邏輯或（logic or）運算，得到第一測試通道的第一控制訊號指示為「是」。對第二測試通道於第二、第三、第五、第六及第八測試環境的導通狀態值進行邏輯或（logic or）運算，得到第二測試通道的第一控制訊號指示為「否」。
於步驟S409中，自測試環境中，選擇部分的測試環境來進行狀態維持。例如第一至第三測試環境和第五至第八測試環境被選擇進行狀態維持，如下表7的測試環境維持資料。
<TABLE border="1" borderColor="#000000" width="_0007"><TBODY><tr><td> 測試環境 </td><td> 1<sup>st</sup></td><td> 2<sup>nd</sup></td><td> 3<sup>rd</sup></td><td> 4<sup>th</sup></td><td> 5<sup>th</sup></td><td> 6<sup>th</sup></td><td> 7<sup>th</sup></td><td> 8<sup>th</sup></td></tr><tr><td> 第一測試通道 導通狀態值 </td><td> 是 </td><td> 是 </td><td> 否 </td><td> 是 </td><td> 否 </td><td> 否 </td><td> 否 </td><td> 是 </td></tr><tr><td> 第二測試通道 導通狀態值 </td><td> 是 </td><td> 否 </td><td> 否 </td><td> 是 </td><td> 否 </td><td> 否 </td><td> 是 </td><td> 否 </td></tr><tr><td> … </td><td> … </td><td> … </td><td> … </td><td> … </td><td> … </td><td> … </td><td> … </td><td> … </td></tr><tr><td> 測試環境維持資料 </td><td> 是 </td><td> 是 </td><td> 是 </td><td> 否 </td><td> 是 </td><td> 是 </td><td> 是 </td><td> 是 </td></tr></TBODY></TABLE>表7
於步驟S411中，依據關係表中，判斷被選擇進行狀態維持的測試環境的通道狀態。於步驟S413中，依據被選擇狀態維持的測試環境的通道狀態，計算每一個測試通道的第二控制訊號。前述表7所示的實施例中，對第一測試通道於第一至第三測試環境和第五至第八測試環境的導通狀態值進行邏輯或（logic or）運算，得到第一測試通道的第二控制訊號指示為「是」。對第二測試通道於第一至第三測試環境和第五至第八測試環境的導通狀態值進行邏輯或（logic or）運算，得到第二測試通道的第二控制訊號指示為「否」。
於步驟S411中，依據第一控制訊號及第二控制訊號，判斷第一測試通道是否要導通。換言之，對第一測試通道的第一控制訊號為「是」和第二控制訊號為「是」進行邏輯或（logic or）運算，產生指示為「是」的第一測試通道控制訊號，第一測試通道控制訊號則導通第一測試通道上的開關，使自動測試設備20透過第一測試通道輸出訊號至待測裝置30。對第一測試通道的第一控制訊號為「是」和第二控制訊號為「否」進行邏輯或（logic or）運算，產生指示為「是」的第二測試通道控制訊號，第二測試通道控制訊號亦導通第二測試通道上的開關，使自動測試設備20亦透過第二測試通道輸出訊號至待測裝置30。
於其他實施例中，自動測試設備20更透過第一控制訊號和第二控制訊號選擇性地維持自測試通道輸出的訊號。以前述的實施例來說，當第一測試通道的第一控制訊號為「是」和第二控制訊號為「是」時，自動測試設備20從第一測試通道輸出的訊號係跟著設定而改變。當第二測試通道的第一控制訊號為「否」和第二控制訊號為「否」時，自動測試設備20從第一測試通道輸出的訊號係跟著設定而改變。本發明所述之自動測試通道配置裝置10的控制方法實際上均已經揭露在前述記載的實施例中，本實施例在此不重複說明。
綜合以上所述，本發明實施例提供一種自動測試通道配置裝置及其控制方法，可以依據每個測試環境被選擇進行測試的狀態和被選擇進行狀態維持的狀態，來決定在一個測試程序中前述多個測試通道中的每個通道是否該被導通，進而使得自動測試設備可以對部分或全部積體電路的進行微調參數的程序
雖然本發明以前述之實施例揭露如上，然其並非用以限定本發明。在不脫離本發明之精神和範圍內，所為之更動與潤飾，均屬本發明之專利保護範圍。關於本發明所界定之保護範圍請參考所附之申請專利範圍。
10‧‧‧自動測試通道配置裝置
11‧‧‧通道模組
13‧‧‧記憶模組
15‧‧‧第一邏輯運算模組
151‧‧‧控制單元
152‧‧‧第三邏輯單元
153‧‧‧第四邏輯單元
154‧‧‧緩衝器
17‧‧‧第二邏輯運算模組
171‧‧‧第一邏輯單元
172‧‧‧第二邏輯單元
173‧‧‧第五邏輯單元
174‧‧‧緩衝器
20‧‧‧自動測試設備
30‧‧‧待測裝置
11‧‧‧通道模組
13‧‧‧記憶模組
15‧‧‧第一邏輯運算模組
151‧‧‧控制單元
152‧‧‧第三邏輯單元
153‧‧‧第四邏輯單元
154‧‧‧緩衝器
17‧‧‧第二邏輯運算模組
171‧‧‧第一邏輯單元
172‧‧‧第二邏輯單元
173‧‧‧第五邏輯單元
174‧‧‧緩衝器
20‧‧‧自動測試設備
30‧‧‧待測裝置
圖1係根據本發明一實施例所繪示之自動測試設備、自動測試通道配置裝置和待測裝置的功能方塊圖。 圖2係根據本發明一實施例所繪示之自動測試通道配置裝置中的功能方塊圖。 圖3是根據本發明另一實施例所繪示之第一測試通道的時序圖。 圖4係根據本發明再一實施例所繪示之第一邏輯運算模組及第二邏輯運算模組中的的電路示意圖。 圖5係根據本發明一實施例所繪示之自動測試通道配置裝置的控制方法的步驟流程圖。
10‧‧‧自動測試通道配置裝置
11‧‧‧通道模組
13‧‧‧記憶模組
17‧‧‧第二邏輯運算模組
20‧‧‧自動測試設備
30‧‧‧待測裝置
Claims (10)
- 一種自動測試通道配置裝置，電性連接一自動測試設備與至少一待測物，該自動測試通道配置裝置包括：多個測試通道；一記憶模組，包括對應於該些測試通道的多個記憶區塊，每一該記憶區塊關連於該些測試通道其中之一，每一該記憶區塊包括多個導通狀態值，每一該導通狀態值關連於多個測試環境其中之一；一第一邏輯運算模組，電性連接該記憶模組，用以依據該些記憶區塊其中之一儲存的該些導通狀態值和一測試環境選擇資料，產生該些測試通道中的一第一測試通道的一第一控制訊號，該測試環境選擇資料具有多個選擇狀態值，每一該選擇狀態值關連於該些測試環境其中之一；以及一第二邏輯運算模組，電性連接該第一邏輯運算模組，用以依據該些記憶區塊其中之一儲存的該些導通狀態值和一測試環境維持資料，產生該第一測試通道的一第二控制訊號，該測試環境維持資料具有多個狀態維持值，每一該狀態維持值關連於該些測試環境其中之一，該第二邏輯運算模組依據該第一控制訊號及該第二控制訊號，產生一第一測試通道控制訊號，以選擇性地導通該第一測試通道。
- 如請求項1所述之自動測試通道配置裝置，其中該第二邏輯運算模組更輸出該第一控制訊號及該第二控制訊號至該自動測試設備，使該自動測試設備依據該第一控制訊號及該第二控制訊號選擇性地維持自該第一測試通道輸出的訊號。
- 如請求項1所述之自動測試通道配置裝置，其中該第二邏輯運算模組包括：多個第一邏輯單元，電性連接至該第一邏輯運算模組，每一該第一邏輯單元用以依據該些導通狀態值其中之一與該些狀態維持值其中之一決定一測試環境維持訊號；以及一第二邏輯單元，電性連接至該些第一邏輯單元，用以依據每一該第一邏輯單元決定的該測試環境維持訊號以產生該第一測試通道的該第二控制訊號。
- 如請求項3所述之自動測試通道配置裝置，其中該第一邏輯運算模組包括：一控制單元，電性連接至該記憶模組，用以從該些記憶區塊中讀取一第一記憶區塊中的該些導通狀態值；多個第三邏輯單元，電性連接至該記憶模組，每一該第三邏輯單元用以依據被讀取的該些導通狀態值其中之一與該些選擇狀態值其中之一決定一測試環境致能訊號；以及一第四邏輯單元，電性連接至該些第三邏輯單元，用以依據每一該第三邏輯單元決定的該測試環境致能訊號以產生該些測試通道中該第一測試通道的該第一控制訊號。
- 如請求項4所述之自動測試通道配置裝置，其中該第二邏輯運算模組更包括：多個第五邏輯單元，該些第五邏輯單元其中之一依據該第一測試通道的該第一控制訊號及該第二控制訊號，產生該第一測試通道控制訊號，以選擇性地導通該第一測試通道。
- 一種自動測試通道配置裝置的控制方法，包括：設定一關係表，該關係表用以紀錄多個測試通道中每一該測試通道對應多個測試環境之操作關聯性；自該些測試環境中，選擇部分的該些測試環境來進行測試；依據該關係表中，判斷被選擇進行測試的該些測試環境中每一該測試環境的一通道狀態；依據被選擇進行測試的每一該測試環境的該通道狀態，計算該些測試通道中一第一測試通道的一第一控制訊號；自該些測試環境中，選擇部分的該些測試環境來進行狀態維持；依據該關係表中，判斷被選擇進行狀態維持的該些測試環境中每一該測試環境的該通道狀態；依據被選擇狀態維持的每一該測試環境的該通道狀態，計算該第一測試通道的一第二控制訊號；以及依據該第一控制訊號及該第二控制訊號，判斷該第一測試通道是否要導通。
- 如請求項6所述之自動測試通道配置裝置的控制方法，更包括依據該第一控制訊號及該第二控制訊號，選擇性地維持該第一測試通道輸出的訊號。
- 如請求項6所述之自動測試通道配置裝置的控制方法，其中於判斷被選擇進行測試的每一該測試環境的該通道狀態的步驟，以及於判斷被選擇進行狀態維持的每一該測試環境的該通道狀態的步驟中，係依據該第一測試通道於每一該測試環境下是否被導通來決定該通道狀態。
- 如請求項6所述之自動測試通道配置裝置的控制方法，其中於判斷該第一測試通道是否要導通的步驟中，係依據被選擇進行測試和被選擇進行狀態維持的該些測試環境的該通道狀態進行一邏輯或(logic or)計算，以決定該第一測試通道是否要導通。
- 如請求項6所述的自動測試通道配置裝置的控制方法，更包含依據一啟動訊號從該些測試通道中選擇該些測試通道其中之一，該啟動訊號指示該些測試通道其中之一開始進行。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW104143265A TWI588504B (zh) | 2015-12-23 | 2015-12-23 | 自動測試通道配置裝置及其控制方法 |
| CN201610857055.3A CN107015135B (zh) | 2015-12-23 | 2016-09-28 | 自动测试通道配置装置及其控制方法 |
| CN201621102784.XU CN206042170U (zh) | 2015-12-23 | 2016-10-08 | 摄像系统及装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW104143265A TWI588504B (zh) | 2015-12-23 | 2015-12-23 | 自動測試通道配置裝置及其控制方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI588504B true TWI588504B (zh) | 2017-06-21 |
| TW201723521A TW201723521A (zh) | 2017-07-01 |
Family
ID=59438896
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW104143265A TWI588504B (zh) | 2015-12-23 | 2015-12-23 | 自動測試通道配置裝置及其控制方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN107015135B (zh) |
| TW (1) | TWI588504B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5951705A (en) * | 1997-10-31 | 1999-09-14 | Credence Systems Corporation | Integrated circuit tester having pattern generator controlled data bus |
| TW498164B (en) * | 1999-03-30 | 2002-08-11 | Credence Systems Corp | Integrated circuit testing device with dual purpose analog and digital channels |
| TW200632926A (en) * | 2005-01-28 | 2006-09-16 | Renesas Tech Corp | A semiconductor integrated circuit having test function and manufacturing method thereof |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1399138A (zh) * | 2001-07-20 | 2003-02-26 | 上海大唐移动通信设备有限公司 | 射频自动切换批量测试方法 |
| DE602004007906T2 (de) * | 2003-03-19 | 2008-04-10 | Advantest Corp. | Testeinrichtung und einstellverfahren |
| CN103267943B (zh) * | 2013-04-24 | 2016-09-28 | 上海华虹宏力半导体制造有限公司 | 一种集成电路的测试装置及方法 |
| CN104730448B (zh) * | 2013-12-20 | 2017-07-28 | 致茂电子股份有限公司 | 自动测试设备资源配置方法与自动测试通道配置装置 |
-
2015
- 2015-12-23 TW TW104143265A patent/TWI588504B/zh active
-
2016
- 2016-09-28 CN CN201610857055.3A patent/CN107015135B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5951705A (en) * | 1997-10-31 | 1999-09-14 | Credence Systems Corporation | Integrated circuit tester having pattern generator controlled data bus |
| TW498164B (en) * | 1999-03-30 | 2002-08-11 | Credence Systems Corp | Integrated circuit testing device with dual purpose analog and digital channels |
| TW200632926A (en) * | 2005-01-28 | 2006-09-16 | Renesas Tech Corp | A semiconductor integrated circuit having test function and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107015135B (zh) | 2019-10-08 |
| TW201723521A (zh) | 2017-07-01 |
| CN107015135A (zh) | 2017-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6803373B2 (ja) | 立ち上がり及び立ち下がりエッジのデスキュー | |
| KR101149270B1 (ko) | 집적 회로 디바이스를 테스트하는 시스템 및 방법 | |
| US20140253099A1 (en) | Semiconductor device on device interface board and test system using the same | |
| JP6738798B2 (ja) | ワンショット回路と自動試験装置 | |
| TWI660183B (zh) | Component inspection method, probe card, interposer and inspection device | |
| JP2007108016A (ja) | 試験方法および試験装置 | |
| US9612276B2 (en) | Test device and test system including the same | |
| KR20090060772A (ko) | 반도체 디바이스 테스트 시스템 | |
| JP6097797B2 (ja) | 半導体装置、テスタ装置及びテスタシステム | |
| US20150058685A1 (en) | Method and system of testing semiconductor memory | |
| JP2020048022A (ja) | 半導体集積回路及び再構成半導体システム | |
| PT1643509E (pt) | Dispositivo de teste de semicondutores e respectivo método de controlo | |
| JP4377238B2 (ja) | 半導体試験装置 | |
| CN106233150B (zh) | 保护测试仪器的电路 | |
| KR102409926B1 (ko) | 테스트 장치 및 이를 포함하는 테스트 시스템 | |
| TWI588504B (zh) | 自動測試通道配置裝置及其控制方法 | |
| KR102632401B1 (ko) | 신호 타이밍 조정 | |
| TW201629969A (zh) | 電阻性記憶體裝置 | |
| KR20210058351A (ko) | 테스트 보드 및 이를 포함하는 테스트 시스템 | |
| JP4874391B2 (ja) | 試験装置 | |
| US9509311B2 (en) | Semiconductor device and operation method thereof | |
| JP7273790B2 (ja) | 回路パスのために実行される方法、回路構成、及び自動試験装置 | |
| US10897239B1 (en) | Granular variable impedance tuning | |
| TWI507834B (zh) | 自動測試設備資源配置方法與自動測試通道配置裝置 | |
| JP2007047098A (ja) | 試験装置 |