CN103135048B - 驱动装置的测试方法及电路测试接口 - Google Patents
驱动装置的测试方法及电路测试接口 Download PDFInfo
- Publication number
- CN103135048B CN103135048B CN201210171693.1A CN201210171693A CN103135048B CN 103135048 B CN103135048 B CN 103135048B CN 201210171693 A CN201210171693 A CN 201210171693A CN 103135048 B CN103135048 B CN 103135048B
- Authority
- CN
- China
- Prior art keywords
- driving circuit
- weld pad
- measuring current
- test
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
- G01R31/2889—Interfaces, e.g. between probe and tester
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
Abstract
本发明提供一种驱动装置的测试方法及电路测试接口,其中的电路测试接口包括测试电流传输焊垫、测试电压测量焊垫、至少一驱动电路以及至少一开关模块。驱动电路的输出端耦接至通硅晶穿孔(Through-Silicon Via,TSV)。开关模块则耦接在驱动电路的输出端、测试电流传输焊垫以及测试电压测量焊垫。开关模块依据测试致能信号以导通或断开测试电流传输焊垫、测试电压测量焊垫与驱动电路的输出端的连接路径。
Description
技术领域
本发明是有关于一种驱动装置的测试方法及电路测试接口,且特别是有关于一种芯片输出驱动电路的驱动装置的测试方法及电路测试接口。
背景技术
请参照图1,图1为现有的芯片输出驱动电路(off-chip driver,OCD)以及输入缓冲器的电路图。其中,芯片输出驱动电路110的输出端耦接至通硅晶穿孔(Through-Silicon Via,TSV)130。而输入缓冲器120的一个输入端则与通硅晶穿孔130以及芯片输出驱动电路110的输出端相耦接。
传统上来说,针对芯片输出驱动电路110或/及输入缓冲器120进行测试时,必须通过所谓的点针卡(probe card)上的所提供的测试针来与通硅晶穿孔130直接接触,并经由通硅晶穿孔130来传送或接收用来进行测试的电器信号。在功能模式下,芯片输出驱动电路110通过通硅晶穿孔130来与其他的电路元件相接触。通硅晶穿孔130通常所具有的接脚的电容值规格是相对小的。无论如何,由于通硅晶穿孔130的表面积相对小,传统的测试针不能确实的对通硅晶穿孔130执行点针的动作。为了解决这个问题,使用者可以通过芯片上的导线来作为受测的焊垫与通硅晶穿孔130间的连线。这个被连接的受测的焊垫在功能模式下是不会被使用的,其原因在于上述的受测焊垫具有相对大的电容值。这通常会导致通硅晶穿孔130上被观测到的电容值相对高于其所具有的接脚的最大电容值的规格。
发明内容
本发明提供一种电路测试接口,有效降低电路测试所需的成本。
本发明提供一种电路的测试方法,有效降低电路测试所需的成本。
本发明提出一种电路测试接口,包括测试电流传输焊垫、测试电压测量焊垫、至少一驱动电路以及至少一开关模块。驱动电路具有输出端,驱动电路的输出端耦接至通硅晶穿孔(Through-Silicon Via,TSV)。开关模块耦接至1该驱动电路的输出端、2该测试电流传输焊垫以及3该测试电压测量焊垫。
本发明提供一种电路的测试方法,其中,驱动电路包括至少一驱动电路,驱动电路具有输出端,且驱动电路的输出端耦接至通硅晶穿孔,其步骤包括:一方面在一测试电流传输焊垫及一测试电压测量焊垫间建立一电性连接路径,并在另一方面提供对至少一开关模块提供至少一驱动;通过该开关模块导通驱动电路以及测试电流传输焊垫的电性连接路径,并由测试电流传输焊垫接收测试电流;接着,由测试电压测量焊垫测量驱动电路回应测试电流所产生的测试输出电压。
基于上述,在实施例中,测试电流传输焊垫以及测试电压测量焊垫来通过开关模块连接到通硅晶穿孔。并通过测试电流传输焊垫由驱动电路输入或汲出测试电流,再通过测试电压测量焊垫,在测试模式下,提供驱动电路依据测试电流所产生的测试电压的接口,可以不通过直接接触通硅晶穿孔来进行驱动电路的测试。如此一来,驱动电路可以在一般的测试机台下进行测试,减低电路测试的成本。并且,在功能模式下,通硅晶穿孔与驱动电路间的连接会被切断,因此,驱动电路可以维持正常的动作。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合附图作详细说明如下。这些实施例都清楚描述并使本领域技术人员可以实施本发明。另外,可以被理解的,在不脱离本发明的精神下,本发明另有多个实施例可以通过变更本发明的实施例来完成。因此,本发明实施例的动作细节并不用来限制本发明。
附图说明
图1为现有的芯片输出驱动电路(off-chip driver,OCD)以及输入缓冲器的电路图;
图2为本发明的一实施例的电路测试接口200的示意图;
图3为本发明实施例的开关模块240的一实施方式的示意图;
图4为本发明另一实施例的电路测试接口400的示意图;
图5为本发明实施例的驱动装置的测试方法500的流程图。
附图标记说明:
110:芯片输出驱动电路;
120:输入缓冲器;
130:通硅晶穿孔;
200、400:电路测试接口;
210、411~413:驱动电路;
240、441~443:开关模块;
230、431~433:通硅晶穿孔;
TEN、TENB、TEN1~TEN3:测试致能信号;
MP、MN:晶体管;
OUT、OUT1~OUT3:输出端;
VDD:参考电压;
GND:接地电压;
CPAD:测试电流传输焊垫;
VPAD:测试电压测量焊垫;
CT1、CT2:控制信号;
TR1、TR2:逻辑传输门;
N1~N4:端点;
S510~S530:驱动装置的测试步骤。
具体实施方式
请参照图2,图2为本发明的一实施例的电路测试接口200的示意图。电路测试接口200包括测试电流传输焊垫CPAD、测试电压测量焊垫VPAD、驱动电路210以及开关模块240。驱动电路210的输出端OUT耦接至通硅晶穿孔230,开关模块240则耦接至驱动电路210的输出端OUT、测试电流传输焊垫CPAD以及测试电压测量焊垫VPAD。开关模块240并接收测试致能信号TEN以基于测试致能信号TEN来导通或断开测试电流传输焊垫CPAD与驱动电路210间的耦接路径以及测试电压测量焊垫VPAD与驱动电路210间的耦接路径。其中,驱动电路210可以是芯片输出驱动电路(off-chip driver,OCD)。
在动作过程中,当进行驱动电路210的测试时,开关模块240导通测试电流传输焊垫CPAD与驱动电路210间的耦接路径以及测试电压测量焊垫VPAD与驱动电路210间的耦接路径。通过测试电流传输焊垫CPAD来与驱动电路210进行测试电流的传输,再通过测试电压测量焊垫VPAD来测量驱动电路210的输出端OUT上的测试输出电压来进行测试。
在一实施例中,在当进行驱动电路210的测试时,可以通过例如测试机台来由测试电流传输焊垫CPAD输入测试电流,并使测试电流流经过驱动电路210。测试机台并在测试电流稳定流通过驱动电路210的状态下,可以通过测试电压测量焊垫VPAD来测量此时驱动电路210的输出端OUT所产生的测试输出电压。如此一来,测试机台就可以由所获得的测试输出电压的电压值,以及其所产生的测试电流的电流值,来换算出驱动电路210在此状态下的输出阻抗。
依据本发明另一实施例,驱动电路210可包括P型晶体管MP以及N型晶体管MN。P型晶体管MP1具有控制端(发射极)、第一端(基极)以及第二端(集电极)。P型晶体管MP1的发射极可用来接收控制信号CT1,其基极耦接至参考电压VDD,其集电极则耦接至驱动电路210的输出端OUT。N型晶体管MN同样具有控制端(发射极)、第一端(基极)以及第二端(集电极),而其发射极可以用来接收控制信号CT2,其基极耦接至驱动电路210的输出端OUT,其集电极则耦接至接地电压GND。
在操作中,进行驱动电路210的测试时,包括针对P型晶体管MP以及N型晶体管MN所能产生的电流驱动(source)以及汲取(sink)的能力分别进行测试。在本发明实施例中,当要针对P型晶体管MP的电流驱动能力进行测试时,测试机台可通过其所传送的控制命令,来通过控制信号CT1来导通P型晶体管MP,并且同时通过控制信号CT2来关闭N型晶体管MN。开关模块240依据导通测试电流传输焊垫CPAD与驱动电路210间的耦接路径以及测试电压测量焊垫VPAD与驱动电路210间的耦接路径。在本发明实施例中,开关模块240可以通过测试致能信号TEN来启动及/或控制。并且,测试机台可由测试电流传输焊垫CPAD汲取测试电流。在本发明实施例中,测试电流会由参考电压VDD经由P型晶体管MP,通过驱动电路210的输出端OUT以及开关模块240流向测试电流传输焊垫CPAD。而驱动电路210的输出端OUT上的呈现的测试输出电压的电压值VTEST,就近似等于参考电压VDD减去测试电流的电流值I与P型晶体管MP的导通电阻RONP的乘积(VTEST=VDD-I×RONP)。
相对的,当要针对N型晶体管MN的电流汲取能力进行测试时,测试机台会通过其所传送的控制命令,来通过控制信号CT1来关闭P型晶体管MP,并且同时通过控制信号CT2来导通N型晶体管MN。开关模块240导通测试电流传输焊垫CPAD与驱动电路210间的耦接路径以及测试电压测量焊垫VPAD与驱动电路210间的耦接路径。并且,测试机台由测试电流传输焊垫CPAD输入测试电流。而由图2的为可以轻易得知,这个测试电流会测试电流传输焊垫CPAD通过开关模块240以及驱动电路210的输出端OUT,流向N型晶体管MN以及接地电压GND。而驱动电路210的输出端OUT上的呈现的测试输出电压的电压值VTEST,就等于接地电压GND加上测试电流的电流值I与N型晶体管MN的导通电阻RONN的乘积(VTEST=GND+I×RONN),一般来说,接地电压GND等于0伏特。
由上述的说明可以轻易得知,在进行驱动电路210的测试时,并不需要通过直接对通硅晶穿孔230进行点针以传输或测量电气信号。并不需要针对通硅晶穿孔230所提供的寄生电容过小所产生的问题。
以下请参照图3,图3为本发明实施例的开关模块240的一实施方式的示意图。开关模块240包括由逻辑传输门TR1以及TR2所构成的开关单元。逻辑传输门TR1耦接在端点N1以及N3间,其中的端点N1用以连接至驱动电路的输出端,而端点N3则连接至测试电流传输焊垫。逻辑传输门TR1接收测试致能信号TEN以及TENB,逻辑传输门TR1并依据测试致能信号TEN以及TENB以导通或断开,其中,测试致能信号TEN以及TENB互为反向的逻辑信号。逻辑传输门TR2则耦接在端点N2以及N4间,其中的端点N2用以连接至驱动电路的输出端,而端点N4则连接至测试电压测量焊垫。逻辑传输门TR2同样接收测试致能信号TEN以及TENB,逻辑传输门TR2并依据测试致能信号TEN以及TENB以导通或断开。值得注意的是,逻辑传输门TR1以及TR2的导通或断开的状态是相同的。
请参照图4,图4为本发明另一实施例的电路测试接口400的示意图。在本实施例中,电路测试接口400包括测试电流传输焊垫CPAD、测试电压测量焊垫VPAD、多个的驱动电路411~413以及多个的开关模块441~443。其中,驱动电路411~413的输出端OUT1~OUT3分别耦接至通硅晶穿孔431~433。在针对驱动电路411~413进行测试时,一次仅能选择驱动电路411~413其中的一个来进行测试,并通过导通开关模块441~443中的其中之一(例如开关模块441),来对其所对应的驱动电路411~413(例如驱动电路411)进行测试。
具体一点来说明,若先选择驱动电路411以进行测试,则先通过测试致能信号TEN1来使开关模块441导通驱动电路411与测试电流传输焊垫CPAD及测试电压测量焊垫VPAD间的耦接路径。并且,通过测试致能信号TEN2~TEN3来断开驱动电路412~413与测试电流传输焊垫CPAD及测试电压测量焊垫VPAD间的耦接路径。如此一来,测试机台由测试电流传输焊垫CPAD输入或汲出的测试电流将可以有效的完全流经驱动电路411,且驱动电路411的输出端OUT1上对应产生的测试输出电压,也可以忠实的反应在测试电压测量焊垫VPAD上。
在完成驱动电路411的测试后,则可以通过测试致能信号TEN1、TEN3来使开关模块441及443断开驱动电路411及413与测试电流传输焊垫CPAD及测试电压测量焊垫VPAD间的耦接路径。并通过测试致能信号TEN2来使开关模块442导通驱动电路412与测试电流传输焊垫CPAD及测试电压测量焊垫VPAD间的耦接路径,以进行驱动电路412的测试。同样的,在完成驱动电路412的测试后,则可依上述的原则,针对芯片上所有的其他的驱动电路,逐一完成测试的动作。
以下请参照图5,图5为本发明实施例的驱动装置的测试方法500的流程图。其中,驱动装置包括至少一驱动电路,且驱动电路的输出端耦接至通硅晶穿孔。其步骤包括:首先,在步骤S510中,提供至少一个开关模块以串接在驱动电路与测试电流传输焊垫及测试电压测量焊垫间;在步骤S520中,使开关模块导通驱动电路以及测试电流传输焊垫的耦接路径,并由测试电流传输焊垫输入或汲出测试电流;在步骤S530中,再由测试电压测量焊垫测量驱动电路依据测试电流所产生的测试输出电压。
综上所述,本发明提供测试电流传输焊垫以及测试电压测量焊垫来作为测试电压提供的媒介,并在测试动作启动时,通过开关模块的导通,来使测试的电气信号(测试电流以及测试输出电压)可以在受测的驱动电路及测试电流传输焊垫以及测试电压测量焊垫间传送,以完成测试动作。如此一来,测试机台并不需要直接对通硅晶穿孔进行点针(probe)的动作,在无需升级测试机台的情况下,也可以有效的进行驱动电路的测试。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (13)
1.一种电路测试接口,其特征在于,包括:
测试电流传输焊垫;
测试电压测量焊垫;
至少一驱动电路,具有输出端,其中该至少一驱动电路的输出端耦接至一通硅晶穿孔(Through-Silicon Via,TSV);以及
至少一开关模块,耦接至(1)该驱动电路的输出端、(2)该测试电流传输焊垫以及(3)该测试电压测量焊垫,
其中该至少一开关模块同时导通或断开该测试电流传输焊垫与该驱动电路的输出端的电性连接路径以及该测试电压测量焊垫与该驱动电路的输出端的电性连接路径。
2.根据权利要求1所述的电路测试接口,其中该至少一开关模块包括配置在该测试电流传输焊垫以及该至少一驱动电路的输出端间的电性连接器。
3.根据权利要求2所述的电路测试接口,其中该至少一开关模块包括配置在该测试电压测量焊垫以及该至少一驱动电路的输出端间的电性连接器。
4.根据权利要求1所述的电路测试接口,其中该驱动电路包括:
P型晶体管,具有第一端、第二端以及控制端,其第一端耦接参考电压,其控制端接收第一控制信号;以及
N型晶体管,具有第一端、第二端以及控制端,其第一端耦接该P型晶体管的第二端以及该驱动电路的输出端,该N型晶体管的第二端耦接接地电压,其控制端接收第二控制信号。
5.根据权利要求4所述的电路测试接口,其中该电路测试接口在该P型晶体管被导通时,该N型晶体管被关闭,且该测试电流传输焊垫与该驱动电路的输出端的连接路径被导通时,该测试电流传输焊垫用以汲取测试电流,该P型晶体管流出该测试电流并在该驱动电路的输出端上产生测试输出电压。
6.根据权利要求4所述的电路测试接口,其中该N型晶体管被导通时,该P型晶体管被关闭,且当该开关模块在该测试电流传输焊垫与该驱动电路的输出端的电性连接路径被建立时,测试电流被该N型晶体管所接收并在该驱动电路的输出端上产生测试输出电压。
7.根据权利要求1所述的电路测试接口,其中该开关模块包括:
第一开关单元,耦接在该测试电流传输焊垫与该驱动电路的耦接路径间;以及
第二开关单元,耦接在该测试电压测量焊垫与该驱动电路的耦接路径间。
8.根据权利要求7所述的电路测试接口,其中该第一开关单元以及该第二开关单元被导通或断开。
9.根据权利要求7所述的电路测试接口,其中该第一开关单元以及该第二开关单元均为逻辑传输门。
10.根据权利要求1所述的电路测试接口,其该通硅晶穿孔、该测试电流传输焊垫以及该测试电压测量焊垫均具有寄生电容,且该通硅晶穿孔所提供的寄生电容值小于该测试电流传输焊垫以及测试电压测量焊垫所提供的寄生电容值。
11.一种驱动装置的测试方法,其中该驱动装置包括至少一驱动电路,该驱动电路具有输出端,且该驱动电路的输出端耦接至通硅晶穿孔,包括:
一方面在测试电流传输焊垫及测试电压测量焊垫间建立电性连接路径,并在另一方面对至少一开关模块提供至少一驱动电流;
通过该开关模块导通该驱动电路以及该测试电流传输焊垫的电性连接路径,并由该测试电流传输焊垫接收测试电流;以及
由该测试电压测量焊垫测量该驱动电路回应该测试电流所产生的测试输出电压。
12.根据权利要求11所述的驱动装置的测试方法,其中由该测试电流传输焊垫接收该测试电流的步骤包括:
使该驱动电路中的P型晶体管导通,并使该驱动电路中的N型晶体管关闭;以及
由该P型晶体管驱动产生该测试电流。
13.根据权利要求11所述的驱动装置的测试方法,其中由该测试电流传输焊垫接收该测试电流的步骤包括:
使该驱动电路中的N型晶体管导通,并使该驱动电路中的P型晶体管关闭;以及
通过该N型晶体管驱动产生该测试电流。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/308,569 US8704541B2 (en) | 2011-12-01 | 2011-12-01 | Test method of driving apparatus and circuit testing interface thereof |
US13/308,569 | 2011-12-01 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103135048A CN103135048A (zh) | 2013-06-05 |
CN103135048B true CN103135048B (zh) | 2015-05-13 |
Family
ID=48495135
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210171693.1A Active CN103135048B (zh) | 2011-12-01 | 2012-05-29 | 驱动装置的测试方法及电路测试接口 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8704541B2 (zh) |
CN (1) | CN103135048B (zh) |
TW (1) | TWI471572B (zh) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR3047633B1 (fr) | 2016-02-08 | 2019-03-22 | Continental Automotive France | Circuit integre avec broches auxiliaires d'alimentation electrique |
KR102637795B1 (ko) * | 2017-02-10 | 2024-02-19 | 에스케이하이닉스 주식회사 | 반도체 장치 |
US11009551B2 (en) * | 2018-06-25 | 2021-05-18 | Nanya Technology Corporation | Device and method of analyzing transistor and non-transitory computer readable medium |
US11313904B2 (en) * | 2019-11-24 | 2022-04-26 | Global Unichip Corporation | Testing device and testing method |
CN112904179B (zh) * | 2021-01-22 | 2022-04-26 | 长鑫存储技术有限公司 | 芯片测试方法、装置与电子设备 |
US11495534B2 (en) * | 2021-04-12 | 2022-11-08 | Nanya Technology Corporation | Semiconductor device with test pad and method for fabricating the same |
TWI781791B (zh) * | 2021-10-15 | 2022-10-21 | 緯穎科技服務股份有限公司 | 偵測裝置及其偵測方法 |
CN115167607A (zh) * | 2022-07-04 | 2022-10-11 | 中银金融科技有限公司 | 高精度带隙基准的自举结构及芯片 |
CN116243147B (zh) * | 2023-05-09 | 2023-08-18 | 武汉芯必达微电子有限公司 | 基于pad功能矩阵的集成控制芯片外设自测试方法及装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5371457A (en) * | 1991-02-12 | 1994-12-06 | Lipp; Robert J. | Method and apparatus to test for current in an integrated circuit |
CN1674075A (zh) * | 2004-03-24 | 2005-09-28 | 东北先锋电子股份有限公司 | 自发光显示模块及其缺陷状态检验方法、含该模块的设备 |
CN101430363A (zh) * | 2007-11-09 | 2009-05-13 | 南亚科技股份有限公司 | 降低测试集成电路的信号衰减的测试系统及方法 |
CN102196623A (zh) * | 2010-03-16 | 2011-09-21 | 登丰微电子股份有限公司 | 具有电路检测功能的发光二极管驱动电路与电力转换电路 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2866750B2 (ja) * | 1991-01-28 | 1999-03-08 | 三菱電機株式会社 | 半導体試験装置および半導体装置の試験方法 |
US7365556B2 (en) * | 2004-09-02 | 2008-04-29 | Texas Instruments Incorporated | Semiconductor device testing |
US7852103B2 (en) * | 2009-04-24 | 2010-12-14 | International Business Machines Corporation | Implementing at-speed Wafer Final Test (WFT) with complete chip coverage |
KR101212777B1 (ko) * | 2011-04-27 | 2012-12-14 | 에스케이하이닉스 주식회사 | 반도체 집적회로의 테스트 회로 및 방법 |
US8368422B1 (en) * | 2012-05-04 | 2013-02-05 | Nanya Technology Corp. | System and method for testing off-chip driver impedance |
-
2011
- 2011-12-01 US US13/308,569 patent/US8704541B2/en active Active
-
2012
- 2012-04-19 TW TW101113994A patent/TWI471572B/zh active
- 2012-05-29 CN CN201210171693.1A patent/CN103135048B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5371457A (en) * | 1991-02-12 | 1994-12-06 | Lipp; Robert J. | Method and apparatus to test for current in an integrated circuit |
CN1674075A (zh) * | 2004-03-24 | 2005-09-28 | 东北先锋电子股份有限公司 | 自发光显示模块及其缺陷状态检验方法、含该模块的设备 |
CN101430363A (zh) * | 2007-11-09 | 2009-05-13 | 南亚科技股份有限公司 | 降低测试集成电路的信号衰减的测试系统及方法 |
CN102196623A (zh) * | 2010-03-16 | 2011-09-21 | 登丰微电子股份有限公司 | 具有电路检测功能的发光二极管驱动电路与电力转换电路 |
Also Published As
Publication number | Publication date |
---|---|
CN103135048A (zh) | 2013-06-05 |
US8704541B2 (en) | 2014-04-22 |
TWI471572B (zh) | 2015-02-01 |
TW201323893A (zh) | 2013-06-16 |
US20130141124A1 (en) | 2013-06-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103135048B (zh) | 驱动装置的测试方法及电路测试接口 | |
US20090158093A1 (en) | Motherboard tester | |
US7944223B2 (en) | Burn-in testing system | |
CN101398463A (zh) | 连接测试装置与方法及使用该装置的芯片 | |
TWI628448B (zh) | 電路測試方法 | |
JPWO2007097053A1 (ja) | 半導体集積回路とその検査方法 | |
US20100327893A1 (en) | Probing Structure for Evaluation of Slow Slew-Rate Square Wave Signals in Low Power Circuits | |
US8169230B2 (en) | Semiconductor device and method of testing the same | |
US7904768B2 (en) | Probing system for integrated circuit devices | |
TWI447413B (zh) | 電路測試介面及其測試方法 | |
US7701789B2 (en) | Semiconductor device | |
JPWO2009147720A1 (ja) | 半導体ウエハ、半導体回路、試験用基板、および、試験システム | |
US7812625B2 (en) | Chip test apparatus and probe card circuit | |
JP2010261931A (ja) | 取り外し可能なボンド・パッド延長部を含む回路装置 | |
TWI569022B (zh) | 測試系統 | |
JP5454994B2 (ja) | 半導体集積回路ウエハ、半導体集積回路チップ及び半導体集積回路ウエハのテスト方法 | |
JP4710443B2 (ja) | マルチチップモジュール | |
KR101063441B1 (ko) | Odt 저항 테스트 시스템 | |
CN103472346A (zh) | 测试装置 | |
JP2013213753A (ja) | 半導体集積回路のテスト方法及び半導体装置の製造方法 | |
US7786724B1 (en) | Methods and apparatus for collecting process characterization data after first failure in a group of tested devices | |
US10838001B2 (en) | Bump ball testing system and method | |
US7663391B2 (en) | Test system and method for reducing test signal loss for integrated circuits | |
JP2012163466A (ja) | 半導体装置 | |
KR20100106152A (ko) | 반도체 장치 및 그 구동방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |