CN104241247B - 电源地网络及其布线方法 - Google Patents
电源地网络及其布线方法 Download PDFInfo
- Publication number
- CN104241247B CN104241247B CN201410472267.0A CN201410472267A CN104241247B CN 104241247 B CN104241247 B CN 104241247B CN 201410472267 A CN201410472267 A CN 201410472267A CN 104241247 B CN104241247 B CN 104241247B
- Authority
- CN
- China
- Prior art keywords
- line
- power
- ground wire
- vertical metal
- ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
一种电源地网络及其布线方法,所述电源地网络包括:位于第一金属层内的若干平行间隔排列的第一电源线和第一地线;位于第二金属层内的若干第一垂直金属线,第一垂直金属线的排列方向与第一电源线、第一地线的排列方向垂直,两根相邻的第一垂直金属线为一组,一根为第二电源线,另一根为第二地线,第二电源线与第一电源线连接,第二地线与第一地线连接,不同组之间具有第一间距;位于第二金属层内的若干第二垂直金属线,第二垂直金属线位于不同组的第一垂直金属线之间,且与第一垂直金属线平行排列,相邻第二垂直金属线之间具有第二间距,第二垂直金属线与第一电源线或第一地线互相连接。上述电源地网络的网格密度得到提高,电压降减小。
Description
技术领域
本发明涉及半导体技术领域,特别涉及一种电源地网络及其布线方法。
背景技术
随着半导体工艺的进步,传统的二维芯片设计会遇到一些瓶颈,三维集成电路通过在垂直方向上引入穿过硅的金属接触孔(Through-Silicon-Via,TSV),将传统的二维芯片在垂直方向上堆叠起来,可以减小片上互连线的长度,增加芯片间的输入/输出端口数目,提高数据传输带宽。另外,三维集成电路还具有支持异构集成和较小的外形尺寸等优势,逐渐成为下一代集成电路的发展方向。
三维集成电路采用电源地网络来为各个电路单元实施供电,也就是将各种功能的电路单元的电源线和地线分别连接到电源地网络的电源线和地线上,电源地网络在连接到外部的电源,从而实现供电。
随着半导体工艺进步,芯片尺寸逐渐下降,同时电源电压也不断降低,电源地网络的设计在芯片设计流程中变得越来越关键。具体加载在电路终端的供电电压,会对电路的性能指标,例如电路功耗和信号延迟等,产生重大的影响。随着电源电压下降,金属线尺寸减小,电源地网络中的电压降(IR-Drop)问题越发的显著,严重影响芯片的性能。
电压降包括电流流经电源地网络时带来的VDD电压降低和VSS电压升高。芯片的工作电压在不断降低,而电源金属线却越来越细,使得电源金属线的电阻不断增加,导致外部供电电源的电压有相当一部分消耗在电源线路上,由此引起到达器件的供电电压大幅下降;同样,在地线网络金属连线上也存在电阻,从而导致到达器件的地电压不等于供电电源的地电压。电压降增加会导致芯片频率降低、电路出错、影响芯片的性能。
发明内容
本发明解决的问题是提供一种电源地网络及其布线方法,降低电源地网络的电压降。
为解决上述问题,本发明提供一种电源地网络,包括:一种电源地网络,其特征在于,包括:位于第一金属层内的若干平行排列的第一电源线和第一地线,且所述第一电源线和第一地线间隔排列;位于所述第一金属层上层的第二金属层内的若干第一垂直金属线,所述第一垂直金属线的排列方向与第一电源线、第一地线的排列方向垂直,两根相邻的第一垂直金属线为一组,其中一根为第二电源线,另一根为第二地线,第二电源线与第一电源线连接,第二地线与第一地线连接,不同组的第一垂直金属线之间具有第一间距;位于所述第二金属层内的若干第二垂直金属线,所述第二垂直金属线位于不同组的第一垂直金属线之间,且与第一垂直金属线平行排列,相邻第二垂直金属线之间具有第二间距,第二垂直金属线与第一电源线或第一地线连接。
可选的,所述第二间距的范围为30μm~40μm。
可选的,所述第一垂直金属线的宽度为0.15μm~0.30μm,第二垂直金属线的宽度为0.15μm~0.30μm。
可选的,还包括:位于所述第一电源线和第一地线下层的若干连接单元,所述连接单元的一端与第一电源线连接,所述连接单元的第二端与第一地线连接。
可选的,连接单元包括:P型掺杂区、位于所述P型掺杂区内的N型重掺杂区、与所述P型掺杂区相邻的N型掺杂区和位于所述N型掺杂区内的P型重掺杂区;所述连接单元的N型重掺杂区与第一电源线连接,所述连接单元的P型重掺杂区与第一地线连接。
可选的,所述连接单元位于相邻的第一电源线与第一地线之间的空白区域下方。
可选的,所述连接单元沿第一电源线、第一地线的延伸方向按行排列,相邻行之间的连接单元交错排列。
可选的,相邻行之间的连接单元沿第一电源线、第一地线的延伸方向上的最短距离为第二间距。
可选的,所述第一电源线和第一地线具有突出部,所述连接单元通过所述突出部与第一电源线或第一地线连接。
可选的,所述第二垂直金属线通过突出部与第一电源线或第一地线连接。
可选的,所述第二垂直金属线与突出部之间通过1~2个金属接触孔连接。
可选的,所述第二垂直金属线通过金属接触孔直接与第一电源线或第一地线连接。
为解决上述问题,本发明还提供一种上述电源地网络的布线方法,包括:在第一金属层内布设若干平行排列的第一电源线和第一地线,所述第一电源线和第一地线间隔排列;在所述第一金属层上层的第二金属层内布设若干第一垂直金属线,所述第一垂直金属线的排列方向与第一电源线、第一地线的排列方向垂直,两根相邻的第一垂直金属线为一组,其中一根为第二电源线,另一根为第二地线,并且使第二电源线与第一电源线连接,第二地线与第一地线连接,不同组的第一垂直金属线之间具有第一间距;在布设完所述第一垂直金属线之后,在所述第二金属层内布设若干第二垂直金属线,所述第二垂直金属线位于不同组的第一垂直金属线之间,且与第一垂直金属线平行排列,相邻第二垂直金属线之间具有第二间距,并且使第二垂直金属线与第一电源线或第一地线连接。
可选的,所述第二间距的范围为30μm~40μm。
可选的,所述第一垂直金属线的宽度为0.15μm~0.30μm,第二垂直金属线的宽度为0.15μm~0.30μm。
可选的,还包括:在布设第二垂直金属线之前,在所述第一电源线和第一地线下层布设若干连接单元,所述连接单元的一端与第一电源线连接,所述连接单元的第二端与第一地线连接。
可选的,连接单元包括:P型掺杂区、位于所述P型掺杂区内的N型重掺杂区、与所述P型掺杂区相邻的N型掺杂区和位于所述N型掺杂区内的P型重掺杂区;所述连接单元的N型重掺杂区与第一电源线连接,所述连接单元的P型重掺杂区与第一地线连接。
可选的,所述连接单元位于相邻的第一电源线与第一地线之间的空白区域下方。
可选的,所述连接单元沿第一电源线、第一地线的延伸方向按行排列,相邻行之间的连接单元交错排列。
可选的,相邻行之间的连接单元沿第一电源线、第一地线的延伸方向上的最短距离为第二间距。
可选的,所述第一电源线和第一地线具有突出部,所述连接单元通过所述突出部与第一电源线和第一地线连接。
可选的,所述第二垂直金属线通过所述突出部与第一电源线或第一地线连接。
可选的,在所述第二垂直金属线与突出部之间布设1~2个金属接触孔,使所述第二垂直金属线与突出部之间通过所述1~2个金属接触孔连接。
可选的,在第二垂直金属线与第一电源线或第一地线之间布设金属接触孔,使所述第二垂直金属线通过金属接触孔直接与第一电源线或第一地线连接。
与现有技术相比,本发明的技术方案具有以下优点:
本发明的电源地网络中,包括第一金属层内的第一电源线、第一地线;第二金属层内的第一垂直金属线,以及位于第一垂直金属线之间的第二垂直金属线。所述第二垂直金属与第一金属层内的第一电源线、第一地线之间的连接,可以增加所述电源地网络的网格数量,增大所述电源地网络的网格密度,使得电源电压或者接地端电压的传输路径缩短,从而可以降低所述电源地网络的电压降,从而提高电路的稳定性、提高芯片的性能。
进一步的,所述第二垂直金属线的尺寸较小,不会增加所述电源地网络的面积,从而不需要增大芯片的面积,不会对芯片的集成度以及成本造成影响。
进一步的,所述电源地网络还可以包括位于所述第一电源线和第一地线下层的若干连接单元,所述连接单元的一端与第一电源线连接,所述连接单元的第二端与第一地线连接。所述第一电源线和第一地线上具有突出部,所述连接单元通过所述突出部与第一电源线、第一地线连接。所述第二金属层内的第二垂直金属线也可以通过所述突出部与第一电源线或第一地线连接,由于所述突出部面积较大,通过突出部与第一电源线或第一地线连接,可以在第二垂直金属线与突出部之间形成一个以上的金属接触孔,从而可以提高所述第二垂直金属线与第一电源线或第一地线之间的连接稳定性。
本发明的技术方案还提供一种电源地网络的布线方法,在布设第一金属层、第二金属层内的第一垂直金属线之后,在所述第二金属层内布设位于第一垂直金属线之间的第二垂直金属线,所述第二垂直金属线可以提高电源地网络的网格数量,增大所述电源地网络的网格密度,使得电源电压或者接地端电压的传输路径缩短,从而可以降低所述电源地网络的电压降,从而提高电路的稳定性、提高芯片的性能。并且,所述第二垂直金属线的尺寸较小,不会增加所述电源地网络的面积,从而不需要增大芯片的面积,不会对芯片的集成度以及成本造成影响。
附图说明
图1是本发明的实施例的电源地网络的示意图;
图2为本发明的实施例的电源地网络的局部放大示意图;
图3为本发明的实施例的电源地网络中的连接单元的示意图;
图4至图6为本发明的实施例的电源地网络的布线过程的示意图。
具体实施方式
如背景技术中所述,电源地网络中的电压降(IR-Drop)问题越发的显著,严重影响芯片的性能。
研究发现,可以通过加宽电源地网络中的电源线和地线的宽度,来降低电源地网络的压降。但是,随着工艺越来越小,芯片尺寸也不断缩小,布线资源有限,加大电源线和地线的宽度存在一定的局限性,可能会影响到其他器件的布局。
另一种降低电源地网络电压降的方法是在芯片上增加去耦电容的数量来限制电压降,但是,较多的去耦电容会占据较大的芯片面积,从而增大芯片的整体面积,从而降低芯片的集成度,提高芯片成本。
请参考图1,为本实施例的电源地网络的示意图。
所述电源地网络包括:位于第一金属层内的若干平行排列的第一电源线101和第一地线102,所述第一电源线101和第一地线102间隔排列;位于所述第一金属层上层的第二金属层内的若干第一垂直金属线,所述第一垂直金属线的排列方向与第一电源线101、第一地线102的排列方向垂直,两根相邻的第一垂直金属线为一组,其中一根为第二电源线201,另一根为第二地线202,第二电源线201与第一电源线101之间互相连接,第二地线202与第一地线102之间互相连接,不同组的第一垂直金属线之间具有第一间距;位于所述第二金属层内的若干第二垂直金属线203,所述第二垂直金属线203位于不同组的第一垂直金属线之间,且与第一垂直金属线平行排列,相邻第二垂直金属线203之间具有第二间距,第二垂直金属线203与第一电源线101或第一地线102互相连接。
所述第一金属层内的第一电源线101和第一地线102用于给芯片中的有源器件提供电压。本实施例中,图1给出了电源地网络的局部示意图。所述第一电源线101和第一地线102横向平行排列,且第一电源线101与第一地线102间隔排列。本实施例中,第一电源线101与第一地线102的宽度相同,且相邻第一电源线101和第一地线102之间的间距相同,使得所述第一金属层内的金属线的分布密度均匀。
所述第一电源线101为芯片提供工作电压,第一地线102为芯片提供接地端电压。所述第一电源线101和第一地线102的宽度范围为0.15μm~0.30μm,相邻第一电源线101和第一地线102之间的间距为3μm~4μm。由于在实际芯片电路中,第一金属层位于器件层上方,与下方的多个晶体管直接连接,所以,所述第一金属层内的第一电源线101以及第一地线102的数量较多,第一金属层的密度较大。
所述第一金属层上层具有第二金属层,所述第二金属层内的金属线排列方向与第一金属层内的金属线的排列方向垂直。所述第二金属层内具有若干第一垂直金属线,所述第一垂直金属线的排列方向与第一电源线101、第一地线102的排列方向垂直。所述第一垂直金属线中包括第二电源线201和第二地线202,第二电源线201与第一金属层内的第一电源线101连接,而第二地线202与第一金属线内的第一地线102连接,由于所述第二电源线201、第二地线202与第一电源线101、第一地线102位于不同的金属层内,所以第二电源线201与第一金属层内的第一电源线101之间、第二地线202与第一金属线内的第一地线102之间可以通过金属接触孔垂直连接。
两根相邻的第一垂直金属线为一组,其中一根为第二电源线201,另一根为第二地线202,不同组之间具有第一间距。所述第一垂直金属线的宽度可以是0.15μm~0.30μm,所述第一间距的范围可以为60μm~50000μm,可以根据电路的具体设计,对所述第一间距进行调整。一般所述第一垂直金属线之间的间距较大,第一垂直金属线的分布密度较小。工作电压以及接地端电压通过所述第二电源线201与第二地线202传输至第一电源线101以及第一地线102。由于第一垂直金属线的分布密度较小,电压通过第一垂直金属线传输至第一金属层内的第一电源线101或第一地线102之后,可能需要经过较长距离的传输到达下层的器件端,例如:位于相邻组的第一垂直金属线中部区域下方、与第一垂直金属线、第一电源线101或第一地线102连接点较远的位置的器件,从第二金属层传输至第一金属层内的电压信号需要经过较长距离的传输才能到达器件端,从而会具有较高的电压降,使得器件端的电压数值发生变化,影响芯片的性能。
为了改善电压降问题,本实施例中,所述第二金属层内还具有若干第二垂直金属线203。所述第二垂直金属线203位于不同组的第一垂直金属线之间,与第一垂直金属线平行排列,从而可以提高所述第二金属层内的金属线分布密度。所述第二垂直金属线203的宽度为0.15μm~0.30μm,相邻第二垂直金属线203之间具有第二间距,所述第二间距范围为30μm~40μm,所述第二垂直金属线203与下层的第一金属层内的第一电源线101或第一地线102连接。所述第二垂直金属线203与第一电源线101或第一地线102之间也通过金属接触孔连接。本实施例中,为了避免所述第二垂直金属线203占据过多面积,所述第二垂直金属线203的宽度小于第一垂直金属线的宽度。具体的,所述第一垂直金属线的宽度为0.15μm~0.30μm,第二垂直金属线203的宽度为0.15μm~0.30μm。在本发明的其他实施例中,根据电路的设计要求,所述第二垂直金属线203的宽度还可以等于或大于所述第一垂直金属线的宽度。
若干第二垂直金属线203与第一电源线101连接,若干第二垂直金属线与第一地线102连接。在本发明的一个实施例中,所述第二垂直金属线203间隔地与所述第一电源线101和第一地线102连接。与第一电源线101连接的第二垂直金属线,可以与其下方的一根第一电源线101连接,也可以与多根第一电源线101同时连接;同样,与第一地线102连接的第二垂直金属线203,可以与其下方的一根第一地线102连接,也可以与多根第一地线102同时连接。同一第二垂直金属线203与多根第一电源线101或第一地线102同时连接,可以提高第二垂直金属线与第一电源线101或第一地线102之间的连接稳定性,同时进一步提高所述第一金属层、第二金属层形成的电源地网络的网格数量,增大网格密度,从而能够显著降低所述电源地网络上的电压降。
请参考图2,为本实施例中的电源地网络的局部放大示意图,具体放大部分为图1中虚线包围区域。
本实施例中,所述电源地网络还可以包括位于所述第一电源线101和第一地线102下层的若干连接单元300,所述连接单元300的一端与第一电源线101连接,所述连接单元300的第二端与第一地线102连接。所述连接单元300作为衬底连接端,所述第一电源线101和第一地线102与所述连接单元300连接,可以对芯片的衬底施加电压,确保衬底内的N阱和P阱具有良好的反偏置电压,有利于电路的稳定。在本发明的其他实施例中,也可以没有所述连接单元300。
本实施例中,所述连接单元300位于相邻的第一电源线101与第一地线102之间的空白区域下方。所述连接单元300的结构如图3所述,所述连接单元300包括:P型掺杂区301、位于所述P型掺杂区301内的N型重掺杂区311、与所述P型掺杂区301相邻的N型掺杂区302和位于所述N型掺杂区302内的P型重掺杂区312。所述P型掺杂区301和N型重掺杂区311构成PN结,所述N型掺杂区302和P型重掺杂区312构成PN结。
请同时参考图2和图3,所述连接单元300的N型重掺杂区311与第一电源线101连接,使得P型掺杂区301和N型重掺杂区311构成PN结反向偏置;所述连接单元300的P型重掺杂区312与第一地线102连接,使所述N型掺杂区302和P型重掺杂区312构成PN结也反向偏置;从而使整个电路更稳定。
在本实施例中,所述第一电源线101和第一地线102上具有突出部110,所述连接单元300通过所述突出部110与第一电源线101、第一地线102连接。具体的,所述连接单元300的N型重掺杂区311通过金属接触孔与其上方的第一电源线101的突出部110连接,所述连接单元300的P型重掺杂区312通过金属接触孔与第一地线102上的突出部110连接。所述突出部110的面积可以大于或小于所述N型重掺杂区311、P型重掺杂区312的面积,只需要能够通过金属接触孔与N型重掺杂区311、P型重掺杂区312连接即可。
所述连接单元300可以沿第一电源线101、第一地线102延伸方向,按行、按列依次构成矩阵排列。同一行相邻的连接单元300之间的间距可以为第二间距,所述第二间距的范围可以是30μm~40μm。本实施例中,为了减少连接单元300占用的面积,所述相邻行之间的连接单元300交错排列,使得同一行内的相邻连接单元300之间的间距可以为两倍的第二间距,本实施例中第二间距的范围为30μm~40μm;而所述连接单元300沿第一电源线101、第一地线102的延伸方向上的最短距离为第二间距,第二垂直金属线203可以与所述连接单元300连接,使得相邻第二垂直金属线203之间的间距为第二间距。
同时,继续参考图2,本实施例中,所述第二金属层内的第二垂直金属线203也可以通过所述突出部110与第一电源线101或第一地线102连接。
所述第二垂直金属线203与所述突出部110之间通过金属接触孔连接。由于所述突出部110面积较大,通过突出部110连接,可以形成一个以上的金属接触孔,从而可以提高所述第二垂直金属线203与第一电源线101或第一地线102之间的连接稳定性。本实施例中,所述第二垂直金属线203与突出部110之间的金属接触孔数量为1~2个。并且,同一根第二垂直金属线203与其下方的多个连接单元300的同一端连接,即同一根第二垂直金属线203仅与第一电源线101或仅与第一地线102连接。本实施例中,所述第二垂直金属线203间隔的与第一电源线101或第一地线102连接。在本发明的其他实施例中,也可以根据具体电路需求,选择特定数量和特定位置的第二垂直金属线203与第一电源线101或第一地线102连接。在本发明的其他实施例中,所述第二垂直金属线203也可以与第一电源线101或第一地线102的其他位置通过金属接触孔连接。
所述第一金属层、第二金属层之间通过介质层隔离,且金属线之间也通过介质材料隔离。
在本发明的其他实施例中,在第二金属层上层还可以形成第三金属层,所述第三金属层内可以包括第三电源线和第三地线,分别于电源端以及接地端连接,所述第一金属层、第二金属层、第三金属层构成立体堆叠的电源地网络。
由于所述第二垂直金属线203的加入,通过所述第二垂直金属线203与下层的第一金属层内的第一电源线101、第一地线102之间连接,可以增加所述电源地网络的网格数量,增大所述电源地网络的网格密度,使得电源电压或者接地端电压的传输路径缩短,从而可以降低所述电源地网络的电压降,从而提高电路的稳定性、提高芯片的性能。并且,所述第二垂直金属线203的尺寸较小,不会增加所述电源地网络的面积,从而不需要增大芯片的面积,不会对芯片的集成度以及成本造成影响。
本发明的实施例,还提供一种上述电源地网络的布线方法。
所述电源地网络的布线方法包括:在第一金属层内布设若干平行排列的第一电源线和第一地线,所述第一电源线和第一地线间隔排列;在所述第一金属层上层的第二金属层内布设若干第一垂直金属线,所述第一垂直金属线的排列方向与第一电源线、第一地线的排列方向垂直,两根相邻的第一垂直金属线为一组,其中一根为第二电源线,另一根为第二地线,并且使第二电源线与第一电源线之间互相连接,第二地线与第一地线之间互相连接,不同组之间具有第一间距;在布设完所述第一垂直金属线之后,在所述第二金属层内布设若干第二垂直金属线,所述第二垂直金属线位于不同组的第一垂直金属线之间,且与第一垂直金属线平行排列,相邻第二垂直金属线之间具有第二间距,并且使第二垂直金属线与第一电源线或第二电源线互相连接。
具体的,请参考图4,在第一金属层内布设若干平行排列的第一电源线101和第一地线102,所述第一电源线101和第一地线102间隔排列。
所述第一电源线101和第一地线102横向平行排列,一般与布线版图的长边平行,且所述第一电源线101与所述第一地线102间隔排列。本实施例中,第一电源线101与第一地线102的宽度相同,且相邻第一电源线101和第一地线102之间的间距相同,使得所述第一金属层内的金属线分布密度均匀。
所述第一电源线101和第一地线102的宽度范围为0.15μm~0.30μm,相邻第一电源线101和第一地线102之间的间距为3μm~4μm。
请参考图5,在所述第一金属层上层的第二金属层内布设若干第一垂直金属线,所述第一垂直金属线的排列方向与第一电源线101、第一地线102的排列方向垂直,两根相邻的第一垂直金属线为一组,其中一根为第二电源线201,另一根为第二地线202,并且使第二电源线201与第一电源线101之间互相连接,第二地线202与第一地线102之间互相连接,不同组之间具有第一间距。
由于所述第二电源线201、第二地线202与第一电源线101、第一地线102位于不同的金属层内,所以第二电源线201与第一电源线101之间、第二地线202与第一地线102之间可以通过金属接触孔垂直连接。可以通过形成介质层,使第一金属层和第二金属层在垂直方向上隔离,不同金属线之间也可以通过介质层隔离。
本实施例中,所述第一间距的范围可以为60μm~50000μm,在本发明的其他实施例中,根据电路设计要求的不同,所述第一间距还可以是其他数值。一般所述第一垂直金属线之间的间距较大,第一垂直金属线的分布密度较小。所述第一垂直金属线的宽度为0.15μm~0.30μm,使得所述第一垂直金属线的电阻较小。
请参考图3和图6,本实施例中,在布设所述第一垂直金属线之后、布设第二垂直金属线之前,在所述第一电源线101和第一地线102下层布设若干连接单元300,所述连接单元300的一端与第一电源线101连接,所述连接单元300的第二端与第一地线102连接。其中,图3为所述连接单元300的示意图,图6为布设第一金属层、第一垂直金属线以及连接单元300之后的局部示意图,所述局部示意图中不包括第一垂直金属线。
所述连接单元300位于相邻的第一电源线101与第一地线102之间的空白区域下方的衬底内,包括:P型掺杂区301、位于所述P型掺杂区301内的N型重掺杂区311、与所述P型掺杂区301相邻的N型掺杂区302和位于所述N型掺杂区302内的P型重掺杂区312。所述P型掺杂区301和N型重掺杂区311构成PN结,所述N型掺杂区302和P型重掺杂区312构成PN结。所述连接单元300的N型重掺杂区311与第一电源线101连接,使得P型掺杂区301和N+掺杂区311构成PN结反向偏置;所述连接单元300的P型重掺杂区312与第一地线102连接,使所述N型掺杂区302和P型重掺杂区312构成PN结也反向偏置;从而使整个电路更稳定。
本实施例中,所述第一电源线101和第一地线102上具有突出部110,所述连接单元300通过所述突出部110与第一电源线101、第一地线102连接。在本发明的其他实施例中,所述第一电源线101和第一地线102也可以不具有所述突出部,所述第一电源线101和第一地线102直接通过金属接触孔与连接单元300连接。
所述连接单元300可以沿第一电源线101、第一地线102延伸方向,按行、按列依次构成矩阵排列。同一行相邻的连接单元300之间的间距可以为第二间距,所述第二间距的范围可以是30μm~40μm。本实施例中,为了减少连接单元300占用的面积,所述相邻行之间的连接单元300交错排列,使得同一行内的相邻连接单元300之间的间距可以为两倍的第二间距;而所述连接单元300沿第一电源线101、第一地线102的延伸方向上的最短距离为第二间距,后续第二垂直金属线203与所述连接单元300连接,使得相邻第二垂直金属线203之间的间距为第二间距。
请参考图1,在布设所述连接单元300(请参考图6)之后,在所述第二金属层内布设若干第二垂直金属线203,所述第二垂直金属线203位于不同组的第一垂直金属线之间,且与第一垂直金属线平行排列,相邻第二垂直金属线203之间具有第二间距,并且使第二垂直金属线203与第一电源线101或第一地线102互相连接。
所述第二间距范围为30μm~40μm,为了避免所述第二垂直金属线203占据过多面积,所述第二垂直金属线203的宽度小于第一垂直金属线的宽度。具体的,所述第一垂直金属线的宽度为0.15μm~0.30μm,第二垂直金属线的宽度为0.15μm~0.30μm。在本发明的其他实施例中,根据电路的设计要求,所述第二垂直金属线203的宽度还可以等于或大于所述第一垂直金属线的宽度。
其中,若干第二垂直金属线203与第一电源线101连接,若干第二垂直金属线与第一地线102连接。在本发明的一个实施例中,所述第二垂直金属线203间隔地与所述第一电源线101和第一地线102连接。与第一电源线101连接的第二垂直金属线,可以与其下方的一根第一电源线101连接,也可以与多根第一电源线101同时连接;同样,与第一地线102连接的第二垂直金属线203,可以与其下方的一根第一地线102连接,也可以与多根第一地线102同时连接。同一第二垂直金属线203与多根第一电源线101或第一地线102同时连接,可以提高第二垂直金属线与第一电源线101或第一地线102之间的连接稳定性,同时进一步提高所述第一金属层、第二金属层形成的电源地网络的网格数量,增大网格密度,从而能够显著降低所述电源地网络上的电压降。
请继续参考图2,所述第二金属层内的第二垂直金属线203可以通过所述突出部110与第一电源线101或第一地线102连接。所述第二垂直金属线203与所述突出部110之间通过金属接触孔连接。由于所述突出部110面积较大,与直接与第一电源线101或第一地线102连接相比,通过突出部110连接,可以形成一个以上的金属接触孔,从而可以提高所述第二垂直金属线203与第一电源线101或第一地线102之间的连接稳定性。本实施例中,所述第二垂直金属线203与突出部110之间的金属接触孔数量为1~2个。并且,同一根第二垂直金属线203与其下方的多个连接单元300的同一端连接,即同一根第二垂直金属线203仅与第一电源线101或仅与第一地线102连接。本实施例中,所述第二垂直金属线203间隔的与第一电源线101或第一地线102连接。在本发明的其他实施例中,也可以根据具体电路需求,选择特定数量和特定位置的第二垂直金属线203与第一电源线101或第一地线102连接。在本发明的其他实施例中,所述第二垂直金属线203也可以与第一电源线101或第一地线102的其他位置通过金属接触孔连接。
在本发明的其他实施例中,在第二金属层布设第二垂直金属线203之后,还可以在所述第二金属层上方布设第三金属层,所述第三金属层内可以包括第三电源线和第三地线,分别于电源端以及接地端连接,所述第一金属层、第二金属层、第三金属层构成立体堆叠的电源地网络。
上述电源地网络的布线方法,可以提高电源地网络的网格数量,增大所述电源地网络的网格密度,使得电源电压或者接地端电压的传输路径缩短,从而可以降低所述电源地网络的电压降,从而提高电路的稳定性、提高芯片的性能。并且,所述第二垂直金属线的尺寸较小,不会增加所述电源地网络的面积,从而不需要增大芯片的面积,不会对芯片的集成度以及成本造成影响。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (20)
1.一种电源地网络,其特征在于,包括:
位于第一金属层内的若干平行排列的第一电源线和第一地线,且所述第一电源线和第一地线间隔排列;
位于所述第一金属层上层的第二金属层内的若干第一垂直金属线,所述第一垂直金属线的排列方向与第一电源线、第一地线的排列方向垂直,两根相邻的第一垂直金属线为一组,其中一根为第二电源线,另一根为第二地线,第二电源线与第一电源线连接,第二地线与第一地线连接,不同组的第一垂直金属线之间具有第一间距;
位于所述第二金属层内的若干第二垂直金属线,所述第二垂直金属线位于不同组的第一垂直金属线之间,且与第一垂直金属线平行排列,相邻第二垂直金属线之间具有第二间距,第二垂直金属线与第一电源线或第一地线连接;
还包括:位于所述第一电源线和第一地线下层的若干连接单元,所述连接单元沿第一电源线、第一地线的延伸方向按行排列;所述连接单元的一端与第一电源线连接,所述连接单元的第二端与第一地线连接;
相邻行之间的连接单元沿第一电源线、第一地线的延伸方向上的最短距离为第二间距。
2.根据权利要求1所述的电源地网络,其特征在于,所述第二间距的范围为30μm~40μm。
3.根据权利要求1所述的电源地网络,其特征在于,所述第一垂直金属线的宽度为0.15μm~0.30μm,第二垂直金属线的宽度为0.15μm~0.30μm。
4.根据权利要求1所述的电源地网络,其特征在于,连接单元包括:P型掺杂区、位于所述P型掺杂区内的N型重掺杂区、与所述P型掺杂区相邻的N型掺杂区和位于所述N型掺杂区内的P型重掺杂区;所述连接单元的N型重掺杂区与第一电源线连接,所述连接单元的P型重掺杂区与第一地线连接。
5.根据权利要求4所述的电源地网络,其特征在于,所述连接单元位于相邻的第一电源线与第一地线之间的空白区域下方。
6.根据权利要求5所述的电源地网络,其特征在于,相邻行之间的连接单元交错排列。
7.根据权利要求1所述的电源地网络,其特征在于,所述第一电源线和第一地线具有突出部,所述连接单元通过所述突出部与第一电源线或第一地线连接。
8.根据权利要求7所述的电源地网络,其特征在于,所述第二垂直金属线通过突出部与第一电源线或第一地线连接。
9.根据权利要求8所述的电源地网络,其特征在于,所述第二垂直金属线与突出部之间通过1~2个金属接触孔连接。
10.根据权利要求1所述的电源地网络,其特征在于,所述第二垂直金属线通过金属接触孔直接与第一电源线或第一地线连接。
11.一种电源地网络的布线方法,其特征在于,包括:
在第一金属层内布设若干平行排列的第一电源线和第一地线,所述第一电源线和第一地线间隔排列;
在所述第一金属层上层的第二金属层内布设若干第一垂直金属线,所述第一垂直金属线的排列方向与第一电源线、第一地线的排列方向垂直,两根相邻的第一垂直金属线为一组,其中一根为第二电源线,另一根为第二地线,并且使第二电源线与第一电源线连接,第二地线与第一地线连接,不同组的第一垂直金属线之间具有第一间距;
在布设完所述第一垂直金属线之后,在所述第二金属层内布设若干第二垂直金属线,所述第二垂直金属线位于不同组的第一垂直金属线之间,且与第一垂直金属线平行排列,相邻第二垂直金属线之间具有第二间距,并且使第二垂直金属线与第一电源线或第一地线连接;
还包括:在布设第二垂直金属线之前,在所述第一电源线和第一地线下层布设若干连接单元,所述连接单元沿第一电源线、第一地线的延伸方向按行排列;所述连接单元的一端与第一电源线连接,所述连接单元的第二端与第一地线连接;
相邻行之间的连接单元沿第一电源线、第一地线的延伸方向上的最短距离为第二间距。
12.根据权利要求11所述的电源地网络的布线方法,其特征在于,所述第二间距的范围为30μm~40μm。
13.根据权利要求12所述的电源地网络的布线方法,其特征在于,所述第一垂直金属线的宽度为0.15μm~0.30μm,第二垂直金属线的宽度为0.15μm~0.30μm。
14.根据权利要求11所述的电源地网络的布线方法,其特征在于,连接单元包括:P型掺杂区、位于所述P型掺杂区内的N型重掺杂区、与所述P型掺杂区相邻的N型掺杂区和位于所述N型掺杂区内的P型重掺杂区;所述连接单元的N型重掺杂区与第一电源线连接,所述连接单元的P型重掺杂区与第一地线连接。
15.根据权利要求14所述的电源地网络的布线方法,其特征在于,所述连接单元位于相邻的第一电源线与第一地线之间的空白区域下方。
16.根据权利要求15所述的电源地网络的布线方法,其特征在于,相邻行之间的连接单元交错排列。
17.根据权利要求11所述的电源地网络的布线方法,其特征在于,所述第一电源线和第一地线具有突出部,所述连接单元通过所述突出部与第一电源线和第一地线连接。
18.根据权利要求17所述的电源地网络的布线方法,其特征在于,所述第二垂直金属线通过所述突出部与第一电源线或第一地线连接。
19.根据权利要求18所述的电源地网络的布线方法,其特征在于,在所述第二垂直金属线与突出部之间布设1~2个金属接触孔,使所述第二垂直金属线与突出部之间通过所述1~2个金属接触孔连接。
20.根据权利要求11所述的电源地网络的布线方法,其特征在于,在第二垂直金属线与第一电源线或第一地线之间布设金属接触孔,使所述第二垂直金属线通过金属接触孔直接与第一电源线或第一地线连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410472267.0A CN104241247B (zh) | 2014-09-16 | 2014-09-16 | 电源地网络及其布线方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410472267.0A CN104241247B (zh) | 2014-09-16 | 2014-09-16 | 电源地网络及其布线方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104241247A CN104241247A (zh) | 2014-12-24 |
CN104241247B true CN104241247B (zh) | 2017-12-08 |
Family
ID=52229063
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410472267.0A Active CN104241247B (zh) | 2014-09-16 | 2014-09-16 | 电源地网络及其布线方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104241247B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113224047A (zh) * | 2020-01-21 | 2021-08-06 | 扬智科技股份有限公司 | 集成电路结构 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1525564A (zh) * | 2003-02-24 | 2004-09-01 | v | 电子电路装置 |
CN1638129A (zh) * | 2004-01-08 | 2005-07-13 | 松下电器产业株式会社 | 半导体器件及单元 |
CN1917206A (zh) * | 2006-08-25 | 2007-02-21 | 威盛电子股份有限公司 | 集成电路的电源地网络及其布置方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3179211B2 (ja) * | 1992-09-30 | 2001-06-25 | 日本電気アイシーマイコンシステム株式会社 | 半導体集積回路装置 |
JP4535311B2 (ja) * | 2003-02-27 | 2010-09-01 | ルネサスエレクトロニクス株式会社 | 半導体装置の配線構造 |
US20050161820A1 (en) * | 2004-01-27 | 2005-07-28 | Ravindraraj Ramaraju | Integrated circuit with conductive grid for power distribution |
US7501698B2 (en) * | 2004-10-26 | 2009-03-10 | Kabushiki Kaisha Toshiba | Method and system for an improved power distribution network for use with a semiconductor device |
-
2014
- 2014-09-16 CN CN201410472267.0A patent/CN104241247B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1525564A (zh) * | 2003-02-24 | 2004-09-01 | v | 电子电路装置 |
CN1638129A (zh) * | 2004-01-08 | 2005-07-13 | 松下电器产业株式会社 | 半导体器件及单元 |
CN1917206A (zh) * | 2006-08-25 | 2007-02-21 | 威盛电子股份有限公司 | 集成电路的电源地网络及其布置方法 |
Also Published As
Publication number | Publication date |
---|---|
CN104241247A (zh) | 2014-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10510774B2 (en) | Integrated circuit power distribution network | |
US8549460B2 (en) | Supplying power to integrated circuits using a grid matrix formed of through-silicon vias | |
CN109786369A (zh) | 包括标准单元的半导体器件 | |
CN103650136B (zh) | 具有电源电压的稳定化结构的三维集成电路及其制造方法 | |
CN102779806A (zh) | 为拼接单元加入去耦功能 | |
JP2014528649A (ja) | 複数のプログラマブル領域を有するゲートアレイ構造 | |
CN106560923A (zh) | 具有棋盘式布局的scr及静电放电保护器件 | |
US9767248B2 (en) | Semiconductor having cross coupled structure and layout verification method thereof | |
TWI667768B (zh) | 具有介面電路系統的積體電路及用於此介面電路系統之介面單元 | |
CN106952943A (zh) | 包括分接头单元的电路 | |
JP6517920B2 (ja) | 超電導回路用の接地グリッド | |
CN205828393U (zh) | 一种用于静电放电保护的高密度栅极二极管 | |
US9343418B2 (en) | Solder bump arrangements for large area analog circuitry | |
US9305891B2 (en) | Semiconductor integrated circuit with TSV bumps | |
US8461920B2 (en) | Semiconductor integrated circuit device | |
CN104241247B (zh) | 电源地网络及其布线方法 | |
CN103956332B (zh) | 用于提升走线资源的集成电路结构及方法 | |
CN104115275B (zh) | 半导体装置 | |
JP2010283269A (ja) | 半導体装置 | |
CN104517963B (zh) | 状态保持电源选通单元 | |
Gordin et al. | Design and modeling methodology of vertical interconnects for 3DI applications | |
Jung et al. | A study of TSV variation impact on power supply noise | |
CN107180818A (zh) | 静电放电保护 | |
Lee et al. | Noise coupling analysis between TSV and active circuit | |
US20230411394A1 (en) | Offset power rail |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |