CN1525564A - 电子电路装置 - Google Patents

电子电路装置 Download PDF

Info

Publication number
CN1525564A
CN1525564A CNA200410005220XA CN200410005220A CN1525564A CN 1525564 A CN1525564 A CN 1525564A CN A200410005220X A CNA200410005220X A CN A200410005220XA CN 200410005220 A CN200410005220 A CN 200410005220A CN 1525564 A CN1525564 A CN 1525564A
Authority
CN
China
Prior art keywords
transmission line
ground
power
circuit device
electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200410005220XA
Other languages
English (en)
Other versions
CN100336225C (zh
Inventor
v
大塚宽治
宇佐美保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Roma Corp
Hitachi Ltd
Mitsubishi Electric Corp
NEC Corp
Oki Electric Industry Co Ltd
Sharp Corp
Sanyo Electric Co Ltd
Sony Corp
Panasonic Holdings Corp
Original Assignee
Roma Corp
Hitachi Ltd
Mitsubishi Electric Corp
NEC Corp
Oki Electric Industry Co Ltd
Sharp Corp
Sanyo Electric Co Ltd
Sony Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Roma Corp, Hitachi Ltd, Mitsubishi Electric Corp, NEC Corp, Oki Electric Industry Co Ltd, Sharp Corp, Sanyo Electric Co Ltd, Sony Corp, Matsushita Electric Industrial Co Ltd filed Critical Roma Corp
Publication of CN1525564A publication Critical patent/CN1525564A/zh
Application granted granted Critical
Publication of CN100336225C publication Critical patent/CN100336225C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H01P3/081—Microstriplines
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B62—LAND VEHICLES FOR TRAVELLING OTHERWISE THAN ON RAILS
    • B62B—HAND-PROPELLED VEHICLES, e.g. HAND CARTS OR PERAMBULATORS; SLEDGES
    • B62B3/00—Hand carts having more than one axis carrying transport wheels; Steering devices therefor; Equipment therefor
    • B62B3/02—Hand carts having more than one axis carrying transport wheels; Steering devices therefor; Equipment therefor involving parts being adjustable, collapsible, attachable, detachable or convertible
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/026—Coplanar striplines [CPS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1903—Structure including wave guides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Abstract

提供一种具有可应对超过GHz带的高速信号的电源供给结构的电子电路装置。将驱动器晶体管(10)形成在半导体衬底(1)的表面上。在该半导体衬底(1)上，形成对驱动器晶体管(10)进行电源供给的电源地对传输线路(20)、以及向接收器传输信号的信号地对传输线路(30)。而且，电源地对传输线路(20)分别连接到驱动器晶体管的漏极层(3)、P阱(2)中的P+层(7)。此外，信号地对传输线路(30)分别连接到驱动器晶体管(10)的源极层(4)、P阱(2)中的P+层(8)。

Description

电子电路装置
技术领域
本发明涉及电子电路装置，特别涉及具有可应对超过GHz带的高速信号的电源供给结构的电子电路装置。
背景技术
处理超过GHz带的数字信号(包含模拟信号)的晶体管在100ps以下的上升时间和下降时间中进行高速开关动作。应对这样的高速开关动作的电能需要从电源供给。
下面用水管作比喻形象地说明这种电源供给的问题。与水跟随的速度相比，即使迅速打开家用水管的水龙头的阀门，水也不会与其对应地流出。水的力量的传送速度是1500m/s，如果从阀门到水龙头的长度为10mm，则需要6.7μs。即使阀门比该时间更快地完全打开，水从水龙头流出也在6.7μs后。此外，静止的水有重力惯性，不仅其速度提高到1500m/s需要时间，而且因水的粘性造成的管壁阻抗也不能达到这样高的速度。对于在惯性以上排出的水的补给，连接到家用水管的干线水管不能对应这种急剧的变化，其水压下降。
但是，如果干线水管是家用水管的100倍，则水压下降为1/100，事实上可以忽略。形成这样的形式是现有的电源供给的途径。即，将平面地和平面电源对置而供给电源，在不能这样供给时将旁路电容器作为代用电源的方法。
但是，电荷移动造成的电流传送速度与某个结构体中的电磁波速度相等。如果该结构体的介电常数为4，则其传送速度为1.5×108m/s。在电流开始流过该结构体中时，因电路中的寄生电感Ls而产生电压下降，如果设该电压下降为Vdrop，则Vdrop＝Lsdi/dt。
水的管壁阻抗在电领域中概念上多少有所不同。在高速变化的电流中，与其对应的概念是布线的特性阻抗。布线截面所涉及的直流电阻与特性阻抗相比一般小两个数量级，没有问题。但是，在GHz带中必须计算高速变化引起的趋肤效应造成的这种直流电阻。
而且，以上应对高速开关的电源有惯性，即必须没有寄生电感，而且有在导通的开关中充分流过电流的电流容量。即，与开关的电导G相当的电流为Imax＝GVdd。由于它是最大容许电流，所以与负载的状态没有关系。接收器端的电压由该电流和负载决定。一般地，电源必须支持负载大小的概念在低速开关中是有用的，而在高速开关中应该用最大电流Imax的概念来设计。
因此，可以实现Ls＝0、Imax＝GVdd的电源供给结构是什么样的结构呢？旁路电容器必然有寄生电感Ls。以1005型来看，寄生电感Ls为200pH左右。200pH左右的用于连接该旁路电容器的电极部分的寄生电感附加在其上。即，寄生电感Ls合计为400pH左右。另一方面，在0603型中，各自的寄生电感为120pH和150pH，合计有270pH的寄生电感。即使今后开发出更小的电容器，如果包含电极部分的寄生电感，则非常难以使其合计比100pH小。
其次，如果总线驱动器的G为0.02S、Vdd为1V，则这种旁路电容器系的电流I为5mA。如果脉冲频率为10GHz，则转换速率为30ps左右。0603型的电压下降为Vdrop＝270pH×5mA/30ps＝45mV，即使是最低的100pH结构，也为Vdrop＝100pH×5mA/30ps＝17mV。如果连接到电源的驱动器有8个，则电压下降分别为0.36V和0.136V，成为大问题。这样，通过旁路电容器改善电源供给的改善十分困难。
再有，作为本发明涉及的现有技术文献，有以下专利文献。
【专利文献1】特开2001-210959(日本)
发明内容
因此，本发明提供具有可应对超过GHz带的高速信号的电源供给结构的电子电路装置。除此以外，提供电源地的波动不波及电子电路装置整体的稳定的电子电路装置。
因此，本发明的电子电路装置的主要特征结构如下。第一，本发明的电子电路装置涉及电源地对传输线路和驱动器晶体管的连接，将电源地对传输线路、驱动器晶体管、以及由该驱动器晶体管的输出信号驱动的信号地对传输线路分别设置在同一芯片上。而且，电源地对传输线路与驱动器晶体管的漏极层直接连接到衬底。
第二，本发明的电子电路装置涉及将电源地对传输线路分支多个的电源供给结构，从元电源地对传输线路中分支多个分支电源地对传输线路。在分支电源地对传输线路中分别连接驱动器晶体管。此外，设置由驱动器晶体管的输出信号驱动的信号地对传输线路、以及接收从该信号地对传输线路传输的信号的接收器电路。
附图说明
图1是表示传输线路的LC梯形等效电路的图。
图2是表示将电源地对传输线路连接到驱动器晶体管的结构的斜视图。
图3是表示图2剖面结构的图。
图4是驱动器-接收器电路的电路图。
图5是表示传输线路的各种结构的图。
图6是表示对三驱动器的电源供给结构的等效电路图。
图7是表示由叠层对(stacked pair)线路制成的三驱动器的电源地对传输线路一例的图。
图8是表示电源地对传输线路合流点的电磁波行进模拟的图。
图9是表示三驱动器的一个驱动器先工作时的模拟结果图。
图10是表示电源地对传输线路的特性阻抗Z0ps小时的模拟图。
图11是表示驱动器晶体管的导通定时产生偏差时的模拟结果图。
图12是表示网络分支布线的模拟结果图。
图13是网络分支布线的平面图。
图14是网络分支布线的平面图。
图15是网络分支布线的平面图。
图16是网络分支布线的平面图。
图17是表示电源地对传输线路的90°弯曲结构的图。
图18是吸收高频能量的电阻电容器电路的概念图。
图19是表示吸收高频能量的电阻电容电路的平面图。
图20是表示吸收高频能量的另一电阻电容电路的平面图。
图21是表示带有方向性耦合器的电源地对传输线路的图。
图22是表示元电源地对传输线路的终端结构例的图。
图23是表示驱动器的电流波形和经过电源地对传输线路的电流波形的图。
图24是表示倒装片中的电源地连接结构一例的图。
图25是驱动器-接收器电路的电路图。
图26是脉冲波形的分解(傅立叶级数)说明图。
图27是驱动器晶体管结构的剖面图。
图28是表示图27的基本原理的电路模型图。
图29是传输线路结构中构成的CMOS驱动器的剖面图。
具体实施方式
下面，参照附图详细地说明本发明的实施方式。首先，本发明的电子电路装置将电源线和地线用传输线路对构成，使用电源地对传输线路，所以先说明这点。
如果电源地为传输线路对，则可定义特性阻抗Zo。例如，有将8个驱动器连接到电源地对传输线路的情况。因此，如果确保最大电流Imax＝5mA×8＝40mA的条件为Vdd＝0.5V，则Imax＝40mA＝Vdd/Zo＝0.5/12.5Ω，特性阻抗Zo＝12.5Ω。如果电源地仅用传输线路对构成，则寄生电感Ls＝0。该值是可充分设计的范围。这种电源地对传输线路可以构成可高速应对的电源。本发明的结构以这种电源地对传输线路为前提。
这里，说明通过这样的电源地对传输线路，可如何应对高速信号。特性阻抗的线路为LC梯形电路的等效电路。LC梯形电路的分区以单位长度来分区，并可将该单位长度任意地设定，所以尽管是LC电路，但没有LC谐振点。根据频率自动地进行LC梯形电路的分区。如果将其模型化，则如图1那样。
设电压和电流的正弦波是一致的正弦波。设正弦波的最大点、最小点为电荷存储最多的地点，以电容分量作为主要分量。而且，设电流梯度最强地点上电感分量起作用，可如图1那样表现。在这样的LC梯形电路中，可无限地连接相同的传输线路结构，所以可以根据频率自动地改变其分区。
即，如果每单位长度的电容为C/l、每单位长度的电感为L/l，则每单位长度的阻抗Z/l如下式所示。
【式1】
Z / l = Z L · Z c = jωL / l jωC / l = L C = Z o [ Ω ]
这里，ω是角频率，j是虚数，ZL＝jωL/l、Zc＝l/jωC/l。 ZL和Zc作为长度方向上同时存在的证明，采用数学上的相乘平均，使j和ω及l完全消除。Zo是实数，不具有频率特性，是不具有长度单位的阻抗。无论传输线路长短，相同阻抗的物理量表现管道的开口。
而且，该开口的深度为没有管壁阻抗的管道，如果流过脉动的水，则即使它有无限的长度，也按原来的方式传递。从传输线路的入口看的电导为1/Zo，如果对应于该电导的电流流过传输线路，则有因其后没有电阻而达到无限远的概念。
如果模型化地考虑其物理模型，则L和C中积蓄的电荷能量在自由分区的LC分区中移动，并且以电磁波速度在传输线路内行进，仅可看到L和C的平方平均的特性阻抗。重要的是与在通常的SPICE中大多使用的LC的Lumped模型不一致。传输线路看不到L和C，但只要看到Zo就可以。
将驱动器晶体管的电源地电极直接连接到电源地对传输线路时，按电磁波速度随即供给电流I(上述条件I＝40mA＝Vdd/Zo＝0.5V/12.5Ω、Zo＝12.5Ω)。没有上述电容器中有问题的成为惯性力的寄生电感Ls。
如果相对介电常数为4，则电磁波速度为1.5×108m/s。形成驱动器沟道的速度受电荷的迁移率支配。在硅中饱和电场强度约为5×105m/s，相对于电磁波速度大约慢三个数量级。如果栅极长度具有某一尺寸，将传输线路连接到具有栅极长度的两个数量级以下长度的源极或漏极结构，则可进行比开关速度快的电源供给。
下面，说明使用电源地对传输线路的电子电路装置的具体结构。图2是表示将电源地对传输线路连接到驱动器晶体管的理想的示意结构的斜视图。图3是表示将电源地对传输线路直接连接到驱动器晶体管的剖面结构图。这样的电源供给结构是使驱动器晶体管的电极产生的寄生电感Ls最小的结构。
首先，说明N沟道型MOS晶体管构成的驱动器晶体管10的结构。例如在硅衬底等的半导体衬底1的表面上形成P阱2，在该P阱2中，将N+型的漏极层3和N+型的源极层4隔开规定的间隔后形成。漏极层3和源极层4之间的阱2的表面成为沟道区域。
此外，在该沟道区域上形成栅极绝缘膜5，紧靠在该栅极绝缘膜5上形成栅电极6。栅电极6由多晶硅栅极、或将多晶硅和钨硅化物等高熔点金属硅化物进行叠层的聚硅化物栅极形成。
此外，在从漏极层3分离的P阱2的表面上形成掺杂了浓度比P阱2高的杂质的P+层7，同样地，在从源极层4分离的P阱2的表面上形成掺杂了浓度比P阱2高的杂质的P+层8。而且，在漏极层3和P+层7之间形成绝缘层9a，在源极层4和P+层8之间形成绝缘层9b。绝缘层9a、9b例如通过LOCOS(Local Oxidation Of Silicon)而形成。
接着，夹置绝缘层21相互平行地配置电源地对传输线路20，由Al等金属层组成的电源线22和接地线23构成。在接地线23和半导体衬底1之间形成绝缘层24。
此外，夹置绝缘层21相互平行地配置信号地对传输线路30，由Al等金属层组成的信号线31和接地线32构成。在接地线32和半导体衬底1之间形成绝缘层24。
电源地对传输线路20和信号地对传输线路30都以连接列的纵结构来形成传输线路结构，并连接到驱动器晶体管10的电极。即，在电源地对传输线路20中，在电源线22的连接列22a和接地线23的连接列23a的纵方向上形成传输线路对。连接列22a连接到成为驱动器晶体管10的电源电极的漏极层3，连接列23a连接到成为驱动器晶体管10的衬底接地电极的P+层7。再有，连接列22a由嵌入在设置于绝缘层21、24中的通孔中的金属等形成，连接列23a由嵌入在设置于绝缘层24中的通孔中的金属等形成。
在信号地对传输线路30中，信号线31的连接列31a和地线32的连接列32a都在纵方向上形成传输线路对。连接列31a连接到成为驱动器晶体管10的输出电极的源极层4，一个连接列32a连接到成为驱动器晶体管10的衬底地电极的P+层8。再有，连接列31a由嵌入在设置于绝缘层21、24中的通孔中的金属等构成，连接列32a由嵌入在设置于绝缘层24中的通孔中的金属等形成。
根据上述结构，可以实现寄生电感Ls＝0。此外，为了连接列部分的漏极电场和源极电场不影响栅电极，电源地对传输线路20和栅电极6的距离最好具有比电源地对传输线路20的电源线22和地线23的距离大的距离。同样，信号地对传输线路30和栅电极6的距离最好具有比信号地对传输线路30的信号线31和地线32的距离大的距离。由此，可以使漏极层3和源极层4的扩散深度浅，同时可尽力防止接近效应。
图4是使用上述结构的电源供给结构的驱动器-接收器电路的电路图。驱动器晶体管10导通，存储在电源地对传输线路20的电荷被信号地对传输线路30抽取。将电荷以惯性为0、即电磁波速度供给信号地对传输线路30，朝向下一级的接收器晶体管40。在接收器晶体管40中，形成同样的结构，连接电源地对传输线路41和信号地对传输线路42。这是一电源一驱动器的例子。如果信号地对传输线路30的Zo＝100Ω，根据水管理论，电源地对传输线路20的特性阻抗ZoP在100Ω以上就足够了。可获得Imax＝Vdd/100Ω的最大电流。
但是，从集总模型来看，如果驱动器晶体管10的导通电阻Ron为500Ω，则信号电压V为V＝Vdd/(Ron+RT)＝0.17Vdd，Vdd＝1V时V＝0.17。作为10GHz开关动作的驱动器晶体管10的信号电平，当然是容许范围。如果Ron＝250Ω，则在Vdd＝0.5V时可获得同样的振幅。这里，RT是终端电阻的电阻值，Vdd是电源电压。
如果将八驱动器连接到电源地对传输线路时Zop＝100Ω/8＝12.5Ω，则使原理性的问题得以解决。这里，传输线路的各种结构示于图5。图5(a)是将布线对配置在一平面上的共面对线路，图5(b)是将三条布线一平面状地配置，将两端的布线对共用连接的隔离共面线路，图5(c)是将布线对上下平行重叠的叠层对线路，图5(d)是将三条布线上下平行重叠，将上下布线共用连接的隔离叠层对线路。无论哪个结构，将布线嵌入均质的绝缘层中是重要的，在这样的结构中，即使s＝d/2，也呈现出几乎难以看到相邻的线路对影响的状态。这里，s是传输线路间的距离，d是传输线路的布线间距。
对于成对的行波电磁波(TEM波)，相邻不形成行波的形式。只要确保s＞d/2就可以。可以说传输线路只有这样才具有有利的能量传输结构。
下面，说明多个驱动器的电源供给结构。为了简化，考虑三驱动器的电源。图6是表示对三驱动器的电源供给结构的等效电路图，而图7是表示由叠层对线路形成的三驱动器的电源地对传输线路的一例的图。
50是元电源地对传输线路，51、52、53是从元电源地对传输线路50分支的分支电源地对传输线路。55、56、57是分别连接到分支电源地对传输线路51、52、53的驱动器晶体管。58、59、60分别是连接到驱动器晶体管55、56、57的信号地对传输线路。
从图6和图7可知，三驱动器同时导通，抽取电源电荷时如同一驱动器工作那样，没有将三个分支电源地对传输线路51、52、53的合流部的特性阻抗进行匹配的问题。这里，元电源地对传输线路50的特性阻抗Z0ps＝16.6Ω，各分支电源地对传输线路51、52、53的特性阻抗Z0pt都为50Ω。
如果将该特性阻抗的匹配条件一般化，则为Z0ps＝Z0pt/n。这里，n是分支电源地对传输线路的数目。设各个分支电源地对传输线路具有相等的特性阻抗Z0pt。在这种三驱动器的例子中，n＝3。此时，分支电源地对传输线路51、52、53的对元电源地对传输线路50的合流部的电磁波的能量反射率Γ按下式定义，成为0。
Γ＝(Z0pt/n-Z0ps)/(Z0pt/n+Z0ps)＝0
此外，如果该能量反射率Γ在10％以下，则在电源设计上可以容许。因此，考虑到这点，只要满足以下的条件就可以。
Z0ps≤Z0pt/n≤1.2Z0ps
即，在1.2Z0ps＝Z0pt时，有
Γ＝(1.2Z0ps-Z0ps)/(1.2Z0pt+Z0ps)＝0.2/2.2＝0.091，能量反射率Γ在10％以下。
从模拟模型观察电磁波的状况时，如图8那样。图8(A)是表示模拟模型的图，图8(B)是模拟模型的表面磁场的分布图。可以解释磁场变化大的部位是电流变化大的部位。
各驱动器晶体管55、56、57的导通电阻Ron＝200Ω，在到达端口P1、P2、P3的瞬间信号线侧产生大的反射，所以在这些晶体管导通的瞬间可观察到电磁波传播到两侧面。这里，端口P1、P2、P3是模拟上的测定点。可知在行波向元电源地对传输线路50合流后，电磁波大致规矩地行进的状况。
但是，三个驱动器晶体管55、56、57随机地工作时，从各个驱动器晶体管观察合流部，可看到特性阻抗为1/3，所以抽取电磁行波造成67％的负反射。图9是表示三个驱动器晶体管55、56、57中两个晶体管先导通时的与图8同样的模拟结果的图。从图9可知，该反射电磁波传播到右边两条信号线侧的状况。合流了分支电源地对传输线路51、52、53的元电源成为中间电压。其本身没有问题，但分支的电源地对传输线路传播的行波的扩散时间增大，TEM模零散的结果是耦合减弱，有电磁辐射和在周围产生影响并引起共振的问题。
接着，在比分支电源地对传输线路51、52、53粗的元电源地对传输线路50有更低的特性阻抗Z0ps(6.33Ω)的条件下，进行同样的模拟。其结果示于图10。粗的元电源地对传输线路50的电磁波的TEM传输模没有过度零散，呈现良好的电源状态。但是，如图11所示，三个驱动器晶体管的导通定时产生偏差的模拟结果成为比图9更差的状态，可知其成为不能称为行波的散乱的电磁波状态。平面状的电源地的波动如图11所示，TEM行进完全零散，到处产生涡流等共振。一般来说，在概念上，具有比几百MHz高的时钟频率的基板，EMI的大部分从电源地平面结构中产生。
这里，电信号能量与电力线、磁力线的产生等价，将这种电磁场仅在电信号能量的行进方向的直角传播面方向上扩大的行波称为TEM波(Transverse Electromagnetic Wave：横向电磁波)。它是传输线路中信号流过时的理想方式，是能量不漏到外部的形式。根据图8的模拟结果，可知TEM波被保持。通过采用电源地对传输线路，接近可实现Ls＝0的理想电源。但是，考虑到电源地对传输线路的特性阻抗不匹配的问题、即不能保持TEM波，至今其使用有待观察。
因此，在驱动器晶体管以随机定时工作，有多个分支的电源供给结构中，为了行波不混乱，传输线路的特性阻抗尽量没有不匹配的网络布线是合适的。以模拟方式表示其一例时，如图12所示。
该模拟是将晶体管的电阻从200Ω改变为5Ω，实质上没有晶体管的线路中从端口P1抽取电荷的模拟。相对于时间成为间隔延长的姿态，以使第一次行波之后产生第二次行波、进而产生第三次行波，即使特性阻抗从50Ω改变为3.5Ω，TEM也没有零散。
从不过度产生阻抗不匹配的网络布线的50Ω布线出发，分支为具有75Ω的两条布线。如果从50Ω的布线来看，其分支的布线为37.5Ω，能量反射率Γ为-14.3％(Γ＝(50-37.5)/(50+37.5))。下个分支布线有55Ω，行波的能量反射率Γ为-15.3％(Γ＝(75-55)/(75+55))。然后，两端的两条布线以扩大布线(减小到35Ω)方式连接到平行直线部。然后，该平行直线部有20Ω，具有60°扩大角，合流到有3.5Ω的元电源地对传输线路50。由该结构可知，电磁波行进作为没有大反射的整体行进，反射能量也与不连接部(布线的分支部)前的布线长度相同，所以返回时间相同，作为2次波、3次波，反射波也成为TEM波。
如果将上述的布线结构概念一般化，则不连接部的反射能量反射率比较小，最好是能量反射率Γ在-20％以下。在这样的方式下组装网络布线，顺利向低特性阻抗转移，无论哪个路径，到达合流层的元电源地对传输线路50的时间都相同，形成使不连接部的反射时间都相同整齐的网络。
5输入的优选一例示于图13。5条分支电源地对传输线路61a～61e分别连接到未图示的驱动器。从这些分支电源地对传输线路61a～61e的各个端子向元电源地对传输线路50放射状地扩大5条传输线路对，构成网络布线62，该网络布线62在元电源地对传输线路50中合流。
分支的5个特性阻抗最好在连接到驱动器侧的特性阻抗(设驱动器连接部为50Ω)的5倍以下(由于为5个分支，所以在250Ω以下)、3.5倍以上(175Ω，负反射为-17.6％)。在本例中，合流后的元电源地对传输线路50具有的特性阻抗为3Ω。但是，该特性阻抗为50Ω/5个＝10Ω就足够了，线宽度为图13的约1/3宽度就可以。
这里，在网络布线62中有多个交点，在各个交点中最好是将特性阻抗进行匹配。在各个交点中两条布线相交，所以存在进入交点的两条输入布线和从交点出去的两条输出布线。设这两条输入布线的平均特性阻抗为Zin，两条输出布线的平均特性阻抗为Zout，如果Zin＝Zout，则能量反射率Γ＝(Zout-Zin)/(Zout+Zin)＝0。此外，如果容许能量反射率Γ在10％以下，则只要(Zout-Zin)/(Zout+Zin)≤10％就可以。因此，如果Zin≤Zout≤1.2Zin，则满足这种条件。Zin在上述例中例如是分支电源地对传输线路侧布线的特性阻抗，Zout是元电源地对传输线路50侧布线的特性阻抗。由此，在网络布线62中，不引起作为整体的行波的很大反射，可防止产生涡流。
在图13中，从各分支电源地对传输线路61a～61e分支的网络布线62的各布线不是等长布线，但角度小的布线可带有曲率并形成等长布线。将其用3合流结构表示时，如图14那样。即，从3条分支电源地对传输线路63a、63b、63c的各个端子向元电源地对传输线路50放射状地扩大3条传输线路，构成网络布线64。该网络布线64在元电源地对传输线路50中合流。而且，网络布线64的各布线为等长布线。再有，如上述那样，如果在图13中合流部为1/3的宽度，则扩大角度浅，所以即使直线连接，也大致看作等长布线。
表示进一步的合流结构时，如图15那样。该结构将图14的结构进一步发展，在各3条的分支电源地对传输线路63a、63b、63c中，还连接网络布线65a、65b、65c。通过将其重复，可进行自由的设计。
其次，在进行粗传输线路的弯曲上需要下工夫。通过使用分支布线，使它们等长，比较容易进行角度浅的弯曲。如果表示一例，则如图16那样。电源地对传输线路66使用6条分支布线67进行弯曲。它是弯曲角度为45°的例子。
在传输线路对弯曲成直角时，图17所示的结构成为一例。在叠层对结构中使用双层布线对，所以弯曲成直角时，变为其他层的双层布线对。例如，第1层布线70、第2层布线71的对在第3层布线72、第4层布线73的对。通孔74是用于连接第1层布线70和第3层布线72的通孔，通孔75是用于连接第2层布线71和第4层布线73的通孔。此时，对应于各个通孔74、75，需要设置脱离成对的对方布线的反通孔76。
通孔74、75、76的间距越窄越好，但如上述那样，容许正负20％左右的反射，所以为可进行设计的范围。通孔对交错配置，所以纵结构可作为传输线路来保持。
在各驱动器晶体管的导通定时中，包含各个反射波的无数TEM模行波行进。应该注意的是，应使分支等产生的反射与行波频率共振。分支网络的最大尺寸超过行波频率的1/4波长就可以。
此外，在本发明中还包含规定长度低于行进频率的1/4波长的分支网络。在没有反射共振的条件下，只要按TEM模方式行进，没有电磁能量向外部的漏泄。即，没有来自电源地的电磁辐射。因此，将EMI的问题完全解决。
但是，存在需要非常复杂的分支，制造工序复杂的缺点。因此，有在电源地对传输线路的分支部中，在其上下线路之间附加电容器传输线路，用直流电阻除去在那里流过的一部分高频电流的方式。如果示出该方式，则如图18那样。
图18(A)是表示电源地对传输线路的分支部的斜视图，图18(B)是元电源地对传输线路50的剖面图。在图18(A)中，元电源地对传输线路50仅示出分支的两条分支电源地对传输线路51、52，为了简化图面，还省略了1条分支电源地对传输线路53。
在吸收用元电源地对传输线路50传导的冲击波式的行波的高频分量能量上，仅有将其改变为热能的方法。即，仅插入直流电阻。但是，不能消耗直流电流。因此，如图18所示，在分支前的元电源地对传输线路50的电源线50a和地线50b之间，相邻插入两个电容器电极81、82，而且将电容器电极81、82之间用电阻83a、83b连接。于是，用元电源地对传输线路50传导的冲击波式的行波的高频分量流入电容器电极81、82。这种高频波也是行波，流入电阻83a、83b，并被吸收。电容器电极81、82的两端开路，每当重复进行反射时就被终端电阻吸收，所以越是通过这里的行波的高谐波分量的高频越被吸收。高频分量的能量是短时间内凝聚的能量，一般是小能量。
为了防止行波的反射，如图19所示，需要实现特性阻抗匹配的结构。即，与将分支电源地对传输线路51、52、53合流的线路宽度的合计相比，需要元电源地对传输线路50的线路宽度细。这是因为设置了电容器电极81、82，所以特性阻抗变小。
此外，电容器电极81、82的终端因特性阻抗提高而需要扩大线路宽度。因此，如图19所示，在元电源地对传输线路50中，需要设置压缩部84和扩大部85。该压缩部84和扩大部85的长度与行波的上升时间tr相比传输延迟在1/7时间以下。与图13～图17所示的匹配过的传输线路的分支合流相比，高谐波减少，所以该压缩部84和扩大部85的影响少。
为了避免设置上述压缩部84和扩大部85的麻烦，有图20那样的结构。图20(A)表示在芯片内设置了电容电阻电路的结构，图20(B)表示在印刷线路板中设置了外装的电容电阻电路的结构，图20(C)表示图20(B)的平面图。
在图20(A)、图20(B)、图20(C)中，元电源地对传输线路50仅示出分支的两条分支电源地对传输线路51、52，为了简化图面，还省略了1条分支电源地对传输线路53。
在图20(A)的结构中，在分支前的元电源地对传输线路50的电源线50a和地线50b之间，串联插入两个电容器91、92，并且设置串联连接两个电容器91、92的电阻93。更详细地说，从元电源地对传输线路50的电源线50a拉出的引出部97和电容器92的一个电极通过纵列94连接，另一方面，从地线50b拉出的引出部95和电容器91的一个电极通过纵列96连接。电容器91、92为纵结构，但也可以是在同层内并列的结构。
此外，在图20(B)的结构中，在分支前的元电源地对传输线路50的电源线50a和地线50b之间，串联插入两个外装的贴片电容器101、102，设置串联连接两个贴片电容器101、102的电阻103。
图19和图20的电容器的容量在其传输线路的部分长度(相当于图20(C)的长度L)的电容量的50倍以上就可以，不需要大的电容量。按印刷电路板尺寸，如果特性阻抗Zop＝10Ω，则线路宽度为0.5mm，线路对间的绝缘层厚度为30μm，在0603尺寸的芯片中L＝约1mm，所以为0.7pF。一对电容器的电容量只要为35pF就足够了。
例如，如果形成10GHz的行波(与时钟频率相同，但包含比时钟高的高谐波)，则阻抗Z为1/(2π×10G×35p)＝0.45Ω，高频在这里附加在分支电路上，大多变成热而被消耗。如果频率为1GHz数量级，则只要电容器容量是长度L的传输线路产生的电容量的500倍就可以。由于芯片内的L小，所以芯片内电容器必然更小。只要电阻与Z等价就可以，但为了避免瞬间发热，可在阻抗Z的100倍左右的直至50Ω的范围内进行调整。
作为用于吸收元电源地对传输线路50传导的冲击波式行波的高频分量能量的更好的结构，有用方向性耦合器110(方向性耦合器)释放元电源地对传输线路50内的高频行波，在该耦合器的终端设置匹配电阻的结构。该结构示于图21。图21(A)是表示设置了方向性耦合器110的电源地对传输线路50的平面图，图21(B)是沿图21(A)的X-X线剖切的剖面图。
与分支为分支电源地对传输线路51、52这一侧的元电源地对传输线路50相邻设置方向性耦合器110。方向性耦合器110也由与元电源地对传输线路50相同结构的线路对构成，仅以间隙g与元电源地对传输线路50分离设置。元电源地对传输线路50和方向性耦合器110嵌入设置在绝缘层111内。此外，在方向性耦合器110的线路对之间连接终端电阻112。
根据这种结构，仅在方向性耦合器110中释放高频能量，直流从元电源地对传输线路50无衰减地通过连接到分支电源地对传输线路51、52的驱动器。在本实施方式中，作为方向性耦合器的一例，示出模拟TEM线路。如果间隙g与该线路的导体厚度t相同或比其小，则GHz频率能量向方向性耦合器110移动。
最后，参照图22说明元电源地对传输线路50到达元电源的部分。作为旁路电容器的多个贴片电容器120连接到元电源地对传输线路50的终端的多个端子上。将其一部分电源线50c、地线50d导出，经电解电容器121等大容量电容器，连接到未图示的电源电路。
当然，也可以采用以下方法：用嵌入电容器代替贴片电容器120，在LSI芯片内连接设置于半导体内的具有均质连接端子的电容器串。贴片电容器120的容量从1nF至100nF，在多个端面整体地排列，作为整体，用与供给端的最大电流容量平衡的以往概念就足够了。
而且，在上述结构中，考虑电磁行波。按连接到元电源地对传输线路50的驱动器晶体管的开关速度抽取电荷，流过由该驱动器晶体管的导通电阻Ron和Vdd确定的电流I＝dd/Ron＝1V/200Ω＝5mA。如果该电流比容许最大电流Imax＝Vdd/Zop＝1V/50Ω＝20mA小，则无论晶体管开关如何快，都有适应性。设驱动器晶体管以30ps进行开关，则电流梯度di/dt为di/dt＝5mA/30ps＝0.17×109A/s，所以在上述0603型的还带有Ls＝270pH的贴片电容器120中Vdrop＝46mV/驱动器，不能驱动多个驱动器晶体管。如果模式地图示驱动带有50Ω的终端电阻的接收器电路的电流状况，则如图23(A)那样。
在容许最大电流Imax以下的条件下，急剧的波形原封不动地传送到元电源地对传输线路50，通过由分支扩大布线层重复进行反射，进行能量的时间扩大，如图23(B)所示，可以简单地假设为tr＝30ps的10倍以上。但是，即使是这样的方式，TEM模仍然保持，在粗布线中电荷分布也变稀。
在图22的元电源地对传输线路50的终端中由作为旁路电容器的5个贴片电容器120接受电流，所以将电流分割成1/5，从一个贴片电容器120来看的电流梯度为di/dt＝1mA/300ps＝3.3×106A/s。
这里的电压下降为Vdrop＝3.3×106A/s×270pH＝0.9mV的低值，没有问题。即使多个驱动器晶体管可随机地将这样的行波独立地传送到终端，合成波也被相反地平均，问题变小。在复位等的64位同时切换时，多少会因分支网络的非对称性引起歪斜，10位同时切换时有问题。在上述计算例中，Vdrop＝0.9mV×10＝9mV，不产生问题。在前头的计算例Ron＝500Ω的例子中，即使64位供给能量没有歪斜地到达元电源，也不产生问题。
在行波到达元电源的端面时，如何观察构成等待列的贴片电容器120的特性阻抗呢？在实质上非常宽的面积中电源地对进行耦合，所以其特性阻抗非常小，为几十至几百mΩ数量级，大都引起负的全反射。
即，对于高频能量，可看作是短路端。电流反流，以消除行波，电流行波对应的电压下降为高电压波形并消除电压下降。这样的行波向驱动器行进，具有将元电源地对传输线路50的LC梯形电路的不足存储电荷进行充电的作用。此时TEM波不散乱，电荷能量不从元电源地对传输线路50漏到外部，可保持电磁波状态，并且进行充电。
下面，说明另一电源供给结构。粗布线的弯曲设计是困难的。尽量避免合流，用细布线的电源地对传输线路通过，最后用粗布线进行集合的条件较好。图24是表示提供这样的电源供给结构的倒装芯片的图，图24(A)是倒装芯片的图形布局，图24(B)表示局部放大图。
芯片130上的相邻线路对131将电源线和地线相邻配置，与外部4分割×4的取出结构连接。由于该图复杂，所以省略用于合流的布线，在图24(B)中取出部分来图示。如图24(B)所示，芯片130上的相邻线路对131按列132从芯片130的内层布线中取出(省略这种内层布线)。
然后，相邻线路对131通过各焊盘133，连接到各分支电源地对传输线路134，而且，将各分支电源地对传输线路134合流在粗的元电源地对传输线路135中。
芯片130周边的两列焊盘136用于信号线，进行通常的布线，但这里仅图示焊盘136，省略布线。芯片130上的相邻线路对131如图24(A)下面示出的剖面图那样，获得宽高比大的对置面变大的布线结构，但该结构仅表示一例。
在图24中可知，如果电源地对传输线路可环绕，则期望其尽量以分离状态环绕在元电源附近。从芯片发出的电源地对传输线路全都在芯片内进行分支合流，形成行波电磁能量的时间分散，或被分支电容器吸收能量。图19、图20、图21表示防止在这里接受电源地行波，以后的连接可以是直流式的连接，也可以是图22那样的某一部位拉出一条。但是，必须有可充分流过平均电流的导体截面积。
下面，说明芯片130内的电路和布线。已经示出N沟道型MOS晶体管的驱动器电路，但如图25那样，即使是CMOS驱动器或其他电路，同样仅考虑电源地对传输线路的连接部就可以。
图25表示驱动器-接收器电路的电路例。在该图中，CMOS驱动器140是P沟道型MOS晶体管141和N沟道型MOS晶体管142构成的CMOS反相电路，电源地对传输线路143连接到其电源-地端子。
此外，在CMOS驱动器140的输出-地端子上连接信号地对传输线路144。在信号地对传输线路144的信号线和CMOS驱动器140的输出端子之间连接阻尼电阻145。
此外，在信号地对传输线路144上连接终端电阻146。信号地对传输线路144连接到差动接收器150的差动输入晶体管151、152的栅极。在差动接收器150中从另一电源地对传输线路153供给电源。
图25的驱动器-接收器电路即使在芯片130内也有比较长的信号线，可能超过信号频率分量的1/4波长。因此，从抑制反射共振、防止RC延迟来看，在10GHz数字信号等级中信号线既是传输线路，又需要承担传输线路匹配电阻。
作为一个方法，通过在差动接收器150端之前附加与信号地对传输线路144匹配的终端电阻146，吸收能量，进行散热，将信号反射抑制到0。如果是没有附加终端电阻146的结构，则连接到CMOS驱动器140的阻尼电阻145和CMOS驱动器140的导通电阻Ron的串联电阻与信号地对传输线路144的特性阻抗相等就可以。
此时，差动接收器150的端形成全反射(接收器栅极的电容量非常小，形成实质上的全反射)，所以变成2倍的电压，而且所有的信号进行全反射，所以具有可向电源地对传输线路143返回能量的优点。
这种能量返回在通常的电源地连接中，使电源地的复杂波动增加，而在这种驱动器-接收器电路中，只要是TEM行波就没有问题。在形成这样的电路中需要考虑长度多大的布线。这里，长布线即1/4波长的计算示于表1。以不同的电磁波速度v表示。以 v = c o / μ r ϵ r 表示。这里，co是真空中的光的速度，μr是包围线路空间的绝缘材料的相对导磁率，εr是对应的介电常数。
【表1】
相对于芯片内布线的频率的形成传输线路所需长度的最小值
    脉冲频率[MHz]     相当正弦波高谐波[GHz]     v＝1×108[m/s]的(1/4)λ线路长度[m]     v＝1.5×108[m/s]的(1/4)λ线路长度[m]     v＝2×108[m/s]的(1/4)λ线路长度[m]
    5     0.05     0.5     0.75     1
    10     0.1     0.25     0.375     0.5
    50     0.5     0.05     0.075     0.1
    80     0.8     0.03125     0.0375     0.0625
    100     1     0.025     0.0375     0.05
    300     3     0.008325     0.012485     0.01665
    500     5     0.005     0.0075     0.01
    1000(1GHz)     10     0.0025     0.00375     0.005
    10000(10GHz)     100     0.00025     0.000375     0.0005
    100GHz     1000     25μm     37.5μm     50μm
下面根据图26说明脉冲波形的性质。脉冲可用正弦波合成。由在基本正弦波中具有3倍频的25％左右的正弦波、5倍频的10％左右的正弦波、百分之几的7倍高谐波、1％左右的9倍高谐波大致构成脉冲波形。转换速率越高，高次谐波的分量越大。
一般来说，即使是小能量的高谐波，如果为共振条件，也积蓄能量，不能忽略其大小，所以使用1GHz的脉冲时，需要考虑10GHz(脉冲时钟频率的10倍)的正弦波。如果用这样的观点观察表1，则考虑以相当第2列的正弦波为基准，形成左边第1列的时钟频率。
在1GHz时钟频率中布线长度在SiO2内为5mm。在2002.2的Symposiumon VLSI Circuit的Intel的论文(D.Deleganes，et al，“Designing a 3GHz，130nm，Pentium 4 Processor，”2002 Symposium on VLSI Circuit Digest ofTechnical Papers，CDROMO-7803-7310-3/02，2002.2)中将芯片内布线限制在1.6mm以内来设计。有说明它的材料(Pentium是インテルコ一ポレ一ション的注册商标)。布线长度在10GHz的脉冲时为0.5mm。在10GHz时使用与100GHz的RF电路相同的频率，根据使用单独正弦波或窄频带正弦波的RF设计而使用合成波的设计非常困难。
在以上的前提条件下需要限制芯片上的布线设计。在按现有的CAD工具进行的普通集中常数电路中设计的电路块(功能块)的最大布线长度需要在0.5mm以下，功能块的规模受到该布线长度的限制。将电路块间连接的布线(将其称为总体布线)都需要形成图4或图25的传输线路结构。全部需要从布线开始的设计。
而且，现有设计的集中常数电路块的电源地可按现有设计方式进行，但从其集中常数电路块中发出的电源地线采用本发明的结构。即，作为电源地对传输线路，考虑特性阻抗，并扩大合流。总体布线中采用的驱动器-接收器块的电源系统都采用本专利申请的结构，不用说，当然直接连接到晶体管的源极或漏极。
特别是时钟分配电路不仅形成信号线的对称结构传输线路化(一例：树结构)，而且电源地对传输线路也形成对称结构，成为包含使时钟脉冲相位差为最小限度的结构。
将芯片内合流的粗布线完结并形成直流连接时，如图22那样，在粗的电源地对传输线路50的布线端面上分散连接贴片电容器120。这种贴片电容器120可以是形成于芯片内的pn结电容器，但最好是金属对置电极结构的电容器。其理由如已经说明的那样，pn结电容器内的载流子速度慢。
以上，详细说明了布线结构，在与上述的布线结构组合，获得对应于高速信号的电源供给结构之后，重要的是平滑地进行驱动器晶体管10内的电磁波行进。这里，参照图27来说明进一步改进图3的驱动器晶体管10的结构的驱动器晶体管10A的结构。
在图3的驱动器晶体管10的结构中，电源地对传输线路20的地线23接触漏极侧的P+层7，信号地对传输线路30的地线32接触源极侧的P+层8。两者在这点上是相同的，但对于图27的驱动器晶体管10A来说，不同点在于，P+层7和P+层8通过设置在从漏极层3至源极层4的区域下的P+层160来相互连接。P+层160由杂质浓度比P阱2高的扩散层形成，与P阱2相比，为低电阻。
图28表示该驱动器晶体管的基本原理。电源地对传输线路20的地线23和信号地对传输线路30的地线32用低电阻的P+层7、8、160连接，所以如果驱动器晶体管10A导通，沟道区域反转而形成电流路径，则在所有部分保持传输线路对结构。
如果结构上的特性阻抗与源极侧的传输线路匹配，则是理想的，但并不一定需要匹配条件。这是因为距离非常短。此外，图27的漏极层3和源极层4、P+层160之间的距离d也可以为0。此外，由于不需要P+层160下的半导体，所以也可以是绝缘物结构，即SOI(Silicon On Insulator)结构。为了排除漏极层3和源极层4下的pn结电容，可用绝缘物构成漏极层3和源极层4、P+层160之间的层。而且，P+层7、8、160也可以都用金属来置换。由此，将电源地对传输线路20的地线23和信号地对传输线路30的地线32用金属一体化。关键是提出了遵守图28的基本原理的结构。
图29是表示SOI结构的CMOS驱动器140的剖面图。该CMOS驱动器140的电路是图25所示的电路。在绝缘衬底170上形成P沟道型MOS晶体管141和N沟道型MOS晶体管142，在该绝缘衬底170内，形成将电源地对传输线路143的地线和信号地对传输线路147的接地布线连接的Al层171。
在这种结构中，需要d层有源极层/漏极层的扩散层深度左右的厚度，期望d层为绝缘物，以便即使产生pn结电容，也不失去SOI的优点。此外，在N沟道型MOS晶体管142导通时，在输出负载侧附加了终端电阻146时，电荷完全不移动，即N沟道型MOS晶体管142成为无用的电路，所以可以说为了产生作为CMOS的优点，在CMOS驱动器侧设置阻尼电阻145的方法是更好的设计。
除此以外，还通过传输线路对172供给输入信号，从而其地线落到输出系的地，引起栅极充电、形成栅极下沟道，其下的地电平平衡，所以有促进形成驱动器晶体管10A的沟道的优点。
根据本发明的电子电路装置，可以提供具有可应对超过GHz的高速信号的电源供给结构的电子电路装置。

Claims (16)

1.一种电子电路装置，包括：电源地对传输线路，将电源线和第1地线通过绝缘层对置配置而构成；驱动器晶体管；以及信号地对传输线路，由该驱动器晶体管的输出信号驱动，将信号线和第2地线通过绝缘层对置配置而构成；其特征在于：将所述电源地对传输线路的电源线直接连接到所述驱动器晶体管的漏极层，同时将所述电源地对传输线路的第1地线连接到所述驱动器晶体管的衬底。
2.如权利要求1所述的电子电路装置，其特征在于：所述信号地对传输线路的布线长度大于所述驱动器晶体管的工作脉冲频率的10倍高次谐波的1/4波长。
3.如权利要求1或权利要求2所述的电子电路装置，其特征在于：将所述信号地对传输线路的信号线直接连接到所述驱动器晶体管的源极层，同时将所述信号地对传输线路的第2地线直接连接到所述驱动器晶体管的衬底。
4.如权利要求3所述的电子电路装置，其特征在于：所述电源地对传输线路的特性阻抗大于或等于所述信号地对传输线路的特性阻抗。
5.如权利要求1所述的电子电路装置，其特征在于：所述电源地对传输线路的第1地线和所述信号地对传输线路的第2地线通过所述驱动器晶体管的衬底上形成的低电阻层来连接。
6.一种电子电路装置，其特征在于，该电子电路装置包括：元电源地对传输线路；从该元电源地对传输线路分支的多个分支电源地对传输线路；分别连接到该分支电源地对传输线路的驱动器晶体管；由所述驱动器晶体管的输出信号驱动的信号地对传输线路；以及接收从该信号地对传输线路传输的信号的接收器电路。
7.如权利要求6所述的电子电路装置，其特征在于：如果设所述分支电源地对传输线路的数目为n，所述元电源地对传输线路的特性阻抗为Z0ps，所述分支电源地对传输线路的特性阻抗为Z0pt，则满足Z0ps≤Z0pt/n≤1.2Z0ps的条件。
8.如权利要求6所述的电子电路装置，其特征在于：所述多个分支电源地对传输线路分别在多个布线上放射状地分支并构成网络布线，该网络布线连接到所述元电源地对传输线路。
9.如权利要求8所述的电子电路装置，其特征在于：构成所述网络布线的所有布线为等长布线。
10.如权利要求6、7、8、9中任何一项所述的电子电路装置，其特征在于：在所述元电源地对传输线路的终端上连接多个旁路电容器，并且从该终端取出一个电源地对传输线路，在该电源地对传输线路的电源线和地线之间连接电容器，而且将该电源地对传输线路连接到电源电路。
11.如权利要求6、7、8、9中任何一项所述的电子电路装置，其特征在于：在所述元电源地对传输线路的分支部附近，在该分支电源地对传输线路的电源线和地线之间，设有由一对电容器和连接该对电容器的电阻元件构成的电容电阻电路。
12.如权利要求11所述的电子电路装置，其特征在于：所述一对电容器具有所述电容电阻电路的所述元电源地对传输线路中尺寸与沿传输方向尺寸相同的所述元电源地对传输线路部分所具有的电容值的50倍以上的电容值。
13.如权利要求6、7、8、9中任何一项所述的电子电路装置，其特征在于：在所述元电源地对传输线路的分支部附近，设有由插入在该分支电源地对传输线路的电源线和地线之间的一对电容器电极和将该一对电容器电极之间连接的电阻元件构成的电容电阻电路。
14.如权利要求13所述的电子电路装置，其特征在于：所述一对电容器电极和所述元电源地对传输线路之间形成的电容器具有所述电容电阻电路的所述元电源地对传输线路中尺寸与沿传输方向尺寸相同的所述元电源地对传输线路部分所具有的电容值的50倍以上的电容值。
15.如权利要求6、7、8、9中任何一项所述的电子电路装置，其特征在于：在所述元电源地对传输线路的分支点附近，配置与该元电源地对传输线路相邻并由成对线路构成的方向性耦合器，该方向性耦合器的成对线路间用终端电阻来耦合。
16.如权利要求15所述的电子电路装置，其特征在于：所述元电源地对传输线路和所述方向性耦合器的间隙尺寸在构成所述方向性耦合器的导体厚度以下。
CNB200410005220XA 2003-02-24 2004-02-17 电子电路装置 Expired - Lifetime CN100336225C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP045422/03 2003-02-24
JP2003045422A JP4192009B2 (ja) 2003-02-24 2003-02-24 電子回路装置
JP045422/2003 2003-02-24

Publications (2)

Publication Number Publication Date
CN1525564A true CN1525564A (zh) 2004-09-01
CN100336225C CN100336225C (zh) 2007-09-05

Family

ID=33112224

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200410005220XA Expired - Lifetime CN100336225C (zh) 2003-02-24 2004-02-17 电子电路装置

Country Status (5)

Country Link
US (1) US6961229B2 (zh)
JP (1) JP4192009B2 (zh)
KR (1) KR100667113B1 (zh)
CN (1) CN100336225C (zh)
TW (1) TWI252580B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101610092B (zh) * 2008-06-19 2013-04-24 美国博通公司 一种无线通信方法和无线通信系统
CN104241247A (zh) * 2014-09-16 2014-12-24 格科微电子（上海）有限公司 电源地网络及其布线方法
CN104637459A (zh) * 2005-10-21 2015-05-20 株式会社半导体能源研究所 半导体器件
JP2019033380A (ja) * 2017-08-08 2019-02-28 日本電信電話株式会社 終端回路および終端回路を構成する配線板

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7292091B1 (en) 2000-10-11 2007-11-06 Silicon Laboratories Inc. Method and apparatus for reducing interference
US20050062137A1 (en) * 2003-09-18 2005-03-24 International Business Machines Corporation Vertically-stacked co-planar transmission line structure for IC design
US20060072257A1 (en) * 2004-09-30 2006-04-06 International Business Machines Corporation Device and method for reducing dishing of critical on-chip interconnect lines
US8943456B2 (en) * 2004-09-30 2015-01-27 International Business Machines Corporation Layout determining for wide wire on-chip interconnect lines
JP5053579B2 (ja) * 2006-06-28 2012-10-17 寛治 大塚 静電気放電保護回路
US20090050939A1 (en) * 2007-07-17 2009-02-26 Briere Michael A Iii-nitride device
JP5410664B2 (ja) 2007-09-04 2014-02-05 寛治 大塚 半導体集積回路パッケージ、プリント配線板、半導体装置および電源供給配線構造
US7999288B2 (en) * 2007-11-26 2011-08-16 International Rectifier Corporation High voltage durability III-nitride semiconductor device
JP5082060B2 (ja) * 2008-05-22 2012-11-28 学校法人明星学苑 低特性インピーダンス電源・グランドペア線路構造
CN101794929B (zh) 2009-12-26 2013-01-02 华为技术有限公司 一种提升传输带宽的装置
US9251870B2 (en) * 2013-04-04 2016-02-02 Nvidia Corporation Ground-referenced single-ended memory interconnect
CN110212276B (zh) 2014-12-01 2022-05-10 株式会社村田制作所 电子设备及电气元件
JP6921085B2 (ja) * 2015-12-22 2021-08-18 サーマツール コーポレイション ワークピース加熱用の微調整された出力を有する高周波電源システム
JP7222276B2 (ja) * 2019-03-13 2023-02-15 住友電工デバイス・イノベーション株式会社 マイクロ波集積回路
US20220352690A1 (en) * 2019-10-25 2022-11-03 Mitsubishi Electric Corporation Optical semiconductor device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6057702A (en) * 1995-08-24 2000-05-02 Nec Corporation Bus driver
JPH09275336A (ja) * 1996-04-05 1997-10-21 Nec Corp バスドライバ
JP3803204B2 (ja) 1998-12-08 2006-08-02 寛治 大塚 電子装置
US6375275B1 (en) * 1999-03-23 2002-04-23 Ge-Harris Railway Electronics, L.L.C. Railroad brake pipe overcharge and separation detection system
JP3423267B2 (ja) * 2000-01-27 2003-07-07 寛治 大塚 ドライバ回路、レシーバ回路、および信号伝送バスシステム
JP3675688B2 (ja) * 2000-01-27 2005-07-27 寛治 大塚 配線基板及びその製造方法
JP3615126B2 (ja) 2000-07-11 2005-01-26 寛治 大塚 半導体回路装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104637459A (zh) * 2005-10-21 2015-05-20 株式会社半导体能源研究所 半导体器件
CN101610092B (zh) * 2008-06-19 2013-04-24 美国博通公司 一种无线通信方法和无线通信系统
CN104241247A (zh) * 2014-09-16 2014-12-24 格科微电子（上海）有限公司 电源地网络及其布线方法
CN104241247B (zh) * 2014-09-16 2017-12-08 格科微电子（上海）有限公司 电源地网络及其布线方法
JP2019033380A (ja) * 2017-08-08 2019-02-28 日本電信電話株式会社 終端回路および終端回路を構成する配線板

Also Published As

Publication number Publication date
CN100336225C (zh) 2007-09-05
KR20040076215A (ko) 2004-08-31
TW200423374A (en) 2004-11-01
JP2004259722A (ja) 2004-09-16
JP4192009B2 (ja) 2008-12-03
KR100667113B1 (ko) 2007-01-11
US6961229B2 (en) 2005-11-01
TWI252580B (en) 2006-04-01
US20040207432A1 (en) 2004-10-21

Similar Documents

Publication Publication Date Title
CN100336225C (zh) 电子电路装置
TWI444841B (zh) 使用時脈和電源柵格標準元件的ａｓｉｃ設計
CN103828046B (zh) 用于3d集成电路层叠的层间通信
CN1249967C (zh) 信号传送系统
JP2005524231A (ja) 集積回路デバイス内のルーティングの容量性と誘導性の両方の信号結合効果を除去するための給電および接地シールド・メッシュ
CN109314110A (zh) 用于基于鳍片计数的扩散的标准单元架构
JP2016192560A (ja) 複数のプログラマブル領域を有するゲートアレイ構造
TW201913888A (zh) 鰭式場效電晶體(finfet)技術之半導體佈局
CN1523842A (zh) 信号传输装置与互连结构
Gordin et al. Design and modeling methodology of vertical interconnects for 3DI applications
JP2014135386A (ja) 半導体装置
JP2004007657A (ja) 高速信号伝送システム
JP4929247B2 (ja) 電子回路装置
Cho et al. Signal integrity design of TSV and interposer in 3D-IC
Shi et al. Power-delivery network in 3D ICs: Monolithic 3D vs. Skybridge 3D CMOS
Fattah et al. Crosstalk in VLSI partially coupled interconnect structures, a comprehensive evaluation
Siozios et al. A software-supported methodology for exploring interconnection architectures targeting 3-D FPGAs
Pattanashetti et al. Simulation and analysis of through silicon via (TSV) based inductance structures
CN117764019A (zh) 一种集成电路的背面电源分配网络的噪声仿真电路
TWI260086B (en) Chips with embedded electromagnetic compatibility capacitors and related method
Savidis et al. Clock distribution models of 3-D integrated systems
Benkechkache et al. Analytical approach of the impact of through silicon via on the performance of MOS devices
Alzahmi et al. High-performance RF-interconnect for 3D stacked memory
Yang et al. Crosstalk reduction in TSV arrays with direct ohmic contact between metal and silicon-substrate
CN109786372A (zh) 集成电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20070905