CN113224047A - 集成电路结构 - Google Patents

集成电路结构 Download PDF

Info

Publication number
CN113224047A
CN113224047A CN202010071849.3A CN202010071849A CN113224047A CN 113224047 A CN113224047 A CN 113224047A CN 202010071849 A CN202010071849 A CN 202010071849A CN 113224047 A CN113224047 A CN 113224047A
Authority
CN
China
Prior art keywords
metal layer
pattern
quadrant
power
ground
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010071849.3A
Other languages
English (en)
Inventor
蔡欣颖
篮子为
李孟哲
方伟宪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ali Corp
Original Assignee
Ali Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ali Corp filed Critical Ali Corp
Priority to CN202010071849.3A priority Critical patent/CN113224047A/zh
Priority to US17/152,802 priority patent/US20210225769A1/en
Publication of CN113224047A publication Critical patent/CN113224047A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/10—Noise analysis or noise optimisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明提供一种集成电路结构，包括功能电路以及电性连接功能电路的电源地线网络。电源地线网络包括第一金属层与第二金属层，其中第一金属层与第二金属层分别配置多条地线与多条电源线，第一金属层的多条电源线通过多个第一通孔电性连接第二金属层的多条电源线，且第一金属层的多条地线通过多个第二通孔电性连接第二金属层的多条地线，其中，第一金属层的导线阻抗不同于第二金属层的导线阻抗。本发明的集成电路结构具有降低电流‑电阻压降的功效。

Description

集成电路结构
技术领域
本发明涉及一种集成电路设计领域，特别是一种涉及关于电源线地线网络设计的集成电路结构。
背景技术
随着电子元件朝向微小型化以及低功耗方面发展，集成电路的供电网络的设计难度也逐渐提高。集成电路的供电网络包括电源线网络和地线网络(合称电源地线网络)。电源地线网络的布局方式会影响对电子元件的供电效能，因此电源地线网络设计就显得十分重要。除此之外，电源地线网络的阻抗会引起元件电压的大幅度下降，尤其是距离电压源越远的元件受到压降的影响越明显，就是通常所说的电流-电阻压降(IR-drop，电压降)现象。过大或不平均的IR压降会影响电路的性能，因此如何适当设计电源地线网络以降低IR压降是十分重要的。
发明内容
本发明是针对一种集成电路结构，其电源线地线网络具有降低IR压降的功效。
根据本发明的实施例的一种集成电路结构，包括功能电路与电源地线网络。电源地线网络电性连接功能电路，且包括第一金属层与第二金属层，其中第一金属层与第二金属层分别配置多条地线与多条电源线，且第一金属层的多条电源线通过多个第一通孔电性连接第二金属层的多条电源线，第一金属层的多条地线通过多个第二通孔电性连接第二金属层的多条地线，其中，第一金属层的导线阻抗不同于第二金属层的导线阻抗。
在根据本发明的实施例的集成电路结构中，第一金属层或第二金属层的多条地线与多条电源线在延伸平面上具有二维的方向变化。
在根据本发明的实施例的集成电路结构中，第一金属层或第二金属层的多条地线中的每一条与多条电源线中的每一条各具有至少一垂直转角。
在根据本发明的实施例的集成电路结构中，第一金属层的多条地线与多条电源线交错配置。
在根据本发明的实施例的集成电路结构中，第一金属层的多条地线与多条电源线的至少部分导线形成第一图案，其中第一图案为二维图案，其中第一金属层的导线布局是将第一图案进行平移、翻转或旋转来组成。
在根据本发明的实施例的集成电路结构中，第二金属层的多条地线与多条电源线的至少部分导线形成第二图案，其中第二图案为二维图案，其中第二金属层的多条地线与多条电源线的导线布局是将第二图案进行平移、翻转或旋转来组成。
在根据本发明的实施例的集成电路结构中，第一图案为具有倾斜方向的阶梯形图案，第二图案为具有相反的倾斜方向的阶梯形图案。
在根据本发明的实施例的集成电路结构中，在电源地线网络的电压输入端与电压输出端之间，至少一地线与对应配置的至少一电源线会包括具有倾斜方向的阶梯形导线以及具有相反的倾斜方向的阶梯形导线。
在根据本发明的实施例的集成电路结构中，第一金属层的导线布局包括矩形单位区域，其中矩形单位区域包括第一象限区域、第二象限区域、第三象限区域以及第四象限区域，其中在第一金属层中，第二象限区域由第一图案组成，第一象限区域与第二象限区域成镜像对称，第三象限区域与第二象限区域成平移对称以及第四象限区域与第三象限区域成镜像对称。
在根据本发明的实施例的集成电路结构中，第二金属层的导线布局也对应地包括矩形单位区域，其中在第二金属层中，第二象限区域由第二图案组成，第一象限区域与第二象限区域成镜像对称，第三象限区域与第二象限区域成平移对称以及第四象限区域与第三象限区域成镜像对称。
在根据本发明的实施例的集成电路结构中，第一图案为具有开口方向的L形图案，第二图案为开口方向相反的L形图案。
在根据本发明的实施例的集成电路结构中，在电源地线网络的电压输入端与电压输出端之间，至少一地线与对应配置的至少一电源线会包括L形导线以及具有相反的开口方向的L形导线。
在根据本发明的实施例的集成电路结构中，第一金属层的导线布局包括矩形单位区域，其中矩形单位区域包括第一象限区域、第二象限区域、第三象限区域以及第四象限区域，其中在第一金属层中，第二象限区域由第一图案组成，第一象限区域与第二象限区域成镜像对称，第三象限区域与第二象限区域成镜像对称以及第四象限区域与第三象限区域成镜像对称。
在根据本发明的实施例的集成电路结构中，在第一象限区域、第二象限区域、第三象限区域以及第四象限区域中的这些第一通孔与这些第二通孔的总数目相同。
在根据本发明的实施例的集成电路结构中，第二金属层的导线布局也对应地包括矩形单位区域，其中在第二金属层中，第一象限区域由第二图案组成，第二象限区域与第一象限区域成镜像对称，第三象限区域与第二象限区域成镜像对称以及第四象限区域与第三象限区域成镜像对称。
在根据本发明的实施例的集成电路结构中，第一图案与第二图案具有平移、翻转或旋转关系。
在根据本发明的实施例的集成电路结构中，第一图案为具有开口方向的L形图案，且第一金属层的导线布局包括矩形单位区域，其中矩形单位区域包括多个不同开口方向的L形图案导线。
在根据本发明的实施例的集成电路结构中，第二金属层的导线布局也对应地包括矩形单位区域，其中第二金属层的多条地线的至少一与多条电源线的至少一相邻配置且在矩形单位区域内形成螺旋四方形。
在根据本发明的实施例的集成电路结构中，第一金属层的导线高度不同于第二金属层的导线高度，或第一金属层的导线宽度不同于第二金属层的导线宽度。
附图说明
包含附图以便进一步理解本发明，且附图并入本说明书中并构成本说明书的一部分。附图说明本发明的实施例，并与描述一起用于解释本发明的原理。
图1是依照本发明实施例说明一种集成电路结构的方块图；
图2是依照本发明实施例说明一种电源地线网络的线路图案示意图；
图3是依照本发明实施例说明一种电源地线网络的导线剖面示意图；
图4A是依照本发明实施例说明一种电源地线网络的第一金属层的布线示意图；
图4B是依照本发明实施例说明一种电源地线网络的第二金属层的布线示意图；
图5是依照本发明实施例说明一种电源地线网络的线路图案示意图；
图6A是依照本发明实施例说明一种电源地线网络的第一金属层的布线示意图；
图6B是依照本发明实施例说明一种电源地线网络的第二金属层的布线示意图；
图7是依照本发明实施例说明一种电源地线网络的线路图案示意图；
图8A是依照本发明实施例说明一种电源地线网络的第一金属层的布线示意图；
图8B是依照本发明实施例说明一种电源地线网络的第二金属层的布线示意图；
图9A与图9B分别是依照本发明实施例说明多种电源地线网络的测试电压降的示意图；
图10A至图10D分别是依照本发明实施例说明多种电源地线网络在不同工艺条件下的测试电压降的示意图。
附图标号说明
10:集成电路结构；
100、200、500、700:电源地线网络；
102:功能电路；
202、502、702:第一金属层；
204、504、704:第二金属层；
310、320:导线；
400、600、800:矩形单位区域；
410、610:第一象限区域；
420、620:第二象限区域；
430、630:第三象限区域；
440、640:第四象限区域；
910、912、920、922、930、932、940、942、1010、1012、1016、1018、1020、1022、1026、1028、1030、1032、1036、1038、1040、1042、1046、1048:曲线；
G:地线；
P:电源线；
P1:第一图案的倾斜方向；
P2:第二图案的倾斜方向；
P3:第一图案的开口方向；
P4:第二图案的开口方向；
H1、H2:导线高度；
V1:第一通孔；
V2:第二通孔；
X、Y、Z:方向；
W:宽度；
VDDIN:系统电压输入端；
VSSIN:接地电压输入端；
VDDOUT:系统电压输出端；
VSSOUT:接地电压输出端。
具体实施方式
现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在图式和描述中用来表示相同或相似部分。
图1是依照本发明实施例说明一种集成电路结构的方块图。请参照图1，集成电路结构10包括电源地线网络100与功能电路102，其中电源地线网络100电性连接功能电路102，用以分配系统电压以及接地电压给功能电路102。在本实施例中，集成电路结构10包括基底(图中未显示)，例如是硅基底。基底的一侧可以设置多个晶体管与多层导线结构。多层导线结构例如是堆迭的多层金属层(Metal layer)，例如习知的第一层金属层(Metal 1，简称M1)、第二层金属层(Metal 2，简称M2)等等。这些金属层可以具有各自的线路图案(pattern)并且通过通孔(Via)来上下连接。通孔例如是以硅通孔(Through Silicon Via,TSV)的方式来实施，本发明并不限制。
功能电路102由设置在基底上的多个晶体管与复数个金属层所组成。在本实施例中，功能电路102是占用基底面积较大的运算电路，例如中央处理单元(centralprocessing unit，CPU)或图形处理单元(graphics processing unit，GPU)，但本发明并不限制。金属层的线路图案连接这些晶体管以形成功能电路102的电路结构。电源地线网络100包括第一金属层与第二金属层。第一金属层与第二金属层可以是堆迭配置，例如是多层导线结构中的其中之二，或者多层导线结构中的其中之一以及重新布线层(redistribution layer，RDL)，本发明并不限制。
第一金属层与第二金属层分别配置多条地线与多条电源线，且第一金属层的多条地线通过多个第一通孔电性连接第二金属层的多条地线，第一金属层的多条电源线通过多个第二通孔电性连接第二金属层的多条电源线。特别说明的是，本实施例中的第一金属层的导线阻抗不同于第二金属层的导线阻抗。例如重新布线层与其他金属层属于不同金属材质而具有不同阻抗，或是多层导线结构中的其中之二为相同材质的金属层，但因制程需求而被设置不同参数而具有不同阻抗。
以下将举多个用来具体说明电源地线网络100的实施方式。
图2是依照本发明实施例说明一种电源地线网络的线路图案示意图。请参照图2，中间的图是第一金属层202的局部俯瞰图，左边的线路图案是第二金属层204的局部俯瞰图。第一金属层202的多条地线G与多条电源线P交错配置，第二金属层204的多条地线G与多条电源线P也是交错配置。具体来说，在图2中，一条地线G会位于两条电源线P之间，一条电源线P会位于两条地线G之间。第一金属层202的多条地线G与多条电源线P的至少部分导线形成第一图案，其中第一图案为二维图案。在此第一图案为具有倾斜方向的阶梯形图案，且具每一阶有垂直转角。第一图案的倾斜方向如箭头P1所示，为右下至左上方向，例如与X轴夹负45度角。第一金属层202的地线G与电源线P在X与Y方向上会形成至少二次垂直转角。第一金属层202的导线布局可以通过将第一图案进行平移(shift)、翻转(flip)或旋转(rotate)的方式来组成。
第二金属层204的多条地线G与多条电源线P的至少部分导线形成第二图案。第二图案是与第一图案对应的二维图案，在此第二图案为具有相反的倾斜方向的阶梯形图案。第二图案的倾斜方向如箭头P2所示，为左下至右上方向，例如与X轴夹正45度角。换句话说，第一图案与第二图案具有平移、翻转或旋转关系。第二金属层204的地线G与电源线P在X与Y方向上会遇到至少二次垂直转角。第二金属层204的多条地线与多条电源线的导线布局可以通过将第二图案进行平移、翻转或旋转来组成。简言之，第一金属层202与第二金属层204的这些地线G与这些电源线P在延伸平面(在此为X-Y平面)上具有二维的方向变化。
在图2中，最右边的图是第一金属层202与第二金属层204重迭后的电源地线网络200的局部俯瞰图。第一金属层202的电源线P通过第一通孔V1电性连接第二金属层204的电源线P，第一金属层202的地线G通过第二通孔V2电性连接第二金属层204的地线G，以形成电源地线网络200。
在本实施例中，第一金属层202的导线阻抗可以不同于第二金属层204的导线阻抗，但本发明不限于此。
图3是依照本发明实施例说明一种电源地线网络的导线剖面示意图。请参照图3，第一金属层202跟第二金属层204的地线G与电源线P的线宽相同，都是宽度W。第一金属层202的导线的剖面图以图3的导线310为例，第二金属层204的导线的剖面图以图3的导线320为例。在本实施例中，第一金属层202的导线高度H1不同于第二金属层204的导线高度H2。也就是说，第一金属层202的地线G与电源线P的导线高度相同，都是高度H1，而第二金属层204的地线G与电源线P的导线高度也相同，都是高度H2，但高度H1与高度H2不同。例如，第一金属层202的导线高度H1是280奈米(nm)，第二金属层204的导线高度H2是340奈米。
在另一实施例中，第一金属层202跟第二金属层204的地线G与电源线P的高度可以相同，但第一金属层202的导线宽度不同于第二金属层204的导线宽度。
导线宽度或高度的差异可造成第一金属层202跟第二金属层204的阻抗不同，但本发明并不限制第一金属层202跟第二金属层204的地线G与电源线P的导线宽度与高度，在另一实施例中，第一金属层202跟第二金属层204的导线宽度与高度相同，但第一金属层202跟第二金属层204为不同材质的导体，亦会具有不同的导线阻抗。
图4A是依照本发明实施例说明一种电源地线网络的第一金属层的布线示意图，图4B是依照本发明实施例说明一种电源地线网络的第二金属层的布线示意图。请搭配图2参照图4A与图4B，第一金属层202的导线布局包括矩形单位区域400，其中矩形单位区域400包括第一象限区域410、第二象限区域420、第三象限区域430以及第四象限区域440。在第一金属层202中，第二象限区域420由图2的第一图案组成，第一象限区域410与第二象限区域420成镜像对称，第三象限区域430与第二象限区域420成平移对称以及第四象限区域440与第三象限区域430成镜像对称。第二金属层204的导线布局也对应地包括矩形单位区域400，其中在第二金属层204中，第二象限区域420由第二图案组成，第一象限区域410与第二象限区域420成镜像对称，第三象限区域430与第二象限区域420成平移对称以及第四象限区域440与第三象限区域430成镜像对称。
在本实施例中，第一金属层202或第二金属层204的矩形单位区域400中的四个象限区域410～440未必相邻，之间可以留有布线连接区域，且布线连接区域亦可做对称式的连接设计，本发明对此并不限制。
在本实施例中，当第一金属层202的任一象限区域(410～440的其中任一)是由第一图案与第二图案的其中之一构成时，第二金属层204所对应的象限区域则由第一图案与第二图案的其中另一构成。此外，当第一金属层202或第二金属层204的任一象限区域(例如第二象限420)是由第一图案与第二图案的其中之一构成时，对角的象限区域(例如是第四象限440)会由第一图案与第二图案的其中另一构成。如此一来，由矩形单位区域400组成的电源地线网络200在信号传输路径相较于现有技术具有更为均匀的电阻分布。在第一象限区域410、第二象限区域420、第三象限区域430以及第四象限区域440中的这些第一通孔V1与这些第二通孔V2的总数目相同。
在本实施例中，选择第一金属层202与第二金属层204的矩形单位区域400的对角线端作为电压输入端(例如系统电压输入端VDDIN或接地电压输入端VSSIN)与电压输出端(例如系统电压输出端VDDOUT或接地电压输出端VSSOUT)，则电压输入端与电压输出端之间，通过第一通孔V1及第二通孔V2而分布于第一金属层202与第二金属层204的至少一地线G与对应配置的至少一电源线P(例如是相邻的地线G及电源线P)会包括具有倾斜方向P1的阶梯形导线以及具有相反的倾斜方向P2的阶梯形导线。
简言之，通过将第一图案进行平移、翻转或旋转可以产生第一金属层202的矩形单位区域400。同理，与第一金属层202的矩形单位区域400相对应，通过将第二图案进行平移、翻转或旋转可以产生第二金属层204的矩形单位区域400，其中第一图案与第二图案之间具有平移、翻转或旋转关系。设计人员可以将矩形单位区域400视为一单位区域来进行电源地线网络的全域导线布局。
图5是依照本发明实施例说明一种电源地线网络的线路图案示意图。请参照图5，中间的图是第一金属层502的局部俯瞰图，左边的线路图案是第二金属层504的局部俯瞰图。第一金属层502的多条地线G与多条电源线P交错配置，第二金属层504的多条地线G与多条电源线P也是交错配置。具体来说，在图5中，一条地线G会位于两条电源线P之间，一条电源线P会位于两条地线G之间。第一金属层502的多条地线G与多条电源线P的至少部分导线形成第一图案，其中第一图案为二维图案。在此第一图案为具有开口方向的L形图案，开口具有垂直角度。第一图案的开口方向如箭头P3所示，为朝左上方向，例如与Y轴夹45度角。第一金属层502的地线G与电源线P在X与Y方向上会形成至少一垂直转角。换句话说，第一图案为具有垂直转角的L形图案。第一金属层502的导线布局可以通过将第一图案进行平移、翻转或旋转的方式来组成。
第二金属层504的多条地线G与多条电源线P的至少部分导线形成第二图案。第二图案是与第一图案对应的二维图案，在此第二图案为开口方向与第一图案相反的L形图案。第二图案的开口方向如箭头P4所示，为朝右下方向，例如与箭头P3差180度。换句话说，第一图案与第二图案具有平移、翻转或旋转关系。第二金属层504的地线G与电源线P在X与Y方向上会形成至少一垂直转角。第二金属层504的多条地线与多条电源线的导线布局可以通过将第二图案进行平移、翻转或旋转来组成。简言之，第一金属层502与第二金属层504的这些地线G与这些电源线P在延伸平面(在此为X-Y平面)上具有二维的方向变化。
在图5中，最右边的图是第一金属层502与第二金属层504重迭后的电源地线网络500的局部俯瞰图。第一金属层502的电源线P通过第一通孔V1电性连接第二金属层504的电源线P，第一金属层502的地线G通过第二通孔V2电性连接第二金属层504的地线G，以形成电源地线网络500。
再次说明的是，第一金属层502的导线阻抗不同于第二金属层504的导线阻抗。第一金属层502的导线高度可以不同于第二金属层504的导线高度或是第一金属层502的导线宽度不同于第二金属层504的导线宽度。请参照上述图3的实施例的说明，在此不再赘述。
图6A是依照本发明实施例说明一种电源地线网络的第一金属层的布线示意图，图6B是依照本发明实施例说明一种电源地线网络的第二金属层的布线示意图。请搭配图5参照图6A与图6B，第一金属层502的导线布局包括矩形单位区域600，其中矩形单位区域600被划分为第一象限区域610、第二象限区域620、第三象限区域630以及第四象限区域640。在第一金属层502中，第二象限区域620由图5的第一图案组成，第一象限区域610与第二象限区域620成镜像对称，第三象限区域630与第二象限区域620成镜像对称以及第四象限区域640与第三象限区域630成镜像对称。在图6B中，第二金属层504的导线布局也对应地包括矩形单位区域600，其中在第二金属层504中，第二象限区域620由第二图案组成，第一象限区域610与第二象限区域620成镜像对称，第三象限区域630与第二象限区域620成镜像对称以及第四象限区域640与第三象限区域630成镜像对称。此外，在第一象限区域610、第二象限区域620、第三象限区域630以及第四象限区域640中的这些第一通孔V1与这些第二通孔V2的总数目相同。
在本实施例中，第一金属层502或第二金属层504的矩形单位区域600中的四个象限区域610～640未必相邻，之间可以留有布线连接区域，且布线连接区域亦可做对称式的连接设计，本发明对此并不限制。
在本实施例中，当第一金属层502的任一象限区域(610～640的其中任一)是由第一图案与第二图案的其中之一构成时，第二金属层504所对应的象限区域则由第一图案与第二图案的其中另一构成。换句话说，第一金属层502的象限区域与第二金属层504中对应的象限区域的L形图案开口方向相反。除此之外，当第一金属层202或第二金属层204的任一象限区域(例如第二象限620)是由第一图案与第二图案的其中之一构成时，对角的象限区域(例如是第四象限640)会由第一图案与第二图案的其中另一构成。如此一来，由矩形单位区域600组成的电源地线网络500在信号传输路径相较于现有技术具有更为均匀的电阻分布。
在本实施例中，若选择矩形单位区域600的对角线端作为电压输入端(例如系统电压输入端VDDIN或接地电压输入端VSSIN)与电压输出端(例如系统电压输出端VDDOUT或接地电压输出端VSSOUT)，则电压输入端与电压输出端之间，至少一地线G与对应配置的至少一电源线P会包括L形导线以及具有相反的所述开口方向的L形导线。即，电压信号的传输路径会通过开口方向相反的2个L形导线。
图7是依照本发明实施例说明一种电源地线网络的线路图案示意图。请参照图7，中间的图是第一金属层702的局部俯瞰图，左边的线路图案是第二金属层704的局部俯瞰图。第一金属层702的多条地线G与多条电源线P交错配置，第二金属层704的多条地线G与多条电源线P也是交错配置。具体来说，在图7中，一条地线G会位于两条电源线P之间，一条电源线P会位于两条地线G之间。第一金属层702的多条地线G与多条电源线P的至少部分导线形成第一图案，其中第一图案为二维图案。在此第一图案为具有开口方向的L形图案所组成(L形的开口例如是90度)。第一金属层702的这些地线G与这些电源线P在X与Y方向上会遇到至少一垂直转角。第一金属层702的导线布局可以通过将第一图案进行平移、翻转或旋转的方式来组成。
第二金属层704的多条地线G与多条电源线P的至少部分导线形成第二图案。第二图案也是二维图案，在此第二图案为螺旋四方形。第二金属层704的地线G与电源线P在X与Y方向上会遇到至少4垂直转角。第二金属层704的多条地线与多条电源线的导线布局可以通过将第二图案进行平移、翻转或旋转来组成。简言之，第一金属层702与第二金属层704的这些地线G与这些电源线P在延伸平面(在此为X-Y平面)上具有二维的方向变化。
在图7中，最右边的图是第一金属层702与第二金属层704重迭后的电源地线网络的局部俯瞰图。第一金属层702的电源线P通过第一通孔V1电性连接第二金属层704的电源线P，第一金属层702的地线G通过第二通孔V2电性连接第二金属层704的地线G，以形成电源地线网络700。
再次说明的是，第一金属层702的导线阻抗不同于第二金属层704的导线阻抗。第一金属层702的导线高度可以不同于第二金属层704的导线高度H2或是第一金属层702的导线宽度不同于第二金属层704的导线宽度。请参照上述图3的实施例的说明，在此不再赘述。
图8A是依照本发明实施例说明一种电源地线网络的第一金属层的布线示意图，图8B是依照本发明实施例说明一种电源地线网络的第二金属层的布线示意图。请搭配图7参照图8A与图8B，第一金属层702的导线布局包括矩形单位区域800。第一金属层702的矩形单位区域800由图7的第一图案所组成。更具体来说，第一金属层702的矩形单位区域800包括多个不同开口方向的L形图案导线(图8A中为4个不同开口方向的L形导线)，而且这些L形图案相对于矩形单位区域800的中心错开排列。在本实施例中，第一金属层702的矩形单位区域800的左半边与右半边旋转对称。此外，第一金属层702或第二金属层704中对角的L形导线的开口方向相反。
在图8B中，第二金属层704的导线布局也对应地包括矩形单位区域800。第二金属层704的矩形单位区域800是由图7的第二图案所组成，是由至少一地线G与至少一电源线P相邻配置且在矩形单位区域800内形成螺旋四方形。由矩形单位区域800组成的电源地线网络700在信号传输路径相较于现有技术具有更为均匀的电阻分布。
图9A与图9B分别是依照本发明实施例说明多种电源地线网络的测试电压降的示意图。图9A是系统电压通过相同尺寸但不同线路布局的电源地线网络的传输结果，其中系统电压由系统电压输入端(如上述实施例的系统电压输入端VDDIN)输入且通过电源地线网络后从系统电压输出端(如上述实施例的系统电压输出端VDDOUT)输出。图9B是接地电压通过图9A使用的电源地线网络的传输结果，其中接地电压由接地电压输入端(如上述实施例的接地电压输入端VSSIN)输入且通过电源地线网络后从接地电压输出端(如上述实施例的接地电压输出端VSSOUT)输出。在本实施例中，系统电压输入端、系统电压输出端、接地电压输入端与接地电压输出端的设置方式可以参考图4A至图8B的设置方式，将电压的传输路径设置为电源地线网络的对角线路径。
在本实施例中，所供应的系统电压为1.1V±10％(伏特)左右，所测试的电源地线网络面积为2000μm*2000μm(微米)。
详细来说，曲线910与曲线912是本实施例中的一对照电源地线网络的测试结果。此对照电源地线网络的架构由上下堆迭的两层金属导线层组成，其中每一层金属导线层的配置方式都是地线与电源线交错排列，且上下的金属导线层通过通孔相连。对照电源地线网络的架构与电源地线网络200、电源地线网络500、电源地线网络700的差异在于：对照电源地线网络的每一条地线与电源线都是直线，不具有二维的方向变化。曲线930与曲线932是图4A结合图4B的电源地线网络200的测试结果，曲线920与曲线922是图6A结合图6B的电源地线网络500的测试结果，曲线940与曲线942是图8A结合图8B的电源地线网络700的测试结果。从图9A与图9B可见，本发明的电源地线网络200、电源地线网络500与电源地线网络700无论是传输系统电压或接地电压，相较于对照电源地线网络都能有效降低电压降，具有较佳的传输效果。
图10A至图10D分别是依照本发明实施例说明多种电源地线网络在不同工艺条件下的测试电压降的示意图。在本实施例中，进一步验证本发明的电源地线网络在不同的工艺、压力、温度(process,voltage,temperature，PVT)条件下仍保持较佳的传输效果。在图10A至图10D分别是在不同工艺条件下，上述的对照电源地线网络与电源地线网络200、电源地线网络500、电源地线网络700的系统电压的电压降测试结果。曲线1010、曲线1012、曲线1016、曲线1018是对照电源地线网络的测试结果，曲线1030、曲线1032、曲线1036与曲线1038是图4A结合图4B的电源地线网络200的测试结果，曲线1020、曲线1022、曲线1026与曲线1028是图6A结合图6B的电源地线网络500的测试结果，曲线1040、曲线1042、曲线1046与曲线1048是图8A结合图8B的电源地线网络700的测试结果。下面的表一列出图10A至图10D的工艺条件。
表一
图10A 图10B 图10C 图10D
工艺角 FF SS SS FF
电压(V) 1.1 0.9 0.9 1.1
温度(摄氏) -40 125 -40 125
从图10A与图10D可见，本发明的电源地线网络200、电源地线网络500与电源地线网络700相较于对照电源地线网络能够有效降低电压降，具有较佳的传输效果。补充说明的是，在传输接地电压的时候，本发明的电源地线网络200、电源地线网络500与电源地线网络700在各种工艺条件下仍就具有较低的电压
综上所述，本发明的集成电路结构包括一种电源地线网络，用以供应电压给功能电路。电源地线网络的结构是采用通过通孔电性连接的第一金属层与第二金属层，其中第一金属层与第二金属层都配置有多条地线与多条电源线，并且这些地线与电源线交错配置。特别的是第一金属层与第二金属层的导线阻抗不相同。本发明的电源地线网络的导线还具有二维方向变化的图案，并非是传统的直线导线。通过将二维图案的旋转、平移或翻转来实现信号传输的路径上的电阻平均化。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (19)

1.一种集成电路结构，其特征在于，包括：
功能电路；以及
电源地线网络，电性连接所述功能电路，且包括第一金属层与第二金属层，其中所述第一金属层与所述第二金属层分别配置多条地线与多条电源线，且所述第一金属层的多条电源线通过多个第一通孔电性连接所述第二金属层的多条电源线，所述第一金属层的多条地线通过多个第二通孔电性连接所述第二金属层的多条地线，其中，所述第一金属层的导线阻抗不同于所述第二金属层的导线阻抗。
2.根据权利要求1所述的集成电路结构，其特征在于，所述第一金属层或所述第二金属层的所述多条地线与所述多条电源线在延伸平面上具有二维的方向变化。
3.根据权利要求2所述的集成电路结构，其特征在于，所述第一金属层或所述第二金属层的每一所述地线与每一所述电源线具有至少一垂直转角。
4.根据权利要求1所述的集成电路结构，其特征在于，所述第一金属层的所述多条地线与所述多条电源线交错配置。
5.根据权利要求1所述的集成电路结构，其特征在于，所述第一金属层的所述多条地线与所述多条电源线的至少部分导线形成第一图案，其中所述第一图案为二维图案，其中所述第一金属层的导线布局是将所述第一图案进行平移、翻转或旋转来组成。
6.根据权利要求5所述的集成电路结构，其特征在于，所述第二金属层的所述多条地线与所述多条电源线的至少部分导线形成第二图案，其中所述第二图案为二维图案，其中所述第二金属层的导线布局是将所述第二图案进行平移、翻转或旋转来组成。
7.根据权利要求6所述的集成电路结构，其特征在于，所述第一图案为具有倾斜方向的阶梯形图案，所述第二图案为具有相反的所述倾斜方向的所述阶梯形图案。
8.根据权利要求7所述的集成电路结构，其特征在于，在所述电源地线网络的电压输入端与电压输出端之间，至少一所述地线与对应配置的至少一所述电源线会包括具有所述倾斜方向的阶梯形导线以及具有相反的所述倾斜方向的阶梯形导线。
9.根据权利要求7所述的集成电路结构，其特征在于，其中所述第一金属层的导线布局包括矩形单位区域，其中所述矩形单位区域包括第一象限区域、第二象限区域、第三象限区域以及第四象限区域，其中在所述第一金属层中，所述第二象限区域由所述第一图案组成，所述第一象限区域与所述第二象限区域成镜像对称，所述第三象限区域与所述第二象限区域成平移对称以及所述第四象限区域与所述第三象限区域成镜像对称。
10.根据权利要求9所述的集成电路结构，其特征在于，所述第二金属层的导线布局也对应地包括所述矩形单位区域，其中在所述第二金属层中，所述第二象限区域由所述第二图案组成，所述第一象限区域与所述第二象限区域成镜像对称，所述第三象限区域与所述第二象限区域成平移对称以及所述第四象限区域与所述第三象限区域成镜像对称。
11.根据权利要求6所述的集成电路结构，其特征在于，所述第一图案为具有开口方向的L形图案，所述第二图案为所述开口方向相反的所述L形图案。
12.根据权利要求11所述的集成电路结构，其特征在于，在所述电源地线网络的电压输入端与电压输出端之间，至少一所述地线与对应配置的至少一所述电源线会包括L形导线以及具有相反的所述开口方向的L形导线。
13.根据权利要求11所述的集成电路结构，其特征在于，其中所述第一金属层的导线布局包括矩形单位区域，其中所述矩形单位区域包括第一象限区域、第二象限区域、第三象限区域以及第四象限区域，其中在所述第一金属层中，所述第二象限区域由所述第一图案组成，所述第一象限区域与所述第二象限区域成镜像对称，所述第三象限区域与所述第二象限区域成镜像对称以及所述第四象限区域与所述第三象限区域成镜像对称。
14.根据权利要求13所述的集成电路结构，其特征在于，在所述第一象限区域、所述第二象限区域、所述第三象限区域以及所述第四象限区域中的所述多个第一通孔与所述多个第二通孔的总数目相同。
15.根据权利要求13所述的集成电路结构，其特征在于，所述第二金属层的导线布局也对应地包括所述矩形单位区域，其中在所述第二金属层中，所述第一象限区域由所述第二图案组成，所述第二象限区域与所述第一象限区域成镜像对称，所述第三象限区域与所述第二象限区域成镜像对称以及所述第四象限区域与所述第三象限区域成镜像对称。
16.根据权利要求6所述的集成电路结构，其特征在于，其中所述第一图案与所述第二图案具有平移、翻转或旋转关系。
17.根据权利要求5所述的集成电路结构，其特征在于，所述第一图案为具有开口方向的L形图案，且所述第一金属层的导线布局包括矩形单位区域，其中所述矩形单位区域包括多个不同开口方向的L形图案导线。
18.根据权利要求17所述的集成电路结构，其特征在于，所述第二金属层的导线布局也对应地包括所述矩形单位区域，其中所述第二金属层的所述多条地线的至少一与所述多条电源线的至少一相邻配置且在所述矩形单位区域内形成螺旋四方形。
19.根据权利要求1所述的集成电路结构，其特征在于，所述第一金属层的导线高度不同于所述第二金属层的导线高度，或所述第一金属层的导线宽度不同于所述第二金属层的导线宽度。
CN202010071849.3A 2020-01-21 2020-01-21 集成电路结构 Pending CN113224047A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010071849.3A CN113224047A (zh) 2020-01-21 2020-01-21 集成电路结构
US17/152,802 US20210225769A1 (en) 2020-01-21 2021-01-20 Integrated circuit structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010071849.3A CN113224047A (zh) 2020-01-21 2020-01-21 集成电路结构

Publications (1)

Publication Number Publication Date
CN113224047A true CN113224047A (zh) 2021-08-06

Family

ID=76856342

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010071849.3A Pending CN113224047A (zh) 2020-01-21 2020-01-21 集成电路结构

Country Status (2)

Country Link
US (1) US20210225769A1 (zh)
CN (1) CN113224047A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6747349B1 (en) * 2002-12-31 2004-06-08 Lsi Logic Corporation Termination ring for integrated circuit
CN201830545U (zh) * 2010-09-29 2011-05-11 扬智科技股份有限公司 印刷电路板
US20130037934A1 (en) * 2011-08-09 2013-02-14 Chih-Ching Lin Integrated circuit chip with reduced ir drop
CN104241247A (zh) * 2014-09-16 2014-12-24 格科微电子（上海）有限公司 电源地网络及其布线方法
CN108231562A (zh) * 2016-12-15 2018-06-29 台湾积体电路制造股份有限公司 逻辑单元结构和方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5190414B2 (ja) * 2009-05-27 2013-04-24 パナソニック株式会社 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6747349B1 (en) * 2002-12-31 2004-06-08 Lsi Logic Corporation Termination ring for integrated circuit
CN201830545U (zh) * 2010-09-29 2011-05-11 扬智科技股份有限公司 印刷电路板
US20130037934A1 (en) * 2011-08-09 2013-02-14 Chih-Ching Lin Integrated circuit chip with reduced ir drop
CN104241247A (zh) * 2014-09-16 2014-12-24 格科微电子（上海）有限公司 电源地网络及其布线方法
CN108231562A (zh) * 2016-12-15 2018-06-29 台湾积体电路制造股份有限公司 逻辑单元结构和方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ANDREY V. MEZHIBA, EBY G. FRIEDMAN: "Impedance Characteristics of Power Distribution Grids in nanoscale Integrated Circuits", IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION(VLSI) SYSTEMS, vol. 12, no. 11, pages 1148 - 1155, XP011121259, DOI: 10.1109/TVLSI.2004.836304 *

Also Published As

Publication number Publication date
US20210225769A1 (en) 2021-07-22

Similar Documents

Publication Publication Date Title
JP4746770B2 (ja) 半導体装置
JP3433731B2 (ja) Ｉ／ｏセル配置方法及び半導体装置
US20070188997A1 (en) Interconnect design for reducing radiated emissions
JPH05160292A (ja) 多層パッケージ
JPH0196953A (ja) 配線構造体
US9800048B2 (en) Integrated circuit with interface circuitry, and an interface cell for such interface circuitry
CN1316615C (zh) 一种集成电路和一种布放集成电路电气总线格栅的方法
JP4904601B2 (ja) 集積回路チップ上における電源及びグランドラインルーティングのための受動集積基板を有する集積回路組立体
JP4707095B2 (ja) 半導体回路
JPH1167970A (ja) Ｌｓｉパッケージの配線構造
TW519730B (en) Flip chip semiconductor device having signal pads arranged outside of power supply pads
JP2008053358A (ja) 半導体装置及び半導体パッケージ
US11764151B2 (en) Connection of several circuits of an electronic chip
US20120007255A1 (en) Semiconductor device
JPH0555380A (ja) 半導体集積回路装置
JP5051836B2 (ja) 半導体装置およびその設計方法
US8728874B2 (en) Method and apparatus for low inductive design pattern
CN113224047A (zh) 集成电路结构
TWI767841B (zh) 運用於積體電路的電源網結構
JPH10284605A (ja) 半導体集積回路およびセルベース方式によりレイアウト設計された半導体集積回路
US20190348363A1 (en) Semiconductor devices having electrostatic discharge layouts for reduced capacitance
US9059165B2 (en) Semiconductor device having mesh-pattern wirings
TWM563129U (zh) 多層電路板
US10165683B2 (en) Apparatus and methods for via connection with reduced via currents
TWI648836B (zh) 帶有介面電路系統之積體電路及用於此類介面電路系統之介面單元

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20210806