JPH01232743A - チャネル配線方法 - Google Patents
チャネル配線方法Info
- Publication number
- JPH01232743A JPH01232743A JP63060021A JP6002188A JPH01232743A JP H01232743 A JPH01232743 A JP H01232743A JP 63060021 A JP63060021 A JP 63060021A JP 6002188 A JP6002188 A JP 6002188A JP H01232743 A JPH01232743 A JP H01232743A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- area
- region
- cell row
- regions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims abstract description 28
- 238000010586 diagram Methods 0.000 description 7
- 238000003491 array Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003601 intercostal effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ＩＩ要〕
超ＬＳＩのレイアウトにおける自動配線技術の一つとし
て使用されているチャネル配線方式に関し、 未使用セルによるセル列上の空き領域をチャネル配線領
域として用い、又、未使用のチャネル配線領域にもセル
を配置可能とすることにより、自動配線の自由度を向ト
することを目的とし、各セル列領域の中心線を認識して
各々の中心線間をチャネル配線領域と認識し、セル列領
域上の空き領域を該認識されたチャネル配線領域の一部
としてここに縦方向配線を行なう。
て使用されているチャネル配線方式に関し、 未使用セルによるセル列上の空き領域をチャネル配線領
域として用い、又、未使用のチャネル配線領域にもセル
を配置可能とすることにより、自動配線の自由度を向ト
することを目的とし、各セル列領域の中心線を認識して
各々の中心線間をチャネル配線領域と認識し、セル列領
域上の空き領域を該認識されたチャネル配線領域の一部
としてここに縦方向配線を行なう。
本発明は、超ＬＳＩのレイアウトにおける自動配線技術
の一つとして使用されているブヤネル配線方式に関する
。
の一つとして使用されているブヤネル配線方式に関する
。
超ＬＳＩは近年の半導体装置の進歩でますます弔要なも
のとなってきているが、そのプリント基板の配線レイア
ウトには自動配線技術が用いられている。プリント基板
の配線１法としては、従来、線分探索法、迷路法、ブト
ネル配線法（ｃｈａｎｎｅ ｌ ｒ。
のとなってきているが、そのプリント基板の配線レイア
ウトには自動配線技術が用いられている。プリント基板
の配線１法としては、従来、線分探索法、迷路法、ブト
ネル配線法（ｃｈａｎｎｅ ｌ ｒ。
ｕｔｅｒ）がよく用いられており、本発明はこのうちの
チャネル配線法に適用される。
チャネル配線法に適用される。
（従来の技術）
一１記ブヤネル配線法は、支線・※？線方式とも呼ばれ
、横り自記Ｐ２（支線）及び縦り面配線（幹線）を各々
異なる層に配置しく２層構造）、必要ならばスルーホー
ルによってこれら幹線、支線４接続する。チャネル配線
法は処理肋間、高配線率の点でＪｆ ７６に自効な手法
であるが、適用鞄囲としては比較的狭く、第６図【こ示
す如く、チャネル配線頭１或１１，１２．・・・及びセ
ルシリ領域２＋ 、２２ 、・・・が明確に分かれてお
り、これらを長矩形に限定する様なマスタスライス構造
のり、Ｓ［に使用される場合が殆どである１゜ 一方、最近、ゲートアレイの分野において、ｌ〜ランジ
スタをり、ＳＩブツブ全面に敷き詰めた構造のものが製
品化されてきており、近い将来では集積度の有利さから
マスクスライス構造のものにとって代わるしのと思われ
る。本来の敷ぎ詰め型のし８１にはセル列領域及びチャ
ネル配線領域の区別はないが、現在のものは、特に、Ｃ
ＡＤ（Ｃｏｍｐｕｔｅｒ Ａ １ｄｅｄ ［）ｅｓｉ
ｇｎ ） ′８の分野で用いられるＬＳＩではかなりの
部分をマスクスライス構造に合わせて配線処理され、チ
ャネル配線法が使用できない部分は線分探索法で配線処
理されている。
、横り自記Ｐ２（支線）及び縦り面配線（幹線）を各々
異なる層に配置しく２層構造）、必要ならばスルーホー
ルによってこれら幹線、支線４接続する。チャネル配線
法は処理肋間、高配線率の点でＪｆ ７６に自効な手法
であるが、適用鞄囲としては比較的狭く、第６図【こ示
す如く、チャネル配線頭１或１１，１２．・・・及びセ
ルシリ領域２＋ 、２２ 、・・・が明確に分かれてお
り、これらを長矩形に限定する様なマスタスライス構造
のり、Ｓ［に使用される場合が殆どである１゜ 一方、最近、ゲートアレイの分野において、ｌ〜ランジ
スタをり、ＳＩブツブ全面に敷き詰めた構造のものが製
品化されてきており、近い将来では集積度の有利さから
マスクスライス構造のものにとって代わるしのと思われ
る。本来の敷ぎ詰め型のし８１にはセル列領域及びチャ
ネル配線領域の区別はないが、現在のものは、特に、Ｃ
ＡＤ（Ｃｏｍｐｕｔｅｒ Ａ １ｄｅｄ ［）ｅｓｉ
ｇｎ ） ′８の分野で用いられるＬＳＩではかなりの
部分をマスクスライス構造に合わせて配線処理され、チ
ャネル配線法が使用できない部分は線分探索法で配線処
理されている。
ここで、セル列領域２＋ 、２２ 、・・・についてみ
るに、セル列領域は全て使用されているとは限らず、第
６図に示す如く、未使用セルによる空き領域３がある場
合もある１、然るに、従来のチャネル配線法は、例えば
セル列ｇＡ域２１の信号端子４１及びセル列領域２２の
信号端子４２を認識し、（２号端子４１と４２との間の
領域をチャネル配線み１Ｖｉ １ ＋ として認識する
ｈ法をとり、ブトネル配線法１４１＋、Ｉ２．・・・と
セル列領域２＋ 、２２ 、・・・とを明確に区別して
いるため、チャネル配線領域としては図中１１で示す長
矩形の部分のみであり、セルがないためにチャネル配線
領域として使用可能な空き領１ｉｉｔ３はチャネル配線
領域として使用できない。
るに、セル列領域は全て使用されているとは限らず、第
６図に示す如く、未使用セルによる空き領域３がある場
合もある１、然るに、従来のチャネル配線法は、例えば
セル列ｇＡ域２１の信号端子４１及びセル列領域２２の
信号端子４２を認識し、（２号端子４１と４２との間の
領域をチャネル配線み１Ｖｉ １ ＋ として認識する
ｈ法をとり、ブトネル配線法１４１＋、Ｉ２．・・・と
セル列領域２＋ 、２２ 、・・・とを明確に区別して
いるため、チャネル配線領域としては図中１１で示す長
矩形の部分のみであり、セルがないためにチャネル配線
領域として使用可能な空き領１ｉｉｔ３はチャネル配線
領域として使用できない。
従って、縦方向の配線は長矩形のヂャネル配線領＋４１
＋でしかできず、セル列領域２２上の空き領域３ではで
きない（但し、セル列領域２２上で６横り向の配線（通
過配線）は回部である）。
＋でしかできず、セル列領域２２上の空き領域３ではで
きない（但し、セル列領域２２上で６横り向の配線（通
過配線）は回部である）。
特に、チャネル配線領域１１が他の縦方向配線で満たさ
れている場合、新たな縦へ面配線はどこにもできず、空
き領域３があるにも拘らずここをｈ効にチャネル配線領
域に使用できず、自動配線の自由度が低い問題点があっ
た。
れている場合、新たな縦へ面配線はどこにもできず、空
き領域３があるにも拘らずここをｈ効にチャネル配線領
域に使用できず、自動配線の自由度が低い問題点があっ
た。
又、従来のらのは、未使用のチャネル配線領域にセルを
Ｍｎすることはできｆｌこの点からも自動配線の自由度
が低い問題点があった。
Ｍｎすることはできｆｌこの点からも自動配線の自由度
が低い問題点があった。
本発明は、未使用セルによるセル列上の空２！領域をチ
ャネル配線領域として用い、又、未使用のブ【Ｉネル配
線領域にもセルを配置可能とけることにより、自動配線
の自由度を向上できるチャネル配線方式を提供すること
を目的とする。
ャネル配線領域として用い、又、未使用のブ【Ｉネル配
線領域にもセルを配置可能とけることにより、自動配線
の自由度を向上できるチャネル配線方式を提供すること
を目的とする。
（問題点を解決するだめの手段）
本発明は、各セル列領域の中心線を認識して各々の中心
線間をチャネル配線領域と認識する手段、セル列領域上
の空き領域を該認識されたチャネル配線領域の一部とし
てここに縦方向配線を行なう手段よりなる。
線間をチャネル配線領域と認識する手段、セル列領域上
の空き領域を該認識されたチャネル配線領域の一部とし
てここに縦方向配線を行なう手段よりなる。
本発明では、セル列領域の中心線から隣りのセル列領域
の中心線までをチャネル配線領域として認識する。これ
により、セル列領域及びチャネル配線領域を明確に区別
していた従来のチャネル配線法に比し、セル列領域上の
空き領域もチャネル配線領域として生かされ、ここに縦
方向配線（９？ね）を行なうことができ、自動配線の自
由度を向上できる。又、縦方向にセル列ｆｆｉ域が切断
される部分で幹線分割を行なうことで、チャネル配線領
域にもセルを配置でき、この貞からも自動配線の自由度
を向上でき、１−ランジスタ敷き品め構造にも適用でき
る。
の中心線までをチャネル配線領域として認識する。これ
により、セル列領域及びチャネル配線領域を明確に区別
していた従来のチャネル配線法に比し、セル列領域上の
空き領域もチャネル配線領域として生かされ、ここに縦
方向配線（９？ね）を行なうことができ、自動配線の自
由度を向上できる。又、縦方向にセル列ｆｆｉ域が切断
される部分で幹線分割を行なうことで、チャネル配線領
域にもセルを配置でき、この貞からも自動配線の自由度
を向上でき、１−ランジスタ敷き品め構造にも適用でき
る。
第１図は本発明になるチャネル配線方式の第１実施例を
説明する図を示し、第２図はその０１作を説明するフロ
ーチャートを示す、１同図中、１０１。
説明する図を示し、第２図はその０１作を説明するフロ
ーチャートを示す、１同図中、１０１。
１０２．１０３ 、・・・はセル列領域、１１１１１１
２゜・・・はチャネル配線領域（実際には後述のチャネ
ル配線領域１６１２．１６２３．・・・の一部）、１２
２゜１２４は夫々セル列領域１０２，１０４上の空き領
域である。１３＋ 、１３３は人々セル列領域１０１
、１０３の信号喘ｆ１１４は配線である。１ここで、領
域認識に際し、先ず、セル列領域１０１ 、１０２ 、
・・・の中心線１５１，１５２．・・・（縦の破線で丞
す）を認識しく第２図中、ステップ１００） 、セル列
領域の中心線から隣りのセル列領域の中心線までの間を
チャネル配線領域１６１２゜１６２３．１６３４．・・
・と２ｇ１ｉ！する（ステップ１０１）。
２゜・・・はチャネル配線領域（実際には後述のチャネ
ル配線領域１６１２．１６２３．・・・の一部）、１２
２゜１２４は夫々セル列領域１０２，１０４上の空き領
域である。１３＋ 、１３３は人々セル列領域１０１
、１０３の信号喘ｆ１１４は配線である。１ここで、領
域認識に際し、先ず、セル列領域１０１ 、１０２ 、
・・・の中心線１５１，１５２．・・・（縦の破線で丞
す）を認識しく第２図中、ステップ１００） 、セル列
領域の中心線から隣りのセル列領域の中心線までの間を
チャネル配線領域１６１２゜１６２３．１６３４．・・
・と２ｇ１ｉ！する（ステップ１０１）。
即ち、セル列領域上もヂャネル配線領ｔＩｌｉ１６１２
。
。
１６２３、・・・とじて認識され、このチャネル配線領
域１６１２．１６２３．・・・にセル列領域１０１，１
０２が＄よみ出していると認識される。次に、セル列領
域の中心線（チャネル配線領域の境界）からのズレを認
識し、そのセル列領域の信号端子を認識する（ステップ
１０２）。つまり、セル列領域１０１の中心線１５１か
らのズレ位置で信号端子１３１が認識され、セル列領域
１０３の中心線１５３からのズレ位冒′Ｃ信号端子１３
３が認識される。
域１６１２．１６２３．・・・にセル列領域１０１，１
０２が＄よみ出していると認識される。次に、セル列領
域の中心線（チャネル配線領域の境界）からのズレを認
識し、そのセル列領域の信号端子を認識する（ステップ
１０２）。つまり、セル列領域１０１の中心線１５１か
らのズレ位置で信号端子１３１が認識され、セル列領域
１０３の中心線１５３からのズレ位冒′Ｃ信号端子１３
３が認識される。
このように本発明では、セル列領域の中心線から隣りの
セル列領域の中心線までの間をチャネル配線領域１６１
２．１６２３．・・・として認識するため、例えばセル
列領域１０２上の空き領域１２２はしともとチャネル配
線領域１６Ｆ２及び１６２３の一部として認識されてい
るのでこの空き領［１２ｚもチャネル配線領域として生
かすことができ、この部分に縦方向配線（幹線）１４２
を行なうことができる（テテツブ１０３）。従って、チ
ャネル配線法で空き領域に縦方向配線を行なうことがで
きなかった従来例に比して自動配線の自由度を向上し得
る。
セル列領域の中心線までの間をチャネル配線領域１６１
２．１６２３．・・・として認識するため、例えばセル
列領域１０２上の空き領域１２２はしともとチャネル配
線領域１６Ｆ２及び１６２３の一部として認識されてい
るのでこの空き領［１２ｚもチャネル配線領域として生
かすことができ、この部分に縦方向配線（幹線）１４２
を行なうことができる（テテツブ１０３）。従って、チ
ャネル配線法で空き領域に縦方向配線を行なうことがで
きなかった従来例に比して自動配線の自由度を向上し得
る。
第３図は本発明方式の第２実施例を説明する図を足す。
同図中、２０＋ 、２０２ 、・・・はセル列領域、２
１＋２．２１２３．・・・はチャネル配線領域、２２２
．２２３．２２４．２２６は大々セル何頭１ｊｆｆ１２
ｏｚ 、２０３．２０４．２０ｓの信号端子、２３．２
４Ｇよ配線である。このらのは、第１図に示すチャネル
配線領ｂ８Ａｌｌ＋、１１ｚ、・・・にセル列領域が配
置されているようへ形になっている。
１＋２．２１２３．・・・はチャネル配線領域、２２２
．２２３．２２４．２２６は大々セル何頭１ｊｆｆ１２
ｏｚ 、２０３．２０４．２０ｓの信号端子、２３．２
４Ｇよ配線である。このらのは、第１図に示すチャネル
配線領ｂ８Ａｌｌ＋、１１ｚ、・・・にセル列領域が配
置されているようへ形になっている。
この場合、例えばトランジスタ敷き詰め４Ｍ Ｄ等では
、セル列領域の幅及びチャネル配線領域の幅はある基本
単位幅の整数倍どなっており、第３図に示すらのではこ
れら両領域の人々の幅は略等しく設定されている。１ ここで、前述の第１実施例と同様に、先ず、セル何頭ｈ
！２０＋ 、２０２ 、・・・の中心線２５Ｉ。
、セル列領域の幅及びチャネル配線領域の幅はある基本
単位幅の整数倍どなっており、第３図に示すらのではこ
れら両領域の人々の幅は略等しく設定されている。１ ここで、前述の第１実施例と同様に、先ず、セル何頭ｈ
！２０＋ 、２０２ 、・・・の中心線２５Ｉ。
２５２・・・を認識し、セル列領域の中心線から隣りの
セル列領域の中心線までの間をチャネル配線領域２１＋
２．２１２３．・・・と認識する。第１実施例と同様の
考え方で、チャネル配線領域２１２３．・・・にも配線
２３を作ることができ、この場合は、配線２３はチャネ
ル配線領域２１２３において、セル何頭１４２０２．２
０３が切断されている部分において横方向配線を行なっ
て（つまり、チャネル配線領域２１２３におけるセル列
領域２０２．２０３等の禁止部分を避けるようにして）
配線２３ａ。
セル列領域の中心線までの間をチャネル配線領域２１＋
２．２１２３．・・・と認識する。第１実施例と同様の
考え方で、チャネル配線領域２１２３．・・・にも配線
２３を作ることができ、この場合は、配線２３はチャネ
ル配線領域２１２３において、セル何頭１４２０２．２
０３が切断されている部分において横方向配線を行なっ
て（つまり、チャネル配線領域２１２３におけるセル列
領域２０２．２０３等の禁止部分を避けるようにして）
配線２３ａ。
２３ｂのように幹線分割する構成をとる。
このように、横方向に隣りあうセル列領域の中心線間を
チャネル配線領域２１＋２．２１２３．・・・と認識し
、縦方向に切断されているセル列領域のり内部分におい
て横方向配線を行なって幹線分割する方法をとれば、チ
ャネル配線領域にもセル列領域を配置することができ、
チャネル配線法でチャネル配線領域にはセル列領域を配
置でさなか・）た従来例に比して自動配線の自由度を向
十シ１！？る。
チャネル配線領域２１＋２．２１２３．・・・と認識し
、縦方向に切断されているセル列領域のり内部分におい
て横方向配線を行なって幹線分割する方法をとれば、チ
ャネル配線領域にもセル列領域を配置することができ、
チャネル配線法でチャネル配線領域にはセル列領域を配
置でさなか・）た従来例に比して自動配線の自由度を向
十シ１！？る。
又、本発明では、セル列領域の信号端子はセル列領域の
中心線からのずれ位置を認識することによって得ている
ので、第３図に示寸如く、（ｊ−号端子２２４．２２６
が夫々セル列領域２０４．２０６の中に入っていてし特
別なＩ、ｌ！Ｘ即をしないで６ζＦ易に認識できる。
中心線からのずれ位置を認識することによって得ている
ので、第３図に示寸如く、（ｊ−号端子２２４．２２６
が夫々セル列領域２０４．２０６の中に入っていてし特
別なＩ、ｌ！Ｘ即をしないで６ζＦ易に認識できる。
第４図は本発明方式の第３実施例を説明する図を示す。
このらのは、実際に１−ランジスタ敷き詰め５りのゲー
トアレ２イに適用したものであり、同図中、３０＋ 、
３０２．３０３ 、・・・はセル列領域、３１＋２．２
１２３．・・・１ユチヤネル配線領域、３２電ａ。
トアレ２イに適用したものであり、同図中、３０＋ 、
３０２．３０３ 、・・・はセル列領域、３１＋２．２
１２３．・・・１ユチヤネル配線領域、３２電ａ。
３２＋ ｂ 、３２２．３２３は、・・・ｔま信号端子
、３３．３４．・・・は配線である１、第１図及び第３
図において説明したのと同様に、セル列領域３０＋。
、３３．３４．・・・は配線である１、第１図及び第３
図において説明したのと同様に、セル列領域３０＋。
３０）、・・・の中心線３５＋ 、３５２．・・・を認
識してこの間をブ１７ネル配線領Ｗｉ、３１１７ 、３
１２３ 、・・・と認識し、ここに配線３３．３４を行
なう。この場合、配線３３は３３Ｅ１及び３３ｂの幹線
分／、１１となる、。
識してこの間をブ１７ネル配線領Ｗｉ、３１１７ 、３
１２３ 、・・・と認識し、ここに配線３３．３４を行
なう。この場合、配線３３は３３Ｅ１及び３３ｂの幹線
分／、１１となる、。
第５図（よ本発明方式の第４実施例を説明する図を示す
。このらのは、実際にスタンダードセル等のビルディン
グブロック６式ＬＳＩに適用したものであり、同図中、
４０＋ 、４０２．４０３ 、・・・Ｓ、Ｌ １２ｂ列
領１或、４１＋２ 、４１２３．−はブヤネル配線領域
、４２＋ ａ 、４２＋ ｂ 、−は１３号＋ｇ ’Ｆ
、４３．４１Ｉ、・・・は配線ぐある。従来のジノ法で
は、セル列領域４０２上の空き領域４５に縦方向配線４
６．４７を行なうことは′ｒ′きないので、セル列領域
４０１と４０２との間を十分にとらなければならなかっ
たのに対し、本発明では空き領域４５に縦方向配線４６
．４７を１１なうことができるので、セル何頭ｖｉ４０
＋ と４０２との間を一１分にとる必監はなく、ＬＳ
Ｉの面積縮小を行なうことができる。
。このらのは、実際にスタンダードセル等のビルディン
グブロック６式ＬＳＩに適用したものであり、同図中、
４０＋ 、４０２．４０３ 、・・・Ｓ、Ｌ １２ｂ列
領１或、４１＋２ 、４１２３．−はブヤネル配線領域
、４２＋ ａ 、４２＋ ｂ 、−は１３号＋ｇ ’Ｆ
、４３．４１Ｉ、・・・は配線ぐある。従来のジノ法で
は、セル列領域４０２上の空き領域４５に縦方向配線４
６．４７を行なうことは′ｒ′きないので、セル列領域
４０１と４０２との間を十分にとらなければならなかっ
たのに対し、本発明では空き領域４５に縦方向配線４６
．４７を１１なうことができるので、セル何頭ｖｉ４０
＋ と４０２との間を一１分にとる必監はなく、ＬＳ
Ｉの面積縮小を行なうことができる。
１ズ上説明した如く、本発明にセル列領域の中心線から
隣りのセル列領域の中心までをチャネル配線領域として
’ｄ ＷＪ ”Ｊるようにしているので、セル列領域上
の空さ領域らチャネル配線領域どして生かされ、ここに
縦方向配線〈幹線）を行なうことができ、自動配線の自
由度を白土でき、又、縦方向にセル列領域が切断される
部分で幹線分％ｌ”１を行なうことで、チャネル配線領
域にもセルを配置でき、この点からら自動配線の自由Ｎ
４向上でき、トランジスタ敷き詰め４／４造にも適用で
きる、。
隣りのセル列領域の中心までをチャネル配線領域として
’ｄ ＷＪ ”Ｊるようにしているので、セル列領域上
の空さ領域らチャネル配線領域どして生かされ、ここに
縦方向配線〈幹線）を行なうことができ、自動配線の自
由度を白土でき、又、縦方向にセル列領域が切断される
部分で幹線分％ｌ”１を行なうことで、チャネル配線領
域にもセルを配置でき、この点からら自動配線の自由Ｎ
４向上でき、トランジスタ敷き詰め４／４造にも適用で
きる、。
第１図は本発明の第１実施例を説明する図、第２図（ユ
本発明の動作説明用）［１−チｉ・−ト、第３図乃ヱ第
５図は本発明の第２乃至第４実施例を説明する図、 第６図はンスタスライス（８造のＬ Ｓ Ｉの概略図で
ある。 図において、 １０１ 、１０２ 、・・・、２０＋ 、２０２．２０
３ 。 ・・・、３０＋ 、３０２ 、・・・、４０＋ 、４０
．！ 、・・・はセル列領域、 １１＋、１１２．・・・、１６１２．１６２３．・・・
、 ２１１７ 。 ２１２３、・・・、３１＋２．３１２３．・・・、 ４
１１７ 、４１２３゜・・・は−７ｖネル配線領域、 １２２．１２３．４５は空き領域、 １３＋ 、 １３２ 、 ・・・、２２２ ．
２２３ ．２２．＋ 。 ２２ｓ 、３２＋ ａ、３２＋ ｂ、３２２．３２
３ 。 ・・・、４２＋ａ、４２＋ｂ、・・・はセル列領域の信
号端子、 １４．２３．３３．４３．４４．４６．４７は配線、 １４２．２３ａ、２３ｂ、３３ａ、３３ｂは縦方向配線
、 １５１ 、１５２ 、・・・、２５＋ 、２５２ 、・
・・、 ３５＋ 。 ３５２、・・・は中心線 を示す。 特許出願人 富 士 通 株式会社 同 畠°士通ヴイ１ルエスアイ株式会社代 埋
人 弁理士 伊 東 忠 彦 ２・
、、、／ −１〆一〕 第 １ 図 不発明Ｏ動作説明図 フローチャート 第２図 本発明の第３実施例を説明する図 第４図
本発明の動作説明用）［１−チｉ・−ト、第３図乃ヱ第
５図は本発明の第２乃至第４実施例を説明する図、 第６図はンスタスライス（８造のＬ Ｓ Ｉの概略図で
ある。 図において、 １０１ 、１０２ 、・・・、２０＋ 、２０２．２０
３ 。 ・・・、３０＋ 、３０２ 、・・・、４０＋ 、４０
．！ 、・・・はセル列領域、 １１＋、１１２．・・・、１６１２．１６２３．・・・
、 ２１１７ 。 ２１２３、・・・、３１＋２．３１２３．・・・、 ４
１１７ 、４１２３゜・・・は−７ｖネル配線領域、 １２２．１２３．４５は空き領域、 １３＋ 、 １３２ 、 ・・・、２２２ ．
２２３ ．２２．＋ 。 ２２ｓ 、３２＋ ａ、３２＋ ｂ、３２２．３２
３ 。 ・・・、４２＋ａ、４２＋ｂ、・・・はセル列領域の信
号端子、 １４．２３．３３．４３．４４．４６．４７は配線、 １４２．２３ａ、２３ｂ、３３ａ、３３ｂは縦方向配線
、 １５１ 、１５２ 、・・・、２５＋ 、２５２ 、・
・・、 ３５＋ 。 ３５２、・・・は中心線 を示す。 特許出願人 富 士 通 株式会社 同 畠°士通ヴイ１ルエスアイ株式会社代 埋
人 弁理士 伊 東 忠 彦 ２・
、、、／ −１〆一〕 第 １ 図 不発明Ｏ動作説明図 フローチャート 第２図 本発明の第３実施例を説明する図 第４図
Claims (1)
- 【特許請求の範囲】 複数のセル列領域（１０＿１、１０＿２、・・・）間
において横方向配線（支線）及び縦方向配線（幹線）を
各々異なる層に自動配線していくチャネル配線方式にお
いて、 上記各セル列領域（１０＿１、１０＿２、・・・）の中
心線（１５＿１、１５＿２、・・・）を認識して各々の
中心線（１５＿１、１５＿２、・・・）間をチャネル配
線領域（１６＿１＿２、１６＿２＿３、・・・）と認識
し、セル列領域（１０＿２）上の空き領域（１２＿２）
を該認識されたチャネル配線領域の一部としてここに縦
方向配線（１４＿２）を行なうことを特徴とするチャネ
ル配線方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63060021A JP2529342B2 (ja) | 1988-03-14 | 1988-03-14 | チャネル配線方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63060021A JP2529342B2 (ja) | 1988-03-14 | 1988-03-14 | チャネル配線方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01232743A true JPH01232743A (ja) | 1989-09-18 |
| JP2529342B2 JP2529342B2 (ja) | 1996-08-28 |
Family
ID=13129992
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63060021A Expired - Lifetime JP2529342B2 (ja) | 1988-03-14 | 1988-03-14 | チャネル配線方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2529342B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5880493A (en) * | 1994-12-09 | 1999-03-09 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit devices adapted for automatic design and method of arranging such devices |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58197747A (ja) * | 1982-05-14 | 1983-11-17 | Hitachi Ltd | マスタスライスｌｓｉ |
-
1988
- 1988-03-14 JP JP63060021A patent/JP2529342B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58197747A (ja) * | 1982-05-14 | 1983-11-17 | Hitachi Ltd | マスタスライスｌｓｉ |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5880493A (en) * | 1994-12-09 | 1999-03-09 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit devices adapted for automatic design and method of arranging such devices |
| US6100550A (en) * | 1994-12-09 | 2000-08-08 | Mitsubishi Denki Kabushiki Kaisha | Circuit cell based semiconductor integrated circuit device and method of arrangement-interconnection therefor |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2529342B2 (ja) | 1996-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900003832B1 (ko) | 반도체 집적회로장치의 배선방법 | |
| US6839882B2 (en) | Method and apparatus for design of integrated circuits | |
| US3603771A (en) | Input/output signal point assignment | |
| JPH07321211A (ja) | 半導体集積回路の配線方法 | |
| JPH0727968B2 (ja) | 半導体集積回路装置 | |
| JPH04107951A (ja) | 多層配線方法 | |
| JP3180612B2 (ja) | 半導体集積回路 | |
| JPH01232743A (ja) | チャネル配線方法 | |
| JPH05181936A (ja) | 配線方法 | |
| JPH1041393A (ja) | 半導体スタンダードセル及びその配置配線方法 | |
| US6855967B2 (en) | Utilization of MACRO power routing area for buffer insertion | |
| USH512H (en) | Automated universal array | |
| JP3208014B2 (ja) | 配線経路調査装置および配線経路調査方法 | |
| US4875139A (en) | Building block LSI | |
| JPH08213466A (ja) | 半導体集積回路 | |
| US11978738B2 (en) | Digital blocks with electrically insulated and orthogonal polysilicon layers | |
| JPH0677323A (ja) | 自動レイアウトシステム | |
| JPH0541452A (ja) | 標準セル方式集積回路 | |
| US6218855B1 (en) | Datapath global routing using flexible pins for side exiting buses | |
| JPH0430452A (ja) | 半導体集積回路装置 | |
| JPH0737987A (ja) | 半導体集積回路配線方法 | |
| JP3132218B2 (ja) | 半導体集積回路装置のレイアウト方法 | |
| JPH06112450A (ja) | 半導体集積回路のブロックレイアウト方法 | |
| JPH05102308A (ja) | 半導体集積回路の自動レイアウト手法 | |
| JPS5879736A (ja) | 配線構体 |