DE19603107A1 - Selbst-Voralterungsschaltung für Halbleiterspeicher - Google Patents

Description

HINTERGRUND DER ERFINDUNG 1. Bereich der Erfindung

Die vorliegende Erfindung betrifft eine Selbst-Vor­ alterungsschaltung für einen Halbleiterspeicher und beson­ ders eine verbesserte Selbst-Voralterungsschaltung für ei­ nen Halbleiterspeicher, die in der Lage ist, aus dem Inne­ ren eines Bausteins ein Steuersignal, eine Adresse und ein Testdatum für einen Voralterungstestbetrieb zu erzeugen, wenn eine bestimmte Selbst-Voralterungstestbedingung er­ füllt ist.

2. Beschreibung der herkömmlichen Technik

Wie Fachleuten bekannt ist, betrifft der Voralterungs­ test einen Prozeß zum Testen eines Bausteins durch Anlegen einer Spannung mit einem bestimmten Pegel, der höher als der einer normalen Spannung ist, so daß ein anfänglicher Fehler des Bausteins in verhältnismäßig kurzer Zeit geprüft werden kann. Um jedoch die Verringerung der Zuverlässigkeit des Produkts gemäß einer Feinheit des Bausteins zu verhin­ dern und einen geringen Spannungsverbrauch zu implementie­ ren, wird ein interner Leistungserzeuger bereitgestellt, so daß das Bauelement des Bausteins mit einer Spannung betrie­ ben werden kann, die niedriger als eine von außen zugeführ­ te Spannung ist. Der interne Spannungserzeuger hat die Ei­ genschaft, daß er in einem normalen Betriebsintervall unab­ hängig von einer Veränderung einer von außen zugeführten Spannung einen konstanten Spannungspegel aufrechterhält, um so die Zuverlässigkeit des Bausteins und einen stabilen Betrieb sicherzustellen. Deshalb sollte an die gesamten Bauelemente des Bausteins eine bestimmte Spannung angelegt werden, die höher als die des normalen Betriebs ist. Tritt eine von außen zugeführte Spannung in ein Voralterungstest­ intervall über das normale Betriebsintervall hinaus ein, sollte der eine konstante Spannung aufrechterhaltende in­ terne Spannungserzeuger eine zur Änderung der von außen zugeführten Spannung proportionale Spannung erzeugen. Das bedeutet, falls der Pegel der von außen zugeführten, an den Baustein angelegten Spannung außerhalb des normalen Be­ triebsintervalls ist und sich einer Startspannung für die Voralterung nähert, detektiert die Voralterungsschaltung den oben erwähnten Zustand und wandelt den Betriebszustand des Bausteins zu einem Voralterungstestmodus. Falls zusätz­ lich die von außen angelegte Spannung in den normalen Be­ triebszustand gewandelt wird, wandelt die Voralterungs­ schaltung den Betriebszustand des Bausteins zum normalen Betriebsmodus.

Wie oben beschrieben, ist die herkömmliche Voralte­ rungsschaltung zum Testen eines Voralterungstests darauf gerichtet, einen Beginn des Voralterungsbetriebs zu detek­ tieren, wenn eine von außen zugeführte Spannung bis zu ei­ ner bestimmten Höhe angehoben wird, indem eine Voralte­ rungs-Detektionseinheit bereitgestellt wird, und durch Emp­ fangen eines Testdatums einen Zell-Alterungsprozeß durchzu­ führen, um so den Betrieb der Zelle zur Auswahl eines Steu­ ersignals und ein Zellenfeld von außerhalb des Systems zu testen.

Die herkömmliche Voralterungsschaltung für einen Voralterungstest hat jedoch Nachteile darin, daß die Test­ platine in einem Zustand, in dem der Speicherbaustein mit dem Voralterungstestgerät verbunden ist, durch die Leitun­ gen zum Empfangen und Senden von Signalen kompliziert wird, da ein Steuersignal, eine Adresse und ein vom Voralterungs­ testgerät ausgegebenes Testdatum an den Baustein geliefert werden, so daß die Anzahl der verfügbaren Bausteine be­ grenzt ist und der Testprozeß kompliziert wird.

ZUSAMMENFASSUNG DER ERFINDUNG

Es ist folglich ein Ziel der vorliegenden Erfindung, eine Selbst-Voralterungsschaltung für einen Halbleiterspei­ cher bereitzustellen, welche die bei einer herkömmlichen Selbst-Voralterungsschaltung für einen Halbleiterspeicher auftretenden Probleme überwindet.

Es ist ein weiteres Ziel der vorliegenden Erfindung, eine verbesserte Selbst-Voralterungsschaltung für einen Halbleiterspeicher bereitzustellen, die in der Lage ist, aus dem Inneren eines Bausteins ein Steuersignal, eine Adresse und ein Testdatum für einen Voralterungstestbetrieb zu erzeugen, wenn eine bestimmte Selbst-Voralterungstest­ bedingung erfüllt ist.

Um die obigen Ziele zu erreichen, wird eine Selbst-Voralterungsschaltung für einen Halbleiterspeicher bereit­ gestellt, die einen Voralterungsdetektor zum Erzeugen eines bestimmten Steuersignals, eines Adreßsignals und eines Testdatums für einen Voralterungstestbetrieb, wenn eine bestimmte Selbst-Voralterungstestbedingung erfüllt ist; und ein Speicherfeld zum Durchführen eines Voralterungstestbe­ triebs, wenn die Testdaten in eine/aus einer Speicherzelle geschrieben/gelesen werden, die durch das Adreßsignal gemäß dem Steuersignal ausgewählt wird, enthält.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Fig. 1 ist ein Blockdiagramm einer Selbst-Voralte­ rungsschaltung für einen Halbleiterspeicher gemäß der vor­ liegenden Erfindung.

Fig. 2 ist ein Flußdiagramm einer Arbeitsweise einer Selbst-Voralterungsschaltung für einen Halbleiterspeicher gemäß der vorliegenden Erfindung.

Fig. 3 ist eine Ansicht, die ein Adreß- und Testdaten­ format von Fig. 1 gemäß der vorliegenden Erfindung zeigt.

Fig. 4A bis 4I sind Ansichten, die einen Zeitablauf eines von jedem Element von Fig. 1 gemäß der vorliegenden Erfindung ausgegebenen Signals zeigen.

AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNG

Fig. 1 zeigt eine Selbst-Voralterungsschaltung für einen Halbleiterspeicher gemäß der vorliegenden Erfindung, die ein Speicherzellenfeld 10, einen Voralterungsdetektor 20 zum Ausgeben eines Steuersignals für den Selbst-Voralte­ rungstest, einer Adresse und eines Testdatums, wenn ein Modussignal für den Selbst-Voralterungstest TM, das einen allgemeinen Voralterungstestbetrieb in einem Zustand an­ zeigt, in dem die von außen zugeführte angelegte Spannung auf eine bestimmte Höhe erhöht wird, nicht in diesen einge­ geben wird, einen Steuersignalpuffer 30 zum Puffern eines vom Voralterungsdetektor 20 ausgegebenen Steuersignals, einen Adreßpuffer 40 zum Puffern einer vom Voralterungsde­ tektor 20 ausgegebenen Adresse, einen Spaltendecoder 50 und einen Zeilendecoder 60 zum Decodieren einer vom Adreßpuffer gemäß einem vom Steuersignalpuffer 30 ausgegebenen Steuer­ signal ausgegebenen Adresse und zum Auswählen einer Wort­ leitung und einer Bitleitung des Speicherzellenfelds 10, und einen Datenkomparator 70 zum Vergleichen der vom Spei­ cherzellenfeld 10 ausgegebenen Daten mit den vom Voralte­ rungsdetektor 20 ausgegebenen Daten enthält.

Der Voralterungsdetektor 20 enthält hier einen Voral­ terungsdetektor 21 zum Ausgeben eines Selbst-Voralterungs­ testsignals SBITM für den Voralterungstest, wenn ein Test­ modussignal TM, das einen Voralterungstestbetrieb anzeigt, in einem Zustand, in dem eine von außen zugeführte Spannung auf eine bestimmte Höhe erhöht wird, nicht in diesen einge­ geben wird, einen Impulsgenerator 22 zum Ausgeben eines Taktsignals mit einem bestimmten Zyklus gemäß einem vom Voralterungsdetektor 21 ausgegebenen Selbst-Voralterungs­ testsignal, einen Steuersignalgenerator 23 zum Erzeugen eines Zeilenadreßimpulses (RAS) und eines Spaltenadreßim­ pulses (CAS) unter Verwendung eines Taktimpulses gemäß ei­ nem Selbst-Voralterungstestsignal und zum Ausgeben von Schreib/Lese-Freigabesignalen WE und OE unter Verwendung einer Adresse eines Adreßzählers 24, einen Adreßzähler 24 zum Erzeugen einer Adresse unter Verwendung eines Taktim­ pulses gemäß einem Selbst-Voralterungstestsignal und zum Synchronisieren der so erzeugten Adresse mit den RAS und CAS, und einen Datengenerator 25 zum Lesen eines Testdatums aus der Adresse und zum Ausgeben des so gelesenen Datums an den Datenkomparator 70 gemäß einem Selbst-Voralterungstest­ signal.

Mit Bezug auf die beigefügten Zeichnungen werden nun die Arbeitsweise und die Auswirkungen der Selbst-Voralte­ rungsschaltung für einen Halbleiterspeicher der vorliegen­ den Erfindung erläutert.

Wenn eine bestimmte Spannung an das System angelegt wird, detektiert der Voralterungsdetektor 21, ob die Span­ nung Vcc auf einen bestimmten Pegel erhöht wird. Der Voral­ terungsdetektor 21 schließt auf einen Voralterungsmodus für einen Voralterungstest, wenn der Pegel der Spannung Vcc auf einen bestimmten Pegel erhöht wird und schließt andernfalls auf einen normalen Betriebsmodus. Wenn der Voralterungsde­ tektor 21 einen Voralterungsmodus detektiert, werden des­ halb die zum Voraltern gehörenden Operationen ausgeführt und andernfalls wird ein normaler Betriebsmodus ausgeführt. Danach entscheidet der Voralterungsdetektor 21, ob von au­ ßen ein Voralterungstest-Betriebsmodus zugeführt wird. Wenn das Testmodussignal TM, das einen allgemeinen Voralterungs­ testbetrieb anzeigt, von außen eingegeben wird, führt der Voralterungsdetektor 21 einen bestimmten Prozeß wie beim Stand der Technik durch und andernfalls erzeugt der Voral­ terungsdetektor 21 ein Selbst-Voralterungstestsignal SBITM für einen Selbst-Voralterungstestbetrieb.

Wenn der Voralterungsdetektor 21 ein Selbst-Voralte­ rungstestsignal SBITM ausgibt, gibt der Impulsgenerator 22 in Zusammenarbeit mit einem Oszillator oder ähnlichem einen Taktimpuls mit einem konstanten Zyklus aus. Danach wird der Steuersignalgenerator 23 gemäß einem Selbst-Voralterungs­ testsignal freigegeben und teilt den Taktimpuls in einen bestimmten Zyklus und gibt ein Selbst-Voralterungstest-RAS und -CAS an den Steuersignalpuffer 30 aus. Zusätzlich wird der Adreßzähler 24 durch ein Selbst-Voralterungstestsignal SBITM freigegeben und gibt gemäß einem daran angelegten Taktimpuls eine M Bit Zeilenadresse und eine N Bit Spal­ tenadresse aus. Die Formen der Zeilenadresse und der Spal­ tenadresse bestehen wie in Fig. 3 gezeigt jeweils aus den M und N Bits. An einem oberen Teil der M und N Bit Adresse werden Schreib/Lese-Auswahlbits bereitgestellt, die eine Trennung zwischen dem Schreibvorgang und dem Lesevorgang angeben und das in eine bestimmte, gemäß M und N Bit Adres­ sen ausgewählte Zelle geschriebene und aus dieser gelesene Testdatum befindet sich in einem höchstwertigen Bit. Die so geformte Adresse wird mit vom Steuersignalgenerator 23 aus­ gegebenen RAS und CAS synchronisiert und an den Adreßpuffer 40 ausgegeben. Der Steuersignalgenerator 23 gibt zusätzlich gemäß einem Schreib/Lese-Auswahlbit der Adresse ein Schrei­ be-Freigabesignal WE und ein Lese-Freigabesignal OE an den Steuersignalpuffer 30 aus.

Danach gibt der Steuersignalpuffer 30 die vom Steuer­ signalgenerator 23 ausgegebenen RAS, CAS und das Schreibe-Freigabesignal WE jeweils an den Spaltendecoder 50 und den Zeilendecoder 60 aus und der Adreßpuffer 40 gibt die vom Adreßzähler 24 ausgegebene Adresse und das Testdatum je­ weils an den Spaltendecoder 50 und den Zeilendecoder 60 aus. Deshalb decodieren der Spaltendecoder 50 und der Zei­ lendecoder 60 die Zeilenadresse und die Spaltenadresse ge­ mäß einem Steuersignal und wählen eine entsprechende Zelle des Speicherzellenfelds 10 aus und schreiben ein Testdatum in die entsprechende Zelle. Wenn die Testdaten in die ent­ sprechenden gesamten Zellen geschrieben sind, werden die so geschriebenen Daten gemäß einer Steuerung des vom Steuersi­ gnalgenerator 23 ausgegebenen Lese-Freigabesignals OE gele­ sen und an den Datenkomparator 70 ausgegeben. Der Datenkom­ parator 70 vergleicht die von den Zellen des Speicherzel­ lenfelds 10 ausgegebenen Daten mit den vom Datengenerator 25 ausgegebenen Daten. Der Datengenerator 25 liest hier das im MSB (höchstwertigen Bit) der Adresse enthaltene Testda­ tum und gibt es an den Datenkomparator 70 aus. Als Ergebnis des Vergleichs wird, wenn zwei Daten gleich sind, entschie­ den, daß die entsprechende Zelle normal ist, und andern­ falls wird entschieden, daß die entsprechende Zelle Fehler hat und ein Fehlerflag wird ausgegeben. Deshalb werden in der vorliegenden Erfindung RAS, CAS, das Schreibe-Freigabe­ signal WE, das Lese-Freigabesignal OE und die Adresse, die vom von außen angeschlossenen Testgerät angelegt werden, durch den Voralterungsdetektor 20 erzeugt.

Fig. 4A bis 4I zeigen Zeitabläufe jedes zum Selbst-Voralterungsbetrieb gehörenden Signals. Fig. 4A zeigt eine an den Voralterungsdetektor 21 angelegte Spannung Vcc. Wenn die Spannung Vcc wie darin gezeigt eine bestimmte Höhe überschreitet, erkennt der Voralterungsdetektor 21, daß es sich um einen Voralterungsmodus handelt. Zusätzlich prüft der Voralterungsdetektor 21, ob von außen ein Testmodus­ signal TM angelegt wird. Wenn das von außen angelegte Test­ modussignal TM wie in Fig. 4B gezeigt auf dem Pegel low ist, gibt der Voralterungsdetektor 21 wie in Fig. 4C ge­ zeigt ein Selbst-Voralterungstestsignal SBITM aus. Deshalb wird der Impulsgenerator 22 gemäß einem Selbst-Voralte­ rungstestsignal SBITM freigegeben und erzeugt wie in Fig. 4D gezeigt einen bestimmten Taktimpuls. Zusätzlich wird der Steuersignalgenerator 23 gemäß einem Selbst-Voralterungs­ testsignal SBITM freigegeben und teilt den Taktimpuls in einem bestimmten Verhältnis und gibt wie in Fig. 4E und 4F gezeigt ein RAS-Signal SBIRASB und CAS-Signal SBICASB für den Selbst-Voralterungstest aus. Der Adreßzähler 24 wird gemäß einem Selbst-Voralterungstestsignal SBITM freigegeben und teilt den Taktimpuls in einem bestimmten Verhältnis und gibt wie in Fig. 4G gezeigt eine Adresse aus und die so ausgegebene Adresse wird mit dem RAS SBIRASB und CAS SBICASB für die Selbst-Voralterung synchronisiert und ausgege­ ben. Zusätzlich ist die Adresse darauf gerichtet, der Reihe nach die Zeilenadresse hinsichtlich einer Spaltenadresse zu verändern und alle Zellen hinsichtlich der entsprechenden Spaltenadresse werden ausgewählt. Wenn eine bestimmte Zelle hinsichtlich einer Spaltenadresse ausgewählt ist, wird die nächste Zelle hinsichtlich einer bestimmten Spaltenadresse ausgewählt. Das bedeutet, mit dem oben erwähnten Verfahren werden alle Zellen ausgewählt. Wenn die Testdaten SBIDin hinsichtlich aller Zellen des Speicherzellenfelds 10 ge­ schrieben sind, wird wie in Fig. 4H gezeigt ein Datenlese­ vorgang hinsichtlich der so geschriebenen Daten ausgeführt. Der Zeitpunkt, zu dem die Testdaten geschrieben/gelesen werden wird bestimmt, wenn der Steuersignalgenerator 23 das Schreib/Lese-Auswahlbit aus der vom Adreßzähler 24 ausgege­ benen Adresse liest. Während die Testdaten in die/aus der Moduszelle des Speicherzellenfelds 10 geschrieben/gelesen werden, behalten die vom Datengenerator 25 ausgegebenen Testdaten SBIDin die Datenform wie in Fig. 4I gezeigt, da die oben erwähnten geschriebenen Testdaten bei einem Lese­ zyklus gelesen werden und da die anfänglichen Testdaten verglichen werden. Nachdem die Testdaten SBIDin in alle/aus allen Zellen geschrieben/gelesen sind, wird zusätzlich der Wert des Datenbits der Adresse zwischen null und eins (1) variiert. Beim nächsten Voralterungsvorgang werden der vor­ herige Wert und das invertierte Datum mit dem oben erwähn­ ten Verfahren geschrieben und gelesen.

Wie oben beschrieben, ist die Selbst-Voralterungs­ schaltung für einen Halbleiterspeicher gemäß der vorliegen­ den Erfindung darauf gerichtet, einen anwendungsspezifi­ schen Speicher (ASM) effektiv an einen Voralterungstestbe­ trieb anzupassen, so daß der Selbst-Voralterungstest von selbst durchgeführt wird, falls eine von außen zugeführte Spannung einen bestimmten Pegel übersteigt und der Voralte­ rungstestbetrieb wird nicht zwingend durchgeführt. Da zu­ sätzlich verschiedene Steuersignale, die für den allgemei­ nen Voralterungstestprozeß nötig sind, im Baustein erzeugt werden, ist es möglich, die Zeit für den Voralterungstest im allgemeinen Voralterungstestbetrieb, der zwingend durch­ geführt wird, zu verringern. Zusätzlich ist es möglich, die Anzahl von Bausteinen zu erhöhen, die zu einem Zeitpunkt getestet werden.

Obwohl die bevorzugten Ausführungsformen der vorlie­ genden Erfindung zum Zweck der Darstellung beschrieben wur­ den, werden Fachleute erkennen, daß verschiedene Modifika­ tionen, Zusätze und Ersetzungen möglich sind, ohne vom Be­ reich und vom Geist der Erfindung abzuweichen, wie sie in den beigefügten Patentansprüchen beschrieben ist.

Claims (9)

1. Eine Selbst-Voralterungsschaltung für einen Halb­ leiterspeicher die folgendes umfaßt:
einen Voralterungsdetektor (20) zum Erzeugen eines be­ stimmten Steuersignals, eines Adreßsignals und eines Test­ datums, für einen Voralterungstestbetrieb, wenn eine be­ stimmte Selbst-Voralterungstestbedingung erreicht wird; und
ein Speicherfeld (10) zum Durchführen eines Voralte­ rungstestbetriebs, wenn das Testdatum in eine/aus einer Speicherzelle geschrieben/gelesen werden, die durch das Adreßsignal gemäß dem Steuersignal ausgewählt wird.

2. Die Schaltung von Anspruch 1, bei der die Selbst-Voralterungsschaltung weiter einen Datenkomparator (70) zum Vergleichen eines aus dem Speicherzellenfeld (10) gelesenen Testdatums mit einem vom Voralterungsdetektor (20) ausgegebe­ nen Testdatum enthält.

3. Die Schaltung von Anspruch 2, bei welcher der Voralterungsdetektor (20) folgendes enthält:
einen weiteren Voralterungsdetektor (21) zum Erzeugen eines Selbst-Voralterungstestsignals, wenn eine bestimmte Selbst-Voralterungstestbedingung erfüllt ist; und
einen Impulsgenerator (22) zum Erzeugen eines Taktimpul­ ses gemäß einem daran angelegten Selbst-Voralterungstest­ signal;
einen Adreßzähler (24) zum Erzeugen einer Adresse unter Verwendung eines Taktimpulses gemäß einem daran angelegten Selbst-Voralterungstestsignal;
einen Steuersignalgenerator (23) zum Erzeugen von RAS, CAS, Schreibe-Freigabesignal und Lese-Freigabesignal unter Verwendung eines Taktimpulses und einer Adresse gemäß einem daran angelegten Selbst-Voralterungstestsignal; und
einen Datengenerator (25) zum Lesen eines Testdatums aus der Adresse und zum Ausgeben des so gelesenen Datums an den Datenkomparator (70) gemäß einem daran angelegten Selbst-Voralterungstestsignal.

4. Die Schaltung von Anspruch 3, bei der die Selbst-Voralterungstestbedingung eine Bedingung darstellt, bei der eine von außen angelegte Spannung einen bestimmten Pegel übersteigt und ein Testmodussignal, das einen normalen Voralterungstestbetrieb angibt, nicht daran angelegt ist.

5. Die Schaltung von Anspruch 4, bei der ein norma­ ler Voralterungstestbetrieb durchgeführt wird, wenn das Testmodussignal eingegeben wird.

6. Die Schaltung von Anspruch 3, bei der ein höchst­ wertiges Bit und das nächste Bit der Adresse jeweils aus einem Testdatum und einem Schreibe/Lese-Auswahlbit beste­ hen.

7. Die Schaltung von Anspruch 6, bei der das Schreib/Lese-Auswahlbit darauf gerichtet ist, einen Zeit­ punkt zu bestimmen, zu dem ein Testdatum in das und aus dem Speicherzellenfeld (10) geschrieben und gelesen wird.

8. Die Schaltung von Anspruch 6, bei der, wenn Test­ daten wiederholt in das/aus dem Speicherzellenfeld (10) ge­ schrieben/gelesen werden, das Testdatum, das gerade ge­ schrieben und gelesen wird, der invertierte Wert des vorhe­ rigen Werts ist.

9. Die Schaltung von Anspruch 3, bei der die Adresse gemäß dem RAS und CAS freigegeben und ausgegeben wird.