DE10031528A1 - Mustergenerator und Prüfvorrichtung für elektrische Teile - Google Patents
Mustergenerator und Prüfvorrichtung für elektrische TeileInfo
- Publication number
- DE10031528A1 DE10031528A1 DE10031528A DE10031528A DE10031528A1 DE 10031528 A1 DE10031528 A1 DE 10031528A1 DE 10031528 A DE10031528 A DE 10031528A DE 10031528 A DE10031528 A DE 10031528A DE 10031528 A1 DE10031528 A1 DE 10031528A1
- Authority
- DE
- Germany
- Prior art keywords
- address
- interrupt
- pattern
- test pattern
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31919—Storing and outputting test patterns
- G01R31/31921—Storing and outputting test patterns using compression techniques, e.g. patterns sequencer
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
Ein Mustergenerator (12), welcher ein Prüfmuster erzeugt, das zum Prüfen eines elektrischen Teils verwendet wird, enthält: einen Musterspeicher (52), welcher Prüfmusterinformationen speichert, die das Prüfmuster definieren; einen Vektorspeicher (30), welcher einen Vektorbefehl speichert, der eine Reihenfolge für das Auslesen der Prüfmusterinformationen aus dem Musterspeicher anzeigt; eine Adressenerweiterungseinheit (34), welche eine Adresse der Prüfmusterinformationen in dem Musterspeicher entsprechend dem in dem Vektorspeicher gespeicherten Vektorbefehl erzeugt; einen Unterbrechungsmusterspeicher (52), welcher Unterbrechungsprüfmuster-Informationen speichert, die das Prüfmuster während eines vorbestimmten Unterbrechungsprozesses definieren; einen Unterbrechungsvektorspeicher (40), welcher von dem Vektorspeicher verschieden ist und der einen Unterbrechungsvektorbefehl speichert, der eine Reihenfolge zum Auslesen der Unterbrechungsprüfmuster-Informationen aus dem Unterbrechungsmusterspeicher anzeigt; eine Unterbrechungsadressen-Erweiterungseinheit (44), welche eine Adresse der Unterbrechungsprüfmuster-Informationen entsprechend dem in dem Unterbrechungsvektorspeicher gespeicherten Unterbrechungsvektorbefehl erzeugt; und eine Mustererzeugungseinheit (38, 50), welche das Prüfmuster auf der Grundlage der Prüfmusterinformationen entsprechend der durch die Adressenerweiterungseinheit erzeugten Adresse oder der Unterbrechungsprüfmuster-Informationen entsprechend der von der ...
Description
Die vorliegende Erfindung bezieht sich auf einen Mu
stergenerator und eine Prüfvorrichtung für elektri
sche Teile, welche ein Prüfmuster erzeugt, das zum
Prüfen eines elektrischen Teils verwendet wird.
- 1. Beschreibung des Standes der Technik
Herkömmlicherweise weist eine Prüfvorrichtung für
elektrische Teile, die zum Prüfen eines elektrischen
Teils wie eines Halbleiterspeichers verwendet wird,
einen Mustergenerator auf, der ein Prüfmuster er
zeugt, welches zum Prüfen eines elektrischen Teils
verwendet wird.
Fig. 1 zeigt eine Konfiguration eines herkömmlichen
Mustergenerators. Ein Mustergenerator 100 erzeugt ein
Prüfmuster für einen dynamischen Speicher mit wahl
freiem Zugriff (DRAM), welcher ein Beispiel für ein
elektrisches Teil ist.
Ein Mustergenerator 100 hat einen Vektorspeicher 102,
eine Lesesteuervorrichtung 103, einen Vektor
cachespeicher 104, eine Adressenerweiterungseinheit
106, eine Adressenbezeichnungseinheit (AP) 108, einen
Zeitgeber 110, eine Unterbrechungs-Steuervorrichtung
112, eine Auffrischungsadressen-Bezeichnungseinheit
(SPI) 114, eine Multiplexschaltung (MUX) 116 und eine
Mustererzeugungseinheit 118. Ein Zeitgeber 110 er
zeugt eine Unterbrechungsanforderung für jedes vorbe
stimmte Zeitintervall. Die Unterbrechungs-
Steuervorrichtung 112 setzt ein Wiederauffrischungs-
Zyklussignal (REF-Zyklus) auf "1" und gibt es zu ei
ner Adressenerweiterungseinheit 106 und ein Multi
plexschaltung 116 aus, bei Empfang der Unterbre
chungsanforderung von dem Zeitgeber 110.
Der Vektorspeicher 102 wird durch einen statischen
Großspeicher mit wahlfreiem Zugriff, SRAM, gebildet
und speichert einen Vektorbefehl (Folgebefehl), der
eine Reihenfolge zum Auslesen eines Steuerbefehls de
finiert, welcher ein zu erzeugendes Prüfmuster defi
niert.
Die Lesesteuervorrichtung 103 nimmt einen Teil des
Vektorbefehls von dem Vektorspeicher 103 auf und gibt
den aufgenommenen Vektorbefehl zu dem Vektor
cachespeicher 104 aus. Der Vektorcachespeicher 104
wir durch einen kleinen Speicher mit hoher Geschwin
digkeit (SRAM) gebildet und speichert einen von der
Lesesteuervorrichtung 103 eingegebenen Vektorbefehl.
Weiterhin gibt der Vektorcachespeicher 104 den Vek
torbefehl zu der Adressenerweiterungseinheit 106 aus
auf der Grundlage der Adresse, welche von der Adres
senbezeichnungseinheit 108 eingegeben wird.
Die Adressenerweiterungseinheit 106 erzeugt eine
Adresse durch Interpretieren des von dem Vektor
cachespeicher 104 eingegebenen Vektorbefehls und gibt
die erzeugte Adresse zu der Adressenbezeichnungsein
heit 108 aus. Darüber hinaus unterbricht die Adres
senerweiterungseinheit 106 die Erzeugung der Adresse,
wenn das Wiederauffrischungs-Zyklussignal, welches
auf "1" gesetzt ist, von der Unterbrechungs-
Steuervorrichtung 112 eingegeben wird. Die Adressener
weiterungseinheit 106 beginnt wieder mit der Erzeu
gung der Adresse, wenn das Wiederauffrischungs-
Zyklussignal, welches auf "0" gesetzt ist, von der
Unterbrechungs-Steuervorrichtung 112 eingegeben wird.
Die Adressenbezeichnungseinheit 108 speichert die von
der Adressenerweiterungseinheit 106 eingegebene
Adresse und gibt diese aus.
Die Wiederauffrischungsadressen-Bezeichnungseinheit
114 speichert eine Adresse und gibt diese aus, welche
dem Steuerbefehl zur Wiederauffrischung eines elek
trischen Teils entspricht. Die Multiplexschaltung 116
wählt entweder die von der Unterbrechungs-
Steuervorrichtung 112 eingegebene Adresse oder die
von der Wiederauffrischungsadressen-
Bezeichnungseinheit 114 eingegebene Adresse aus auf
der Grundlage des von der Unterbrechungs-
Steuervorrichtung 112 eingegebenen Wiederauffri
schungs-Zyklussignals. Die von der Wiederauffri
schungsadressen-Bezeichnungseinheit 114 eingegebene
Adresse wird ausgewählt, wenn das Wiederauffri
schungs-Zyklussignal gleich "1" ist, und die von der
Adressenbezeichnungseinheit 108 eingegebene Adresse
wird ausgewählt, wenn das Wiederauffrischungs-
Zyklussignal gleich "0" ist.
Die Mustererzeugungseinheit 118 umfaßt einen Steuer
befehlsspeicher 120, einen Musteroperator 122, einen
Widerstand XB, einen Widerstand YB und einen Wider
stand RF. Der Steuerbefehlsspeicher 120 speichert ei
nen Steuerbefehl, welcher ein Prüfmuster erzeugt, und
gibt den Steuerbefehl entsprechend der Adresse, wel
che von der Multiplexschaltung 116 eingegeben ist, zu
dem Musteroperator 122 aus. Der Widerstand XB spei
chert einen als eine Spaltenadresse eines DRAM vorge
sehenen Wert, welcher ein zu prüfender Gegenstand
ist. Der Widerstand YB speichert einen Wert, der als
eine Reihenadresse des DRAM vorgesehen ist, und der
Widerstand RF speichert eine Reihenadresse zum Wie
derauffrischen des DRAM. Der Musteroperator 122 er
zeugt ein Prüfmuster auf der Grundlage des Steuerbe
fehls, der von dem Steuerbefehlsspeicher 120 ausgege
ben ist. Ein Beispiel von Prüfmustern enthält ein
Adressensignal, ein Reihenadressen-Abtastsignal
(RAS), ein Spaltenadressen-Abtastsignal (CAS), ein
Datensignal und ein Schreibfreigabesignal (/WE: worin
"/" Umkehrlogik bedeutet).
Fig. 2 zeigt verschiedene Arten von in dem herkömmli
chen Mustergenerator gespeicherten Informationen.
Fig. 2(A) zeigt eine in der Wiederauffrischungsadres
sen-Bezeichnungseinheit 114 gespeicherte Adresse. Die
Wiederauffrischungsadressen-Bezeichnungseinheit 114
speichert "#300" als eine Adresse entsprechend dem
Wiederauffrischungs-Steuerbefehl. Fig. 2(B) zeigt ei
nen in dem Vektorspeicher 102 gespeicherten Folgebe
fehl. In Fig. 2(B) ist "NOP" ein Befehl, welcher den
gegenwärtigen Adressenwert ausgibt und den Adressen
wert auf den nächsten Wert fortschreibt, d. h. "1" zu
dem gegenwärtigen Adressenwert addiert. "JNI STO" ist
ein Befehl, der den gegenwärtigen Adressenwert aus
gibt und den Befehl der Adresse ausführt, welcher ei
ne Kennzeichnung STO zugewiesen ist.
Fig. 2(C) zeigt einen Teil eines Steuerbefehls, der
in dem Steuerbefehlsspeicher 118 gespeichert ist. In
Fig. 2(C) ist "XB < 0" ein Befehl, der den Wert des
Widerstand XB in dem nächsten Zyklus auf "0" setzt.
"XB < XB+1" ist ein Befehl, welcher in dem nächsten
Zyklus "1" zu dem Wert des Widerstands XB addiert "YB
< 0" ist ein Befehl, der den Wert des Widerstand YB
in dem nächsten Zyklus auf "0" setzt. "YB < YB + 1"
ist ein Befehl, welcher in dem nächsten Zyklus "1" zu
dem Wert des Widerstands YB addiert. "RD < RF + 1"
ist ein Befehl, welcher in dem nächsten Zyklus "1" zu
dem Wert des Widerstands RF addiert.
"PAGE-IN" ist ein Befehl, welcher ein Signal zu dem
DRAM zur Eingabe einer Reihenadresse und einer Spal
tenadresse ausgibt, welches den Datenschreibvorgang
oder Datenlesevorgang ausführt. Beispielsweise ist
"PAGE-IN" ein Befehl, der den Wert des Widerstands YB
als ein Adressensignal ausgibt und ein RAS-Signal
ausgibt, welches auf "NIEDRIG" gesetzt ist, und der
auch den Wert des Widerstands XB als ein Adressensi
gnal ausgibt und das CAS-Signal ausgibt, welches auf
einen negativen Impuls gesetzt ist. "PAGE" ist ein
Befehl, der das Signal zu dem DRAM ausgibt zur Ände
rung einer Spaltenadresse, welcher den Daten
schreibvorgang oder Datenlesevorgang ausführt. Bei
spielsweise ist "PAGE" ein Befehl, der den Wert des
Widerstands als ein Adressensignal ausgibt und das
CAS-Signal ausgibt, welches auf einen negativen Im
puls gesetzt ist.
"PAGE-OUT" ist ein Befehl, der ein Signal zu dem DRAM
ausgibt für die Beendigung des Datenlesevorgangs oder
Datenschreibvorgangs. Beispielsweise ist "PAGE-OUT"
ein Befehl, der den Wert des Widerstands XB als ein
Adressensignal ausgibt und ein CAS-Signal ausgibt,
das auf einen negativen Impuls gesetzt ist, und auch
das RAS-Signal ausgibt, welches auf "HOCH" gesetzt
ist. Durch Setzen des RAS-Signals auf "HOCH" wird der
DRAM vorgeladen. D. h. die Verdrahtungskapazität des
DRAM wird geladen. "REFRESH" ist ein Befehl, welcher
ein Signal zum Ausführen des Wiederauffrischungsvor
gangs bei dem DRAM ausgibt. Beispielsweise ist "RE-
FRESH" ein Befehl, der den Wert des Widerstands RF
als ein Adressensignal ausgibt und ein RAS-Signal
ausgibt, welches auf "NIEDRIG" gesetzt ist.
Fig. 3 zeigt eine Operation des herkömmlichen Muster
generators. Fig. 3 zeigt eine Operation des Musterge
nerators 100, wenn die mehreren in Fig. 2 gezeigten
Arten von Informationen in dem Mustergenerator ge
speichert sind. Fig. 3(A) zeigt einen Wert einer von
der Adressenbezeichnungseinheit 108 ausgegebenen
Adresse, einen Wert der von der Multiplexschaltung
116 ausgegebenen Adresse PC, den Wert des Widerstands
XB, den Wert des Widerstands YB, den Wert des Wider
stands RF, den Wert des Wiederauffrischungszyklus
(REF-Zyklus), die Operation des Widerstands, welcher
die zu dem DRAM ausgegebene Adresse liefert, und die
Operation des DRAM für jeden Zyklus während der Ope
ration des Mustergenerators. Fig. 3(B) zeigt ein Si
gnal, welches zu dem DRAM von dem Mustergenerator
ausgegeben wird, vom Zyklus 6 bis zum Zyklus 11.
In dem Zyklus 1 holt die Adressenerweiterungseinheit
106 "NOP" aus dem Vektorcachespeicher 104 heraus,
weist die Adressenbezeichnungseinheit 108 an, den ge
genwärtigen Adressenwert "#0" auszugeben, und setzt
den Adressenwert auf "#1". Hier wird das Wiederauf
frischungs-Zyklussignal "#0" von der Unterbrechungs-
Steuervorrichtung 112 ausgegeben. Die Multiplexschal
tung 116 gibt "#0" aus, welche von der Adressenbe
zeichnungseinheit 108 ausgegeben ist, als eine Adres
se PC zu der Mustererzeugungseinheit 118, da das Wie
derauffrischungs-Zyklussignal gleich "0" ist. Hier
durch wird der Befehl "XB < 0", "YB < 0" von dem
Steuerbefehlsspeicher 120 zu dem Musteroperator 122
ausgegeben. Daher setzt der Musteroperator 122 die
Werte des Widerstands XB und des Widerstands YB auf
"0" in dem nächsten Zyklus.
In dem Zyklus 2 holt die Adressenerweiterungseinheit
106 "NOP" aus dem Vektorcachespeicher 104 heraus,
weist die Adressenbezeichnungseinheit 108 an, den ge
genwärtigen Adressenwert "#1" auszugeben, und setzt
den Adressenwert auf "#2". Hier wird das Wiederauf
frischungs-Zyklussignal von "0" von der Unterbre
chungs-Steuervorrichtung 112 ausgegeben. Die Multi
plexschaltung 116 gibt "#1" aus, welche von der
Adressenbezeichnungseinheit 108 als eine Adresse PC
ausgegeben wird, zu der Mustererzeugungseinheit 118
aus, da das Wiederauffrischungs-Zyklussignal gleich
"0" ist. Hierdurch wird der Befehl "XB < XB + 1",
"PAGE-IN" von dem Steuerbefehlsspeicher 120 zu dem
Musteroperator 122 ausgegeben.
Der Musteroperator 122 gibt den Wert des Widerstands
YB als ein Adressensignal und das RAS-Signal, welches
auf "NIEDRIG" gesetzt ist, aus, und gibt dann den
Wert des Widerstands XB als ein Adressensignal und
das CAS-Signal, welches auf einen negativen Impuls
gesetzt ist, aus. Der DRAM führt hierdurch die PAGE-
IN-Operation durch. Darüber hinaus addiert der Mu
steroperator 122 "1" zu dem Wert des Widerstands XB
in dem nächsten Zyklus. Dieselben Operationen, welche
vorstehend gezeigt sind, werden von dem Zyklus 3 bis
zum Zyklus 9 ausgeführt.
Z. B. gibt, wie in Fig. 3(B) gezeigt ist, im Zyklus 6
der Musteroperator 122 den Wert des Widerstands YB
als ein Adressensignal aus, und gibt das RAS-Signal
aus, welches auf "NIEDRIG" gesetzt ist. Der Muster
operator 122 gibt dann den Wert des Widerstands XB
als ein Adressensignal aus und gibt das CAS-Signal
aus, welches auf einen negativen Impuls gesetzt ist.
Der DRAM führt hierdurch die PAGE-IN-Operation durch,
d. h. den Schreiprozeß oder den Leseprozeß der Spei
cherzelle entsprechend der Spalte des Wertes des Wi
derstands XB und der Reihe des Wertes des Widerstands
YB.
Wie in Fig. 3(B) gezeigt ist, gibt im Zyklus 7 der
Musteroperator 122 den Wert des Widerstands XB als
ein Adressensignal aus und gibt das CAS-Signal aus,
welches auf einen negativen Impuls gesetzt ist. Der
DRAM führt hierdurch die PAGE-Operation durch, d. h.
den Schreibvorgang oder den Lesevorgang der Speicher
zelle entsprechend der Spalte des Wertes des Wider
stands XB und der Reihe des Wertes des Widerstands
YB, welcher in dem Zyklus 6 eingegeben ist. Der Zy
klus 8 führt auch dieselbe Operation durch, wie vor
stehend beschrieben ist.
In dem Zyklus 9 gibt der Musteroperator 122 den Wert
des Widerstands XB als ein Adressensignal, das CAS-
Signal, welches auf einen negativen Impuls gesetzt
ist, und dann das RAS-Signal, welches auf "HOCH" ge
setzt ist, aus. Der DRAM führt hierdurch die PAGE-
OUT-Operation durch, d. h. den Schreibvorgang oder den
Lesevorgang der Speicherzelle entsprechend der Spalte
des Wertes des Widerstands XB und der Reihe des Wer
tes des Widerstands YB, welcher in dem Zyklus 6 ein
gegeben ist. Der DRAM wird hierdurch vorgeladen.
Wenn hier der Zeitgeber 110 den Ablauf der vorbe
stimmten Zeit im Zyklus 9 erfaßt, wird die Zeit zum
Durchführen des Wiederauffrischungsvorgangs ange
zeigt, und daher gibt der Zeitgeber 110 die Unterbre
chungsanforderung zu der Unterbrechungs-
Steuervorrichtung 112 aus. Die Unterbrechungs-
Steuervorrichtung 112 setzt das Wiederauffrischungs-
Zyklussignal auf "1" und gibt das Wiederauffri
schungs-Zyklussignal in dem nächsten Zyklus 10 zu der
Adressenerweiterungseinheit 106 und der Multiplex
schaltung 116 aus.
Im Zyklus 10 bewirkt, da das Wiederauffrischungs-
Zyklussignal gleich "1" ist, die Adressenerweite
rungseinheit 106, daß die Adressenbezeichnungseinheit
108 den gegenwärtigen Adressenwert hält und die Er
zeugung einer durch den Vektorbefehl erzeugten Adres
se anhält. Weiterhin gibt, da das Wiederauffri
schungs-Zyklussignal gleich "1" ist, die Multiplex
schaltung 116 die Adresse "#300" aus, welche von der
Wiederauffrischungsadressen-Bezeichnungseinheit (SPI)
114 ausgegeben ist, als eine Adresse PC zu der Mu
stererzeugungseinheit 118 aus.
Hierdurch gibt der Steuerbefehlsspeicher 120 "RF < RF
+ 1" und "REFRESH" in den Musteroperator 122 ein. Zu
sätzlich gibt, wie in Fig. 3 gezeigt ist, der Muster
operator 122 den Wert des Widerstands RF als ein
Adressensignal aus, und gibt das RAS-Signal aus, wel
ches auf "NIEDRIG" gesetzt ist. Als eine Folge führt
der DRAM den REFRESH-Vorgang aus, d. h. das Wiederauf
frischen des Reihenwertes des Widerstands RF. Weiter
hin ändert die Unterbrechungs-Steuervorrichtung 112
die Reihenadresse, welche in dem nächsten Zyklus wie
der aufzufrischen ist, durch Addieren von "1" zu dem
Wert des Widerstands RF im nächsten Zyklus 11.
Im Zyklus 11 setzt die Unterbrechungs-
Steuervorrichtung 112 das Wiederauffrischungs-
Zyklussignal auf "0" und gibt das Wiederauffri
schungs-Zyklussignal zu der Adressenerweiterungsein
heit 116 und der Multiplexschaltung 116 aus. Die
Adressenerweiterungseinheit 106 beginnt hierdurch
wieder mit der Erzeugung der Adresse durch den Vek
torbefehl. Darüber hinaus gibt die Multiplexschaltung
116 die Adresse, welche von der Adressenbezeichnungs
einheit 108 ausgegeben ist, als eine Adresse PC zu
der Mustererzeugungseinheit 118 aus. Dann liefert der
Steuerbefehlsspeicher 120 zu dem Musteroperator 122
den Steuerbefehl entsprechen der Adresse, der von der
Multiplexschaltung 116 geliefert wurde. Der Muster
operator 122 erzeugt das Prüfmuster entsprechend dem
Steuerbefehl. Die folgenden Zyklen werden wie vorste
hend beschrieben ausgeführt.
Die herkömmliche Prüfvorrichtung für elektrische Tei
le kann eine vorbestimmte Prüfung eines elektrischen
Teils wie erwartet durchführen, wenn die Unterbre
chungsanforderung von den Zeitgeber 10 in dem Zyklus
des PAGE-OUT erzeugt wird, z. B. im Zyklus 9. Da je
doch die von dem Zeitgeber 110 erzeugte Unterbre
chungsanforderung mit der Prüfung des elektrischen
Teils asynchron ist, kann die Unterbrechungsanforde
rung während des Zyklus des PAGE-IN und des Zyklus
des PAGE erzeugt werden. Daher können Probleme auf
treten, welche die Prüfung behindern. Z. B. kann der
Wiederauffrischungsvorgang ohne vorhergehende Ladung
des elektrischen Teils ausgeführt werden, und somit
können der Schreibvorgang oder der Lesevorgang nicht
ordnungsgemäß nach dem Wiederauffrischungsvorgang
während des Prüfens des elektrischen Teils durchge
führt werden. Weiterhin besteht in einem Fall, in
welchem ein Satz von mehreren wiederholt ausgeführten
Befehlen zu einer Subroutine gemacht wird, ein Pro
blem dahingehend, daß es schwierig ist, zu steuern,
wann und wie diese Subroutine aus dem Vektorspeicher
102 in den Cashe gelesen wird. Auch besteht ein Pro
blem dahingehend, daß die Konfiguration des Musterge
nerators kompliziert wird, um das obige Problem zu
lösen. Weiterhin ist es schwierig, ein Prüfmuster,
welches zu jeder der Konfiguration zu liefern ist,
kooperativ zu erzeugen, wenn der Mustergenerator das
Muster zum Prüfen der Vorrichtung erzeugt, auf wel
cher ein Speicher und eine logische Schaltung zusam
men angeordnet sind. Selbst wenn das Muster koopera
tiv erzeugt werden kann, wird die Konfiguration des
Mustergenerators kompliziert.
Es ist daher eine Aufgabe der vorliegenden Erfindung,
einen Mustergenerator und eine Prüfvorrichtung für
elektrische Teile vorzusehen, welche die obigen Pro
bleme des Standes der Technik überwinden. Diese Auf
gabe wird gelöst durch in den unabhängigen Ansprüchen
beschriebene Kombinationen. Die abhängigen Ansprüche
definierten weitere vorteilhafte und beispielhafte
Kombinationen der vorliegenden Erfindung.
Gemäß dem ersten Aspekt der vorliegenden Erfindung
kann ein Mustergenerator, der ein Prüfmuster erzeugt,
das zum Prüfen eines elektrischen Teils verwendet
wird, vorgesehen sein. Der Mustergenerator kann auf
weisen: einen Musterspeicher, welcher Prüfmusterin
formationen, welche das Prüfmuster definieren, spei
chert; einen Vektorspeicher, der einen Vektorbefehl
speichert, welcher eine Reihenfolge zum Auslesen der
Prüfmusterinformationen aus dem Musterspeicher an
zeigt; eine Adressenerweiterungseinheit, welche eine
Adresse der Prüfmusterinformationen in dem Muster
speicher entsprechend dem in dem Vektorspeicher ge
speicherten Vektorbefehl erzeugt; einen Unterbre
chungs-Musterspeicher, welcher Unterbrechungsprüfmu
ster-Informationen speichert, welche das Prüfmuster
während eines vorbestimmten Unterbrechungsvorgangs
definieren; einen Unterbrechungs-Vektorspeicher, wel
cher unterschiedlich ist gegenüber dem Vektorspei
cher, der einen Unterbrechungs-Vektorbefehl spei
chert, welcher eine Reihenfolge zum Auslesen der Un
terbrechungsprüfmuster-Informationen aus dem Unter
brechungs-Musterspeicher anzeigt; eine Unterbre
chungsadressen-Erweiterungseinheit, welche eine
Adresse der Unterbrechungsprüfmuster-Informationen
entsprechend dem in dem Unterbrechungs-Vektorspeicher
gespeicherten Unterbrechungs-Vektorbefehl erzeugt;
und eine Mustererzeugungseinheit, welche das Prüfmu
ster auf der Grundlage der Prüfmusterinformationen
entsprechend der von der Adressenerweiterungseinheit
erzeugten Adresse oder der Unterbrechungsprüfmuster-
Informationen entsprechend der von der Unterbre
chungsadressen-Erweiterungseinheit erzeugten Adresse
erzeugt.
Der Mustergenerator kann weiterhin aufweisen: eine
Unterbrechungs-Erfassungseinheit, welche einen Zeit
punkt zum Starten des Unterbrechungsvorgangs erfaßt;
und die Unterbrechungsadressen-Erweiterungseinheit
erzeugt die Adresse der Unterbrechungsprüfmuster-
Informationen auf der Grundlage der Erfassung des
Zeitpunktes zum Starten des Unterbrechungsvorgangs
durch die Unterbrechungs-Erfassungseinheit; und die
Mustererzeugungseinheit erzeugt das Prüfmuster auf
der Grundlage der Prüfmusterinformationen entspre
chend der durch die Adressenerweiterungseinheit er
zeugten Adresse, wenn die Unterbrechungs-
Erfassungseinheit nicht den Zeitpunkt zum Starten des
Unterbrechungsvorgangs erfaßt, und die Mustererzeu
gungseinheit erzeugt das Prüfmuster auf der Grundlage
der Unterbrechungsprüfmuster-Informationen entspre
chend der durch die Unterbrechungsadressen-
Erweiterungseinheiten erzeugten Adresse, wenn die Un
terbrechungs-Erfassungseinheit den Zeitpunkt zum
Starten des Unterbrechungsvorgangs erfaßt.
Der Mustergenerator kann weiterhin aufweisen: eine
Unterbrechungs-Steuervorrichtung, welche die Erzeu
gung der von der Adressenerweiterungseinheit erzeug
ten Adresse unterbricht auf der Grundlage der Erfas
sung des Zeitpunkts zum Starten des Unterbrechungs
vorgangs durch die Unterbrechungs-Erfassungseinheit;
eine Unterbrechungsende-Erfassungseinheit, die das
Ende des Unterbrechungsvorgangs erfaßt; und eine
Startsteuervorrichtung, welche die Erzeugung der
Adresse durch die Adressenerweiterungseinheit startet
auf der Grundlage der Erfassung des Endes des Unter
brechungsvorgangs durch die Unterbrechungsende-
Erfassungseinheit.
Das elektrische Teil kann ein Speicher sein mit einer
Funktion des Speicherns von Daten, welcher eine Wie
derauffrischung benötigt, um die Daten zu halten, und
der Unterbrechungs-Musterspeicher kann die Unterbre
chungsprüfmuster-Informationen speichern, welche ein
Prüfmuster zum Wiederauffrischen des Speichers defi
nieren. Der Unterbrechungs-Musterspeicher kann wei
terhin die Unterbrechungsprüfmuster-Informationen
speichern, welche ein Prüfmuster für die vorhergehen
de Ladung des Speichers und ein Prüfmuster, um eine
Spaltenadresse, welche zu dem Speicher vor der Aus
führung des Unterbrechungsvorgangs geliefert wird, zu
dem Speicher zu liefern, definieren; die Mustererzeu
gungseinheit kann das Prüfmuster in der Reihenfolge
erzeugen: das Prüfmuster für die vorhergehende Ladung
des Speichers, das Prüfmuster zum Wiederauffrischen
des Speichers und das Prüfmuster zum Liefern der
Spaltenadresse, wenn die Unterbrechungs-
Erfassungseinheit den Zeitpunkt zum Starten des Un
terbrechungsvorgangs erfaßt.
Der Mustergenerator kann weiterhin einen Zeitgeber
zum Messen der Zeit aufweisen, und die Unterbre
chungs-Erfassungseinheit erfaßt den Zeitpunkt zum
Starten des Unterbrechungsvorgangs auf der Grundlage
der von dem Zeitgeber gemessenen Zeit. Der Vektorbe
fehl, welcher in dem Vektorspeicher gespeichert ist,
kann einen Text enthalten, der den Zeitpunkt zum
Starten des Unterbrechungsvorgangs anzeigt; und die
Unterbrechungs-Erfassungseinheit erfaßt den Zeitpunkt
zum Starten des Unterbrechungsvorgangs auf der Grund
lage des Textes. Sowohl die Prüfmusterinformationen
als auch das Unterbrechungs-Prüfmuster können das
Prüfmuster sein, oder ein Steuerbefehl zum Erzeugen
des Prüfmusters. Entweder die Prüfmusterinformationen
oder die Unterbrechungsprüfmuster-Informationen kön
nen das Prüfmuster sein; und die anderen hiervon kön
nen ein Steuerbefehl zum Erzeugen des Prüfmusters
sein.
Die Prüfmusterinformationen und die Unterbrechungs
prüfmuster-Informationen können in einem einzigen
Speicherraum gespeichert sein entsprechend den Adres
sen, welche einander unterschiedlich sind; und die
Mustererzeugungseinheit kann enthalten: eine Adres
senauswahleinheit, welche die von der Adressenerwei
terungseinheit erzeugte Adresse auswählt, wenn die
Unterbrechungs-Erfassungseinheit den Zeitpunkt zum
Starten des Unterbrechungsvorgangs nicht erfaßt, und
die von der Unterbrechungsadressen-
Erweiterungseinheit erzeugte Adresse auswählt, wenn
die Unterbrechungs-Erfassungseinheit den Zeitpunkt
zum Starten des Unterbrechungsvorgangs erfaßt; und
eine vereinigte Mustererzeugungseinheit, welche das
Prüfmuster auf der Grundlage der Prüfmusterinforma
tionen oder der Unterbrechungsprüfmuster-
Informationen erzeugt entsprechend der von der Adres
senauswahleinheit ausgewählten Adresse.
Der Mustergenerator kann aufweisen: eine erste Mu
stererzeugungseinheit, die das Prüfmuster auf der
Grundlage der Prüfmusterinformationen entsprechend
der von der Adressenerweiterungseinheit erzeugten
Adresse erzeugt; eine zweite Mustererzeugungseinheit,
welche das Prüfmuster auf der Grundlage des Unterbre
chungs-Prüfmusters entsprechend der von der Unterbre
chungsadressen-Erweiterungseinheit erzeugten Adresse
erzeugt; und eine Prüfmuster-Auswahleinheit, welche
das von der ersten Mustererzeugungseinheit erzeugte
Prüfmuster auswählt, wenn die Unterbrechungs-
Erfassungseinheit den Zeitpunkt zum Starten des Un
terbrechungsvorgangs nicht erfaßt, und die das von
der zweiten Mustererzeugungseinheit erzeugte Prüfmu
ster auswählt, wenn die Unterbrechungs-
Erfassungseinheit den Zeitpunkt zum Starten des Un
terbrechungsvorgangs erfaßt.
Gemäß dem zweiten Aspekt der vorliegenden Erfindung
kann eine Prüfvorrichtung für elektrische Teile zum
Prüfen eines elektrischen Teils vorgesehen sein. Die
Prüfvorrichtung für elektrische Teile kann aufweisen:
einen Musterspeicher, der Prüfmusterinformationen
speichert, welche ein Prüfmuster enthaltend ein zu
dem elektrischen Teil für die Prüfung zu lieferndes
Prüfmuster und einen erwarteten Wert, von welchem er
wartet wird, daß er von dem elektrischen Teil ausge
geben wird, nachdem das Eingangsprüfmuster zu diesem
geliefert wurde, definieren; einen Vektorspeicher,
der einen Vektorbefehl speichert, welcher eine Rei
henfolge zum Auslesen der Prüfmusterinformationen aus
dem Musterspeicher anzeigt; eine Adressenerweite
rungseinheit, welche eine Adresse der Prüfmusterin
formationen in dem Musterspeicher entsprechend dem in
dem Vektorspeicher gespeicherten Vektorbefehl er
zeugt; einen Unterbrechungs-Musterspeicher, der Un
terbrechungsprüfmuster-Informationen speichert, wel
che das Prüfmuster während eines vorbestimmten Unter
brechungsvorgangs definieren; einen Unterbrechungs-
Vektorspeicher, welcher einen Unterbrechungs-
Vektorbefehl speichert, der eine Reihenfolge zum Aus
lesen der Unterbrechungsprüfmuster-Informationen aus
dem Unterbrechungs-Musterspeicher anzeigt; eine Un
terbrechungsadressen-Erweiterungseinheit, welche eine
Adresse der Unterbrechungsprüfmuster-Informationen in
dem Unterbrechungs-Musterspeicher anzeigt entspre
chend dem in dem Unterbrechungs-Vektorspeicher ge
speicherten Unterbrechungs-Vektorbefehl; eine Mu
stererzeugungseinheit, welche das Prüfmuster auf der
Grundlage der Prüfmusterinformationen entsprechend
der von der Adressenerweiterungseinheit erzeugten
Adresse oder der Unterbrechungsprüfmuster-
Informationen entsprechend der von der Unterbre
chungsadressen-Erweiterungseinheit erzeugten Adresse
erzeugt; eine Stiftdaten-Auswahlvorrichtung, welche
das von der Mustererzeugungseinheit erzeugte Prüfmu
ster neu anordnet entsprechend einer Stiftanordnung
von elektrischen Anschlüssen des elektrischen Teils;
eine Wellenform-Formatierungsvorrichtung, welche eine
Wellenform des Eingangsprüfmusters formatiert, die in
dem von der Stiftdaten-Auswahlvorrichtung ausgegebe
nen Prüfmuster enthalten ist; eine Vorrichtungsbuch
se, die das von der Wellenform-
Formatierungsvorrichtung formatierte Eingangsprüfmu
ster zu dem elektrischen Teil liefert und ein von dem
elektrischen Teil ausgegebenes Ausgangssignal emp
fängt; und einen Komparator, welcher das Ausgangs
signal, welches von der Buchsenvorrichtung empfangen
wurde, mit dem erwarteten Wert vergleicht.
Die Prüfvorrichtung für elektrische Teile kann wei
terhin aufweisen: eine Unterbrechungs-
Erfassungseinheit, welche einen Zeitpunkt zum Starten
des Unterbrechungsvorgangs erfaßt; und die Unterbre
chungsadressen-Erweiterungseinheit erzeugt die Adres
se der Unterbrechungsprüfmuster-Informationen auf der
Grundlage der Erfassung des Zeitpunkts zum Starten
des Unterbrechungsvorgangs durch die Unterbrechungs-
Erfassungseinheit; und die Mustererzeugungseinheit
erzeugt das Prüfmuster auf der Grundlage der Prüfmu
sterinformationen entsprechend der von der Adres
senerweiterungseinheit erzeugten Adresse, wenn die
Unterbrechungs-Erfassungseinheit den Zeitpunkt zum
Starten des Unterbrechungsvorgangs nicht erfaßt, und
die Mustererzeugungseinheit erzeugt das Prüfmuster
auf der Grundlage der Unterbrechungsprüfmuster-
Informationen entsprechend der von der Unterbre
chungsadressen-Erweiterungseinheit erzeugten Adresse,
wenn die Unterbrechungs-Erfassungseinheit den Zeit
punkt zum Starten des Unterbrechungsvorgangs erfaßt.
Die Prüfvorrichtung für elektrische Teile kann wei
terhin aufweisen: eine Unterbrechungs-
Steuervorrichtung, welche die Erzeugung der von der
Adressenerweiterungseinheit erzeugten Adresse unter
bricht auf der Grundlage der Erfassung des Zeitpunkts
zum Starten des Unterbrechungsvorgangs durch die Un
terbrechungs-Erfassungseinheit; eine Unterbrechungs
ende-Erfassungseinheit, welche das Ende des Unterbre
chungsvorgangs erfaßt; und eine Startsteuervorrich
tung, welche die Erzeugung der Adresse durch die
Adressenerweiterungseinheit startet auf der Grundlage
der Erfassung des Endes des Unterbrechungsvorgangs
durch die Unterbrechungsende-Erfassungseinheit.
Das elektrische Teil kann ein Speicher sein mit einer
Funktion des Speicherns von Daten, welcher eine Wie
derauffrischung benötigt, um die Daten zu halten, und
der Unterbrechungs-Musterspeicher speichert die Un
terbrechungsprüfmuster-Informationen, welche ein
Prüfmuster zum Wiederauffrischen des Speichers defi
nieren. Der Unterbrechungs-Musterspeicher kann wei
terhin die Unterbrechungsprüfmuster-Informationen
speichern, welche ein Prüfmuster für das vorhergehen
de Laden des Speichers und ein Prüfmuster zum Liefern
einer Spaltenadresse, welche zu dem Speicher vor der
Ausführung des Unterbrechungsprogramms geliefert
wird, zu dem Speicher zu liefern, definieren; die Mu
stererzeugungseinheit kann das Prüfmuster in der Rei
henfolge erzeugen: das Prüfmuster zum vorhergehenden
Laden des Speichers, das Prüfmuster zum Wiederauffri
schen des Speichers und das Prüfmuster zum Liefern
der Spaltenadresse zu dem Speicher, wenn die Unter
brechungs-Erfassungseinheit den Zeitpunkt zum Starten
des Unterbrechungsvorgangs erfaßt.
Gemäß dem dritten Aspekt der vorliegenden Erfindung
kann ein Verfahren zum Erzeugen eines Prüfmusters,
das zum Prüfen eines elektrischen Teils verwendet
wird, vorgesehen werden. Das Verfahren kann enthal
ten: die Erzeugung von Prüfmusterinformationen, wel
che das Prüfmuster definieren; die Erzeugung eines
Vektorbefehls, welcher eine Reihenfolge zum Auslesen
der Prüfmusterinformationen anzeigt; die Erzeugung
einer Adresse der Prüfmusterinformationen gemäß dem
Vektorbefehl; die Erzeugung von Unterbrechungsprüfmu
ster-Informationen, welche das Prüfmuster während ei
nes vorbestimmten Unterbrechungsvorgangs definieten;
die Erzeugung eines Unterbrechungs-Vektorbefehls,
welcher eine Reihenfolge zum Auslesen der Unterbre
chungsprüfmuster-Informationen anzeigt; die Erzeugung
einer Adresse der Unterbrechungsprüfmuster-
Informationen gemäß dem Unterbrechungs-Vektorbefehl;
und die Erzeugung des Prüfmusters auf der Grundlage
der Prüfmusterinformationen entsprechend der Adresse,
die durch die Erzeugung der Adresse der Prüfmusterin
formationen erzeugt wurde, oder der Unterbrechungs
prüfmuster-Informationen entsprechend der Adresse,
die durch die Erzeugung der Adresse der Unterbre
chungsprüfmuster-Informationen erzeugt wurde.
Diese Zusammenfassung der Erfindung beschreibt nicht
notwendigerweise alle erforderlichen Merkmale der
vorliegenden Erfindung. Die vorliegende Erfindung
kann auch eine Unterkombination der vorbeschriebenen
Merkmale sein. Die obigen und andere Merkmale und
Vorteile der vorliegenden Erfindung werden offen
sichtlicher anhand der folgenden Beschreibung von
Ausführungsbeispielen, die in Verbindung mit den be
gleitenden Zeichnung genommen wird.
Fig. 1 zeigt eine Konfiguration eines herkömmlichen
Mustergenerators.
Fig. 2 zeigt verschiedene Arten von Informationen,
die in dem herkömmlichen Mustergenerator ge
speichert sind.
Fig. 3 zeigt eine Arbeitsweise des herkömmlichen
Mustergenerators.
Fig. 4 zeigt eine Konfiguration einer Prüfvorrich
tung für elektrische Teile, gemäß dem vor
liegenden Ausführungsbeispiel.
Fig. 5 zeigt eine Konfiguration des Mustergenera
tors gemäß dem ersten Ausführungsbeispiel
der vorliegenden Erfindung.
Fig. 6 zeigt verschiedene Arten von Informationen,
die in dem Mustergenerator gemäß dem ersten
Ausführungsbeispiel der vorliegenden Erfin
dung gespeichert sind.
Fig. 7 zeigt ein Beispiel der Arbeitsweise des Mu
stergenerators gemäß dem ersten Ausführungs
beispiel der vorliegenden Erfindung.
Fig. 8 zeigt ein anderes Beispiel def Arbeitsweise
des Mustergenerators gemäß dem ersten Aus
führungsbeispiel der vorliegenden Erfindung.
Fig. 9 zeigt ein weiteres anderes Beispiel der Ar
beitsweise des Mustergenerators gemäß dem
ersten Ausführungsbeispiel der vorliegenden
Erfindung.
Fig. 10 zeigt eine Konfiguration des Mustergenera
tors gemäß dem zweiten Ausführungsbeispiel
der vorliegenden Erfindung.
Fig. 11 zeigt verschiedene Arten von Informationen,
die in dem Mustergenerator gemäß dem zweiten
Ausführungsbeispiel der vorliegenden Erfin
dung gespeichert sind.
Fig. 12 zeigt ein Beispiel der Arbeitsweise des Mu
stergenerators gemäß dem zweiten Ausfüh
rungsbeispiel der vorliegenden Erfindung.
Fig. 13 zeigt eine Konfiguration des Mustergenera
tors gemäß dem dritten Ausführungsbeispiel
der vorliegenden Erfindung.
Fig. 14 zeigt verschiedene Arten von Informationen,
die in dem Mustergenerator gemäß dem dritten
Ausführungsbeispiel der vorliegenden Erfin
dung gespeichert sind.
Fig. 15 zeigt ein Beispiel der Arbeitsweise des Mu
stergenerators gemäß dem dritten Ausfüh
rungsbeispiel der vorliegenden Erfindung.
Die Erfindung wird nun beschrieben auf der Grundlage
der bevorzugten Ausführungsbeispiele, welche nicht
dazu dienen, den Umfang der vorliegenden Erfindung zu
begrenzen, sondern die Erfindung zu veranschaulichen.
Alle Merkmale und deren Kombinationen, die in dem
Ausführungsbeispiel beschrieben sind, sind nicht not
wendigerweise wesentlich für die Erfindung.
Fig. 4 zeigt eine Konfiguration einer Prüfvorrichtung
für elektrische Teile gemäß dem vorliegenden Ausfüh
rungsbeispiel. Die Prüfvorrichtung 10 für elektrische
Teile weist einen Mustergenerator 12, eine Stiftda
ten-Auswahlvorrichtung 14, eine Wellenform-
Formatierungsvorrichtung 16, eine Vorrichtungsbuchse
22 mit einer Buchse 20, in welche ein elektrisches
Teil 18 eingesteckt werden kann, und einen Komparator
24 auf.
Hier ist "elektrisches Teil" ein Teil zum Durchführen
einer vorbestimmten Tätigkeit entsprechend einem
elektrischen Strom oder einer elektrischen Spannung.
Z. B. enthält "elektrisches Teil" nicht nur ein Halb
leiterteil, welches durch ein aktives Element wie ei
ne integrierte Schaltung (IC) oder eine integrierte
Großschaltung (LSI) gebildet ist, sondern es enthält
auch passive Elemente wie verschiedene Arten von Sen
soren. Weiterhin enthält ein elektrisches Teil ein
Teil, welches die vorstehend genannten Teile auf
weist, welche in einer Verpackung miteinander verbun
den sind, und ein Teil wie eine Brettschaltung, wel
che die vorbestimmte Funktion realisiert, indem die
vorstehend genannten Teile auf einer gedruckten
Schaltung angeordnet werden.
Der Mustergenerator 12 gibt ein Eingabeprüfmuster
aus, welches für eine elektrische Prüfung zu dem
elektrischen Teil 18 zu liefern ist, und gibt ein
Prüfmustersignal, welches ein Signal eines Prüfmu
sters mit einem Erwartungswertmuster ist, zu der
Stiftdaten-Auswahlvorrichtung 14 aus. Das Erwartungs
wertmuster ist ein Muster, das von dem elektrischen
Teil 18 auszugeben ist, wenn das Eingabeprüfmuster zu
einem normalen elektrischen Teil 18 geliefert wird.
Die Stiftdaten-Auswahlvorrichtung 14 ordnet die kör
perliche Position des Eingabeprüfmusters in dem von
dem Mustergenerator 12 ausgegebenen Prüfmustersignal
neu entsprechend der Anordnung der elektrischen An
schlüsse des elektrischen Teils 18 und gibt das Ein
gabeprüfmuster zu der Wellenform-
Formatierungsvorrichtung 16 aus. Die Stiftdaten-
Auswahlvorrichtung 14 gibt auch den Erwartungswert
des Prüfmustersignals zu dem Komparator 24 aus. Die
Wellenform-Formatierungsvorrichtung 16 formatiert die
Wellenform des von der Stiftdaten-Auswahlvorrichtung
14 ausgegebenen Eingabeprüfmusters in die vorbestimm
te Wellenform und gibt das Eingabeprüfmuster zu der
Vorrichtungsbuchse 22 aus.
Die Vorrichtungsbuchse 22 liefert das von der Wellen
form-Formatierungsvorrichtung 16 ausgegebene Eingabe
prüfmuster zu dem Eingangsanschluß des elektrischen
Teils 18, welcher in die Buchse 20 eingesteckt ist.
Hierdurch arbeitet das elektrische Teil 18 entspre
chend dem von dem Eingangsanschluß eingegebenen Prüf
muster auf der Grundlage der tatsächlichen Funktion
des elektrischen Teils 18. Beispielsweise gibt das
elektrische Teil 18 ein Ausgangsmuster von einem vor
bestimmten Ausgangsanschluß zu der Vorrichtungsbuchse
22. Die Vorrichtungsbuchse 22 überträgt das von dem
Ausgangsanschluß des elektrischen Teils 18, der in
die Buchse 20 eingesteckt ist, eingegebene Ausgangs
muster zu dem Komparator 24.
Der Komparator 24 vergleicht das Ausgangsmuster, wel
ches von der Vorrichtungsbuchse 22 ausgegeben ist,
und das von der Stiftdaten-Auswahlvorrichtung über
tragene Erwartungswertmuster. Der Komparator 24
stellt fest, daß das elektrische Teil 18 normal ar
beitet, wenn das Ausgangsmuster mit dem Erwartungs
wert übereinstimmt, und stellt fest, daß das elektri
sche Teil 18 nicht normal arbeitet, wenn das Aus
gangsmuster nicht mit dem Erwartungswertmuster über
einstimmt.
Fig. 5 zeigt eine Konfiguration des Mustergenerators
gemäß dem ersten Ausführungsbeispiel der vorliegenden
Erfindung. Der in Fig. 5 gezeigte Mustergenerator 12
erzeugt ein Prüfmuster zum Prüfen eines dynamischen
Speichers mit wahlfreiem Zugriff (DRAM), welcher ein
Beispiel für ein elektrisches Teil 18 ist. Der Mu
stergenerator 12 hat einen Vektorspeicher 30, eine
Lesesteuervorrichtung 31, einen Vektorcachespeicher
32, eine Adressenerweiterungseinheit 34, eine Adres
senbezeichnungseinheit 36, eine Multiplexschaltung
38, einen Subvektorspeicher 40, einen Zeitgeber 42,
ein Subadressen-Erweiterungseinheit 44, eine Start
adressen-Speichereinheit 46, eine Subadressen-
Bezeichnungseinheit 48 und eine Mustererzeugungsein
heit 50.
Der Zeitgeber 42 erzeugt eine Unterbrechungsanforde
rung für jedes vorbestimmte Zeitintervall. Der Sub
vektorspeicher 40 wird beispielsweise durch einen
SRAM gebildet, welcher den Lese- und Schreibvorgang
mit hoher Geschwindigkeit ausführen kann und einen
Vektorbefehl speichert, der eine Reihenfolge des
Steuerbefehls bestimmt, der ein Beispiel für die
Prüfmusterinformationen ist, die während der Ausfüh
rung des Wiederauffrischungsvorgangs verwendet wer
den. Die Subadressen-Erweiterungseinheit 44 nimmt den
Vektorbefehl von dem Subvektorspeicher 40 auf, er
zeugt eine Adresse durch Auswerten des Vektorbefehls
und gibt die erzeugte Adresse zu der Subadressen-
Bezeichnungseinheit 48 aus.
Weiterhin setzt die Subadressen-Erweiterungseinheit
44 ein Wiederauffrischungs-Zyklussignal auf "1", bis
der Wiederauffrischungsprozeß, welcher das für den
Wiederauffrischungsprozeß als ein Beispiels des Un
terbrechungsprozesses verwendet Prüfmuster erzeugt,
beendet wird, wenn die Unterbrechungsanforderung von
dem Zeitgeber 42 empfangen wird, und gibt dieses zu
der Adressenerweiterungseinheit 34 und der Multiplex
schaltung 38 aus. In anderen Fällen setzt die
Subadressen-Erweiterungseinheit 44 das Wiederauffri
schungs-Zyklussignal auf "0" und gibt es zu der
Adressenerweiterungseinheit 34 und der Multiplex
schaltung 38 aus.
Die Startadressen-Speichereinheit 46 speichert eine
Startadresse, welche sich vor der Adresse in dem
Steuerbefehlsspeicher 52 befindet, der den Steuerbe
fehl für den Wiederauffrischungsprozeß speichert. Bei
dem vorliegenden Ausführungsbeispiel speichert die
Startadressen-Speichereinheit 46 eine Startadresse
wie "#300". Die Subadressen-Bezeichnungseinheit 48
addiert die Adresse, welche von der Subadressen-
Erweiterungseinheit 44 eingegeben wird, zu der Star
tadresse, welche in der Startadressen-Speichereinheit
46 gespeichert ist, und gibt diese zu der Multiplex
schaltung 38 aus. Der Vektorspeicher 30 wird bei
spielsweise durch den Großspeicher DRAM gebildet und
speichert den Vektorbefehl, welcher die Reihenfolge
von Prüfmusterinformationen, welche zu verwenden
sind, bestimmt.
Die Lesesteuervorrichtung 31 nimmt einen Teil des
Vektorbefehls von dem Vektorspeicher 30 auf und gibt
den Vektorbefehl zu dem Vektorcachespeicher 32 aus.
Der Vektorcachespeicher 32 ist beispielsweise durch
einen SRAM gebildet, welcher eine kleine Speicherka
pazität hat, den Lese- und Schreibvorgang mit hoher
Geschwindigkeit ausführt und den von der Lesesteuer
vorrichtung 31 aufgenommenen Vektorbefehl speichert.
Weiterhin gibt der Vektorcachespeicher 32 den Vektor
befehl zu der Adressenerweiterungseinheit 34 auf der
Grundlage der von der Adressenbezeichnungseinheit 36
aufgenommenen Adresse aus. Die Adressenerweiterungs
einheit 34 nimmt den Vektorbefehl von dem Vektor
cachespeicher 32 auf, erzeugt eine Adresse durch Aus
werten des von dem Vektorcachespeicher 32 aufgenomme
nen Vektorbefehls und gibt die erzeugte Adresse zu
der Adressenbezeichnungseinheit 36 aus.
Darüber hinaus unterbricht die Adressenerweiterungs
einheit 34 vorübergehend die Erzeugung einer Adresse,
wenn das Wiederauffrischungs-Zyklussignal, welches
auf "1" gesetzt ist, von der Subadressen-
Erweiterungseinheit 44 aufgenommen ist. Die Adres
senerweiterungseinheit 34 beginnt wieder mit der Er
zeugung einer Adresse, wenn das Wiederauffrischungs-
Zyklussignal, welches auf "0" gesetzt ist, von der
Subadressen-Erweiterungseinheit 44 eingegeben ist.
Die Adressenbezeichnungseinheit 36 gibt die Adresse,
welche von der Adressenerweiterungseinheit 34 ausge
geben ist, zu der Multiplexschaltung 38 und dem Vek
torcachespeicher 32 aus.
Die Multiplexschaltung 38 wählt eine der Adressen,
die von der Adressenbezeichnungseinheit 36 und der
Subadressen-Bezeichnungseinheit 48 eingegeben sind,
auf der Grundlage des von der Subadressen-
Erweiterungseinheit 44 eingegebenen Wiederauffri
schungs-Zyklussignals aus und gibt diese aus. Bei dem
vorliegenden Ausführungsbeispiel wird die von der
Subadressen-Bezeichnungseinheit 48 eingegebene Adres
se ausgewählt, wenn das Wiederauffrischungs-
Zyklussignal gleich "1" ist, und die von der Adres
senbezeichnungseinheit 36 eingegebene Adresse wird
ausgewählt, wenn das Wiederauffrischungs-Zyklussignal
gleich "0" ist.
Die Mustererzeugungseinheit 50 hat einen Steuerbe
fehlsspeicher 52, einen Musteroperator 54, einen Wi
derstand XB, einen Widerstand YB und einen Widerstand
RF. Der Steuerbefehlsspeicher 52 speichert den Steu
erbefehl, welcher ein Prüfmuster erzeugt und gibt den
Steuerbefehl, welcher der von der Multiplexschaltung
38 eingegebenen Adresse entspricht, zu dem Musterope
rator 54 aus. Die Widerstände XB und YB speichern je
weils einen Spaltenadressenwert und einen Reihena
dressenwert des DRAM 18, welcher ein zu prüfender Ge
genstand ist. Der Widerstand RF speichert die Rei
henadresse zum Wiederauffrischen des DRAM 18, welcher
ein zu prüfender Gegenstand ist.
Der Musteroperator 54 erzeugt ein Prüfmuster auf der
Grundlage des von dem Steuerbefehlsspeicher 52 ausge
gebenen Steuerbefehls. Als ein Prüfmuster sind bei
spielsweise ein Adressensignal, ein
RAS(Reihenadressenabtast)-Signal, ein
CAS(Spaltenadressenabtast)-Signal, ein Daten(DATA)-
Signal und ein Schreibfreigabesignal (/WE: worin "/"
eine umgekehrte Logik bedeutet) vorgesehen. Das Da
tensignal enthält ein Eingabeprüfmuster, welches in
dem DRAM 18 einzugeben ist, oder ein Erwartungswert
muster, von welchem erwartet wird, daß es von dem
DRAM 18 ausgegeben wird.
Hier werden bei dem vorliegenden Ausführungsbeispiel
ein Musterspeicher und ein Unterbrechungs-
Musterspeicher, die in den Ansprüchen erwähnt sind,
durch den Steuerbefehlsspeicher 52 gebildet. Der in
den Ansprüchen erwähnte Unterbrechungs-Vektorspeicher
wird durch den Subvektorspeicher 40 gebildet. Die in
den Ansprüchen erwähnte Unterbrechungsadressen-
Erweiterungseinheit wird durch Subadressen-
Erweiterungseinheit 44 gebildet. Der in den Ansprü
chen erwähnte Mustergenerator wird durch die Multi
plexschaltung 38 und die Mustererzeugungseinheit 50
gebildet. Die Unterbrechungs-Erfassungseinheit und
die Unterbrechungsende-Erfassungseinheit, die in den
Ansprüchen erwähnt sind, werden durch die Subadres
sen-Erweiterungseinheit 44 gebildet. Die Unterbre
chungs-Steuervorrichtung und die Startsteuervorrich
tung, welche in den Ansprüchen erwähnt sind, werden
durch die Adressenerweiterungseinheit 34 gebildet.
Die in den Ansprüchen erwähnte Adressenauswahleinheit
wird durch die Multiplexschaltung 38 gebildet, und
die in den Ansprüchen erwähnte Erzeugungseinheit für
ein vereinigtes Muster wird durch die Mustererzeu
gungseinheit 50 gebildet.
Fig. 6 zeigt verschiedene Arten von Informationen,
die in der Mustererzeugungseinheit gemäß dem ersten
Ausführungsbeispiel der vorliegenden Erfindung ge
speichert sind. Fig. 6(A) zeigt einen in dem Subvek
torspeicher 40 gespeicherten Folgenbefehl. In Fig.
6(A) ist "RTN" ein Befehl, der die gegenwärtige
Adresse ausgibt, die Adresse zu der anfänglichen
Adresse zurückführt und den Prozeß der Ausgabe des
Prüfmusters entsprechend dem in dem Vektorspeicher 30
gespeicherten Folgenbefehl wieder startet. Die Befeh
le, welche vorstehend nicht beschrieben sind, sind
ähnlich dem Befehl des in Fig. 2 gezeigten herkömmli
chen Beispiels. Fig. 6(B) zeigt den in dem Vektor
speicher 30 gespeicherten Folgenbefehl. In Fig. 6(B)
ist jeder Befehl ähnlich den Befehlen des in Fig. 2
gezeigten herkömmlichen Beispiels.
Fig. 6(C) zeigt einen Teil des in dem Steuerbefehls
speicher 52 gespeicherten Steuerbefehls. In Fig. 6(C)
ist "REF-IN", welcher ein Beispiel für ein Unterbre
chungs-Prüfmuster ist, ein Befehl zur Ausgabe des Si-
gnals, welches den DRAM 18 anweist, die REF-IN-
Operation auszuführen, welche ein Vorprozeß des Wie
derauffrischungsprozesses ist. Bei dem vorliegenden
Ausführungsbeispiel ist "REF-IN" ein Befehl zum vor
hergehenden Laden des DRAM 18. Insbesondere ist bei
dem vorliegenden Ausführungsbeispiel REF-IN ein Be
fehl zur Ausgabe des Wertes des Widerstands XB als
ein Adressensignal und zur Ausgabe des RAS-Signals,
welches auf "HOCH" gesetzt ist.
"REF-OUT", welcher ein anderes Beispiel für ein Un
terbrechungs-Prüfmuster ist, ist ein Befehl zur Aus
gabe des Signals, das den DRAM 18 anweist, die REF-
OUT-Operation auszuführen, welche ein dem Wiederauf
frischungsprozeß nachfolgender Prozeß ist. Bei dem
vorliegenden Ausführungsbeispiel ist "REF-OUT" ein
Befehl zur Ausgabe des Signals, welches bewirkt, daß
der DRAM 18 die Reihenadresse aufnimmt. Insbesondere
ist bei dem vorliegenden Ausführungsbeispiel REF-OUT
ein Befehl zur Ausgabe des Wertes des Widerstands YB
als ein Adressensignal und zur Ausgabe des RAS-
Signals, welches auf "NIEDRIG" gesetzt ist. Die ande
ren als die vorstehend genannten Befehle sind ähnlich
den Befehlen des in Fig. 2 gezeigten herkömmlichen
Beispiels.
Fig. 7 zeigt ein Beispiel für die Arbeitsweise des
Mustergenerators gemäß dem ersten Ausführungsbeispiel
der vorliegenden Erfindung. Fig. 7 zeigt die Arbeits
weise des Mustergenerators 12, wenn die in Fig. 6 ge
zeigten verschiedenen Arten von Informationen in dem
Mustergenerator 12 gespeichert sind, und sie zeigt
die Arbeitsweise, wenn der Zeitgeber 42 im Zyklus 7
die Unterbrechungsanforderung erzeugt, in welchem der
DRAM 18 die PAGE-Operation ausführt.
Fig. 7(A) zeigt den Wert der von der Adressenbezeich
nungseinheit 36 ausgegebenen Adresse, den Wert der
von der Subadressen-Bezeichnungseinheit 48 ausgegebe
nen Adresse RAP, den Wert der von der Multiplexschal
tung 38 ausgegebenen Adresse PC, den Wert des Wider
stands XB, den Wert des Widerstands YB, den Wert des
Widerstands RF, den Wert des Wiederauffrischungs-
Zyklussignals (REF CYCLE), die Operation des Wider
stands, welcher die zu dem DRAM 18 auszugebende
Adresse liefert, und die Operation des DRAM 18 für
jeden Zyklus während des Betriebs des Mustergenera
tors 12. Fig. 7(B) zeigt ein Signal, welches von dem
Mustergenerator 12 vom Zyklus 6 bis zum Zyklus 11 zu
dem DRAM 18 auszugeben ist.
Im Zyklus 1 nimmt die Adressenerweiterungseinheit 34
"NOP" von dem Vektorcachespeicher 32 auf, bewirkt,
daß die Adressenbezeichnungseinheit 36 den gegenwär
tigen Adressenwert "#0" ausgibt, und setzt den Adres
senwert auf "#1". Hier wird das Wiederauffrischungs-
Zyklussignal "0" von der Subadressen-
Erweiterungseinheit 44 ausgegeben. Da das Wiederauf
frischungs-Zyklussignal gleich "0", gibt die Multi
plexschaltung 38 "#0" aus, welches von der Adressen
bezeichnungseinheit 36 als eine Adresse PC zu der Mu
stererzeugungseinheit 50 ausgegeben wird. Hierdurch
werden die Befehle "XB<0" und "YB<0" von dem Steuer
befehlsspeicher 52 zu dem Musteroperator 54 gelie
fert. Dann setzt der Musteroperator 54 den Wert des
Widerstands XB und des Widerstands YB in dem nächsten
Zyklus auf "0".
In dem Zyklus 2 nimmt die Adressenerweiterungseinheit
34 "NOP", welches der nächste Befehl ist, von dem
Vektorcachespeicher 32 auf, bewirkt, daß die Adres
senbezeichnungseinheit 36 den gegenwärtigen Adressen
wert "#1" ausgibt, und setzt den Adressenwert auf
"#2". Hier wird das Wiederauffrischungs-Zyklussignal
"0" von der Subadressen-Erweiterungseinheit 44 ausge
geben. Da das Wiederauffrischungs-Zyklussignal gleich
"0" ist, gibt die Multiplexschaltung 38 "#1" zu der
Mustererzeugungseinheit 50 aus, welches als eine
Adresse PC von der Adressenbezeichnungseinheit 36
ausgegeben wird. Hierdurch werden die Befehle "XB <
XB + 1" und "PAGE-IN" von dem Steuerbefehlsspeicher
52 zu dem Musteroperator 54 geliefert.
Der Musteroperator 54 gibt hierdurch den Wert des Wi
derstands YB als ein Adressensignals aus und gibt das
RAS-Signal aus, welches auf "NIEDRIG" gesetzt ist.
Der Musteroperator 54 gibt auch den Wert des Wider
stands XB als ein Adressensignals aus und gibt das
CAS-Signals aus, welches so gesetzt ist, daß es ein
negativer Impuls ist. Der DRAM 18 führt hierdurch die
"PAGE-IN"-Operation aus. Weiterhin addiert der Mu
steroperator 54 "1" zu dem Wert des Widerstands XB,
um "1" in dem nächsten Zyklus zu sein. Ähnliche Ope
rationen wie vorstehend beschrieben werden vom Zyklus
3 bis zum Zyklus 7 ausgeführt.
Im Zyklus 6 gibt, wie in Fig. 7(B) gezeigt ist, der
Musteroperator 54 den Wert des Widerstands YB als ein
Adressensignal aus und gibt das RAS-Signal aus, wel
ches auf "NIEDRIG" gesetzt ist. Der Musteroperator 54
gibt dann den Wert des Widerstands XB als ein Adres
sensignal aus und gibt das CAS-Signal aus, welches so
gesetzt ist, daß es ein negativer Impuls ist. Der
DRAM 18 führt hierdurch die "PAGE-IN"-Operation aus,
d. h. den Leseprozeß oder den Schreibprozeß bei der
Speicherzelle entsprechend der Spalte des Wertes des
Widerstands XB und der Reihe des Wertes des Wider
stands YB.
Im Zyklus 7 gibt, wie in Fig. 7(B) gezeigt ist, der
Musteroperator 54 den Wert des Widerstands XB als ein
Adressensignal aus und gibt das CAS-Signal aus, wel
ches so gesetzt ist, daß es ein negativer Impuls ist.
Der DRAM 18 führt hierdurch die "PAGE"-Operation aus,
d. h. den Leseprozeß und den Schreibprozeß bei der
Speicherzelle entsprechend der Spalte des Wertes des
Widerstands XB und der Reihe des Wertes des Wider
stands YB, welcher im Zyklus 6 eingegeben wurde.
Hier gibt der Zeitgeber 42, wenn er feststellt, daß
im Zyklus 7 eine vorbestimmte Zeit vergangen ist, die
Unterbrechungsanforderung an die Subadressen-
Erweiterungseinheit 44 aus. Dies findet statt, da der
Zeitgeber 42 anzeigt, wenn die Zeit zum Ausführen des
Wiederauffrischungsvorgangs erreicht ist. Die
Subadressen-Erweiterungseinheit 44 setzt das Wieder
auffrischungs-Zyklussignal auf "1" im nächsten Zyklus
8 und gibt das Wiederauffrischungs-Zyklussignal zu
der Adressenerweiterungseinheit 34 und der Multiplex
schaltung 38 aus.
Im Zyklus 8 bewirkt die Adressenerweiterungseinheit
34, da das Wiederauffrischungs-Zyklussignal gleich
"1" ist, daß die Adressenbezeichnungseinheit 36 den
gegenwärtigen Adressenwert hält und die Erzeugung ei
ner durch den Vektorbefehl erzeugten Adresse anhält.
Andererseits nimmt die Subadressen-
Erweiterungseinheit 44 den Befehl "NOP" von dem Sub
vektorspeicher 40 auf, bewirkt, daß die Subadressen-
Bezeichnungseinheit 48 den gegenwärtigen Adressenwert
"#0" ausgibt, und setzt den Adressenwert auf "#1".
Die Subadressen-Bezeichnungseinheit 48 addiert den
Adressenwert "#0", der von der Subadressen-
Erweiterungseinheit 44 empfangen wurde, und den in
der Startadressen-Speichereinheit 46 gespeicherten
Adressenwert "#300" und gibt die Summe zu der Multi
plexschaltung 38 aus.
Da das Wiederauffrischungs-Zyklussignal gleich "1"
ist, gibt die Multiplexschaltung 38 die Adresse
"#300", welche von der Subadressen-
Bezeichnungseinheit 48 ausgegeben ist, als eine
Adresse PC zu der Mustererzeugungseinheit 50 aus. Der
Steuerbefehlsspeicher 52 gibt hierdurch "REF-IN",
welches der Adresse "#300" entspricht, in den Muster
operator 54 ein, wie in Fig. 7(B) gezeigt ist, gibt
der Musteroperator 54 dann den Wert des Widerstands
XB als ein Adressensignal aus und gibt das RAS-Signal
aus, welches auf "HOCH" gesetzt ist. Der DRAM ist
hierdurch vorgeladen.
Im Zyklus 9 hält, da das Wiederauffrischungs-
Zyklussignal gleich "1" ist, die Adressenerweite
rungseinheit 34, die Erzeugung einer durch den Vek
torbefehl erzeugten Adresse an. Andererseits nimmt
die Subadressen-Erweiterungseinheit 44 den nächsten
Befehl "NOP" von dem Subvektorspeicher 40 auf, be
wirkt, daß die Subadressen-Bezeichnungseinheit 48 den
gegenwärtigen Adressenwerte "#1" ausgibt, und setzt
den Adressenwert auf "#2". Die Subadressen-
Bezeichnungseinheit 48 gibt den Adressenwert "#301",
welcher die Summe aus dem von der Subadressen-
Erweiterungseinheit 44 empfangenen Adressenwert "#1"
und dem in der Startadressen-Speichereinheit 46 ge
speicherten Adressenwert "#300" ist, zu der Multi
plexschaltung 38 aus.
Da das Wiederauffrischungs-Zyklussignal gleich "1"
ist, gibt die Multiplexschaltung 38 die Adresse
"#301", welche von der Subadressen-
Bezeichnungseinheit 48 ausgegeben ist, als eine
Adresse PC zu der Mustererzeugungseinheit 50 aus. Der
Steuerbefehlsspeicher 52 gibt hierdurch "REFRESH",
welches der Adresse "#301" entspricht, zu dem Muster
operator 54 aus. Der Musteroperator 54 gibt hierdurch
den Wert des Widerstands RF als ein Adressensignal
aus und gibt das RAS-Signal aus, welches auf "NIED
RIG" gesetzt ist. Der DRAM 18 führt hierdurch die
"REFRESH"-Operation aus, d. h. die Wiederauffri
schungsoperation bei der Reihe des Wertes des Wider
stands RF.
Im Zyklus 10 hält, da das Wiederauffrischungs-Zyklus
signal gleich "1" ist, die Adressenerweiterungsein
heit 34 die Erzeugung einer durch den Vektorbefehl
erzeugten Adresse an. Andererseits nimmt die Sub
adressen-Erweiterungseinheit 44 den nächsten Befehl
"RTN" von dem Subvektorspeicher 40 auf, bewirkt, daß
die Subadressen-Bezeichnungseinheit 48 den gegenwär
tigen Adressenwert "#2" ausgibt, und setzt den Adres
senwert auf "#0". Die Subadressen-Erweiterungseinheit
44 setzt das Wiederauffrischungs-Zyklussignal auf "0"
und gibt das Wiederauffrischungs-Zyklussignal aus.
Die Subadressen-Bezeichnungseinheit 48 gibt den
Adressenwert "#302", welcher die Summe des von der
Subadressen-Erweiterungseinheit 44 empfangenen Adres
senwerts "#2" und des in der Startadressen-Speicher
einheit 46 gespeicherten Adressenwerts "#300" ist, zu
der Multiplexschaltung 38 aus. Da das Wiederauffri
schungs-Zyklussignal gleich "1" ist, gibt die Multi
plexschaltung 38 die Adresse "#302", welche von der
Subadressen-Bezeichnungseinheit 48 ausgegeben ist,
als eine Adresse PC zu der Mustererzeugungseinheit 50
aus.
Der Steuerbefehlsspeicher 52 gibt hierdurch "RF < RF + 1"
und "REF-OUT", welcher an der Adresse "#302" gespei
chert ist, in den Musteroperator 54 ein. Der Muster
operator 54 gibt hierdurch den Wert des Widerstands
YB als ein Adressensignal aus, setzt das RAS-Signal
auf "NIEDRIG" und gibt das RAS-Signal aus. Der DRAM
18 führt daher die "REF-OUT"-Operation aus, d. h. die
Operation zur Eingabe der vor der Ausführung der "RE
FRESH"-Operation gehaltenen Reihenadresse. Darüber
hinaus addiert der Musteroperator 54 "#1" zu dem Wert
des Widerstands RF im nächsten Zyklus.
Im Zyklus 11 setzt die Subadressen-
Erweiterungseinheit 44 das Wiederauffrischungs-
Zyklussignal auf "0" und gibt das Wiederauffri
schungs-Zyklussignal zu der Adressenerweiterungsein
heit 34 und der Multiplexschaltung 38 aus. Die Adres
senerweiterüngseinheit 34 beginnt daher wieder mit
der Erzeugung der Adresse durch den Vektorbefehl.
Darüber hinaus gibt die Multiplexschaltung 38 die
Adresse "#3", welche von der Adressenbezeichnungsein
heit 36 ausgegeben ist, als eine Adresse PC zu der
Mustererzeugungseinheit 50 aus. Dann gibt der Steuer
befehlsspeicher 52 "XB < XB + 1" und "PAGE", welches der
Adresse "#3" entspricht, zu dem Musteroperator 54
aus. Wie in Fig. 7(B) gezeigt ist, gibt der Muster
operator 54 den Wert des Widerstands XB als ein
Adressensignal aus und gibt das CAS-Signal aus, wel
ches so gesetzt ist, daß es ein negativer Impuls ist.
Hier führt, da die Reihenadresse, welche vor der Aus
führung der Wiederauffrischungsoperation gehalten
wurde, bereits im Zyklus 10 in den DRAM 18 eingegeben
wurde, der DRAM 18 die "PAGE"-Operation aus, d. h. den
Leseprozeß und den Schreibprozeß bei der Speicherzel
le entsprechend der Spalte des Wertes des Widerstands
XB und der Reihe des Wertes des Widerstands YB, der
bereits im Zyklus 10 eingegeben wurde. Der folgende
Zyklus wird wie nachfolgend gezeigt, ausgeführt. Auf
diese Weise kann die Unterbrechungsanforderung durch
den Zeitgeber 42 während der "PAGE"-Operation erzeugt
werden, der DRAM 18 kann wieder aufgefrischt werden
und der DRAM 18 kann die "PAGE"-Operation ohne
Schwierigkeiten nach der Wiederauffrischungsoperation
ausführen.
Fig. 8 zeigt ein anderes Beispiel der Arbeitsweise
des Mustergenerators gemäß dem ersten Ausführungsbei
spiel der vorliegenden Erfindung. Fig. 8 zeigt eine
Arbeitsweise des Mustergenerators 12, wenn die in
Fig. 6 gezeigten verschiedenen Arten von Informatio
nen in dem Mustergenerator 12 gespeichert sind. Fig.
8 zeigt insbesondere die Arbeitsweise des Mustergene
rators 12, wenn der Zeitgeber 42 im Zyklus 6 eine Un
terbrechungsanforderung erzeugt, in welchem der DRAM
18 die "PAGE-IN"-Operation ausführt.
Fig. 8(A) zeigt den Wert der von der Adressenbezeich
nungseinheit 36 ausgegebenen Adresse, den Wert der
von der Subadressen-Bezeichnungseinheit 48 ausgegebe
nen Adresse RAP, den Wert der von der Multiplexschal
tung 38 ausgegebenen Adresse PC, den Wert des Wider
stands XB, den Wert des Widerstands YB, den Wert des
Widerstands RF, den Wert des Wiederauffrischungs-
Zyklussignals, die Operation des Widerstands, welcher
die zu dem DRAM 18 auszugebende Adresse liefern soll,
und die Operation des DRAM für jeden Zyklus während
der Operation des Mustergenerators 12. Fig. 8(B)
zeigt ein Signal, welches von dem Mustergenerator 12
vom Zyklus 6 bis zum Zyklus 10 zu dem DRAM 18 auszu
geben ist.
Vom Zyklus 1 bis zum Zyklus 6 führt der Mustergenera
tor 12 dieselbe Operation wie der in Fig. 7 gezeigte
Zyklus aus. Hier gibt der Zeitgeber 42, wenn er fest
stellt, daß eine vorbestimmte Zeit im Zyklus 6 ver
gangen ist, die Unterbrechungsanforderung zu der
Subadressen-Erweiterungseinheit 44 aus. Dies findet
statt, weil der Zeitgeber 42 anzeigt, daß die Zeit
zum Ausführen der Wiederauffrischungsoperation er
reicht ist. Die Subadressen-Erweiterungseinheit 44
setzt das Wiederauffrischungs-Zyklussignal im näch
sten Zyklus 7 auf "1" und gibt das Wiederauffri
schungs-Zyklussignal zu der Adressenerweiterungsein
heit 34 und der Multiplexschaltung 38 aus. Der Mu
stergenerator 12 führt dieselbe Operation wie in Fig.
7 gezeigt vom Zyklus 7 bis zum Zyklus 9 aus und gibt
das Signal wie in Fig. 8(B) gezeigt zu dem DRAM 18
aus.
Im Zyklus 10 setzt die Subadressen-
Erweiterungseinheit 44 das Wiederauffrischungs-
Zyklussignal auf "0" und gibt dieses zu der Adres
senerweiterungseinheit 34 und der Multiplexschaltung
38 aus. Die Adressenerweiterungseinheit 34 beginnt
hierdurch wieder mit der Erzeugung der Adresse durch
den Vektorbefehl. Darüber hinaus gibt die Multiplex
schaltung 38 die Adresse "#2", welche von der Adres
senbezeichnungseinheit 36 ausgegeben wurde, als eine
Adresse PC zu der Mustererzeugungseinheit 50 aus.
Dann gibt der Steuerbefehlsspeicher 52 "XB < B + 1" und
"PAGE", welche der Adresse "#2" entsprechen, zu dem
Musteroperator 54 aus. Wie in Fig. 8(B) gezeigt ist,
gibt der Musteroperator 54 den Wert des Widerstands
XB als ein Adressensignal aus und gibt das CAS-Signal
aus, welches so gesetzt ist, daß es ein negativer Im
puls ist. Hier führt, da die Reihenadresse, welche
vor der Ausführung der "REFRESH"-Operation gehalten
wurde, bereits im Zyklus 9 in den DRAM 18 eingegeben
wurde, der DRAM 18 die "PAGE"-Operation aus, d. h. den
Leseprozeß und den Schreibprozeß bei der Speicherzel
le entsprechend der Spalte des Wertes des Widerstands
XB und der Reihe des Wertes des Widerstands YB, die
bereits im Zyklus 6 eingegeben wurden. Die folgenden
Zyklen werden wie vorstehend gezeigt ausgeführt. Auf
diese Weise wird die Unterbrechungsanforderung durch
den Zeitgeber 42 während der "PAGE-IN"-Operation er
zeugt, der DRAM 18 kann wieder aufgefrischt werden
und der DRAM 18 kann die "PAGE"-Operation ohne
Schwierigkeiten nach der Wiederauffrischungsoperation
ausführen.
Fig. 9 zeigt ein weiteres anderes Beispiel der Ar
beitsweise des Mustergenerators gemäß dem ersten Aus
führungsbeispiel der vorliegenden Erfindung. Fig. 9
zeigt die Arbeitsweise des Mustergenerators 12, wenn
die in Fig. 6 gezeigten verschiedenen Arten von In
formationen in dem Mustergenerator 12 gespeichert
sind. Fig. 9 zeigt besonders die Arbeitsweise des Mu
stergenerators 12, wenn der Zeitgeber 42 im Zyklus 5,
in welchem der DRAM 18 die "PAGE-OUT"-Operation aus
führt, eine Unterbrechungsanforderung erzeugt.
Fig. 9(A) zeigt den Wert der von der Adressenbezeich
nungseinheit 36 ausgegebenen Adresse, den Wert der
von der Subadressen-Bezeichnungseinheit 48 ausgegebe
nen Adresse RAP, den Wert der von der Multiplexschal
tung 38 ausgegebenen Adresse PC, den Wert des Wider
stands XB, den Wert des Widerstands YB, den Wert des
Widerstands RF, den Wert des Wiederauffrischungs-
Zyklussignals, die Operation des Widerstands, welcher
die zu dem DRAM 18 auszugebende Adresse liefern soll,
und die Operation des DRAM für jedes Zyklus während
der Operation des Mustergenerators 12. Fig. 9(B)
zeigt ein Signal, welches von dem Mustergenerator 12
zu dem DRAM 18 auszugeben ist, vom Zyklus 4 bis zum
Zyklus 9.
Vom Zyklus 1 bis zum Zyklus 5 führt der Mustergenera
tor 12 dieselbe Operation wie der in Fig. 7 gezeigte
Zyklus aus. Hier gibt der Zeitgeber 42, wenn er fest
stellt, daß eine vorbestimmte Zeit im Zyklus 5 ver
strichen ist, die Unterbrechungsanforderung zu der
Subadressen-Erweiterungseinheit 44 aus. Dies folgt
daraus, daß der Zeitgeber 42 anzeigt, wenn die Zeit
zur Ausführung der Wiederauffrischungsoperation er
reicht ist. Die Subadressen-Erweiterungseinheit 44
setzt das Wiederauffrischungs-Zyklussignal im näch
sten Zyklus 6 auf "1" und gibt das Wiederauffri
schungs-Zyklussignal zu der Adressenerweiterungsein
heit 34 und der Multiplexschaltung 38 aus. Der Mu
stergenerator 12 führt dieselbe Operation wie in Fig.
7 vom Zyklus 6 bis zum Zyklus 8 aus und gibt das Si
gnal wie in Fig. 9(B) gezeigt zu dem DRAM 18 aus.
Im Zyklus 9 setzt die Subadressen-Erweiterungseinheit
44 das Wiederauffrischungs-Zyklussignal auf "0" und
gibt das Wiederauffrischungs-Zyklussignal zu der
Adressenerweiterungseinheit 34 und der Multiplex
schaltung 38 aus. Die Adressenerweiterungseinheit 34
beginnt hierdurch wieder mit der Erzeugung der Adres
se durch den Vektorbefehl. Darüber hinaus gibt die
Multiplexschaltung 38 die Adresse "#1", welche von
der Adressenbezeichnungseinheit 36 ausgegeben wurde,
als eine Adresse PC zu der Mustererzeugungseinheit 50
aus.
Dann gibt der Steuerbefehlsspeicher 52 "XB < XB + 1" und
"PAGE-IN", welche der Adresse "#1" entsprechen, zu
dem Musteroperator 54 aus. Wie in Fig. 9(B) gezeigt
ist, gibt der Musteroperator 54 den Wert des Wider
stands YB als ein Adressensignal aus und gibt das
RAS-Signal aus, welches auf "NIEDRIG" gesetzt ist.
Der Musteroperator 54 gibt dann den Wert des Wider
stands XB als ein Adressensignal aus und gibt das
CAS-Signal aus, welches so gesetzt ist, daß es ein
negativer Impuls ist. Der DRAM 18 führt hierdurch die
"PAGE-IN"-Operation aus. Die folgenden Zyklen werden
wie vorstehend gezeigt ausgeführt. Auf diese Weise
kann, selbst wenn die Unterbrechungsanforderung wäh
rend der "PAGE-OUT"-Operation durch den Zeitgeber er
zeugt werden kann, der DRAM 18 wieder aufgefrischt
werden, und der DRAM 18 kann die "PAGE-IN"-Operation
ohne Schwierigkeiten nach der "REFRESH"-Operation
ausführen.
Wie vorstehend gezeigt ist, kann selbst die Unterbre
chungsanforderung zu irgendeinem Zeitpunkt der
"PAGE"-Operation, der "PAGE-IN"-Operation oder der
"PAGE-OUT"-Operation erzeugt werden, der DRAM 18 kann
wieder aufgefrischt werden und der DRAM 18 kann eine
gewünschte Operation ohne Schwierigkeiten nach der
"REFRESH"-Operation ausführen.
Fig. 10 zeigt eine Konfiguration des Mustergenerator
gemäß dem zweiten Ausführungsbeispiel der vorliegen
den Erfindung. Der in Fig. 10 gezeigte Mustergenera
tor 12 erzeugt ein Prüfmuster zum Prüfen einer Vor
richtung mit einer logischen Einheit als ein Beispiel
für das elektrische Teil 18. In Fig. 10 ist die Kon
figuration mit demselben Funktionselement wie beim
ersten Ausführungsbeispiel mit denselben Bezugszahlen
versehen.
Der Unterschied zwischen dem Mustergenerator 12 nach
dem vorliegenden Ausführungsbeispiel und dem Muster
generator 12 nach dem ersten Ausführungsbeispiel wird
nachfolgend erläutert. Der Mustergenerator 12 nach
dem vorliegenden Ausführungsbeispiel enthält nicht
den Zeitgeber 42 und weist anstelle der Mustererzeu
gungseinheit 50 einen Logikmusterspeicher 60, welcher
ein Logikmuster als Beispiel für ein Prüfmuster spei
chert. Die Adressenerweiterungseinheit 34 nach dem
vorliegenden Ausführungsbeispiel gibt die Unterbre
chungsanforderung zu der Subadressen-Expansionsein
heit 44 aus, wenn ein Sprungbefehl (JSR) in dem Vek
torbefehl, welcher einen Sprung zu der Subroutine be
fiehlt, erfaßt wird.
Die Subadressen-Erweiterungseinheit 44 setzt das Wie
derauffrischungs-Zyklussignal auf "1" bis zum Ende
des Erzeugungsprozesses für das Prüfmuster, welches
verwendet wird für die Subroutine des Unterbrechungs
prozesses, wenn die Unterbrechungsanforderung von der
Adressenerweiterungseinheit 34 empfangen wird. Dann
gibt die Subadressen-Erweiterungseinheit 44 das Wie
derauffrischungs-Zyklussignal, welches auf "1" ge
setzt ist, zu der Adressenerweiterungseinheit 34 und
der Multiplexschaltung 38 aus. In anderen Fällen,
d. h. wenn die Subadressen-Erweiterungseinheit 44 die
Unterbrechungsanforderung von der Adressenerweite
rungseinheit 34 nicht empfängt, setzt die Subadres
sen-Erweiterungseinheit 44 das Wiederauffrischungs-
Zyklussignal auf "0" und gibt es zu der Adressener
weiterungseinheit 34 und der Multiplexschaltung 38
aus.
Hier werden in dem vorliegenden Ausführungsbeispiel
der Musterspeicher und der Unterbrechungs-Musterspei
cher, die in den Ansprüchen erwähnt werden, durch den
Logikmusterspeicher 60 gebildet. Der in den Ansprü
chen erwähnte Unterbrechungs-Vektorspeicher wird
durch den Subvektorspeicher 40 gebildet. Die in den
Ansprüchen erwähnte Unterbrechungsadressen-Erweite
rungseinheit wird durch die Subadressen-Erweiterungs
einheit 44 gebildet. Die in den Ansprüchen erwähnte
Mustererzeugungseinheit wird durch die Multiplex
schaltung 38 und den Logikmusterspeicher 60 gebildet.
Die Unterbrechungs-Erfassungseinheit und die Unter
brechungsende-Erfassungseinheit, die in den Ansprü
chen erwähnt sind, werden die durch die Subadressen-
Erweiterungseinheit 44 gebildet. Die Unterbrechungs-
Steuervorrichtung und die Startsteuervorrichtung, die
in den Ansprüchen erwähnt, sind, werden durch die
Adressenerweiterungseinheit 34 gebildet. Die in den
Ansprüchen erwähnte Adressenauswahleinheit wird durch
die Multiplexschaltung 38 gebildet, und die in den
Ansprüchen erwähnte Erzeugungseinheit für ein verei
nigtes Muster wird durch den Logikmusterspeicher 60
gebildet.
Fig. 11 zeigt verschiedene Arten von in dem Musterge
nerator gespeicherten Informationen gemäß dem zweiten
Ausführungsbeispiel der vorliegenden Erfindung. Fig.
11(A) zeigt einen in dem Vektorspeicher 30 gespei
cherten Folgenbefehl. In Fig. 11(A) ist "JSR" ein Be
fehl, der die gegenwärtige Adresse ausgibt, zu der
Subroutine springt und "#1" zu der gegenwärtigen
Adresse addiert. Die Befehle, welche vorstehend nicht
beschrieben sind, sind ähnlich dem Befehl des in Fig.
2 gezeigten herkömmlichen Beispiels. Fig. 11(B) zeigt
den in dem Subvektorspeicher 40 gespeicherten Folgen
befehl. In Fig. 11(B) ist jeder Befehl ähnlich den
Befehlen des in Fig. 6 gezeigten ersten Ausführungs
beispiels.
Fig. 11(C) zeigt ein Beispiel eines in dem Logikmu
sterspeicher 60 gespeicherten Prüfmusters. In Fig.
11(C) sind PAT-1, PAT-2 usw. Prüfmuster für eine
Hauptroutine, und SPAT-1, SPAT-2 und SPAT-3 sind
Prüfmuster für eine Subroutine als ein Beispiel eines
Unterbrechungsprüfmusters. Jedes Prüfmuster enthält
ein Eingabeprüfmuster zum Prüfen eines elektrischen
Teils und ein Erwartungswertmuster, von welchem er
wartet wird, daß es ausgegeben wird, nachdem das Ein
gabeprüfmuster in ein normales elektrisches Teil ein
gegeben wurde.
Fig. 12 zeigt ein Beispiel für die Arbeitsweise des
Mustergenerators gemäß dem zweiten Ausführungsbei
spiel der vorliegenden Erfindung. Fig. 12 zeigt die
Arbeitsweise des Mustergenerators 12, wenn die in
Fig. 11 gezeigten verschiedenen Arten von Informatio
nen in dem Mustergenerator 12 gespeichert sind. Dar
über hinaus zeigt Fig. 12 den Wert der von der Adres
senbezeichnungseinheit 36 ausgegeben Adresse, den
Wert der von der Subadressen-Bezeichnungseinheit 48
ausgegebenen Adresse RAP, den Wert der von der Multi
plexschaltung 38 ausgegebenen Adresse PC, den Wert
des Wiederauffrischungs-Zyklussignals und das auszu
gebende Logikmuster.
Im Zyklus 1 nimmt die Adressenerweiterungseinheit 34
"NOP" von dem Vektorcachespeicher 32 auf, bewirkt,
daß die Adressenbezeichnungseinheit 36 den gegenwär
tigen Adressenwert "#0" ausgibt, und setzt den Adres
senwert auf "#1". Hier wird das Wiederauffrischungs-
Zyklussignal mit dem Wert "0" von der Subadressen-
Erweiterungseinheit 44 ausgegeben. Da das Wiederauf
frischungs-Zyklussignal gleich "0" ist, gibt die Mul
tiplexschaltung 38 "#0", welches von der Adressenbe
zeichnungseinheit 36 ausgegeben wird, als eine Adres
se PC zu dem Logikmusterspeicher 60 aus. Hierdurch
gibt der Logikmusterspeicher 60 PAT-1 aus, welches
der Adresse "#0" entspricht.
Im Zyklus 2 nimmt die Adressenerweiterungseinheit 34
"JSR" von dem Vektorcachespeicher 32 auf, bewirkt,
daß die Adressenbezeichnungseinheit 36 den gegenwär
tigen Adressenwert "#1" ausgibt, setzt den Adressen
wert auf "#2" und gibt die Unterbrechungsanforderung
zu der Subadressen-Erweiterungseinheit 44 aus. Die
Subadressen-Erweiterungseinheit 44 setzt hierdurch
das Wiederauffrischungs-Zyklussignal auf "1" und gibt
das Wiederauffrischungs-Zyklussignal zu der Adres
senerweiterungseinheit 34 und der Multiplexschaltung
38 von dem nächsten Zyklus 3 bis zu dem Zyklus, in
welchem der RTN-Befehl ausgeführt wird, aus. Darüber
hinaus gibt, da das Wiederauffrischungs-Zyklussignal
gleich "0" ist, die Multiplexschaltung 38 "#1", wel
ches von der Adressenbezeichnungseinheit 36 ausgege
ben wurde, als eine Adresse PC zu dem Logikmuster
speicher 60 aus. Hierdurch gibt der Logikmusterspei
cher 60 PAT-2 aus, welches der Adresse "#1" ent
spricht.
Im Zyklus 3 bewirkt, da das Wiederauffrischungs-
Zyklussignal gleich "1" ist, die Adressenerweite
rungseinheit 34, daß die Adressenbezeichnungseinheit
36 den gegenwärtigen Adressenwert hält, und hält die
Erzeugung einer Adresse durch den Vektorbefehl an.
Andererseits nimmt die Subadressen-Erweiterungsein
heit 44 den Befehl "NOP" von dem Subvektorspeicher 40
auf, bewirkt, daß die Subadressen-Bezeichnungseinheit
48 den gegenwärtigen Adressenwert "#0" ausgibt und
setzt den Adressenwert auf "#1". Die Subadressen-
Bezeichnungseinheit 48 addiert den von der Subadres
sen-Erweiterungseinheit 44 empfangenen Adressenwert
"#0" und den in der Startadressen-Speichereinheit 46
gespeicherten Adressenwert "#300" und gibt die Summe
zu der Multiplexschaltung 38 aus. Da das Wiederauf
frischungs-Zyklussignal gleich "1" ist, gibt die Mul
tiplexschaltung 38 die Adresse "#300", welche von der
Subadressen-Bezeichnungseinheit 48 ausgegeben wurde,
als eine Adresse PC zu dem Logikmusterspeicher 60
aus. Der Logikmusterspeicher 60 gibt hierdurch das
Logikmuster SPAT-1, welches eine Subroutine ist, aus.
Im Zyklus 4 bewirkt, da das Wiederauffrischungs-
Zyklussignal gleich "1" ist, die Adressenexpansions
einheit 34, daß die Adressenbezeichnungseinheit 36
den gegenwärtigen Adressenwert hält, und hält die Er
zeugung einer Adresse durch den Vektorbefehl an. An
dererseits nimmt die Subadressen-Erweiterungseinheit
44 den Befehl "NOP" von dem Subvektorspeicher 40 auf,
bewirkt, daß die Subadressen-Bezeichnungseinheit 48
den gegenwärtigen Adressenwert "#1" ausgibt, und
setzt den Adressenwert auf "#2". Die Subadressen-
Bezeichnungseinheit 48 addiert den von der Subadres
sen-Erweiterungseinheit 44 empfangenen Adressenwert
"#1" und den in der Startadressen-Speichereinheit 46
gespeicherten Adressenwert "#300" und gibt den ad
dierten Wert "#301" zu der Multiplexschaltung 38 aus.
Da das Wiederauffrischungs-Zyklussignal gleich "1"
ist, gibt die Multiplexschaltung 38 die Adresse
"#301", welche von der Subadressen-Bezeichnungsein
heit 48 ausgegeben wurde, als eine Adresse PC zu dem
Logikmusterspeicher 60 aus. Der Logikmusterspeicher
60 gibt hierdurch das Logikmuster SPAT-2 15833 00070 552 001000280000000200012000285911572200040 0002010031528 00004 15714, welches ei
ne Subroutine ist, aus.
Im Zyklus 5 bewirkt, da das Wiederauffrischungs-
Zyklussignal gleich "1" ist, die Adressenerweite
rungseinheit 34, daß die Adressenbezeichnungseinheit
36 den gegenwärtigen Adressenwert hält, und hält die
Erzeugung einer Adresse durch den Vektorbefehl an.
Andererseits nimmt die Subadressen-Erweiterungsein
heit 44 den Befehl "RTN" von dem Subvektorspeicher 40
auf, bewirkt, daß die Subadressen-Bezeichnungseinheit
48 den gegenwärtigen Adressenwert "#2" ausgibt, und
setzt den Adressenwert auf "#0". Da der von dem Sub
vektorspeicher 40 aufgenommene Befehl gleich "RTN"
ist, setzt die Subadressen-Erweiterungseinheit 44 das
Wiederauffrischungs-Zyklussignal auf "0" und gibt den
Wiederauffrischungszyklus in dem nächsten Zyklus aus.
Die Subadressen-Bezeichnungseinheit 48 addiert den
von der Subadressen-Erweiterungseinheit 44 empfange
nen Adressenwert "#2" und den in der Startadressen-
Speichereinheit 46 gespeicherten Adressenwert "#300"
und gibt den addierten Wert "#302" zu der Multiplex
schaltung 38 aus. Da das Wiederauffrischungs-Zyklus
signal gleich "1" ist, gibt die Multiplexschaltung 38
die Adresse "#302", welche von der Subadressen-
Bezeichnungseinheit 48 ausgegeben wurde, als eine
Adresse PC zu dem Logikmusterspeicher 60 aus. Der Lo
gikmusterspeicher 60 gibt hierdurch das Logikmuster
SPAT-3, welches eine Subroutine ist, aus.
Im Zyklus 6 setzt die Subadressen-Erweiterungseinheit
44 das Wiederauffrischungs-Zyklussignal auf "0" und
gibt das Wiederauffrischungs-Zyklussignal zu der
Adressenerweiterungseinheit 34 und die Multiplex
schaltung 38 aus. Die Adressenerweiterungseinheit 34
beginnt hierdurch wieder mit der Erzeugung der Adres
se des Vektorbefehls. Darüber hinaus gibt die Multi
plexschaltung 38 die Adresse "#2", welche von der
Adressenbezeichnungseinheit 36 ausgegeben wurde, als
eine Adresse PC zu dem Logikmusterspeicher 60 aus.
Der Logikmusterspeicher 60 gibt hierdurch das Muster
PAT-3, welches eine Subroutine ist, aus. Der folgende
Zyklus wird wie vorstehend gezeigt, ausgeführt. Auf
diese Weise kann der Mustergenerator gemäß der vor
liegenden Erfindung ein Prüfmuster auf der Grundlage
des Vektorbefehls, welcher eine Subroutine wird, er
zeugen, wobei eine einfache Konfiguration verwendet
wird.
Fig. 13 zeigt eine Konfiguration des Mustergenerators
gemäß dem dritten Ausführungsbeispiel der vorliegen
den Erfindung. Der in Fig. 13 gezeigte Mustergenera
tor 12 erzeugt ein Prüfmuster zum Prüfen einer Vor
richtung mit einer Speichereinheit und einer Logik
einheit, die zusammen angeordnet sind, als ein Bei
spiel für das elektrische Teil 18. Dieselben Bezugs
zahlen wie die Bezugszahlen des ersten Ausführungs
beispiels und des zweiten Ausführungsbeispiels sind
für die Konfigurationen des Mustergenerators nach dem
vorliegenden Ausführungsbeispiel mit denselben Funk
tionselementen wie den Funktionselementen des ersten
Ausführungsbeispiels und den zweiten Ausführungsbei
spiels vorgesehen.
Der Unterschied zwischen dem Mustergenerator 12 nach
dem vorliegenden Ausführungsbeispiel und dem zweiten
Ausführungsbeispiel wird nachfolgend erläutert. Der
Mustergenerator 12 nach dem vorliegenden Ausführungs
beispiel enthält nicht die Multiplexschaltung 38 und
die Startadressen-Speichereinheit 46. Jedoch weist
der Mustergenerator 12 nach dem vorliegenden Ausfüh
rungsbeispiel die Mustererzeugungseinheit 50 und die
Multiplexschaltung 62 auf. Die Mustererzeugungsein
heit 50 erzeugt ein Prüfmuster für eine Speicherein
heit oder ein Speichermuster auf der Grundlage der
von der Subadressen-Bezeichnungseinheit 48 ausgegebe
nen Adresse.
Die Multiplexschaltung 62 wählt ein Prüfmuster für
die Logikeinheit oder ein Logikmuster, das von dem
Logikmusterspeicher 60 ausgegeben wurde, und ein
Speichermuster, das von der Mustererzeugungseinheit
50 ausgegeben wurde, auf der Grundlage des von der
Subadressen-Erweiterungseinheit 44 aufgenommenen Wie
derauffrischungs-Zyklussignals aus und gibt dieses
aus. Bei dem vorliegenden Ausführungsbeispiel wird
das von der Mustererzeugungseinheit 50 ausgegebene
Speichermuster ausgewählt, wenn das Wiederauffri
schungs-Zyklussignal gleich "1" ist, und das von dem
Logikmusterspeicher 60 ausgegebene Logikmuster wird
ausgewählt, wenn das Wiederauffrischungs-Zyklussignal
gleich "0" ist.
Hier wird bei dem vorliegenden Ausführungsbeispiel
ein in den Ansprüchen erwähnter Musterspeicher durch
den Logikmusterspeicher 60 gebildet. Der in den An
sprüchen erwähnte. Unterbrechungsmusterspeicher wird
durch den Steuerbefehlsspeicher 52 gebildet. Der in
den Ansprüchen erwähnte Unterbrechungs-Vektorspeicher
wird durch den Subvektorspeicher 40 gebildet. Die in
den Ansprüchen erwähnte Unterbrechungsadressen-Erwei
terungseinheit wird durch die Subadressen-Erweite
rungseinheit 44 gebildet. Die in den Ansprüchen er
wähnte erste Mustererzeugungseinheit wird durch den
Logikmusterspeicher 60 gebildet. Die in den Ansprü
chen erwähnte zweite Mustererzeugungseinheit wird
durch die Mustererzeugungseinheit 50 gebildet. Die
Unterbrechungs-Erfassungseinheit und die Unterbre
chungsende-Erfassungseinheit, die in den Ansprüchen
erwähnt sind, werden durch die Subadressen-Erweite
rungseinheit 44 gebildet. Die Unterbrechungs-Steuer
vorrichtung und die Startsteuervorrichtung, die in
den Ansprüchen erwähnt sind, werden durch die Adres
senerweiterungseinheit 34 gebildet. Die in den An
sprüchen erwähnte Prüfmuster-Auswahleinheit wird
durch die Multiplexschaltung 62 gebildet.
Fig. 14 zeigt verschiedene Arten von Informationen,
die in dem Mustergenerator gemäß dem dritten Ausfüh
rungsbeispiel der vorliegenden Erfindung gespeichert
sind. Fig. 14(A) zeigt einen in dem Vektorspeicher 30
gespeicherten Folgenbefehl. In Fig. 14(A) ist jeder
Befehl derselbe wie die vorstehend erläuterten Befeh
le. Fig. 14(B) zeigt den in dem Subvektorspeicher 40
gespeicherten Folgenbefehl. In Fig. 14(B) ist jeder
Befehl derselbe wie die vorstehend erläuterten Befeh
le. Fig. 14(C) zeigt ein Beispiel des in dem Logikmu
sterspeicher 60 gespeicherten Prüfmusters. In Fig.
14(C) sind PAT-1, PAT-2 usw. Prüfmuster. Fig. 14(D)
zeigt ein Beispiel des in dem Steuerbefehlsspeicher
52 gespeicherten Steuerbefehls. In Fig. 14(D) ist je
der der Befehle derselbe wie die vorstehend erläuter
ten Befehle.
Fig. 15 zeigt ein Beispiel der Arbeitsweise des Mu
stergenerators gemäß dem dritten Ausführungsbeispiel
nach der vorliegenden Erfindung. Fig. 15 zeigt die
Arbeitsweise des Mustergenerators 12, wenn die in
Fig. 14 gezeigten verschiedenen Arten von Informatio
nen in dem Mustergenerator 12 gespeichert sind. Dar
über hinaus zeigt Fig. 15 den Wert der von der Adres
senbezeichnungseinheit 36 ausgegebenen Adresse, den
Wert der von der Subadressen-Bezeichnungseinheit 48
ausgegebenen Adresse RAP, den Wert des Wiederauffri
schungs-Zyklussignals und das auszugebende Muster.
Im Zyklus 1 nimmt die Adressenerweiterungseinheit 34
"NOP" von dem Vektorcachespeicher 32 auf, bewirkt,
daß die Adressenbezeichnungseinheit 36 den gegenwär
tigen Adressenwert "#0" ausgibt, und setzt den Adres
senwert auf "#1". Der Logikmusterspeicher 60 gibt
PAT-1, welches der Adresse "#0" entspricht, aus. Hier
wird das Wiederauffrischungs-Zyklussignal mit dem
Wert "0" von der Subadressen-Erweiterungseinheit 44
ausgegeben. Da das Wiederauffrischungs-Zyklussignal
gleich "0" ist, gibt die Multiplexschaltung 62 PAT-1
aus, welches von dem Logikmusterspeicher 60 ausgege
ben wurde.
Im Zyklus 2 nimmt die Adressenerweiterungseinheit 34
den nächsten Befehl "JSR" von dem Vektorcachespeicher
32 auf, bewirkt, daß die Adressenbezeichnungseinheit
den gegenwärtigen Adressenwert "#1" ausgibt, setzt
den Adressenwert auf "#2" und gibt die Unterbre
chungsanforderung an die Subadressen-Erweiterungsein
heit 44 aus. Die Subadressen-Erweiterungseinheit 44
setzt hierdurch das Wiederauffrischungs-Zyklussignal
auf "1" und gibt dies zu der Adressenerweiterungsein
heit 34 und der Multiplexschaltung 62 von dem näch
sten Zyklus 3 bis zu dem Zyklus, in welchem der RTN-
Befehl ausgeführt wird, aus. Darüber hinaus gibt der
Logikmusterspeicher 60 PAT-2, welches der Adresse
"#1" entspricht, aus. Da das Wiederauffrischungs-
Zyklussignal gleich "0" ist, gibt die Multiplexschal
tung 62 PAT-2 aus, welches von dem Logikmusterspei
cher 60 ausgegeben wurde.
Im Zyklus 3 bewirkt, da das Wiederauffrischungs-
Zyklussignal gleich "1" ist, die Adressenerweite
rungseinheit 34, daß die Adressenbezeichnungseinheit
36 den gegenwärtigen Adressenwert hält, und hält die
Erzeugung der Adresse durch den Vektorbefehl an. An
dererseits nimmt die Subadressen-Erweiterungseinheit
44 den Befehl "NOP" von dem Subvektorspeicher 40 auf,
bewirkt, daß die Subadressen-Bezeichnungseinheit 48
den gegenwärtigen Adressenwert "0" ausgibt, und setzt
den Adressenwert auf "#1". Die Subadressen-Bezeich
nungseinheit 48 gibt den von der Subadressen-Erweite
rungseinheit 44 empfangenen Adressenwert "#0" zu der
Mustererzeugungseinheit 50 aus. Hierdurch werden die
Befehle "XB<0" und "YB<0" von dem Steuerbefehlsspei
cher 52 zu dem Musteroperator 54 geliefert. Daher
setzt der Musteroperator 54 den Wert des Widerstands
XB und den Wert des Widerstands YB im nächsten Zyklus
auf "0". Der Musteroperator 54 erzeugt das Speicher
muster gemäß dem Steuerbefehl. Da das Wiederauffri
schungs-Zyklussignal gleich "1" ist, gibt die Multi
plexschaltung 62 das Speichermuster aus, welches von
der Mustererzeugungseinheit 50 ausgegeben wurde.
Im Zyklus 4 nimmt die Subadressen-Erweiterungseinheit
44 den Befehl "NOP" von dem Subvektorspeicher 40 auf,
bewirkt, daß die Subadressen-Bezeichnungseinheit 48
den gegenwärtigen Adressenwert "#1" ausgibt, und
setzt den Adressenwert auf "#2". Subadressen-Bezeich
nungseinheit 48 gibt den von der Subadressen-Erweite
rungseinheit 44 empfangenen Adressenwert "#1" aus.
Der Befehl "XB < XB + 1" wird hierdurch von dem Steuerbe
fehlsspeicher 52 zu dem Musteroperator 54 geliefert.
Der Musteroperator 54 addiert somit "1" in dem näch
sten Zyklus zu dem Wert des Widerstands XB. Der Mus
teroperator 54 erzeugt das Speichermuster gemäß dem
Steuerbefehl. Da das Wiederauffrischungs-Zyklussignal
gleich "1" ist, gibt die Multiplexschaltung 62 das
von der Mustererzeugungseinheit 50 ausgegebene Spei
chermuster aus. Der Mustergenerator 12 operiert ähn
lich wie vorstehend erläutert für die Zyklen 5 bis
11.
Im Zyklus 12 nimmt die Subadressen-Erweiterungsein
heit 44 den Befehl "RTN" von dem Subvektorspeicher 40
auf und bewirkt, daß die Subadressen-Bezeichnungsein
heit 48 den gegenwärtigen Adressenwert "#5" ausgibt.
Die Subadressen-Bezeichnungseinheit 48 gibt den von
der Subadressen-Erweiterungseinheit 44 empfangenen
Adressenwert "#5" zu der Mustererzeugungseinheit 50
aus. Da der von dem Subvektorspeicher 40 aufgenommene
Befehl "RTN" ist, setzt die Subadressen-Erweiterungs
einheit 44 das Wiederauffrischungs-Zyklussignal auf
"0" und gibt das Wiederauffrischungs-Zyklussignal in
dem nächsten Zyklus 13 aus.
Im Zyklus 13 setzt die Subadressen-Erweiterungsein
heit 44 das Wiederauffrischungs-Zyklussignal auf "0"
und gibt das Wiederauffrischungs-Zyklussignal zu der
Adressenerweiterungseinheit 34 und der Multiplex
schaltung 62 aus. Die Adressenerweiterungseinheit 34
beginnt hierdurch wieder mit der Erzeugung der Adres
se des Vektorbefehls, nimmt den nächsten Befehl "NOP"
von dem Vektorcachespeicher 32 auf, bewirkt, daß die
Adressenbezeichnungseinheit 36 den gegenwärtigen
Adressenwert "#2" ausgibt, und setzt den Adressenwert
auf "#3". Der Logikmusterspeicher 60 gibt dann PAT-3
aus, welches der Adresse "#2" entspricht. Da das Wie
derauffrischungs-Zyklussignal gleich "0" ist, gibt
die Multiplexschaltung 62 PAT-3 aus, welches von dem
Logikmusterspeicher 60 ausgegeben wurde. Der folgende
Zyklus wird wie vorstehend erläutert ausgeführt. Auf
diese Weise kann der Mustergenerator nach dem vorlie
genden Ausführungsbeispiel das Logikmuster und das
Speichermuster unter Verwendung einer einfachen Kon
figuration erzeugen. Weiterhin kann der Mustergenera
tor nach dem vorliegenden Ausführungsbeispiel ein Lo
gikmuster und ein Speichermuster erzeugen, welche
miteinander synchronisiert sind.
Diese Erfindung ist nicht auf die vorstehend be
schriebenen Ausführungsbeispiele begrenzt, sondern es
können verschiedene Modifikationen gemacht werden.
Z. B. gibt bei dem vorstehend beschriebenen zweiten
Ausführungsbeispiel der Logikmusterspeicher 60 das
Prüfmuster aus. Jedoch ist die vorliegende Erfindung
nicht auf diese Konfiguration beschränkt und die in
dem ersten Ausführungsbeispiel gezeigte Mustererzeu
gungseinheit 50 kann das Prüfmuster ausgeben.
Darüber hinaus entspricht bei dem vorstehend be
schriebenen dritten Ausführungsbeispiel die in den
Ansprüchen erwähnte erste Mustererzeugungseinheit dem
Logikmusterspeicher 60, und die in den Ansprüchen er
wähnte zweite Mustererzeugungseinheit entspricht der
Mustererzeugungseinheit 50. Jedoch ist die vorliegen
de Erfindung nicht auf diese Konfiguration be
schränkt, und die erste Mustererzeugungseinheit kann
der Mustererzeugungseinheit 50 entsprechen, und die
zweite Mustererzeugungseinheit kann dem Logikmuster
speicher 60 entsprechen. Weiterhin kann jede der er
sten Mustererzeugungseinheit und der zweiten Mu
stererzeugungseinheit dem Logikmusterspeicher 60 ent
sprechen, und jede der ersten Mustererzeugungseinheit
und der zweiten Mustererzeugungseinheit kann der Mu
stererzeugungseinheit 50 entsprechen.
Obgleich die vorliegende Erfindung anhand von erläu
ternden Beispielen beschrieben wurde, ist darauf hin
zuweisen, daß viele Änderungen und Ersetzungen durch
den Fachmann durchgeführt werden können, ohne daß von
dem Geist und dem Umfang der vorliegenden Erfindung
abgewichen wird, welche nur durch die angefügten An
sprüche definiert sind.
Claims (17)
1. Mustergenerator (12), welcher ein Prüfmuster er
zeugt, das zum Prüfen eines elektrischen Teils
(18) verwendet wird, mit einem Musterspeicher
(52, 60), der Prüfmusterinformationen speichert,
welche das Prüfmuster definieren; einem Vektor
speicher (30), der einen Vektorbefehl speichert,
welcher eine Reihenfolge zum Auslesen der Prüf
musterinformationen aus dem Musterspeicher (52,
60) anzeigt; und einer Adressenerweiterungsein
heit (34), welche eine Adresse der Prüfmusterin
formationen in dem Musterspeicher (52, 60) ent
sprechend dem in dem Vektorspeicher (30) gespei
cherten Vektorbefehl erzeugt,
dadurch gekennzeichnet,
daß der Mustergenerator (12, 100) weiterhin auf
weist: einen Unterbrechungsmusterspeicher (52,
60) der Unterbrechungsprüfmuster-Informationen
speichert, welche das Prüfmuster während eines
vorbestimmten Unterbrechungsprozesses definie
ren; einen Unterbrechungsvektorspeicher (40)
welcher gegenüber dem Vektorspeicher (30) unter
schiedlich ist, der einen Unterbrechungsvektor
befehl speichert, welche eine Reihenfolge zum
Auslesen der Unterbrechungsprüfmuster-
Informationen aus dem Unterbrechungsmusterspei
cher (52, 60) anzeigt; eine Unterbrechungsadres
sen-Erweiterungseinheit (44), die eine Adresse
der Unterbrechungsprüfmuster-Informationen gemäß
dem in dem Unterbrechungsvektorspeicher (40) ge
speicherten Unterbrechungsvektorbefehl erzeugt;
und eine Mustererzeugungseinheit (38, 50, 60),
die das Prüfmuster auf der Grundlage der Prüfmu
sterinformationen entsprechend der von der
Adressenerweiterungseinheit (34) erzeugten
Adresse oder der Unterbrechungsprüfmuster-
Informationen entsprechend der von der Unterbre
chungsadressen-Erweiterungseinheit (44) erzeug
ten Adresse erzeugt.
2. Mustergenerator nach Anspruch 1, dadurch gekenn
zeichnet, daß der Mustergenerator weiterhin auf
weist: eine Unterbrechungs-Erfassungseinheit
(44), welche einen Zeitpunkt zum Starten des Un
terbrechungsprozesses erfaßt; und die Unterbre
chungsadressen-Erweiterungseinheit (44) erzeugt
die Adresse der Unterbrechungsprüfmuster-
Informationen auf der Grundlage der Erfassung
des Zeitpunktes zum Starten des Unterbrechungs
prozesses durch die Unterbrechungs-
Erfassungseinheit (44); und die Mustererzeu
gungseinheit (38, 50, 60) erzeugt das Prüfmuster
auf der Grundlage der Prüfmusterinformationen
entsprechend der von der Adressenerweiterungs
einheit (34) erzeugten Adresse, wenn die Unter
brechungs-Erfassungseinheit (44) den Zeitpunkt
zum Starten des Unterbrechungsprozesses nicht
erfaßt, und die Mustererzeugungseinheit (38, 50,
60) erzeugt das Prüfmuster auf der Grundlage der
Unterbrechungsprüfmuster-Informationen entspre
chend der von der Unterbrechungsadressen-
Erweiterungseinheit (44) erzeugten Adresse, wenn
die Unterbrechungs-Erfassungseinheit (44) den
Zeitpunkt zum Starten des Unterbrechungsprozes
ses erfaßt.
3. Mustergenerator nach Anspruch 2, dadurch gekenn
zeichnet, daß der Mustergenerator weiterhin auf
weist: eine Unterbrechungs-Steuervorrichtung
(34) die die Erzeugung der von der Adressener
weiterungseinheit (34) erzeugten Adresse unter
bricht auf der Grundlage der Erfassung des Zeit
punktes zum Starten des Unterbrechungsprozesses
durch die Unterbrechungs-Erfassungseinheit (44);
eine Unterbrechungsende-Erfassungseinheit (44),
welche ein Ende des Unterbrechungsprozesses er
faßt; und eine Startsteuervorrichtung (34), wel
che mit der Erzeugung der Adresse durch die
Adressenerweiterungseinheit (34) beginnt auf der
Grundlage der Erfassung des Endes des Unterbre
chungsprozesses durch die Unterbrechungsende-
Erfassungseinheit (49).
4. Mustergenerator nach Anspruch 2, dadurch gekenn
zeichnet, daß das elektrische Teil (18) ein
Speicher mit einer Funktion zum Speichern von
Daten ist, und welches eine Wiederauffrischung
benötigt, um die Daten zu halten, und daß der
Unterbrechungsmusterspeicher (52, 60) die Unter
brechungsprüfmuster-Informationen speichert,
welche ein Prüfmuster zum Wiederauffrischen des
Speichers (18) definieren.
5. Mustergenerator nach Anspruch 4, dadurch gekenn
zeichnet, daß der Unterbrechungsmusterspeicher
(52, 60) weiterhin die Unterbrechungsprüfmuster-
Informationen speichert, welche ein Prüfmuster
für die vorherige Ladung des Speichers definie
ren, und ein Prüfmuster, um eine Spaltenadresse
zu liefern, welche zu dem Speicher (18) vor der
Ausführung des Unterbrechungsprozesses geliefert
wird, zu dem Speicher (18); daß die Mustererzeu
gungseinheit (38, 50, 60) das Prüfmuster in der
Reihenfolge erzeugt: das Prüfmuster zum vorheri
gen Laden des Speichers (18), das Prüfmuster zum
Wiederauffrischen des Speichers, und das Prüfmu
ster zum Liefern der Spaltenadresse, wenn die
Unterbrechungs-Erfassungseinheit (44) den Zeit
punkt zum Starten des Unterbrechungsprozesses
erfaßt.
6. Mustergenerator nach Anspruch 2, dadurch gekenn
zeichnet, daß der Mustergenerator weiterhin ei
nen Zeitgeber (42) zum Messen der Zeit aufweist,
und daß die Unterbrechungs-Erfassungseinheit
(44) den Zeitpunkt zum Starten des Unterbre
chungsprozesses auf der Grundlage der von dem
Zeitgeber (42) gemessenen Zeit erfaßt.
7. Mustergenerator nach Anspruch 2, dadurch gekenn
zeichnet, daß der Vektorbefehl, welcher in dem
Vektorspeicher (30) gespeichert ist, eine Be
schreibung enthält, welche den Zeitpunkt zum
Starten des Unterbrechungsprozesses anzeigt; und
daß die Unterbrechungs-Erfassungseinheit (44)
den Zeitpunkt zum Starten des Unterbrechungspro
zesses auf der Grundlage der Beschreibung er
faßt.
8. Mustergenerator nach Anspruch 1, dadurch gekenn
zeichnet, daß jede von den Prüfmusterinformatio
nen und den Unterbrechungsprüfmuster-
Informationen das Prüfmuster sind, oder ein
Steuerbefehl zum Erzeugen des Prüfmusters.
9. Mustergenerator nach Anspruch 1, dadurch gekenn
zeichnet, daß entweder die Prüfmusterinformatio
nen oder die Unterbrechungsprüfmuster-
Informationen das Prüfmuster sind und die ande
ren hiervon ein Steuerbefehl zum Erzeugen des
Prüfmusters sind.
10. Mustergenerator nach Anspruch 2, dadurch gekenn
zeichnet, daß die Prüfmusterinformationen und
die Unterbrechungsprüfmuster-Informationen in
einem einzelnen Speicherraum gespeichert sind
entsprechend den Adressen, welche voneinander
verschieden sind; und daß die Mustererzeugungs
einheit (38, 50, 60) enthält: eine Adressenaus
wahleinheit (38), welche die von der Adressener
weiterungseinheit (34) erzeugte Adresse aus
wählt, wenn die Unterbrechungs-Erfassungseinheit
(44) den Zeitpunkt zum Starten des Unterbre
chungsprozesses nicht erfaßt, und die von der
Unterbrechungsadressen-Erweiterungseinheit (44)
erzeugte Adresse auswählt, wenn die Unterbre
chungs-Erfassungseinheit (44) den Zeitpunkt zum
Starten des Unterbrechungsprozesses erfaßt; und
eine Erzeugungseinheit (50, 60) für ein verei
nigtes Muster, welche das Prüfmuster auf der
Grundlage der Prüfmusterinformationen oder der
Unterbrechungsprüfmuster-Informationen erzeugt
entsprechend der von der Adressenauswahleinheit
(38) ausgewählten Adresse.
11. Mustergenerator nach Anspruch 2, dadurch gekenn
zeichnet, daß die Mustererzeugungseinheit ent
hält: eine erste Mustererzeugungseinheit (60),
welche das Prüfmuster auf der Grundlage der
Prüfmusterinformationen entsprechend der von der
Adressenerweiterungseinheit (34) erzeugten
Adresse erzeugt; eine zweite Mustererzeugungs
einheit (50), welche das Prüfmuster auf der
Grundlage der Unterbrechungsprüfmuster-
Informationen entsprechend der von der Unterbre
chungsadressen-Erweiterungseinheit (44) erzeug
ten Adresse erzeugt; und eine Prüfmuster-
Auswahleinheit (62), die das von der ersten Mu
stererzeugungseinheit (60) erzeugte Prüfmuster
auswählt, wenn die Unterbrechungs-
Erfassungseinheit (44) den Zeitpunkt zum Starten
des Unterbrechungsprozesses nicht erfaßt, und
die das von der zweiten Mustererzeugungseinheit
(50) erzeugte Prüfmuster auswählt, wenn die Un
terbrechungs-Erfassungseinheit (44) den Zeit
punkt zum Starten des Unterbrechungsprozesses
erfaßt.
12. Prüfvorrichtung (10) für elektrische Teile zum
Prüfen eines elektrischen Teils, welche auf
weist: einen Musterspeicher (52, 60) der Prüfmu
sterinformationen speichert, welche ein Prüfmu
ster enthaltend ein Eingabeprüfmuster, das für
die Prüfung zu dem elektrischen Teil (18) gelie
fert wird, und einen erwarteten Wert, von wel
chem erwartet wird, daß er von dem elektrischen
Teil (18) ausgegeben wird, nachdem das Eingabe
prüfmuster zu dem elektrischen Teil (18) gelie
fert wurde, definieren; einen Vektorspeicher
(30), welcher einen Vektorbefehl speichert, der
eine Reihenfolge des Auslesens der Prüfmusterin
formationen aus dem Musterspeicher (52, 60) an
zeigt; eine Adressenerweiterungseinheit (34),
welche eine Adresse der Prüfmusterinformationen
in dem Musterspeicher (52, 60) entsprechend dem
in dem Vektorspeicher (30) gespeicherten Vektor
befehl erzeugt,
dadurch gekennzeichnet, daß die Prüfvorrichtung
für elektrische Teile weiterhin aufweist: einen
Unterbrechungsmusterspeicher (52, 60) welcher
Unterbrechungsprüfmuster-Informationen spei
chert, die das Prüfmuster während eines vorbe
stimmten Unterbrechungsprozesses definieren; ei
nen Unterbrechungsvektorspeicher (40), welcher
einen Unterbrechungsvektorbefehl speichert, der
eine Reihenfolge für das Auslesen der Unterbre
chungsprüfmuster-Informationen aus dem Unterbre
chungsmusterspeicher (52, 60) anzeigt; eine Un
terbrechungsadressen-Erweiterungseinheit (44),
welche eine Adresse der Unterbrechungsprüfmu
ster-Informationen in dem Unterbrechungsmuster
speicher (52, 60) entsprechend dem in dem Unter
brechungsvektorspeicher (40) gespeicherten Un
terbrechungsvektorbefehl erzeugt; eine Musterer
zeugungseinheit (38, 50, 60), welche das Prüfmu
ster auf der Grundlage der Prüfmusterinformatio
nen entsprechen der von der Adressenerweite
rungseinheit (34) erzeugten Adresse oder der Un
terbrechungsprüfmuster-Informationen entspre
chend der von der Unterbrechungsadressen-
Erweiterungseinheit (44) erzeugten Adresse er
zeugt; eine Stiftdaten-Auswahlvorrichtung (14),
welche das von der Mustererzeugungseinheit (38,
50, 60) erzeugten Prüfmuster entsprechend einer
Stiftanordnung von elektrischen Anschlüssen des
elektrischen Teils (18) neu ordnet; eine Wellen
form-Formatierungsvorrichtung (16), welche eine
Wellenform des Eingabeprüfmusters formatiert,
das in dem von der Stiftdaten-Auswahlvorrichtung
(14) ausgegebenen Prüfmuster enthalten ist; eine
Vorrichtungsbuchse (22), welche das von der Wel
lenform-Formatierungsvorrichtung (16) formatier
te Eingabeprüfmuster zu dem elektrischen Teil
(18) liefert und ein von dem elektrischen Teil
(18) ausgegebenes Ausgangssignal empfängt; und
einen Komparator (24), welcher das Ausgangs
signal, das von der Vorrichtungsbuchse (22) emp
fangen wurde, mit dem erwarteten Wert ver
gleicht.
13. Prüfvorrichtung für elektrische Teile nach An
spruch 12, dadurch gekennzeichnet, daß die
Prüfvorrichtung für elektrische Teile weiterhin
aufweist: eine Unterbrechungs-Erfassungseinheit
(44), welche einen Zeitpunkt zum Starten des Un
terbrechungsprozesses erfaßt; und daß die Unter
brechungsadressen-Erweiterungseinheit (44) die
Adresse der Unterbrechungsprüfmuster-
Informationen erzeugt auf der Grundlage der Er
fassung des Zeitpunktes zum Starten des Unter
brechungsvorgangs durch die Unterbrechungs-
Erfassungseinheit (44); und daß die Mustererzeu
gungseinheit (38, 50, 60) das Prüfmuster erzeugt
auf der Grundlage der Prüfmusterinformationen
entsprechend der von der Adressenerweiterungs
einheit (34) erzeugten Adresse, wenn die Unter
brechungs-Erfassungseinheit (44) den Zeitpunkt
zum Starten des Unterbrechungsprozesses nicht
erfaßt, unci die Mustererzeugungseinheit (38, 50,
60) das Prüfmuster erzeugt auf der Grundlage der
Unterbrechungsprüfmuster-Tnformationen entspre
chend der von der Unterbrechungsadressen-
Erweiterungseinheit (44) erzeugten Adresse, wenn
die Unterbrechungs-Erfassungseinheit (44) den
Zeitpunkt zum Starten des Unterbrechungsprozes
ses erfaßt.
14. Prüfvorrichtung für elektrische Teile nach An
spruch 13, dadurch gekennzeichnet, daß die
Prüfvorrichtung für elektrische Teile weiterhin
aufweist: eine Unterbrechungs-Steuervorrichtung
(34), welche die Erzeugung der von der Adres
senerweiterungseinheit (34) erzeugten Adresse
unterbricht auf der Grundlage der Erfassung des
Zeitpunktes zum Starten des Unterbrechungspro
zesses durch die Unterbrechungs-
Erfassungseinheit (44); eine Unterbrechungsende-
Erfassungseinheit (44), welche ein Ende des Un
terbrechungsprozesses erfaßt; und eine Start
steuervorrichtung (34), welche die Erzeugung der
Adresse durch die Adressenerweiterungseinheit
(34) beginnt auf der Grundlage der Erfassung des
Endes des Unterbrechungsprozesses durch die Un
terbrechungsende-Erfassungseinheit (44).
15. Prüfvorrichtung für elektrische Teile nach An
spruch 13, dadurch gekennzeichnet, daß das elek
trische Teil (18) ein Speicher mit einer Funkti
on zum Speichern von Daten ist, welcher eine
Wiederauffrischung benötigt, um die Daten zu
halten, und daß der Unterbrechungsmusterspeicher
(52, 60) die Unterbrechungsprüfmuster-
Informationen speichert, welche ein Prüfmuster
zum Wiederauffrischen des Speichers (18) defi
nieren.
16. Prüfvorrichtung für elektrische Teile nach An
spruch 15, dadurch gekennzeichnet, daß der Un
terbrechungsmusterspeicher (52, 60) weiterhin
die Unterbrechungsprüfmuster-Informationen spei
chert, welche ein Prüfmuster zum vorherigen La
den des Speicher (18) und ein Prüfmuster zum
Liefern einer Spaltenadresse, welche zu dem
Speicher vor der Ausführung des Unterbrechungs
prozesses geliefert wird, zu dem Speicher (18)
definieren; daß die Mustererzeugungseinheit (38,
50, 60) das Prüfmuster in der Reihenfolge er
zeugt: das Prüfmuster zum vorherigen Laden des
Speichers (18), das Prüfmuster zum Wiederauffri
schen des Speichers (18), und das Prüfmuster zum
Liefern der Spaltenadresse zu dem Speicher (18),
wenn die Unterbrechungs-Erfassungseinheit (44)
den Zeitpunkt zum Starten des Unterbrechungspro
zesses erfaßt.
17. Verfahren zum Erzeugen eines Prüfmusters, das
zum Prüfen eines elektrischen Teils (18) verwen
det wird, enthaltend: Erzeugen von Prüfmusterin
formationen, welche das Prüfmuster definieren;
Erzeugen eines Vektorbefehls, welcher eine Rei
henfolge zum Auslesen der Prüfmusterinformatio
nen anzeigt; Erzeugen einer Adresse der Prüfmu
sterinformationen entsprechend dem Vektorbefehl;
dadurch gekennzeichnet, daß das Verfahren wei
terhin aufweist: Erzeugen von Unterbrechungs
prüfmuster-Informationen, welche das Prüfmuster
während eines vorbestimmten Unterbrechungspro
zesses definieren; Erzeugen eines Unterbre
chungsvektorbefehls, welcher eine Reihenfolge
zum Auslesen der Unterbrechungsprüfmuster-
Informationen anzeigt; Erzeugen einer Adresse
der Unterbrechungsprüfmuster-Informationen ent
sprechend dem Unterbrechungsvektorbefehl; und
Erzeugen des Prüfmusters auf der Grundlage der
Prüfmuster-Informationen entsprechend der Adres
se, die durch Erzeugen der Adresse der Prüfmu
sterinformationen erzeugt wurde, oder der Unter
brechungsprüfmuster-Informationen entsprechend
der Adresse, die durch Erzeugen der Adresse der
Unterbrechungsprüfmuster-Tnformationen erzeugt
wurde.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18447099A JP4334066B2 (ja) | 1999-06-29 | 1999-06-29 | パターン発生器及び電気部品試験装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10031528A1 true DE10031528A1 (de) | 2001-02-08 |
Family
ID=16153733
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10031528A Withdrawn DE10031528A1 (de) | 1999-06-29 | 2000-06-28 | Mustergenerator und Prüfvorrichtung für elektrische Teile |
Country Status (4)
Country | Link |
---|---|
US (1) | US6499126B1 (de) |
JP (1) | JP4334066B2 (de) |
DE (1) | DE10031528A1 (de) |
TW (1) | TW457535B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003096039A1 (en) * | 2002-05-08 | 2003-11-20 | Nptest, Inc. | Tester system having a multi-purpose memory |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10110050A1 (de) * | 2001-03-02 | 2002-09-05 | Bosch Gmbh Robert | Verfahren zur Absicherung sicherheitskritischer Programmteile vor versehentlicher Ausführung und eine Speichereinrichtung zur Durchführung dieses Verfahrens |
US6789160B2 (en) * | 2001-04-03 | 2004-09-07 | Sun Microsystems, Inc. | Multi-threaded random access storage device qualification tool |
US7434124B2 (en) * | 2006-03-28 | 2008-10-07 | National Instruments Corporation | Reduced pattern memory in digital test equipment |
US7725782B2 (en) * | 2007-01-04 | 2010-05-25 | Gm Global Technology Operations, Inc. | Linked random access memory (RAM) interleaved pattern persistence strategy |
CN101359966A (zh) * | 2007-08-03 | 2009-02-04 | 深圳富泰宏精密工业有限公司 | Gsm模块测试系统及方法 |
WO2015081980A1 (en) * | 2013-12-02 | 2015-06-11 | Advantest Corporation | Instruction provider and method for providing a sequence of instructions, test processor and method for providing a device under test |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6032281A (en) * | 1996-01-12 | 2000-02-29 | Advantest Corp. | Test pattern generator for memories having a block write function |
US6067651A (en) * | 1998-02-20 | 2000-05-23 | Hewlett-Packard Company | Test pattern generator having improved test sequence compaction |
US6161206A (en) * | 1998-04-30 | 2000-12-12 | Credence Systems Corporation | Pattern generator for a semiconductor integrated circuit tester |
US6092225A (en) * | 1999-01-29 | 2000-07-18 | Credence Systems Corporation | Algorithmic pattern generator for integrated circuit tester |
-
1999
- 1999-06-29 JP JP18447099A patent/JP4334066B2/ja not_active Expired - Fee Related
-
2000
- 2000-06-26 TW TW089112545A patent/TW457535B/zh active
- 2000-06-28 DE DE10031528A patent/DE10031528A1/de not_active Withdrawn
- 2000-06-29 US US09/606,082 patent/US6499126B1/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003096039A1 (en) * | 2002-05-08 | 2003-11-20 | Nptest, Inc. | Tester system having a multi-purpose memory |
US7171598B2 (en) | 2002-05-08 | 2007-01-30 | Credence Systems Corporation | Tester system having a multi-purpose memory |
Also Published As
Publication number | Publication date |
---|---|
JP2001014893A (ja) | 2001-01-19 |
JP4334066B2 (ja) | 2009-09-16 |
TW457535B (en) | 2001-10-01 |
US6499126B1 (en) | 2002-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69124170T2 (de) | Automatisches Prüfausrüstungssystem, das eine Stiftscheibenarchitektur verwendet | |
DE69835794T2 (de) | Halbleiterschaltung und steuerungsverfahren dazu | |
DE69115776T2 (de) | Prüfvorrichtung für integrierte schaltungen | |
DE3881824T2 (de) | Speichersystem mit automatischer grössenbestimmung. | |
DE3750597T2 (de) | Geeichtes automatisches Prüfsystem. | |
DE69729771T2 (de) | Integrierte Schaltung mit einer eingebauten Selbsttestanordnung | |
DE3412676C2 (de) | ||
DE69204364T2 (de) | Anordnung zur Bestimmung der Eigenschaften von steckbaren Speichern. | |
DE19722414B4 (de) | Verfahren und Vorrichtung zum Testen eines Halbleiterspeichers | |
DE10125344A1 (de) | Ereignisgestütztes Halbleiterprüfsystem mit modularer Architektur zur Speicherprüfung | |
DE10392667T5 (de) | Ereignisbasiertes IC-Testsystem | |
DE3516755A1 (de) | Testgeraet fuer halbleitereinrichtungen | |
DE10321913A1 (de) | System-in-package-Halbleitervorrichtung | |
DE10313365A1 (de) | Genauigkeitsbestimmung bei Bitleitungsspannungmessungen | |
DE102004023407A1 (de) | Integriertes Selbsttestsystem und -verfahren | |
DE19955380C2 (de) | Prüfmustergenerator, Prüfvorrichtung und Verfahren zum Erzeugen von Prüfmustern | |
DE10017619C2 (de) | Vorrichtung und Verfahren zum Prüfen einer Halbleitervorrichtung | |
DE19540621A1 (de) | Funktionsprüfgerät für integrierte Schaltungen | |
DE112007002963T5 (de) | Programm, Aufzeichnungsmedium, Prüfvorrichtung und Diagnoseverfahren | |
DE19823930A1 (de) | Integrierte Halbleiterschaltung mit an einem Halbleiterchip angeordnetem DRAM | |
DE10031528A1 (de) | Mustergenerator und Prüfvorrichtung für elektrische Teile | |
DE10022698A1 (de) | Halbleiterspeichereinrichtung | |
DE112008000937T5 (de) | Prüfgerät und elektronische Vorrichtung | |
DE10019790C2 (de) | Testsystem für Halbleitervorrichtungen | |
DE10214148A1 (de) | Halbleiteruntersuchungssytem zur Untersuchung einer integrierten Halbleiterschaltungsvorrichtung und Halbleiteruntersuchungsverfahren unter Verwendung des Halbleiteruntersuchungssystems |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8139 | Disposal/non-payment of the annual fee |