TW457535B - Pattern generator and electric parts testing device - Google Patents

Pattern generator and electric parts testing device Download PDF

Info

Publication number
TW457535B
TW457535B TW089112545A TW89112545A TW457535B TW 457535 B TW457535 B TW 457535B TW 089112545 A TW089112545 A TW 089112545A TW 89112545 A TW89112545 A TW 89112545A TW 457535 B TW457535 B TW 457535B
Authority
TW
Taiwan
Prior art keywords
address
test pattern
interrupt
pattern
memory
Prior art date
Application number
TW089112545A
Other languages
English (en)
Inventor
Masaru Tsuto
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Application granted granted Critical
Publication of TW457535B publication Critical patent/TW457535B/zh

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31917Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31919Storing and outputting test patterns
    • G01R31/31921Storing and outputting test patterns using compression techniques, e.g. patterns sequencer

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Description

------ ------ 經濟部智慧財產局員工消費合作社印黎 457535 6379PIRDOC/002 A7 B7 五、發明說明(I ) 本申請案主張1999年6月29日提出申請的日本專利 申請案第H11-184470號之優先權’該案之內容併入本案 供參考。 發明背景 1. 發明領域 本發明是關於一種圖樣產生器和產生測試圖樣以便測 試電子零件的一種電子零件測試裝置。 2. 相關技術 傳統上,用來測試類似半導體或記憶體的電子零件測 試裝置含有一組圖樣產生器’其功能係用來產生在電子 零件測試中所須的測試圖樣。圖1所示是一傳統圖樣產 生器的組態。圖樣產生器100產生動態隨機存取記憶體 (DRAM)的測試圖樣,是個電子零件測試的實例。 圖樣產生器100含有一組向量記憶體102,一讀取控 制器103,向量快取記憶體104,一位址擴充單元106, —位址設定單元(AP)108,一計時器110,一中斷控制器 112, 一位址設定更新單元(SPI)114,一多工器(MUX)U6, 和一圖樣產生單元118。計時器110對每一預定時間周 期產生中斷請求。中斷控制器112 —旦接收到自計時器 110傳來的中斷請求,便把更新周期訊號設定成”1”並且 將它輸出到位址擴充單元106和多工器116上 向量記憶體102是由大量靜態隨機存取記憶體(SRAM) 組成’用來儲存向量指令(序列指令)以界定即將產生的測 試圖樣。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公髮) ------------OW---------訂---------^-—oi (請先W讀背面之注意事項再填寫本頁) A7 B7 經濟部智慧財產局員工消費合作社印製 φ 4 5 7 5 36^9PIRDOC/O〇2 五、發明說明(z) 讀取控制器103自向量記憶體102內輸入一部份的向 量指令並將它輸出到向量快取記憶體1〇4。此向量快取 記憶體104是由小量高速SRAM所組成的’用來儲存自 讀取控制器1〇3輸入的向量指令。而且,此向量記憶體 104根據自位址設定單元108輸入的位址將向量指令輸 出到位址擴衝單元106。 此位址擴充單元106藉著在向量快取記憶體104上輸 入的中斷向量指令並將產生的位址輸出到位址設定單元 108。更且,當中斷控制器112輸入的更新周期訊號設定 成”1”時,位址擴充單元106便會中斷位址的產生。當中 斷控制器112輸入的更新周期訊號設定成”0”時,位址擴 充單元便會重新啓動位址的產生。而位址設定單元108 便會儲存自位址擴充單元108輸入的位址並將其輸出。 位址設定更新單元114儲存且輸出一對應更新電子零 件控制指令的位址。多工器116會依據中斷控制器112 輸入的更新周期訊號,選擇中斷控制器112輸入的位址 或位址設定更新單元114輸入的位址。當更新周期訊號 設成”1”的時後,便會選擇自位址設定更新單元114輸入 的位址而當更新周期訊號設成”0”的時候,便會選擇自位 址設定單元108輸入的位址。 圖樣產生單元118擁有一控制指令記憶體120,圖樣 運算器122,電阻XB,電阻Y和電阻RF。在控制指令 記憶體120上儲存一控制指令用來產生測試圖樣,並將 多工器116對應輸入的位址將控制指令輸出到圖樣運算 6 本紙張尺度適用中國國家標準(CNS>A4規格(210 X 297公釐〉 ,I I---------------^!·訂---------線 Jio--------^----TV (請先閱讀背面之注意事項再填寫本頁) 在 5 7 5 3 在 5 7 5 3 C/002 A7 B7 五、發明說明(> ) 器122上。儲存在電阻XB的値是拿來當作DRAM待測 物件的行位址。而儲存在電阻YB的値是拿來當作DRAM 的列位址’而電阻RF儲存的列位址是用來更新DRAM 零件。圖樣運算器122依據控制指令記憶體120輸出控 制指令產生測試圖樣。測試圖樣的例子中,含有一位址 訊號,一列位址栓鎖(RAS)訊號,一行位址栓鎖(CAS)訊 號’一資料訊號,和一允許寫入訊號/WE(其中,,/”符號係 用以代表反向邏輯)。 圖2所示是在傳統圖樣產生器內儲存的各項資訊。圖 2(A)所示是在位址設定更新單元114儲存的位址。該位 址設定更新單元114將”#300”儲存到對應於更新控制指 令的位址上。圖2(B)所示是儲存在向量記憶體102內的 連續指令。在圖2(B)中,”NOP”指令是輸出現有位址値 並將位址値推進到下一位址値,也就是在現有位址値上 加上” 1”。”JNI STO”指令則是輸出現有位址値並執行此 位址上的標有STO的指令。 圖2(c)所示是儲存在控制指令記憶體113內的部份控 制指令。圖2(C)中,”ΧΒ<0”指令是在下個周期中將電阻 値XB淸除到”〇”。”ΧΒ<ΧΒ+1”指令是在下個周期中將電 阻値XB加上”1”。”γΒ<0”指令是在下個周期中將電阻値 ΥΒ淸除到”0”。”ΥΒ=ΥΒ + 1”指令是在下個周期中將電阻 値ΥΒ加上”1”。
“PAGE IN”指令將訊號輸出到DRAM以便輸入對應的 行列位址,執行資料寫入或資料讀取程序。例如,”PAGE 7 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) n-y—=—訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 A7 B7 457535 6379PIEDOC/002 五、發明說明(f) IN”指令在RAS訊號設成LOW時,將電阻値YB當成位 址訊號輸出,同時在CAS訊號設成負向醢脈衝時,將電 阻値當成位址訊號輸出。”PAGE”指令是將訊號初出到 DRAM中以便更換行位址,執行資料寫入或資料讀取程 序。例如,”PAGE”指令在CAS訊號設成負向脈衝時, 將電阻値當成位址訊號輸出。 “PAGE OUT”指令是將訊號輸出到DRAM中並終止資 料寫入或資料讀取程序。例如,”PAGE OUT”指令在CAS 訊號設成負向脈衝時,將電儲値XB當成位址訊號輸出, 同時在RAS訊號設成HIGH時輸出。在RAS訊號設成 HIGH時,DRAM會預先設定啓動。也就是DRAM寫入 的功能設成啓動。”REFRESH”指令將訊號輸出以便在 011八从執行運算更新。例如,”1?^71^311”指令在11八8訊 號設成LOW時,將電阻値RF當成位址訊號輸出。 圖3所示是個傳統圖樣產生器的運作過程。圖3所示 圖樣產生器1〇〇是在圖2中儲存各種資訊的圖樣產生器。 圖3(A)所示是自位址設定單元108輸出的位址値,自多 工器116輸出的位址値PC,電阻値XB,電阻値YB,電 阻値RF,更新周期値(RF CYCLE),電阻的運算,這些 皆提供位址値輸出到DRAM上,和圖樣產生器每一周期 運算過程中DRAM的運算。圖3(B)所示是自圖樣產生器 周期6和周期11之間輸出到DRAM的訊號。 在周期1,位址擴充單元106自向量快取記憶體104 揀選”NOP”指令,引導位址設定單元108輸出位址現 8 本紙I尺度適1中國國家標準(CNS)A4規格(210 X 297公楚) o^.-----r---訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 4S7535 6379PIRDOC/002 A7 B7 五、發明說明(y) 値”#〇”,再將位址値設成”#1”。此處,更新周期訊號”#0” 是自中斷控制器112輸出。多工器II6輸出的”#0”是自 位址設定單元108輸出,且由於更新周期訊號是”0”,而 使位址”0”得以進入圖樣產生單元118。因此指 令”ΧΒ<0”,”ΥΒ<0”便可自控制指令記憶體120輸出到圖 樣運算器122。圖樣運算器122便可在下個周期中設定 電阻値”XB”和電阻値”YB”爲”0”。 在周期2,位址擴充單元1〇6自向量快取記憶體1〇4 揀選”NOP”指令,引導位址設定單元108輸出位址現 値”#1”,再將位址値設成”#2”,此處,更新周期訊號”#〇” 是自中斷控制器112輸出。多工器116輸出的”#1”是自 位址設定單元108輸出,且由於更新周期訊號是”0”,而 使位址PC得以進入圖樣產生單元118。因此指 令”XB+1”,”PAGE IN”便可自控制指令記憶體120輸出 到圖運算器122。 圖樣運算器122將電阻値YB.當成位址訊號',其RAS 訊號被設成LOW時,電阻値XB便會被當成位址訊號輸 出,CAS訊號便會被設成負向脈衝。DRAM得以執 行”PAGE IN”運算。更且,圖樣運算器會在下個周期, 加”1”到電阻値XB上。如上述所示同樣的運算也會在周 期3和周期9之間被執行。 例如,如圖3(B)所示,在周期6,圖樣運算器122將 電阻値YB當成位址訊號而輸出的RAS訊號被設成 LOW。圖樣運算器於是把位址値XB當成位址訊號而輸 9 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先Β讀背面之ii-ψ^項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 - -----Γ——訂i n n n I 線丨Φ-----------Ί丨丨·--------- A7 B7 407535 6379PIF.DOC/002 五、發明說明((^ ) 出CAS訊號,卻被設成負向脈衝。DRAM因此執行” PAGE IN”運算,也就是相對於電阻値XB的行和電阻値YB的 列的單位記譯體的寫入或讀取過程。 如圖3(B)所示,在周期7,圖樣運算器122將電阻値 ΧΒ當成位址訊號而輸出的CAS訊號被設成負向脈衝。 DRAM於是執行”PAGE”運算,也就是相對於電阻値ΧΒ 的行和電阻値YB的列的單位記譯體的寫入或讀取過程。 周期8也會和上述同樣執行相同的運算。 在周期9,圖樣運算器122將電阻値YB當成位址訊 號而輸出的CAS訊號被設成負向脈衝。圖樣運算器於是 把位址値XB當成位址訊號而輸出RAS訊號,卻被設成 HIGH。DRAM因此執行”PAGE OUT”運算,也就是相對 於電阻値XB的行和電阻値YB的列的單位記譯體的寫入 或讀取過程,並輸入到周期6。此時DRAM預設爲啓動。 此處,如果計時器110在周期9偵測到超過預定的時 間,執行更新運算的時間便會被顯示出,計時器110將 中斷請求輸出到中斷控制器Π2。中斷控制器112便會 在下一周期10中,將更新周期訊號調整爲”1”且輸出更 新訊號到位址擴充單元106和多工器116。 在周期10中,由於更新周期訊號爲”1”,位址擴充單 元106便會使位址預設單元1〇8保有現址値並停止由向 量指令產生的位址。而且,由於更新周期訊號爲”1”,多 工器116會將位址”#3〇0”輸出,也就是以位址PC自更新 位址預設單元(SPI)l 14輸出到圖樣產生單元118。 10 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -----------------Γ------------ <請先間讀背面之注意事項再填寫本頁> 經濟部智慧財產局員工消費合作社印製 457535 6379PIF.DOC/002 A7 B7 五、發明說明(q) 因此,控制指令記憶體120便會將”RF<RF+1” 和”REFRESH”輸出到圖樣產生器122。此外,如圖3所 示,圖樣產生器122將電阻RF的阻値以位址訊號輸出並 輸出社成LOW的RAS訊號。結果,DRAM便會執行 REFRESH運算,也就是更新RF電阻的列位址値。而且, 中斷控制器Π2改便列位址,也就是在下一周期11,透 過加入”1”到RF阻値中更新阻値。 在下一周期11中,中斷控制器112會將更新周期訊 號設定成並輸出更新周期訊號到位址擴充單元106和 多工器116內。位址擴充單元106便透過向量指令重新 啓動位址的產生。而且多工器116輸出的位址,是以位 址PC從位址預設單元108,輸出到圖樣產生單元118。 然後控制指令記憶體120便會將’相對於多工器116輸 出位址的控制指令’輸出到圖樣運算器122。圖樣運算 器122根據控制指令產生測試圖樣。接下來的周期執行 則如下所示。 當在PAGE-OUT周期(譬如周期9) ’記時器110產生 中斷請求時,傳統用的電子測試裝置都可如預期般地來 執行既定的電子零件測試。但由於記時器110產生的中 斷請求與電子零件的測試無法同步時’中斷請求也許就 會在PAGE-IN周期和PAGE周期之間產生。因此在此, 造成測試阻礙的問題也許就會發生。譬如,更新運算也 許就不須預充電(Pre_charging)電子零件即直接執行,使 電子零件測試之間,寫入或讀取的程序便無法適當地在 11 > 本紙張尺度適^^(cns)a4規格(21〇^「297公n — 〇4-----r---訂---------線 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 A7 B7 457535 6379PIF,D〇a〇02 五、發明說明(各) 更新運算後執行。 而且’在某例子中,由一組分別執行的指令所產生的 副程式’在向量記憶體102到快取記憶體之間,可能會 造成一個問題。同樣地,圖樣產生器的組態會因爲要解 決上述問題而變得複雜些。尤其在圖樣產生器產生記憶 體和邏輯線路接合在一起的測試元件圖樣時,搭配各組 態產生的測試圖樣也會變得十分困難。即使圖樣可以搭 配產生,圖樣產生器的組態也會因此而變得更複雜。 發明槪要 於是,本發明的一目的便是提供可以克服在相關技術 各項問題的一種圖樣產生器和一種電子零件測試裝置。 .此目的可透過申請專利範圍各獨立項的敘述組合而達 成。依附項則界定本發明更進一步的優點和其他實例組 合。 根據本發明的第一特徵,提出一種圖樣產生器, 其產生用來測試一電子零件.的一測試圖樣。該圖 樣產生器可包括:一圖樣記憶體,其儲存測試圖 樣資訊,測試圖樣資訊界定該測試圖樣:一向量 記憶體,其儲存一向量指令,該向量指令用來指 示從該圖樣記憶體中讀取該測試圖樣資訊的一順 序:一位址擴充單元,其根據儲存在該向量記憶 體中的該向量指令,產生在該圖樣記憶體中的該 測試圖樣資訊之一位址;一中斷圖樣記憶體,其 儲存中斷測試圖樣資訊,該中斷測試圖樣資訊用 12 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -•ο?-----r---訂---------線Ip'y-------------- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) A7 B7 457535 6379PIF.D〇a〇02 五、發明說明) 來在預設的中斷過程中,界定該測試圖樣;一中 斷向量記憶體’其不同於該向量記憶體,且用來 儲存一中斷向量指令,該中斷向量指令用以指示 自該中斷圖樣記憶體內讀取該中斷測試圖樣資訊 的一順序;一中斷位址擴充單元,其根據儲存在 該中斷向量記憶體內的該中斷向量指令,產生該, 中斷測試圖樣資訊的一位址;一圖樣產生單元, 其根據該位址擴充單元所產生的位址之該測試圖 樣資訊’產生該測試圖樣,或者根據該中斷位址 擴充單元所產生的位址之該中斷測試圖樣資訊, 產生該中斷測試圖樣。 該圖樣產生器更進一步包括:一中斷偵測單 元,其用來偵測一特定時間以啓始該中斷程序; 以及該中斷位址擴充單元,根據該中斷偵測單元 所偵測出該中斷程序啓始的該特定時間,產生該 中斷測試圖樣資訊的該位址;以及該圖樣產生單 元’在該中斷偵測單元尙未偵測出該中斷程序啓 始的該特定時間時,根據該位址擴充單元產生的 該位址所對應的該測試圖樣資訊,產生該測試圖 樣,以及該圖樣產生單元,在該中斷偵測單元已 偵測出該中斷程序啓始的該特定時間時,根據該 中斷位址擴充單元產生的該位址所對應的該中斷 測試圖樣資訊,產生該測試圖樣。 該圖樣產生器更進一步包括:一中斷控制器, 13 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 ---------^ί—------^—oi------------------ 457535 6379PIF.DOC/002 A7 B7 經濟部智慧財產局員工消費合作社印戴 五、發明說明(β) 根據該中斷偵測單元已偵測出該中斷程序啓始的 該特定時間,中斷該位址擴充單元產生該位址; 一中斷末端偵測單元,其用以偵測該中斷程序的 一末端;以及一啓動控制器,根據該中斷末端偵 測單元已偵測出該中斷程序的該末端時,啓動該 位址擴充單元產生該位址。 該電子零件可以是具有儲存資料功能的一 記憶體,且該記憶體需要更新以便保存住資料; 且該中斷圖樣記憶體所儲存的該中斷測試圖樣資 訊,是用以界定一測試圖樣來更新該記憶體。該 中斷圖樣記憶體所儲存的該中斷測試圖樣資訊, 還用以界定一測試圖樣來預充電(pre-charging)該 記憶體、以及一測試圖樣來提供一行位址到該記 憶體,該行位址是在執行該中斷程序前,提供到 該記憶體的;該圖樣產生單元產生該測試圖樣的 順序爲:預充電該記憶體的測試圖樣,更新該記 憶體的測試圖樣,以及當該中斷偵測單元已偵測 出該中斷程序啓始的該特定時間時,提供該行位 址的測試圖樣。 圖樣產生器更進一步包括:量測時間的一計 時器,且該中斷偵測單元是基於該計時器所量測 的時間,來偵測該中斷程序啓始的時間。儲存在 該向量記憶體內的該向量指令包括一敘述,用來 指示該中斷程序啓始的時間;且該中斷偵偵測單 14 本‘張尺度適用t國國家標準(CNS)A4規格(210 X 297公釐) ~~' ---------------------訂---------^-αοτ (請先閲讀背面之注意事項再填寫本頁) A7 B7 45753§_〇2 五、發明說明(ίί) 兀是基於該敘述’來偵測該中斷程序啓始的時 間。該測試圖樣資訊和該中斷測試圖樣都是該測 試圖樣、或是用來產生該測試圖樣的一控制指 令。該測試圖樣資訊和該中斷測試圖樣資訊中的 一個是該測試圖樣;而另一個則是用來產生該測 試圖樣的一控制指令。 該測試圖樣資訊和該中斷測試圖樣資訊皆儲 存在一單一記億體空間內,該空間對應到彼此不 同的該些位址;且該圖樣產生單元包括:一位址 挑選單元,在該中斷偵測單元尙未偵測出該中斷 程序啓始的時間時,挑選該位址擴充單元所產生 的該位址’並且在該中斷偵測單元已偵測出該中 斷程序啓始的時間時,挑選該中斷位址擴充單元 所產生的該位址;以及一聯合圖樣產生單元,根 據該測試圖樣資訊,或者根據對應到該位址選擇 單元所產生該位址的該中斷測試圖樣資訊,而產 生該測試圖樣。 該圖樣產生單元包括:一第一圖樣產生單 元,根據對應到該位址擴充單元所產生該位址的 該測試圖樣資訊,而產生該測試圖樣;一第二圖 樣產生單元,根據對應到該中斷位址擴充單元所 產生該位址的該中斷測試圖樣,而產生該測試圖 樣;以及一測試圖樣選擇單元,在該中斷偵測單 元尙未偵測出該中斷程序啓始的時間時,選擇由 本紙張尺度適用t國國家標準(CNS)A4規格(210 X 297公釐) ------------0^.-----r---訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 4 5 7 5 3 5 6379PIF.DOC/002 A7 ____ B7 五、發明說明(丨X) 該第一測試圖樣產生單元所產生的該測試圖樣, 而且在該中斷偵測單元已偵測出該中斷程序啓始 的時間時’選擇由該第二測試圖樣產生單元所產 生的該測試圖樣。 根據本發明的第二特徵,提供一種電子零件測試 裝置’用來測試一電子零件,該裝置包括:一圖 樣記憶體,其儲存測試圓樣資訊,該測試圖樣資 訊用以界定一測試圖樣,該測試圖樣包括提供來 測試該電子零件的一輸入測試圖樣、以及在提供 該輸入測試圖樣到該電子零件後,期望自該電子 零件輸出的一期望値;一向量記憶體,其儲存一 向量指令,該向量指令指示自該圖樣記憶體內讀 取該測試圖樣資訊的一順序;一位址擴充單元, 其根據儲存在該向量記憶.體中的該向量指令,產 生在該圖樣記憶體中的該測試圖樣資訊之一位 址;一中斷圖樣記憶體,其儲存中斷測試圖樣資 訊,該中斷測試圖樣資訊用來在預設的中斷過程 中,界定該測試圖樣;一中斷向量記憶體,其儲 存一中斷向量指令,該中斷向量指令用以指示自 該中斷圖樣記憶體內讀取該中斷測試圖樣資訊的 一順序;一中斷位址擴充單元,其根據儲存在該 中斷向量記憶體內的該中斷向量指令,產生在該 中斷圖樣記憶體中的該中斷測試圖樣資訊的一位 址;一圖樣產生單兀,其根據該位址擴充單兀所 16 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -----Γ—訂---------線.^— (諝先閱讀背面之注意事項再填寫本頁) A7 B7 457535 6379PIF.DOC/002 五、發明說明(G) 產生的位址之該測試圖樣資訊,產生該測試圖 樣,或者根據該中斷位址擴充單元所產生的位址 之該中斷測試圖樣資訊’產生該中斷測試圖樣; 一腳位資訊選擇器,根據該電子零件上的電子接 頭腳位安排’重新安排自該圖樣產生單元產生的 該測試圖樣,一波形調整器,用來調整包含在該 腳位資訊選擇器所輸出該測試圖樣中的該輸入測 試圖樣的一波形;一元件插槽,用來把該波形調 整器所調整的該輸入測試圖樣提供給該電子零 件’且自該電子零件接收一輸出訊號;以及一比 較器’用來比較自該元件插槽接收的該輸出訊號 和該期望値。 該電子零件測試裝置裝置更進一步包括:一中斷 偵測單元,其用來偵測一特定時間以啓始該中斷 程序;以及該中斷位址擴充單元,根據該中斷偵 測單元所偵測出該中斷程序啓始的該特定時間, 產生該中斷測試圖樣資訊的該位址;以及該圖樣 產生單元,在該中斷偵測單元尙未偵測出該中斷 程序啓始的該特定時間時,根據該位址擴充單元 產生的該位址所對應的該測試圖樣資訊,產生該 測試圖樣,以及該圖樣產生單元,在該中斷偵測 單元已偵測出該中斷程序啓始的該特定時間時, 根據該中斷位址擴充單元產生的該位址所對應的 該中斷測試圖樣資訊,產生該測試圖樣。 17 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -----I------illl·--—訂---------線 (請先閱讀背面之注項再填寫本頁) 經濟部智慧財產局員工消費合作;*1印製 A7 B7 45 7 53 5 6379PIF.DOC/002 五、發明說明(丨f) 該電子零件測試裝置更進一步包括:一中斷 控制器,根據該中斷偵測單元已偵測出該中斷程 序啓始的該特定時間,中斷該位址擴充單元產生 該位址;一中斷末端偵測單元,其用以偵測該中 斷程序的一末端;以及一啓動控制器,根據該中 斷末端偵測單元已偵測出該中斷程序的該末端 時,啓動該位址擴充單元產生該位址。 該電子零件是具有儲存資料功能的一記憶 體,且該記憶體需要更新以便保存住資料;以及 該中斷圖樣記憶體所儲存的該中斷測試圖樣資訊,是用以 界定一測試圖樣來更新該記憶體。該中斷圖樣記憶體 所儲存的該中斷測試圖樣資訊,還用以界定一測 試圖樣來預充電(pre-charging)該記憶體、以及一 測試圖樣來提供一行位址到該記憶體,該行位址 是在執行該中斷程序前,提供到該記憶體的;該 圖樣產生單元產生該測試圖樣的順序爲:預充電 該記憶體的測試圖樣,更新該記憶體的測試圖 樣,以及當該中斷偵測單元已偵測出該中斷程序 啓始的該特定時間時,提供該行位址的測試圖 樣。 根據本發明的第三特徵,提出一種用在電子零件測試 的測試圖樣產生方法。此方法包括:產生測試圖樣資訊, 其用來界定測試圖樣;產生一向量指令,用來指示讀取 測試圖樣資訊的順序;根據向量指令而產生測試圖樣資 18 {請先閱讀背面之注§項再填寫本頁) —訂——---線-· 經濟部智慧財產局員工消費合作;41中製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 4 5 7 5 3 5 6379PIF.DOC/002 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(丨> ) 訊的一位址;產生中斷測試圖樣資訊,用來在一既定的 中斷程序之間界定測試圖樣;產生一中斷向量指令,指 示讀取中斷測試圖樣資訊的順序;根據中斷向量指令而 產生中斷測試圖樣資訊的一位址;根據對應到該測試圖 樣資訊所產生的位址,或者根據對應到該中斷測試圖樣 資訊產生的位址,而產生該測試圖樣。 本發明槪要不必然完全描述出本發明所有特 徵。本發明也可以是上述特徵的再組合。本發明 上述和其它功能和優點將會透過下列較佳實例的 描述和附加的圖面而變得更顯而易懂。 圖示之簡單說明 圖是個傳統圖樣產生器的組態。 — 圖2 \最辱是儲存在傳統圖樣產生器內各式不同 的資訊 傳統圖樣產生器的運作流程。 圖4 個根據本實例的電子零件測試裝置 組態。 圖示是個根據本發明的第一實例的圖樣產 生器被^ 圖6 秀是根據本發明第一實例而儲存在圖樣 產生器内不同的資訊。 圖個根據本發明第一實例的圖樣產生 器運 圖巧是另一個根據本發明第一實例的圖樣 ή 本紙張尺度適用中國國家標準(CNS>A4規格(210 X扣7公怒、 — — I1IIIIII — -ml·— — — >—1)111 — I I — — — — — - — II (請先閱讀背面之注意事項再填寫本頁) A7 B7 ^ 4 5 7 5 3 5 6379PIRDOC/002 五、發明說明(& ) 產生器運作實例。 圖是再一個根據本發明第一實例的圖樣 產生器運例。 圖1 〇 是個根據本發明的第二實例的圖樣 產生器的te._ ° λ4ι:1'〇 圖示是根據本發明第二實例而除存在圖 行產生器內的各式不同資訊。 圖I 2所示是個根據本發明第二實例的圖圖樣 產生器運作實例。 圖1 3 gff是個根據本發明第三實例的圖樣產 生器組態 圖1 4 根據本發明第三實例而儲存在圖 樣產生器內#g式不同資訊。 圖1 5所^個根據本發明第三實例的圖樣產 生器運作實例。 較佳實施例 本發明現在將根據較佳實施例作說明,然其並 非用以侷限本發明的範圍,而是爲了舉例說明方 便。實施例所述的所有特徵和其組合也不必然是 本發明的不可或缺要件。 圖4所示是個根據本發明實例的電子零件測試 裝置組態。該電子零件測試裝置1 〇是由圖樣產 生器1 2 ’腳位資料選擇器1 4,波形調整器1 6 , 本紙张尺度適用中國國家標準(CNS)A4規格(210 X 297 5^™) (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 ------r I— I -----線— ----I----------- ⑻ 53§79p: IEDOCy〇02 A7 B7 經濟部智慧財產局員工消費合阼: 五、發明說明((q) 可將電子零件1 8插入插槽20的元件插槽22 ^ 在此的”電子零件”係依據電流與電壓而執行既 定步驟。譬如來說,”電子零件”不僅包括了含有 類似積體電路主動元件的半導體元件,或是大型 積體電路,同時也包含了各種不同的感測器的被 動元件。而且,電子零件包括的零件含有如上所 示在同一包裝內相互連結的零件,和類似黏著有 上述所示零件的印刷電路板,以實現既定功能的 麵包板零件。 圖樣產生器12輸出待輸入的測試圖樣,以供 給電子測試的電子零件18使用,輸出的測試圖 樣訊號是擁有腳位資料選擇器14期望圖樣的圖 樣測試訊號。該期望値圖樣是個準備輸入到一般 電子營件18的測試圖樣。腳位資料選擇器14會 重[新排列根據電子零件電極排列和輸出波形調整 器內輸入的測試圖樣,自圖樣產生器輸出測試圖 樣訊號的輸入測試圖樣的實際腳位。 腳位資料選擇器1 4同時也會將測試圖樣訊號 期望値輸出到比較器24。波形調整器1 6會將腳 位資料選擇器1 4輸出的輸入測試圖樣波形調整 成既定波形,再將輸入測試圖樣輸出到元件插槽 22 ° 元件插槽22將波形調整器1 6輸出的輸入測試 圖樣供應給插在元件20的電子零件18輸入端。 21 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) ------·-—訂---------線—{3·-----------— ·.1 n A7 B7 經濟部智慧財產局員工消費合作社印製 i753 5 6379PIF.D〇a〇02 五、發明說明((¾) 因此,該電子零件18便根據電子零件18真正的 功能,依照輸入端的輸入測試圖樣進行操作。舉 例來說,電子零件1 8會從既定輸出端輸出一組 輸出圖樣到元件插槽22中·1元件插槽22會將插 在元件插槽22的電子零件18輸出端’輸入的輸 出圖樣轉換到比較器24中。 該比較器24會對元件插槽22輸出的輸出圖樣 和腳位資料選擇器14轉換出來的期望値圖樣進 行比較。在輸出圖樣未能符合期望値圖樣時,該 比較器2 4便可判定電子零件是否操作正常。 圖5所示是根據本發明第一較佳實例的圖樣產 生器組態。如圖5所示的圖樣產生器12會產生 一組測試圖樣,以便用來測試如電子零件1 8範 例的動態隨機存取記憶體(DRAM)。該圖樣產生 器12有一怎向量記憶體30,一讀取控制器31’ 一組向量快取記憶體32’多工器38’次向量記 憶體40,計時器42,次位址擴充單元44 ’啓始 位址儲存單元46,次位址設定單元48和圖樣產 生單元50。 計時器42在每一既定時間間隔內,產生一中 斷請求。次向量記憶體體40是由例如在高速時 可執行讀出和寫入運算,並可以儲存向量指令以 界定控制指令順序的SRAM,這也可以是個用在 執行更新運算之間的測試圖樣資訊範例。次位址 22 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ο----l·------------— ο--------r--- (請先閲讀背面之注意事項再填寫本頁) 6379PIF.DOC/OQ2
3 五、發明說明( 擴充單元44將向量指令自次向量記憶體40輸 入,透過向量指令的解讀產生一組位址,並將產 生位址輸出到次位址設定單元48。 而且,該次位址擴充單元44會在下一個更新 周期前,將更新周期訊號設定成”1,用在更新周 期的測試圖樣產生可以當成中斷程序的範例,在 收到自計時器42傳來的中斷請求後便會完成, 並且輸出到位址擴充單元34和多工器3 8中。在 其它例子裡,次位址擴充單元44再將更新周期 訊號設定成” 〇 ”,並且輸出到位址擴充單充3 4和 多工器38中。 啓始位址儲存單元46會儲存一組在控制指令 記憶體52前的啓始位址,該儲存的控制指令是 用在更新程序。在本實例中,啓始位址儲存單元 46會儲存一組類似”#300”的位址。然後次位址設 定單元48再加入該位址,也就是從(¾位址擴充 、/ 單元44輸入到儲存在啓始位址儲存單元46的啓 始位址,再將該位址輸出到多工器3 8上。該向 量記憶體3 0是由例如大量儲存的DRAM,其儲 存向量指令是用來界定即將使用的測試圖樣資訊 順序。 讀取控制器3 1自向量記憶體30輸出部份的向 量指令並將該向量指令輸出到向量怏取記憶體32 內。該向量快取記憶體3 2是由例如在高速時, 23 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) ---------訂---------線-- 經濟部智慧財產局員工消費合作It印製 379PIF.D〇a〇02 A7 經濟部智慧財產局員工消費合作狂印製 B7 五、發明說明(M) 擁有小容量以便執行讀取和寫入運算的S RAM, 並儲存自讀取控制器31輸入的向量指令。而且, 該向量快取記憶體32根據位址產生單元36的輸 入位址,將向量指令輸出到位址擴充單元3 4中。 更且,該位址擴充單元34在次位址擴充單元 44輸入的更新周期訊號設定成”1”時,會暫時地 將位址的產生中斷。自位址擴充單元44輸入的 位址擴充單元34,在更新周期訊號設定成時, 會再重新啓動位址的產生。位址設定單元36會 輸出一組自位址擴充單元34輸出的位址到多工 器3 8和向量快取記憶體3 2。 該多工器38在次位址擴充單元44輸入的更新 周期訊號挑選後,輸出其中一組自位址設定單元 36輸入的位址,和一組自次位址設定單元48輸 入的位址。在本實例中,在更新周期訊號設定 成”1”時,自次位址設定單元.48輸入的位址會被 挑選出來,而在更新周期訊號設定成”0”時,自 位址設定單元輸入的位址,便會被挑選出來。 圖樣產生單元50有一組控制指令記憶體52, 圖樣運算器54,電阻XB,電阻YB和電阻RF。 該控制指令記憶體5 2儲有控制指令以便產生測 試圖樣,並輸出與多工器3 0輸入位址相對應的 控制指令到圖樣運算器5 4內。電阻X b和γ B分 別儲存了被用來當作測試標的DRAM1 8的行位址 24 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) -----r---訂---------線.^ (請先閱讀背面之注意事項再填寫本頁) 4575 6379PIF.DOC7002 A7 經濟部智慧財產局員工消費合作社印製 五、發明說明(Μ) 値和列位址値。電阻RF儲存了更新用來當作測 試物的DRAM的行位址値。 圖樣產生單元50擁有控制指令記憶體52,圖 樣運算器54,電阻XB,電阻YB和電阻RF。該 控制指令記憶體52儲存了用來產生測試圖樣的 控制指令,爲了對應自多工器3 8輸入到圖樣運 算器54的位址,將控制指令輸出。因此電阻XB 和YB便分別地儲存用來當作測試物的DRAM18 的行位址與列位址。 圖樣運算器54根據自控制指令記憶體52輸入 的控制指令產生測試圖樣。一測試圖樣,舉例來 說,有位址訊號,RAS(列位址窺伺)訊號,CAS(行 位址窺伺)訊號,資料訊號和寫入訊號(/WE,其”/” 表示反向邏輯)。資料訊號包括有將輸到DRAM18 的輸入測試圖樣或預期自DRAM18輸出的期望値 圖樣。 在此,在本實例聲明中提到的圖樣記憶體和中 斷圖樣記憶體皆由控制指令記憶體52構成。聲 明中提到的中斷向量記憶體是由次向量記憶體40 構成。聲明中提到的中斷位址擴充單元44是由 次位址擴充單元44構成。聲明中提到的圖樣產 生器是由多工器38和圖樣運算器50構成。聲明 中提到的中段偵測單元中斷末端偵測單元,皆是 由次位址擴充單元44構成。聲明中提到的中斷 25 本紙張尺度適用中國國家標準(CNS>A4規格(210 X 297公髮) '' '一"一 (請先閲讀背面之注意事項再填寫本頁)
-IQ----l·---訂----------線 13-------------!---I 57535 6379PIF.DOC/002 A7 ______B7___ 五、發明說明(2l) (請先閲讀背面之注意事項再填寫本頁) 控制器和啓始控制器皆是由位址擴充單元34構 成》聲明中提到的位址選擇器由多工器3 8構成, 而聲明中提到的聯合圖樣產生單元則是由圖樣產 生單元50構成。 圖6所示係根據本發明第一較佳實例,儲存於 圖樣產生單元內的各式資訊。圖6(A)所示則爲儲 存在次向量記憶體40內的連續指令。在圖6(A) 中,”RTN”指令會將本位址輸出並將位址塡回啓 始位址,根據儲存在向量記憶體30內的連續指 令,重新啓動測試圖樣的輸出程序。上述未提到 的指令類似於圖2所示一般範例中的指令。圖6(B) 所示爲儲存在向量記憶體30內的連續指令。圖6(B) 的各指令皆類似於圖2所示一般範例的指令。 經濟部智慧財產局員工消費合作社印製 圖6(c)所示是一組儲存在控制指令記憶體52 內的部份控制指令。在圖6(C),”REF-IN”中斷測 試圖樣範例,更新程序的前處理會把執行”REF-IN”運算的訊號輸出。在本實例中,”REF-IN”則 爲預充電DRAM18的指令。較特別地是在本實例 裡,”REF-IN”指令是用來將電阻XB當成位址訊 號輸出並將RAS訊號設定成HIGH ^ “REF-OUT”爲另一個中斷測試圖樣的範例,該 指令把DRAM18中執行’’REF-IN”運算的訊號輸 出,是更新程序的後處理。在本實例中,”REF-OUT”指令會將訊號輸出以使DRAM18輸入列位 26 本紙張尺度適用中國國家標準(CNS)A4規格(210x297公釐) 經濟部智慧財產局員工消費合作拄"製 4 5 7 5 3 56379PIEDOC/002 A7 B7 五、發明說明(q) 址。較特別地是本實例的”REF-OUT”指令會把yb 電阻値當成位址訊號和設成LOW的RAS訊號一 起輸出。相較於上述所示的指令仍有些微近似於 一般如圖2所示的範例。 圖7所示爲根據本發明實例之第一實例的圖樣 產生器運算範例。當圖6所示的各式資訊儲存在 圖樣產生器12時,圖7便可顯示該圖樣產生器12 的運算,而當計時器42在周期7產生中斷請求 時,便可顯示整個運算,也就是其DRAM18執行 PAGE運算時。 圖7(A)所示是由位址設定單元輸出的位址値, 由次位址設定單元48輸出的位址RAP値,由多 工器38輸出的位址PC値,XB電阻値,YB電阻 値,RF電阻値,更新周期訊號(REF周期)値,用 來當作將要輸出位址到DRAM18的電阻運算,在 每一圖樣產生器12周期之間,DRAM18的運算。 圖7(B)所示是自周期6到周期11之間,由圖樣 產生器輸出到DRAM18的訊號。 在周期1中,位址擴充單元34會將”NOP”從 向量快取記憶體3$輸出,使位址設定單元36輸 出位址現値,’#〇”並^,位址値設定成,,#1,,。在此, 自次位址擴充單元44輸出的更新周期訊號”〇”。 由於更新周期訊號爲”0”,多工器38輸出也就是 從位址設定單元由位址PC輸出到圖樣產生單元; 27 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐〉 (請先閱讀背面之注$項再填窝本頁} ------— — — — — —--^ I--I--------^---- 4 5 7 5 3 679PIF.DOC/002 A7 4 5 7 5 3 679PIF.DOC/002 A7 經濟部智慧財產局錢工消费合作社印製 B7 五、發明說明(β) 50也是”0”。因此指令”ΧΒ<0”和”ΥΒ<0”便會從控 制指令記憶體52供應到圖樣運算器54。然後, 圖樣運算器54便會在下個周期內,將ΧΒ和ΥΒ 的電阻値設定爲”〇”。 在周期2,位址擴充單元34從向量快取記憶 體32輸入的”ΝΟΡ”指令,使位址設定單元36將 位址現値”#1”輸出並設定位址値爲”#2”。在此, 從次位址擴充單元44輸出的更新周期訊號 爲”0”。由於更新周期訊號是”〇” ,多工器38輸 出到圖樣產生單元50便成爲”# 1 ”,‘也就是將它 當作位址値PC從位址設定單元36輸出。因 此,”XB<XB + 1”和”YB<YB+1”指令便會從控制指 令記憶體52,供應給圖樣運算器54使用。 圖樣運算器54因此將YB電阻値當作位址訊 號輸出並輸出已設成LOW的RAS訊號》圖樣運 算器54同時也會把XB電阻値當作位址訊號輸出 並輸出已設定成負向脈衝的CAS訊號。DRAM18 因此便可執行PAGE-IN運算。而且,圖樣運算器 54加入”1”到XB電阻値使其値能夠在下個周期 時變成”〗”。如上述類似的運算皆會從周期3到 周期7之間執行。 在周期6,如圖7(B)所示,圖樣運算器54將 ΥΒ電阻値當作位址訊號輸出並將已設定成LOW 的RAS訊號輸出。該圖樣運算器54接著就會將 28 本紙張尺度適用中國困家標準(CNS)A4規格(210 * 297公釐) (請先閱讀背面之注意事項再填寫本頁) -----Γ— I I ^---------線 *^· 經濟部智慧財產局員工消费合作社印裝 A7 B7 五、發明說明(β) ΧΒ電阻値當作位址訊號輸出並將已設定成負向 脈衝的CAS訊號輸出。DRAM18於是就可執行 PAGE-IN運算,也就是相對應於χβ電阻値行位 址和YB電阻値列位址的記憶體單元上執行讀取 或寫入的程序。 在周期7,如圖7(B)所示,圖樣運算器54會 將XB電阻値當作位址訊號輸出並將已設定成負 向脈衝的CAS訊號輸出。DRAM18於是便可執行 PAGE指令,也就是在周期6輸入相對應於xb 電阻値行位址和YB電阻値列位址的記憶體單元 上執行讀取或寫入的程序。 在此,如果計時器42偵測出已超過了既定的 時間’計時器42會將中斷請求輸出到次位址擴 充單元44。此舉的產生是由於計時器42會顯示 執行更新運算的時間是否已到達了。該次位址擴 充單元44會在下個周期,將更新周期訊號設定 成”1”並將更新周期訊號輸出到位址擴充單元34 和多工器3 8上。 在周期8’由於更新周期訊號是”〖’,,位址擴 充單元3 4使位址設定單元3 6保有位址現値錐將 向量指令的位址產生停止。另一方面而言,刺位 址擴充單元44從次位址向量記憶體4〇輸入的指 令”NOP”會使次位址設定單元48以“#〇,,輸出位址 現値並將位址値改成” # 1 ”。次位址設定單元4 8 29 本纸張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ---------訂--------線.^}一 (請先閱讀背面之注意事項再填寫本頁) 5?535 6379PIF.DOC/002 A7 B7 經濟部智慧財產局員工消費合作社印製 ^、發明說明( 在次位址擴充單元44加入接收到的位址値”#〇”, 並且將位址値”#300”儲存在啓始位址儲存單元 4 6,輸出總和到多工器3 8。 由於更新周期訊號是” 1 ”,多工器3 8會將位 址”#300”輸出,也就是從次位址設定單元48以 位址PC輸出到圖樣產生單元50。控制指令記憶 體52因此輸入相對應於位址”#300”的”REF-IN” 到圖樣運算器54。如圖7(B)所示,圖樣運算器54 接著便將XB電阻値當作位址訊號輸出,並將已 設定成HIGH的RAS訊號輸出。DRAM18隨即預 充電。 在周期9,由於更新周期訊號爲”1 ”,位址擴 充單元34便停止由向量指令形成位址的產生。 另一方面,次位址擴充單元41自次向量記憶體40 輸入下一個指令’’NOP”,使次位址設定單元48將 位址現値輸出,並將位址値.設定成”#2”。次位址 設定單元48輸出位址値”#301”,也就是把相當 於自次位址擴充單元44接收的位址値”#1”和儲 存在啓始位址儲存單元46的位址値”#300”的總 合輸入到多工器38。由於更新周期訊號爲”1”, 多工器38輸出位址”#30 1”也就是把自次位址設 定單元48輸出的位址當作位址PC輸出到圖樣產 生單元50。 控制指令記憶體52於是輸出相對應於位 30 本纸張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) -oil I l· I I I « — — — I — —— — — — [ — — II --------- - 457535 6379PIF.DOC/002 A7 B7 五、發明說明(1) 址”#301”的’’REFRESH”到圖樣產生器54。圖樣產 生器54於是將RF電阻値當成位址訊號與設成 LOW的 RAS訊號輸出。DRAM18於是執行 REFRESH運算,也就是在RF電阻列位址値上執 行更新運算。 在周期10,由於更新周期訊號爲”1”,位址擴 充單元34停止由向量指令形成位址的產生。另 一方面,次位址擴充單元44自次向量記譯體4 0 輸入下一個指令”RTN”,使位址設定單元48輸出 位址現値”#2”並將位址値設定成”#0”。使次位址 設定單元44設定的更新周期訊號爲”0”並將更新 周期訊號輸出。次位址設定單元48輸出位址 値”#302”,也就是將自次位址擴充單元44接收 位址値”#2”和儲存在啓始位址儲存單元46的位 址値”#300”的總和輸出到多工器38。由於更新周 期訊號爲”1”,多工器38從次位址設定單元48 將位址”#3〇2”當成位址PC輸出到圖樣產生單元 50 ° 控制指令記憶體52因此將儲存在位址”#302” 的”RF<RF+1”和”REF-OUT”輸入到圖樣運算器 54。圖樣運算器54隨後便將YB電阻値當成位址 訊號輸出並將訊號設定成LOW和輸出RAS訊號。 DRAM18於是便可執行REF-OUT運算,也就是, 在執行更新運算前輸入列位址値的運算。 31 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) {請先閱讀背面之注意事項再填寫本頁) ----—訂!!線·¢31 經濟部智慧財產局員工消費合作社印製 6379PIF.DOC/002
ά51535 發明說明(1¾) 在周期U,次位址擴充單元44將更新周期訊 號設定成”0”並將更新周期訊號輸出到位址擴充 單元34和多工器38。位址擴充單元34於是重新 起動由向量指令產生的位址。而且,多工器 會將位址”#3”輸出,也就是從位址設定單元36 輸出的位址PC輸到圖樣產生單元50。然後,該 控制記憶體52便能將,,XB<XB + na,,PAGE1lHi 址”#3”對應,輸出到圖樣運算器54D如圖7(B)所 示,圖樣運算器54將XB電阻値當作位址訊號輸 出並將已設成負向脈衝的C AS訊號輸出。 在此’由於列位址値在執行更新運算前已經輸 入到DRAM18中,DRAM18執行PAGE運算,也 就是在周期1 0時,已經將對應於XB行電阻値和 YB列電阻値輸入到記憶單元讀取和寫入的程 序。接下來的周期便是如上述所示的執行。依此 方式,中斷請求可在PAGE運算之間由計時器42 產生,DRAM18亦可更新,DRAM18在更新運算 V ... 程序之後,也可以毫無問題地執行PAGE運算。 圖8所示爲本發明第一實例中另一圖樣產生器 的運算範例。圖8顯示的圖樣產生器運算是當圖 6所示的各項資訊都儲存在圖樣產生器12時。圖 8特別顯示的是當計時器12在周期6產生中斷請 求,DRAMI8正執行PAGE-IN運算的圖樣產生器 12的運算。 32 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐) 0^-----Γ—訂--------- (請先間讀背面之注意事項再填寫本頁) 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 457535 6379PIF.DOC/002 ΛΓ7 Α7 _ _ Β7 五、發明說明(4) 圖8(A)所示爲透過位址設定單元36輸出的位 址値’透過次位址設定單元48輸出的RAP位址 値’透過多工器38輸出的位址値,xb電阻値, YB電阻値,RF電阻値,更新周期訊號値,用來 當作輸出到DRAMI 8位址的電阻運算,和用在每 一周期圖樣產生器12運算之間的DRAM運算。 圖8(B)所示是從周期6到周期1〇,透過圖樣產生 器12輸出到DRAM 18的訊號》 從周期1到周期6,圖樣運算器12同圖7所 示的周期’執行同樣的運算。在此,若計時器42 在周期6已過的既定時間偵測,計時器42便輸 出中斷請求到次位址擴充單元44。這可由計時器 42在執行更新運算時間來臨時的顯示而產生。該 位址擴充單元44在下個周期7時,將更新周期 訊號設定爲”1”,並將更新周期訊號輸出到位址 擴充單元34和多工器38。圖樣產生器12同圖7 所示自周期7到周期9,執行相同的運算並將圖 8(B)所示的訊號輸出到DRAM18。 在周期10,次位址擴充單元44,將更新周期 訊號設定成,’〇”並將此輸出到位址擴充單元34和 多工器38。位址擴充單元34於是透過向量指令 重新啓動位址的產生。而且,多工器38會將自 位址設定單元3 6輸出的位址’’#2”,當作位址PC 輸出到圖樣產生單元50。 33 本紙張尺度適用令國國家標準(CNS>A4規格(210 κ 297公釐) (請先閱讀背面之注意事項再填寫本頁) ----訂--------.線. 經濟部智慧財產局員工消費合作社印Μ 457535 6379PIF.DOC/002 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(y) 於是,控制指令記憶體52便將對應於位址”#2’: 的”XB<XB + I”和”PAGE”輸出到圖樣運算器54。 如圖8(B)所示,圖樣產生器54將XB電阻値當 作位址訊號輸出並將已設定成負向脈衝的C AS訊 號輸出。在此,由於列位址値在周期9,執行 REFRESH運算前便已經輸入到DRAM18中, DRAM18便開始執行PAGE運算,也就是在對應 於XB行電阻値和YB列電阻値的記憶單元上讀 取和寫入的程序已在周期6時輸入。 周期9所示爲本發明中另一圖樣產生器的運算 範例。圖9所示是當圖6所示的各項資訊儲存在 圖樣產生器12的圖樣產生器12運算。圖9所示 特別的是在周期5,計時器42產生中斷請求,在 其DRAM18執行PAGE-OUT運算時的圖樣產生器 12運算。 圖9(A)所不爲透過位址設定單兀36輸出位址 値,透過次位址設定單元48輸出RAP位址値, 透過多工器38輸出PC位址値,XB電阻値,YB 電阻値,RF電阻値,更新周期訊號値,用作供 應位址輸出到DRAM18的電阻運算,和從周期4 到周期9 ’用作圖樣產生器1 2運算中每一周期 DRAM的運算。。 從周期1到周期5,圖樣產生器12執行如圖7 所示周期相同的運算。在此,若計時器12在周 34 本紙張尺度適用令國國家標準(CNS)A4規格(210 X 297公釐) -----^----訂---------線 ^0^" (請先閲讀背面之注意事項再填寫本頁) 4575 35 6379PIRDOC/002 A7 經濟部智慧財產局員工消費合作社印製 五'發明說明(w) 期5,偵測出已超過既定時間,計時器42會將中 斷請求輸出到次位址擴充單元44。這將導致更新 運算執行時間來到時,計時器1 2的顯示。次位 址擴充單元44在下個周期6時,會將更新周期 訊號設定爲”1 ”,並將更新周期訊號輸出到位址 擴充單元34和多工器38。圖樣產生器12於是便 執行如圖7所示從周期6到周期8相同的運算並 輸出如圖9(B)所示的訊號到DRAM1 8。 在周期9,次位址擴充單元44將更新周期訊 號設定成”〇”並將更新周期訊號輸出到位址擴充 單元34和多工器38。位址擴充單元34於是重新 啓動向量指令的位址產生。而且,多工器38會 將位址曾位只設定單元36當作PC位址輸出 到圖樣產生器50。 然後,控制指令記憶體52對應位址”# 1 ’’, 將”XB<XB + 1”和”PAGE-IN”.輸出到圖樣運算器 54。如圖9(B)所示,圖樣運算器54會將YB電 阻値當作位址訊號輸出並將已設成LOW的RAS 訊號輸出。圖樣運算器54隨後將XB電阻値當作 位址訊號輸出並將已設成負向脈衝的C AS訊號輸 出。DRAM1 8於是便可執行PAGE-IN運算。接下 來的周期都將如上述一樣地執行。依此方式,中 斷請求甚至能夠在PAGE-OUT運算間,由計時器 42產生,DRAM18能夠更新,在REFRESH運算 35 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ------------------—訂---------線 (請先閱讀背面之注意事項再填寫本頁) 457535 6379PIF.DOC/002 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明( 後’ DRAM能夠毫無問題地執行PAGE-IN運算。 如上述所示,中斷請求可以在PAGE運算間的 任一時間點上產生,PAGE-IN或PAGE-OUT運算, DRAM18皆可被更新,而且DRAM18在REFRESH 運算後,會毫無差錯地執行運算。 圖1 0所示的是根據本發明第二實例的圖樣產 生器組態。圖10中所示該圖樣產生器12產生的 測試圖樣是用在一個可以當作電子零件1 8範例 且擁有邏輯單元的測試裝置。在圖10中,其組 態擁有和第一實例相同的功能元件和數目。 本實例的圖樣產生器12與第一實例的圖樣產 生器1 2之間的差別將會解釋如下。本實例蒂圖 樣產生器12並未包括計時器42但是由邏極圖樣 記憶體60組成,用來儲存邏輯圖樣以作爲測試 圖樣的範本,而不是圖樣產生單元50。本實例的 位址擴充單元34在偵測到向量指令中跳入副程 式的跳線指令(JSR)時,將中斷請求輸出到次位址 擴充單元44。 次位址擴充單元44從位址擴充單元3 4接收到 中斷請求時,會將更新周期訊號設定爲”1”,直 到中斷程序副程式中,測試圖樣產生程序結束。 然後,次位址擴充單元44會將設成”1”的更新周 期訊號輸出到位址擴充單元34和多工器3 8。在 其它實例,也就是,當次位址擴充單元44尙未 36 本紙張尺度適用t國國家標準(CNS)A4規格(210 X 297公爱) (請先閱讀背面之注意事項再填寫本頁) if —ιϊ--訂------線—( 457535 6379PIRDOC/002 A7 B7 五、發明說明 接收從位址擴充單元34傳來的中斷請求前,該 次位址擴充單元44會將更新周期設定成,,〇,,並輸 出到位址擴充單元3 4和多工器3 8。 在此’本實例中聲明中提及的圖樣記憶體和中 斷圖樣記憶體皆由邏輯圖樣記憶體6 0組成。聲 明中提及中斷向量記憶體是由次向量記憶體40 組成。聲明中提及的中斷位址擴充單元是由次位 址擴充單元44組成。聲明中提及的圖樣產生單 元是由多工器38和邏輯題樣記憶體60組成。聲 明中提及的中斷偵測單元中斷末端偵測單元皆是 由次位址擴充單元44組成。聲明中提及的中斷 控制器和啓始控制器皆是由位址擴充單元34組 成。聲明中提及的位址選擇單元是由多工器38 組成,而聲明中提及的聯合圖樣產生單元則是由 邏輯圖樣記憶體60組成。 圖11所示爲根據本發明第二實例且儲存有各 式資訊的圖樣產生器。圖11(A)所示爲向量指令 記憶體3〇中的連續指令。圖11(人)的”3尺”指令 會將本位址輸出,跳線到副程式並在本位址上加 上”#1”。上述未描述的指令皆類似於如圖2所示 的傳統範例中指令。圖1 1 (B)所示爲儲存在次向 量記憶體40的連續指令《圖11(B)所示爲儲存在 次向量記憶體40的每一指令。在圖11(B)中,每 一指令皆類似於如圖6第一實例所示的指令。 37 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (諳先閲讀背面之注意事項再填寫本頁)
- I ---„----訂 - - ----線 IK 經濟部智慧財產局員工消費合作社印製 457535 6379PIF.D〇a〇02 A7 B7 五、發明說明(外) 圖1 1 (C)所示的範例爲儲存在邏輯圖樣記憶體 60的測試圖樣。在圖11(C),PAT-:!,PAT-2等等, 皆爲當成主程式範例的測試圖樣,而SPAT-1, SPAT-2和SPAT-3則是當成副程式範例的測試圖 樣。每一測試圖樣包含了用來測試電子零件的輸 入測試圖樣,和期望在輸入測試圖樣到正長電子 零件後輸出的期望値圖樣。 圖1 2所示的範例爲根據本實例第二實例的圖 樣產生器的運作。圖12所示爲如圖11所示儲存 在圖樣產生器12的各項資訊之圖樣產生器12的 運算。而且,圖12所示是由位址設定單元36輸 出的位址値,和由次位址設定單元48輸出的RAP 位址値,更新周期訊號値,和輸出的邏輯圖樣》 在圖1,位址擴充單元34從向量快取記憶體32 輸入”NOP”,使位址設定單元36得以將本位址 値”#〇”輸出並將位址値設定成”#1”。在此,”0”的 更新周期訊號會從次位址擴充單元44輸出。由 於更新周期訊號爲”0”,多工器38輸出”#〇”,也 就是當作PC位址從位址設定單元3 6輸出到邏輯 圖樣記憶體60。於是,該邏輯圖樣記憶體60會 將對應於位址”#〇”的PAT-1輸出。 在周期2,位址擴充單元34會從向量快取記 憶體32輸入”JSR”,使位址設定單元36得以將 本位址値”#1”輸出,並將位址値設定成且將 38 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) ---1'---- I I I I----. 經濟部智慧財產局員工消費合作社印製 A7 B7 457535 6379PIF.DOC/002 五、發明說明(#) 中斷請求輸出到次位址擴充單元44。次位址擴充 單元44於是將更新爭期訊號設成” 1 ”,並將更新 周期訊號,從下個周期3到執行RTN指令的周期 輸出到位址擴充單元3 4和多工器3 8。而且,由 於更新周期訊號爲”〇”,多工器3 8會從位址設定 單元36當作PC位址輸出”# 1 ”到邏輯圖樣記憶體 60。因此該邏輯圖樣記憶體60輸出PAT-2以對 應到位址”#1”、 在周期3,由於更新周期訊號爲” 1 ”,位址擴 充單元34會使位址設定單元36擁有本位址値並 停止由向量指令產生出的位址。另一方面,次位 址擴充單元44會從次向量記憶體40輸入指 令”NOP”,使次位址設定單元48得以將本位址 値”#〇”輸出並江値設成”#1”。次位址設定單元48 再加上由次位址設定單元44接收的位址値”#〇” 和儲存在啓始物址儲存單元46的位址値”#300” 並將總和輸出到多工器38。由於更新周期訊號 爲”1”,多工器38會把從次位址設定單元48輸 出的位址”#300”當成位址PC輸出到邏輯圖樣記 憶體60。該邏輯圖樣記體體60於是便將副程式 SPAT-1的邏輯圖樣輸出。 在周期4,由於更新周期爲” 1”,位址擴充單 元34使位址設定單元3 6得以擁有本位址値並停 止由向量指令產生的位址。另一方面,次位址單 39 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -----r---訂---------線 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印装 7 5 4 經濟部智慧財產局員工消費合作社印製 535 637卯 IF.DOC/002 五、發明說明( 元44會從次向量記憶體40輸入指令”NOP” ’使 次位址設定單元4 8將本位址値1 1 ”輸出並將位 址値設成”#2”。該次位址設定單元48再加上從 刺位址擴充單元44接收的位址”# 1”和儲存在啓 始儲存單元46的位址値”#300”並將加後値13 01” 輸出到多工器38。由於更新周期訊號爲”1”,多 工器3 8會將自刺位址設定單元4 8輸出的位址當 作位址PC”#301”輸出到邏輯圖樣記憶體60。該 邏輯圖樣記憶體60因此得以將邏輯圖樣SPAT-1 的副程式輸出。 在周期5,由於更新周期訊號爲”1 ”,位址擴 充單元34會使位址設定單元36擁有本位址値並 停止由向量指令形成的位址產生。另一方面,次 位址擴充單元44從次向.量記憶體40輸入的指 令”RTN”會使次位址設定單元48輸出本位址 値”#2”並將位址値設成10”。由於從次向量記憶 體40輸入的指令是”RTN”,次位址擴充單元44 惠將更新周期訊號設成”0”並將更新周期訊號在 下個周期時輸出。 次位址設定單元48再加上從次位址擴充單元 44接收的位址値”#2”和儲存在啓始位址儲存單元 46的位址値’’#300”,輸出加後値”#302”到多工器 3 8。由於更新周期訊號爲” 1 ”,多工器3 8從次位 址設定單元48輸出的位址”#302”當作位址PC輸 40 本紙張尺度適用尹國國家標準(CNS)Α4規格(210 X 297公釐) <請先閱讀背面之注意事項再填寫本頁) 裝---------訂----- 線 15 7 5 3 ^ 6379PIF.DOC/002 A7 B7 五、發明說明d) 出到邏輯圖樣記憶體60。邏輯圖樣記憶體60再 將副程式SPAT-3的測試圖樣輸出。 在周期6 ’次位址擴充單元44將設定更新周 期訊號爲並將更新周期訊號輸出到多工器 38。位址擴充單元於是重新啓動由向量指令產生 的位址。而且,多工器38輸出的位址2’,,將 會從位址設定單元36當作位址PC輸出到邏輯圖 樣記憶體。邏輯圖樣記憶體60因此得以將副程 式SPAT-3圖樣輸出。上述所示將會在下列周期 中執行。依此種方式,根據本發明的圖樣產生器 將會在使用簡單組態的副程式向量指令基礎上產 生測試圖樣。 圖13所示爲根據本發明第三實例的圖樣產生器 組態。如圖1 3所示,該圖樣產生器1 2產生測試 圖樣係用來測試擁有記憶單元和連在一起的邏輯 單元且當作電子零件1 8範例的裝置。第一實例 和第二實例同樣擁有的數値,將會供應到擁有和 第一實例和第二實例相同功能元件組態的本實例 之圖樣產生器。 經濟部智慧財產局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 本實例和第二實例的圖樣產生器12之間的差 別將會解釋如下。本實例的圖樣產生器1 2並非 由多工器38和啓始位址儲存單元46構成、但是, 本實例的圖樣產生器12卻是由圖樣產生單元50 和多工器62構成。圖樣產生單元50,根據次位 41 本紙張尺度適用中國國家標準(CNS)A4規格(210 χ 297公釐) 經濟部智慧財產局員工消費合作社印製 4575 35 6379PIF.D〇a〇02 A/ B7 五、發明說明) 址設定單元48輸出的位址,產生用在記憶單元 或記憶圖樣的測試圖樣。 多工器62選擇性把用在邏輯單元或邏輯圖樣 的測試圖樣,根據自次位址擴充單元44輸出的 更新周期訊號,自圖樣產生單元50輸出。在本 實例中,自圖樣產生單元5 0輸出的記憶圖樣, 在更新周期訊號設爲”1時,便會被選擇。而自邏 輯圖樣記憶體60輸出的邏輯圖樣在更新周期訊 號設成”〇”時,便會被選擇。 此處,在本實例中,聲明中提及的圖樣記憶體 是由邏輯圖樣記憶體60構成。聲明中提及的中 斷圖樣記憶體是由控制指令記憶體52構成。聲 明中提及的中斷向量記憶體是由次向量記億體40 構成。聲明中提及的中斷位址擴充單元是由次位 址擴充單元44構成。聲明中提及的第一圖樣產 生單元是由鑼輯圖樣記憶體60構成。聲明中提 及的第二圖樣產生單元是由圖樣產生單元50構 成。聲明中提及的中斷偵測單元和中斷末端偵測 單元是由次位址擴充單元44構成。聲明中提及 蒂中斷控制器和啓始控制器是由位址擴充單元3 4 構成。聲明中提及的測試圖樣選擇單元是由多工 器62構成。 圖14所示是根據本發明第三實例,儲存在圖 樣產生器的各式資訊。圖14(A)所示爲儲存在向 42 本紙張尺度適用中國國家標準<CNS)A4規格(210 X 297公楚)- ϊ I------------u — — 訂線^^ (請先閱讀背面之注意事項再填寫本頁) A7 B7 457535 6379PIF.DOC/002 五、發明說明(α) 量記憶體30內的連續指令。在圖14(A)中,每個 指令皆和上述解釋的指令相同。圖14(B)所示爲 儲存在次向量記憶體40的連續指令。在圖14(B) 中,每個指令皆和上述解釋的指令相同。圖1 4(C) 所示的範例爲儲存在邏輯圖樣記憶體60的測試 圖樣。在圖14(C)中,ΡΑΤ-1和ΡΑΤ-2等登姐爲 測試圖樣。圖1 4(D)所示的範例爲儲存在控制指 令記憶體52的控制指令。在圖14(D)中,每個指 令皆和上述解釋的指令相同。 圖1 5所示的範例爲根據本實例第三實例的圖 樣產生器運算。圖15所示的運算如圖14所示儲 有各式資訊的圖樣產生器12。而且,圖15所示 爲自位址設定單元3 6輸出的位址値,RAP位址 値是透過次位址設定單元48輸出,更新周期訊 號値,和即將輸出的圖樣。 在周期1中,位址擴充單元3 4從向量快取記 憶體32輸入”NOP”指令,使位址設定單元36得 以將本位址値”#〇”輸出並設定位址値爲”#1”。邏 輯圖樣記憶體60會將對應於位址”的PAT-1 輸出。在此,更新周期訊號是自刺位址擴充單元 44輸出。由於更新周期訊號爲”〇”,多工器62輸 出的PAT-1是自邏輯圖樣記憶體60輸出。 在周期2,位址擴充單元34將下一指令”JSR” 自向量快取記憶體3 2輸出,使位址設定單元3 6 43 本紙張尺度適用中國國家標準(CNS>A4規格(210 x 297公楚) (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製
-- I I 1 L---I I ----—CD--------I I--r I A7 B7 457535 6379PIF.DOC/002 五、發明說明(+0) 得以將本位址値”# 1”輸出,設定位址値爲,,#2,,, 並將中斷請求輸出到次位址擴充單元44。次位址 擴充單元44便將更新周期訊號設成”丨,,並在下個 周期3到RTN指令執行的周期之間,輸出到位址 擴充單元3 4和多工器6 2。而且,邏輯圖樣記憶 體60將對應於位址”的PAT_2輸出。由於更 新周期訊號爲”0” ’多工器62將自邏輯圖樣記憶 體60輸出的PAT-2輸出。 在周期3中,由於更新周期訊號爲”丨”,位址 擴充單元3 4使位址設定單元3 6得以擁有本位址 値並停止由向量指令所造成的位址產生。另一方 面,次位址擴充單元34自次向量記憶體40輸入 指令”NOP” ’使次位址設定單元48得以將本位址 値”#0”輸出,並將位址値設經爲”#2”。次位址設 定單元48自次位址擴充單元44接收的位址 値輸出到圖樣產生單元50。於是,在記憶體 52的指令”ΧΒ<0”和”ΥΒ<0”便會從控制指令記憶 體52供應到圖樣運算器54。因此,圖樣運算器 54得以在下個周期時,將XB電阻値和YB電阻 値設定成”〇”。圖樣運算器54根據控制指令產生 記憶圖樣。由於更新周期訊號爲”1 ”,多工器62 輸出的記憶圖樣是從圖樣產生單元5 0輸出》 在周期4,次位址擴充單元44從次向量記憶40 輸入的指令’’NOP”,使次位址設定單元48得以將 44 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閲讀背面之注意事項再填寫本頁) -----r---訂---------線·¢3. 經濟部智慧財產局員工消費合作社印製 457535 6379PIF.DOC/002 Δ7 B7 五、發明說明(吁丨) 本位址値”#1”輸出,並將本位址値設成”#2”。次 位址設定單元4 8輸出自次位址擴充單元44接收 的位址値”#1”。指令”XB<XB+1”因此便從控制指 令記憶體52供應給圖樣運算器54。圖樣運算器 54於是在下個周期時加” 1 ”到χβ電阻値。圖樣 運算器54於是根攄控制指令,產生的記憶圖樣。 由於更新周期訊號爲”1”,多工器62得以把從圖 樣產生單元50輸出的記憶圖樣輸出。圖樣產生 單元12在周期5到周期11仍和上述解釋的運算 類似。 在周期1 2,次位址擴充單元44從次向量記憶 體40輸入指令”RTN”,使次位址設定單元48得 以將本位址値輸出。次位址設定單元48把 從次位址擴充單元44接收的位址値”#5”輸出到 圖樣產生單元50。由於自次向量記憶體40輸入 的指令爲”RTN”,次位址擴充單元44設定更新周 期訊號爲並在下個周期13時,將更新周期訊 號輸出。 在周期13,次位址擴充單元44將更新周期訊 號設成,並將更新周期訊號輸出到位址擴充 單元34和多工器62。位址擴充單元34因此重新 啓動由向量指令造成的位址產生,自向量快取記 憶體32輸入的下個指令”ΝΟΡ”會使位址設定單元 36得以將本位址値”# 2”輸出,並將位址値設定 45 本紙張尺度I用中國國家標準(CNS)A4規格(210 X 297公釐) (諳先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 _ ( I n / ^°4t I— u I n n n a— n ϋ n n ϋ ϋ - 457535 6379PIF.DOC/002 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(十1) 爲’’#3”。邏輯圖樣記憶體60然後將對應於位 址”#2”的PAT-3輸出。由於更新周期訊號爲,,〇,,, 多工器62自邏輯圖樣記憶體60輸出的PAT - 3輸 出。下列的周期是依上述方式執行。依此方式看 來’本實例使用簡單組態的圖樣產生器能夠產生 邏輯圖樣和記憶圖樣。而且,本實例的圖樣產生 器能夠同步產生邏輯圖樣和記憶圖樣。 本發明已以實例揭露於上,但本發明決不局限 於此,其還涵蓋有各種不同的變化。譬如,在上 述第二實例中,是邏輯圖樣記憶體60輸出測試 圖樣。但是本發明並非局限於此架構而已,如上 述所示第一實例的圖樣產生單元50也可輸出測 試圖樣。 更且,在上述第三實例中,申請專利範圍所述 的第一圖樣產生單元是對應於邏輯圖樣記憶體 6〇 ’而申請專利範圍所述的第二圖樣產生單元則 是對應到圖樣產生單元50。但是,本發明的精神 決不僅侷限於此種架構,第一圖樣產生單元也可 以是對應到圖樣產生單元50,而第二圖樣產生單 元則可以是對應到邏輯圖樣記憶體60。再者,第 一圖樣產生單元和第二圖樣產生單元也可以是都 對應到邏輯圖樣記憶體60,或者全都對應到圖樣 產生單元50。 雖然本發明已以較佳實例揭露於上,然其並非 46 本紙張尺度適用中國國家標準(CNS>A4覘格(210 X 297 ^ (請先閱讀背面之注意事項再填寫本頁)
457535 6379PIF,D〇a〇02 A7 B7 五、發明說明(f>) 用以限定任何熟悉此技藝者,在不脫離本發明之 精神和範圍內,當可作各種更動與潤飾,因此本 發明之保護範圍當視後附之申請專利範圍所界定 者爲準。 經濟部智慧財產局員工消費合作社印製
本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 535 5 經濟部智慧財產局員工消費合作社印製 6379PIF.DOC/002 pj __B7五、發明說明(作) 圖示之簡單標號說明 10 電子零件測試裝置 12、100 圖樣產生器 14 腳位資料選擇器 16 波形調整器 18 電子零件 20 插入插槽 22 元件插槽 24 比較器 30、102 向量記憶體 31 ' 103 讀取控制器 32、104 向量快取記憶體 34、106 位址擴充單元 36 位址設定單元 38、62、116 多工器 40 次向量快取記憶體 41 次位址擴充單元 42、110 計時器 47^1 (請先閱讀背面之注意事項再填寫本頁) — I----- I . ! I — I —--—^w· 1 ————-————-————————————— 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) [457535 6379PIRDOC/002 A7 ______B7 五、發明說明(ff) 經濟部智慧財產局員工消費人α作杜印製 44、 108 位址設定單元 46 啓始位址儲存單元 48 次位址設定單元 50、 118 圖樣產生單元 52、 120 控制指令記憶體 54、 122 圖樣運算器 60 邏極圖樣記憶體 112 中斷控制器 113 指令記憶體 114 位址設定更新單元 0-γ,/ 本紙張尺度適用_國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁)
^OJ I n n n n I I I I 1 n .1 I l· I n L i I 1 I I» ϋ I I

Claims (1)

  1. 457535 A8 C8 D8 6379PIRD00002 六、申請專利範圍 1 一種圖樣產生器,其產生用來測試一電子零件 的一測試圖樣,該圖樣產生器包括: 一圖樣記憶體,其儲存測試圖樣資訊,測 試圖樣資訊界定該測試圖樣; —向量記憶體,其儲存一向量指令,該向 量指令用來指示從該圖樣記憶體中讀取該測試 圖樣資訊的一順序; 一位址擴充單元,其根據儲存在該向量記 憶體中的該向量指令,產生在該圖樣記憶體中 的該測試圖樣資訊之一位址; 一中斷圖樣記憶體,其儲存中斷測試圖樣 資訊,該中斷測試圖樣資訊用來在預設的中斷 過程中,界定該測試圖樣; 一中斷向量記憶體,其不同於該向量記憶 體,且用來儲存一中斷向量指令,該中斷向量 指令用以指示自該中斷圖樣記憶體內讀取該中 斷測試圖樣資訊的一順序; 一中斷位址擴充單元,.其根據儲存在該中 斷向量記憶體內的該中斷向量指令,產生該中 斷測試圖樣資訊的一位址; 一圖樣產生單元,其根據該位址擴充單元 所產生的位址之該測試圖樣資訊,產生該測試 圖樣,或者根據該中斷位址擴充單元所產生的 48 本紙張尺度適用中國國家標準(CNS)A4規格(210 κ 297公釐) I— I ·!ϊ — it*!· $ (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 A8B8C8D8 457535 6379PIF.DOC/002 六、申請專利範圍 位址之該中斷測試圖樣資訊,產生該中斷測試 圖樣。 2如申請專利範圍第1項所述的圖樣產生器,更 進一步包括: 一中斷偵測單元,其用來偵測一特定時間 以啓始該中斷程序;以及 該中斷位址擴充單元,根據該中斷偵測單 元所偵測出該中斷程序啓始的該特定時間,產 生該中斷測試圖樣資訊的該位址;以及 該圖樣產生單元’在該中斷偵測單元尙未 偵測出該中斷程序啓始的該特定時間時,根據 該位址擴充單元產生的該位址所對應的該測試 圖樣資訊,產生該測試圖樣,以及該圖樣產生 單元’在該中斷偵測單元已偵測出該中斷程序 啓始的該特定時間時,根據該中斷位址擴充單 元產生的該位址所對應的該中斷測試圖樣資 訊,產生該測試圖樣。 3如申請專利範圍第2項所述的圖樣產生器,更 進一步包括: 一中斷控制器,根據該中斷偵測單元已偵 測出該中斷程序啓始的該特定時間,中斷該位 址擴充單元產生該位址; 一中斷末端偵測單元,其用以偵測該中斷 程序的一末端;以及 49 本紙張尺度適用中國國家標準(CNS)A4規格(2iG X 297公髮)" '一"' ί琦先閲讀背面之生意事項再填窝本頁) 經濟部智慧財產局員工消費合作社印製 ---------訂- --------線· Θ---------_----------------- 457535 6379PIFDOC/002 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 一啓動控制器,根據該中斷末端偵測單元 已偵測出該中斷程序的該末端時,啓動該位址 擴充單元產生該位址0 4如申請專利範圍第2項所述的圖樣產生器,其 中該電子零件是具有儲存資料功能的一記憶 體,且該記憶體需要更新以便保存住資料;以 及 該中斷圖樣記憶體所儲存的該中斷測試圖 樣資訊,是用以界定一測試圖樣來更新該記憶 體。 5如申請專利範圍第4項所述的圖樣產生器,其 中該中斷圖樣記憶體所儲存的該中斷測試圖樣 資訊,還用以界定一測試圖樣來預充電(pre-charging)該記憶體、以及一測試圖樣來提供一 行位址到該記憶體,該行位址是在執行該中斷 程序前,提供到該記憶體的; 該圖樣產生單元產生該測試圖樣的順序 爲:預充電該記憶體的測試圖樣,更新該記憶 體的測試圖樣,以及當該中斷偵測單元已偵測 出該中斷程序啓始的該特定時間時,提供該行 位址的測試圖樣。 6如申請專利範圍第2項所述的圖樣產生器,更 進一步包括:量測時間的一計時器,且該中斷 偵測單元是基於該計時器所量測的時間,來偵 50 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) I I ---- - - 訂 ί — i — — -線-ίζ}. (請先閱讀背面之沒意事項再填寫本頁) 457535 6379PIF.DOQ002 A8 B8 C8 D8 六、申請專利範圍 測該中斷程序啓始的時間。 7如申請專利範圍第2項所述的圖樣產生器,其 中儲存在該向量記憶體內的該向量指令,包括 一敘述’用來指示該中斷程序啓始的時間;且 該中斷偵偵測單元是基於該敘述,來偵測 該中斷程序啓始的時間。 8如申請專利範圍第2項所述的圖樣產生器,其 中該測試圖樣資訊和該中斷測試圖樣都是該測 試圖樣、或是用來產生該測試圖樣的一控制指 令。 9如申請專利範圍第2項所述的圖樣產生器,其 中該測試圖樣資訊和該中斷測試圖樣資訊中的 一個是該測試圖樣;而另一個則是用來產生該 測試圖樣的一控制指令。 1 0如申請專利範圍第2項所述的圖樣產生器,其 中該測試圖樣資訊和該中斷測試圓樣資訊皆儲 存在一單一記憶體空間內,該空間對應到彼此 (請先閲讀背面之注*#項再填寫本頁) --------訂---------線 ο-· 經濟部智慧財產局員工消費合作社印製 不同的該些位址;且 該圖樣產生單元包括: 一位址挑選單元,在該中斷偵測單元尙未偵 測出該中斷程序啓始的時間時,挑選該位址擴 充單元所產生的該位址,並且在該中斷偵測單 元已偵測出該中斷程序啓始的時間時,挑選該 中斷位址擴充單元所產生的該位址;以及 1 5 本紙張尺度適用中國國家標準(CNS>A4規格(210 X 297公爱) 4 5753 6379PIF.DOC/002 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 一聯合圖樣產生單元,根據該測試圖樣資 訊,或者根據對應到該位址選擇單元所產生該 位址的該中斷測試圖樣資訊,而產生該測試圖 樣。 1 1如申請專利範圍第2項所述的圖樣產生器,其 中該圖樣產生單元包括: 一第一圖樣產生單元,根據對應到該位址擴 充單元所產生該位址的該測試圖樣資訊,而產 生該測試圖樣; 一第二圖樣產生單元,根據對應到該中斷位 址擴充單元所產生該位址的該中斷測試圖樣, 而產生該測試圖樣;以及 一測試圖樣選擇單元,在該中斷偵測單元尙 未偵測出該中斷程序啓始的時間時,選擇由該 第一測試圖樣產生單元所產生的該測試圖樣, 而且在該中斷偵測單元已偵測出該中斷程序啓 始的時間時,選擇由該第二測試圖樣產生單元 所產生的該測試圖樣。 12 —種電子零件測試裝置,用來測試一電子零 件,該裝置包括: 一圖樣記憶體,其儲存測試圖樣資訊’該 測試圖樣資訊用以界定一測試圖樣,該測試® 樣包括提供來測試該電子零件的一輸入測試圖 樣、以及在提供該輸入測試圖樣到該電子零件 52 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閲讀背面之注意事項再填寫本頁)
    457535 6379PIF,DOQ002 六、申請專利範圍 後,期望自該電子零件輸出的一期望値; 一向量記憶體,其儲存一向量指令,該向 量指令指示自該圖樣記憶體內讀取該測試圖樣 資訊的一順序: 一位址擴充單元,其根據儲存在該向量記 憶體中的該向量指令,產生在該圖樣記憶體中 的該測試圖樣資訊之一位址: 一中斷圖樣記憶體,其儲存中斷測試圖樣 資訊,該中斷測試圖樣資訊用來在預設的中斷 過程中,界定該測試圖樣; 一中斷向量記憶體,其儲存一中斷向量指 令,該中斷向量指令用以指示自該中斷圖樣記 憶體內讀取該中斷測試圖樣資訊的一順序; 一中斷位址擴充單元,其根據儲存在該中 斷向量記憶體內的該中斷向量指令’產生在該 中斷圖樣記憶體中的該中斷測試圖樣資訊的一 位址; 經濟部智慧財產局員工消費合作社印製 (請先閱讀背面之注^.項再填寫本頁) 一圖樣產生單元,其根據該位址擴充單元 所產生的位址之該測試圖樣資訊’產生該測試 圖樣,或者根據該中斷位址擴充單元所產生的 位址之該中斷測試圖樣資訊’產生該中斷測試 圖樣: 一腳位資訊選擇器’根據該電子零件上的 電子接頭腳位安排,重新安排自該圖樣產生單 53 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐〉 ^457 5 6379PIRDOQ002 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印數 六、申請專利範圍 元產生的該測試圖樣; 一波形調整器,用來調整包含在該腳位資 訊選擇器所輸出該測試圖樣中的該輸入測試圖 樣的一波形; 一元件插槽,用來把該波形調整器所調整 的該輸入測試圖樣提供給該電子零件,且自該 電子零件接收一輸出訊號;以及 一比較器,用來比較自該元件插槽接收的 該輸出訊號和該期望値。 1 3如申請專利範圍第1 2項所述的電子零件測試 裝置,更進一步包括: 一中斷偵測單元,其用來偵測一特定時間 以啓始該中斷程序;以及 該中斷位址擴充單元,根據該中斷偵測單 元所偵測出該中斷程序啓始的該特定時間,產 生該中斷測試圖樣資訊的該位址;以及 該圖樣產生單元,在該中斷偵測單元尙未 偵測出該中斷程序啓始的該特定時間時,根據 該位址擴充單元產生的該位址所對應的該測試 圖樣資訊,產生該測試圖樣,以及該圖樣產生 單元,在該中斷偵測單元已偵測出該中斷程序 啓始的該特定時間時,根據該中斷位址擴充單 元產生的該位址所對應的該中斷測試圖樣資 訊,產生該測試圖樣。 54 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) - -----------pi, (請先間讀背面之注意事項再填寫本頁) <SJ· --線· 157535 A8 6379PIF.DOC/002 羅 ______ D8 六、申請專利範圍 1 4如申請專利範圍第i 3項所述的電子零件測試 裝置,更進一步包括: 一中斷控制器,根據該中斷偵測單元已偵 測出該中斷程序啓始的該特定時間,中斷該位 址擴充單元產生該位址; 一中斷末端偵測單元,其用以偵測該中斷 程序的一末端;以及 一啓動控制器,根據該中斷末端偵測單元 已偵測出該中斷程序的該末端時,啓動該位址 擴充單元產生該位址。 1 5如申請專利範圍第1 3項所述的電子零件測試 裝置,其中該電子零件是具有儲存資料功能的 一記憶體,且該記憶體需要更新以便保存住資 料:以及 該中斷圖樣記憶體所儲存的該中斷測試圖 樣資訊,是用以界定一測試圖樣來更新該記憶 體。 1 6如申請專利範圍第1 5項所述的電子零件測試 裝置,其中該中斷圖樣記憶體所儲存的該中斷 測試圖樣資訊,還用以界定一測試圖樣來預充 電(pre-chargmg)該記憶體、以及一測試圖樣來 提供一行位址到該記憶體,該行位址是在執行 該中斷程序前,提供到該記憶體的; 該圖樣產生單元產生該測試圖樣的順序 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -------------ο--------訂---------線 —b一 (諳先閲讀背面之注意事項再填窝本頁) 經濟部智慧財產局員工消費合作社印製 157535 0Q8 8 8 ABCD 6379PIF.DOC/002 六、申請專利範圍 (請先閱讀背面之生意事項再填窝本頁) 爲:預充電該記憶體的測試圖樣,更新該記憶 體的測試圖樣,以及當該中斷偵測單元已偵測 出該中斷程序啓始的該特定時間時,提供該行 位址的測試圖樣。 17 —種產生一測試圖樣的方法,該測試圖樣用在一電子 零件的測試,該方法包括: 產生測試圖樣資訊,其用來界定該測試圖樣; 產生一向量指令,其用來指示讀取該測試圖樣資 訊的順序; 根據該向量指令產生該測試圖樣資訊的一位址; 產生中斷測試圖樣資訊,其用來在一既定的中斷 程序之間界定該測試圖樣; 產生一中斷向量指令,其指示讀取該中斷測試圖 樣資訊的順序; 根據該中斷向量指令而產生該中斷測試圖樣資訊 的一位址; 經濟部智慧財產局員工消費合作社印製 根據對應到該測試圖樣資訊所產生的位址,或者 根據對應到該中斷測試圖樣資訊產生的位址,而產生 該測試圖樣。 56 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
TW089112545A 1999-06-29 2000-06-26 Pattern generator and electric parts testing device TW457535B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18447099A JP4334066B2 (ja) 1999-06-29 1999-06-29 パターン発生器及び電気部品試験装置

Publications (1)

Publication Number Publication Date
TW457535B true TW457535B (en) 2001-10-01

Family

ID=16153733

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089112545A TW457535B (en) 1999-06-29 2000-06-26 Pattern generator and electric parts testing device

Country Status (4)

Country Link
US (1) US6499126B1 (zh)
JP (1) JP4334066B2 (zh)
DE (1) DE10031528A1 (zh)
TW (1) TW457535B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI559135B (zh) * 2013-12-02 2016-11-21 愛德萬測試股份有限公司 用以提供一序列指令之指令提供器及方法、用以提供受測裝置信號之測試處理器及方法、測試系統以及相關電腦程式

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10110050A1 (de) * 2001-03-02 2002-09-05 Bosch Gmbh Robert Verfahren zur Absicherung sicherheitskritischer Programmteile vor versehentlicher Ausführung und eine Speichereinrichtung zur Durchführung dieses Verfahrens
US6789160B2 (en) * 2001-04-03 2004-09-07 Sun Microsystems, Inc. Multi-threaded random access storage device qualification tool
JP2005524852A (ja) 2002-05-08 2005-08-18 エヌピーテスト, インコーポレイテッド 多目的メモリを有するテスタシステム
US7434124B2 (en) * 2006-03-28 2008-10-07 National Instruments Corporation Reduced pattern memory in digital test equipment
US7725782B2 (en) * 2007-01-04 2010-05-25 Gm Global Technology Operations, Inc. Linked random access memory (RAM) interleaved pattern persistence strategy
CN101359966A (zh) * 2007-08-03 2009-02-04 深圳富泰宏精密工业有限公司 Gsm模块测试系统及方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6032281A (en) * 1996-01-12 2000-02-29 Advantest Corp. Test pattern generator for memories having a block write function
US6067651A (en) * 1998-02-20 2000-05-23 Hewlett-Packard Company Test pattern generator having improved test sequence compaction
US6161206A (en) * 1998-04-30 2000-12-12 Credence Systems Corporation Pattern generator for a semiconductor integrated circuit tester
US6092225A (en) * 1999-01-29 2000-07-18 Credence Systems Corporation Algorithmic pattern generator for integrated circuit tester

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI559135B (zh) * 2013-12-02 2016-11-21 愛德萬測試股份有限公司 用以提供一序列指令之指令提供器及方法、用以提供受測裝置信號之測試處理器及方法、測試系統以及相關電腦程式

Also Published As

Publication number Publication date
DE10031528A1 (de) 2001-02-08
JP2001014893A (ja) 2001-01-19
JP4334066B2 (ja) 2009-09-16
US6499126B1 (en) 2002-12-24

Similar Documents

Publication Publication Date Title
JP2003509770A (ja) テスト命令メモリ付きマイクロコンピュータ
TW457535B (en) Pattern generator and electric parts testing device
KR970016620A (ko) 선택된 페일러에 대해 페일러 정보를 포착하는 집적 회로의 테스트하기 위한 방법 및 내장 자가 테스트 장치
JP3225531B2 (ja) メモリカード
KR100284477B1 (ko) 디램 탑재된 반도체 집적 회로
US10957376B1 (en) Refresh testing circuit and method
TW517236B (en) Synchronous semiconductor memory device and method for controlling input circuit of synchronous semiconductor memory device
KR960005605A (ko) 반도체 기억장치
JPH04119588A (ja) メモリのリフレッシュ制御回路
KR970023464A (ko) 테스트 회로가 설치된 반도체 메모리
KR880014461A (ko) 논리연산장치
JP3977592B2 (ja) データ処理装置
TW510974B (en) Semiconductor device testing apparatus
KR950033860A (ko) 데이타 프로세서 및 이것을 사용한 트레이스회로
JPH10214133A (ja) 回路内部タイミングを外部制御するための回路および方法
TW393647B (en) One-chip clock synchronized memory device
TWI254853B (en) Method and device for initialization drams
KR970066911A (ko) 버스제어장치 및 정보처리장치
US20060190675A1 (en) Control apparatus
JPH1011314A (ja) データトレース装置
JPH04114400A (ja) 組み込み自己テスト方式
JPH05100900A (ja) 情報処理装置
JPH04119434A (ja) パリティ・エラー検出装置
KR920009060B1 (ko) 메모리 시험장치
KR970011583B1 (ko) 자동 테스트 회로