KR970011583B1 - 자동 테스트 회로 - Google Patents

자동 테스트 회로 Download PDF

Info

Publication number
KR970011583B1
KR970011583B1 KR1019940029344A KR19940029344A KR970011583B1 KR 970011583 B1 KR970011583 B1 KR 970011583B1 KR 1019940029344 A KR1019940029344 A KR 1019940029344A KR 19940029344 A KR19940029344 A KR 19940029344A KR 970011583 B1 KR970011583 B1 KR 970011583B1
Authority
KR
South Korea
Prior art keywords
signal
test command
generating means
column address
timer
Prior art date
Application number
KR1019940029344A
Other languages
English (en)
Other versions
KR960018601A (ko
Inventor
손선익
Original Assignee
현대전자산업 주식회사
김주용
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대전자산업 주식회사, 김주용 filed Critical 현대전자산업 주식회사
Priority to KR1019940029344A priority Critical patent/KR970011583B1/ko
Priority to US08/554,698 priority patent/US5579271A/en
Priority to GB9522877A priority patent/GB2295038B/en
Priority to JP7291409A priority patent/JP3014632B2/ja
Publication of KR960018601A publication Critical patent/KR960018601A/ko
Application granted granted Critical
Publication of KR970011583B1 publication Critical patent/KR970011583B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31722—Addressing or selecting of test units, e.g. transmission protocols for selecting test units
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

내용없음.

Description

자동 테스트 회로
제 1 도는 본 발명의 실시예에 따른 자동 테스트 회로의 블럭도,
제 2 도는 본 발명의 실시예에 따른 자동 테스트 회로의 동작설명에 채용되는 테스트 모드시의 타이밍도이다.
* 도면의 주요부분에 대한 부호의 설명
100 : 테스트명령신호발생부200 : 로우어드레스신호발생부
300 : 칼럼어드레스신호발생부
본 발명은 메모리 장치의 정상동작 여부를 확인하는 테스트 회로에 관한 것으로, 보다 상세하게는 한번의 테스트 명령에 의하여 메모리 소자 내부에서 순차적으로 어드레스신호를 발생하여 라이트(WRITE) 및 리드(READ) 동작을 수행하는 자동 테스트 회로에 관한 것이다.
통상의 메모리 장치는, 외부로부터 테스트할 어드레스를 직접 입력받아 데이터를 라이트 및 리드하였다. 그러나, 상기 메모리 장치를 구비한 시스템은, 로우 및 칼럼어드레스신호를 상기 메모리 장치에 교대로 공급하여야 하며, 이와 같은 시스템을 설계한다는 것은 번거로운 일이다.
따라서, 본 발명의 목적은, 메모리 장치 외부에서 한번의 테스트명령을 하며, 상기 테스트명령에 의하여 메모리 장치 내부에서 일괄적이며 순차적인 어드레스신호를 발생하여 라이트 및 리드 동작을 수행함으로써 메모리 장치의 테스트 속도의 향상과 상기 메모리 장치를 포함한 시스템의 레이아웃(LAYOUT)을 간소화 하는데 있다.
상기 목적을 달성하기 위하여, 본 발명에 의한 자동 테스트 회로는, 외부로부터의 로우어드레스스트로브신호 및 칼럼어드레스스트로브신호 및 라이트 신호 및 리드 신호를 입력받아 테스트명령 신호를 발생하는 테스트명령신호발생수단과, 이 테스트명령신호발생수단으로부터의 테스트명령 신호 및 외부로부터의 로우어드레스스트로브신호에 의하여 로우어드레스신호를 생성하는 로우어드레스신호발생수단과, 상기 테스트명령신호발생수단으로부터의 테스트명령 신호 및 상기 로우어드레스신호발생수단내에서 완충되어 인가되는 일정주기의 클럭신호를 기초로 칼럼어드레스신호를 생성하는 칼럼어드레스신호발생수단을 구비한다.
이하, 본 발명을 첨부한 도면을 참조로 하여 상세히 설명하기로 한다.
제 1 도는 본 발명의 실시예에 따른 자동 테스트 회로의 블럭도이다.
상기 자동 테스트 회로는 외부로부터의 로우어드레스스트로브신호(/RAS) 및 칼럼어드레스스트로브신호(/CAS) 및 라이트 신호(/WE) 및 리드신호(/OE)를 입력받아 테스트명령 신호를 발생하는 테스트명령신호발생부(100)와, 외부로부터의 로우어드레스스트로브신호(/RAS) 및 상기 테스트명령신호발생부(100)로부터의 테스트명령 신호(PT)를 기초로 로우어드레스신호의 발생에 관계하는 로우어드레스신호발생부(200)와, 상기 테스트명령신호발생부(100)로부터의 테스트명령 신호 및 상기 로우어드레스신호발생부(200)측에서 제공되는 로우어드레스스트로브신호를 기초로 칼럼어드레스신호의 발생에 관계하는 칼럼어드레스신호발생부(300)을 구비한다.
여기서, 상기 테스트명령신호발생부(100)는 외부로부터의 로우어드레스스트로브신호(/RAS)를 입력받는 제 1 입력라인(2)와, 외부로부터의 칼럼어드레스스트로브신호(/CAS)를 입력받는 제 2 입력라인(4)과, 외부로부터의 라이트 신호(/WE) 및 리드 신호(/OE)를 입력받는 제 3 입력라인(6)을 구비하고서, 상기 입력라인(2,4,6)을 경유하여 입력되는 외부신호(즉, /RAS,/CAS,/WE,/OE)을 기초로 상기 로우어드레스신호발생부(200) 및 칼럼어드레스신호발생부(300)쪽으로 테스트명령 신호(PT)를 공급한다.
그리고, 상기 로우어드레스신호발생부(200)는 외부로부터의 로우어드레스스트로브신호(/RAS)를 버퍼링(완충)한 후 출력시킴과 더불어 후술하는 제 1 타이머(30)에서 출력되어 피드백되는 클럭신호를 버퍼링하여 내부 로우어드레스스트로브신호(11)로서 출력하는 제 1 완충회로(10)와, 상기 테스트명령신호발생부(100)로부터 테스트 상태를 검출하는 제 1 감지회로(20)와, 이 제 1 감지회로(20)로부터의 신호에 의하여 일정주기(예, 16㎲)의 클럭신호를 발생시키는 제 1 타이머(30)와, 이 제 1 타이머(30)로부터의 클럭신호에 의하여 로우어드레스신호를 생성하는 로우어드레스신호카운터(40)를 구비한다.
여기서, 상기 제 1 완충회로(10)는 상기 제 1 타이머(30)로부터의 클럭신호를 피드백받음에 따라 그 클럭신호를 로우어드레스스트로브신호(제 2 완충신호 ; 11)로서 상기 칼럼어드레스신호발생부(300)측으로 제공한다.
한편, 상기 제 1 감지회로(20)는 상기 테스트명령신호발생부(100)로부터 테스트명령을 받았을 경우에 상기 제 1 완충회로(10)로부터 완충된 로우어드레스스트로브신호(제 1 완충신호)를 입력받아 상기 제 1 타이머(30)를 구동하는 테스트 모드의 초기동작을 수행한다.
또한, 상기 제 1 태이머(30)는 클럭신호를 상기 제 1 완충회로(10)로 공급하는 동시에 상기 로우어드레스신호카운터(40)쪽으로 공급하게 된다.
또, 상기 로우어드레스신호카운터(40)는 비동기식 카운터회로로서 어드레스신호 발생수(예, 13개)만큼의 비트카운터를 포함하게 되는데, 그 비트카운터는 통상의 비트카운터로서 각각의 비트카운터는 하나씩의 출력라인을 가지며 상기 출력라인은 다음단의 입력라인이 된다.
상기 비트카운터중 첫번째 비트카운터는 상기 타이머(30)로부터의 클럭신호보다 두배(예, 32㎲)의 주기를 갖는 신호를 출력하며, 두번째 비트카운터는 상기 첫번째 비트카운터의 출력신호보다 두배의 주기(예, 64㎲)를 갖는 신호를 출력한다. 따라서, 각 비트카운터는 앞단의 비트 카운터의 두배 주기를 갖는 신호를 출력한다고 할 수 있다.
상기 비트카운터들의 각 출력라인은 각각의 로우어드레스신호를 생성하며, 상기 생성된 로우어드레스신호를 로우어드레스 디코더(ROW ADDRESS DECODER ; 도시하지 않음)쪽으로 공급한다.
그리고, 상기 칼럼어드레스신호발생부(300)는 상기 제 1 완충회로(10)로부터의 제 2 완충신호(11) 및 상기 테스트명령신호발생부(100)로부터의 테스트명령 신호(PT)를 검출하는 제 2 감지회로(50)와, 이 제 2 감지회로(50)로부터의 신호를 입력받아 일정주기(예, 40㎱)의 클럭신호를 발생하는 제 2 타이머(60)와, 이 제 2 타이머(60)로부터 클럭신호를 입력받아 일정개(예, 9개)의 칼럼어드레스신호를 발생하는 칼럼어드레스신호카운터(70)와, 상기 제 2 타이머(60)로부터의 클럭신호를 완충하여 칼럼어드레스스트로브신호(90)를 생성하는 제 2 완충회로(80)를 구비한다.
여기서, 상기 제 2 감지회로(50)는 상기 제 1 완충회로(10)로부터의 제 2 완충신호(11) 및 상기 테스트명령신호발생부(100)로부터의 테스트명령 신호를 입력받아 상기 제 2 타이머(60)를 구동한다.
또한, 상기 제 2 타이머(60)는 클럭신호를 상기 제 2 완충회로(80)쪽으로 귀환시키는 동시에 상기 칼럼어드레스신호카운터(70)쪽으로 공급한다.
상기 칼럼어드레스신호카운터(70)는 비동기식 카운터회로로서, 어드레스신호 발생수(예, 9개)만큼의 비트카운터를 포함한다.
상기 비트카운터는 상기 로우어드레스신호카운터(40)의 비트카운터와 동일한 구조를 가지므로 상세한 설명은 생략된다.
상기 칼럼어드레스신호카운터(70)는 생성된 칼럼어드레스신호를 칼럼어드레스 디코더(COLUMN ADDRESS DECODER ; 도시하지 않음)쪽으로 공급된다.
상기 제 2 타이머(60)는 상기 제 1 타이머(30)로부터 클럭신호의 한 주기가 발생하는 동안 일정 배수개(예, 256개)의 클럭신호를 발생한다.
이어, 상기와 같이 구성된 본 발명의 실시예에 따른 자동 테스트 회로의 작용에 대해 제 2 도의 타이밍도를 기초로 설명하면 다음과 같다.
테스트명령신호발생부(100)로부터의 테스트명령 신호(PT)에 의해 테스트 모드로 진입하게 되면, 데이터를 라이트하거나 리드하는 동작을 수행하기 위하여 먼저 외부로부터의 로우어드레스스트로브신호(/RAS)가 액티브되고 난 후 라이트 모드이면 라이트 신호(/WE)가 액티브되고, 리드 모드이면 리드 신호(/OE)가 액티브된다.
이러한 상태에서, 상기 로우어드레스신호발생부(200) 내의 제 1 감지회로(20)에서 로우어드레스스트로브신호(/RAS ; 제 1 완충신호를 의미함)가 액티브되는 것을 감지하게 되고, 그에 따라 그 제 1 감지회로(20)는 라이트 동작이 수행되도록 하는 펄스신호를 출력하게 되며, 제 1 타이머(30)는 그 펄스신호를 입력받아 16㎲정도의 주기를 갖는 클럭신호화하여 출력시킨다. 그 제 1 타이머(30)에서 출력되는 클럭신호는 로우어드레스신호카운터(40)로 인가되어 로우어드레스신호화되어 출력됨과 더불어 제 1 완충회로(10)로 피드백되어 제 2 완충신호(11)로 버퍼링된 후 칼럼어드레스신호발생부(300)의 제 2 감지회로(50)로 인가된다.
따라서, 칼럼패스쪽은 상기 제 2 감지회로(50)가 상기 제 2 완충신호(11 ; 즉 완충된 로우어드레스스트로브신호임)가 액티브되는 순간을 감지함에 따라 그 제 2 감지회로(50)의 출력펄스가 액티브되고, 그 출력펄스에 의해 제 2 타이머(60)에서는 대략 40㎱ 정도의 클럭펄스를 칼럼어드레스신호카운터(70) 및 제 2 완충회로(80)로 인가하게 된다. 그에 따라, 상기 칼럼어드레스신호카운터(70)에서는 칼럼어드레스신호를 생성하여 출력하게 되고, 그 제 2 완충회로(80)에서는 칼럼어드레스스트로브신호(90)를 출력하게 된다.
이와 같이 생성된 상기 로우 및 칼럼어드레스신호들은 로우 및 칼럼어드레스 버퍼로 입력되어 어드레스 관련 회로들을 액티브시키게 된다.
즉, 하나의 로우에 대하여 256번의 칼럼어드레스가 바뀌면서 라이트 및 리드 동작을 수행하고, 다음 어드레스의 로우에 대하여 256번의 칼럼어드레스가 바뀌면서 라이트 및 리드 동작을 반복하게 된다. 이런 동작이 마지막번째 로우어드레스까지 계속된 후 라스 온리(RAS Only) 또는 CBR리프레쉬 모드로 빠지게 되므로, 테스트 모드를 빠져나오게 된다.
상술한 바와 같이 본 발명의 자동 테스트 회로는 메모리 장치에 포함되어 메모리 장치의 내부에서 테스트를 위한 어드레스신호를 발생하여 상기 신호에 의하여 라이트(WRITE) 및 리드(READ) 동작을 수행함으로써 메모리 소자의 테스트 속도를 향상하며 상기 메모리 장치를 포함한 시스템의 레이아웃(LAYOUT)을 간소화하는 이점을 제공한다.

Claims (3)

  1. 외부로부터의 로우어드레스스트로브신호 및 칼럼어드레스스트로브신호 및 라이트 신호 및 리드 신호를 입력받아 테스트명령 신호를 발생하는 테스트명령신호발생수단과, 이 테스트명령신호발생수단으로부터의 테스트명령신호 및 외부로부터의 로우어드레스스트로브신호에 의하여 로우어드레스신호를 생성하는 로우어드레스신호발생수단과, 상기 테스트명령신호발생수단으로부터의 테스트명령 신호 및 상기 로우어드레스신호발생수단내에서 완충되어 인가되는 일정주기의 클럭신호를 기초로 칼럼어드레스신호를 생성하는 칼럼어드레스신호발생수단을 구비한 것을 특징으로 하는 자동 테스트 회로.
  2. 제 1 항에 있어서, 상기 로우어드레스신호발생수단은 외부로부터의 로우어드레스스트로브신호를 버퍼링한 후 출력시킴과 더불어 피드백되는 클럭신호를 버퍼링하여 출력하는 제 1 완충회로와, 상기 테스트명령신호발생부로부터 테스트 상태를 검출하는 제 1 감지회로와, 상기 제 1 감지회로로부터의 신호에 의하여 일정주기의 클럭신호를 발생시켜 출력시킴과 더불어 상기 제 1 완충회로로 피드백시키는 제 1 타이머와, 상기 제 1 타이머로부터의 클럭신호를 입력받아 로우어드레스신호를 생성하는 로우어드레스신호카운터를 구비하는 것을 특징으로 하는 자동 테스트 회로.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 칼럼어드레스신호발생수단은 상기 로우어드레스신호발생수단 내에서 완충된 클럭신호(제 2 완충수단) 및 상기 테스트명령신호발생수단으로부터의 테스트명령 신호를 검출하는 제 2 감지회로와, 상기 제 2 감지회로로부터의 신호를 입력받아 일정주기의 클럭신호를 발생하는 제 2 타이머와, 상기 제 2 타이머로부터 클럭신호를 입력받아 일정개의 칼럼어드레스신호를 발생하는 칼럼어드레스신호카운터와, 상기 제 2 타이머로부터의 클럭신호를 완충하여 칼럼어드레스스트로브신호를 생성하는 제 2완충회로를 구비하는 것을 특징으로 하는 자동 테스트 회로.
KR1019940029344A 1994-11-09 1994-11-09 자동 테스트 회로 KR970011583B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019940029344A KR970011583B1 (ko) 1994-11-09 1994-11-09 자동 테스트 회로
US08/554,698 US5579271A (en) 1994-11-09 1995-11-07 Automatic test circuit for a semiconductor memory device capable of generating internal ras and cas signals, and row and column address signals
GB9522877A GB2295038B (en) 1994-11-09 1995-11-08 Test circuit for a semiconductor device
JP7291409A JP3014632B2 (ja) 1994-11-09 1995-11-09 半導体メモリ装置の自動テスト回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940029344A KR970011583B1 (ko) 1994-11-09 1994-11-09 자동 테스트 회로

Publications (2)

Publication Number Publication Date
KR960018601A KR960018601A (ko) 1996-06-17
KR970011583B1 true KR970011583B1 (ko) 1997-07-12

Family

ID=19397482

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940029344A KR970011583B1 (ko) 1994-11-09 1994-11-09 자동 테스트 회로

Country Status (1)

Country Link
KR (1) KR970011583B1 (ko)

Also Published As

Publication number Publication date
KR960018601A (ko) 1996-06-17

Similar Documents

Publication Publication Date Title
US7245552B2 (en) Parallel data path architecture
JP3117893B2 (ja) 書込待ち時間制御機能を有する同期式メモリ装置
KR100268429B1 (ko) 동기형반도체메모리장치의데이터의입력회로및데이터입력방법
JP3869021B2 (ja) ２ステップメモリデバイスコマンドバッファ装置および方法、ならびにこれを用いたメモリデバイスおよびコンピュータシステム
KR100247923B1 (ko) 스위치신호발생기및이를이용한고속동기형sram
US5928373A (en) High speed test circuit for a semiconductor memory device
KR960038989A (ko) 반도체 메모리장치
KR19990012427A (ko) 동기형 버스트 매스크 롬 및 그것의 데이터 독출 방법
KR950015397A (ko) 반도체 메모리장치의 멀티비트 테스트회로 및 그 방법
US6034904A (en) Semiconductor memory device having selection circuit for arbitrarily setting a word line to selected state at high speed in test mode
KR0143184B1 (ko) 어드레스 신호에 대해 비동기적으로 데이타가 입출력되는 반도체 기억장치
US6813203B2 (en) Semiconductor memory device and method for testing semiconductor memory device
KR100214466B1 (ko) 반도체 메모리의 셀프 번인회로
KR970011583B1 (ko) 자동 테스트 회로
JPH09180435A (ja) 半導体記憶装置
KR0136668B1 (ko) 메모리의 펄스 발생회로
KR100253354B1 (ko) 반도체 메모리의 동작 검사장치
US5579271A (en) Automatic test circuit for a semiconductor memory device capable of generating internal ras and cas signals, and row and column address signals
JPH1092175A (ja) シンクロナスｄｒａｍのｃａｓ信号発生器
JPH11283397A (ja) 半導体記憶装置とその試験方法
KR970011584B1 (ko) 자동 테스트 회로
KR100498415B1 (ko) 클럭발생회로및이를구비하는동기식반도체장치
US6584024B2 (en) Memory testing
KR100282975B1 (ko) 워드선의 활성화/비활성화 타이밍을 임의로 제어하는 회로를 포함하는 동기형 반도체 기억 장치
JP3147010B2 (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111024

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee