TWI559135B - 用以提供一序列指令之指令提供器及方法、用以提供受測裝置信號之測試處理器及方法、測試系統以及相關電腦程式 - Google Patents
用以提供一序列指令之指令提供器及方法、用以提供受測裝置信號之測試處理器及方法、測試系統以及相關電腦程式 Download PDFInfo
- Publication number
- TWI559135B TWI559135B TW103141607A TW103141607A TWI559135B TW I559135 B TWI559135 B TW I559135B TW 103141607 A TW103141607 A TW 103141607A TW 103141607 A TW103141607 A TW 103141607A TW I559135 B TWI559135 B TW I559135B
- Authority
- TW
- Taiwan
- Prior art keywords
- test
- subsequence
- instruction
- sequence
- vector
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
- G06F11/2635—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers using a storage for the test inputs, e.g. test ROM, script files
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/273—Tester hardware, i.e. output processing circuits
- G06F11/2733—Test interface between tester and unit under test
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/3084—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction using adaptive string matching, e.g. the Lempel-Ziv method
- H03M7/3088—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction using adaptive string matching, e.g. the Lempel-Ziv method employing the use of a dictionary, e.g. LZ78
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/46—Conversion to or from run-length codes, i.e. by representing the number of consecutive digits, or groups of digits, of the same kind by a code word and a digit indicative of that kind
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
本發明之實施例係關於用以提供一序列指令之指令提供器及對應方法。本發明之進一步實施例係關於用以為受測裝置提供受測裝置信號之測試處理器及對應方法。本發明之進一步實施例係關於包含此測試處理器及字典記憶體結構的測試系統。
在習知測試系統中,運行長度編碼(RLE)演算法用以壓縮型樣之向量資料以減少測試型樣之測試器(定序器)記憶體覆蓋區。壓縮可藉由軟體(或使用者)進行,且解壓縮可藉由測試處理器定序器程式進行。習知RLE演算法只有在程式中存在連序重複型樣時才可壓縮資料。在一些狀況(諸如假隨機位元序列──PRBS)下,資料不具有連序重複序列。測試程式之大小可為巨大的(例如,甚至大於200
MB),且有時可甚至無法加載至測試器記憶體中。此外,未來希望此類測試程式之進一步發展。
圖7a至圖7d展示如何執行習知運行長度編碼演算法的一實例。
假定如圖7中所示的具有長度18之一序列資料。出於簡單性原因,假定所有區塊具有相同長度。
使用習知運行長度編碼演算法,圖7a中的此序列可經壓縮成圖7b中所示的具有長度9之序列,且藉此達成壓縮因數2。
但是當資料看來如圖7c中所示時,該資料可僅經壓縮成圖7d中所示的具有長度16之序列。
本發明之一目標為提供允許更有效的一序列指令之提供的概念。
此目標藉由獨立請求項之標的解決。
本發明之實施例提供一種用於基於一序列測試向量之表示來提供一序列指令的指令提供器。每一指令定義至少一測試向量至受測裝置之提供。該指令提供器經組配來在該序列測試向量之該表示中識別在該序列測試向量中出現至少兩次的子序列測試向量。此外,該指令提供器經組配來將該等所識別子序列儲存於字典記憶體結構中。此外,該指令提供器經組配來提供該序列指令,使得該序列指令包含定義儲存於該字典記憶體結構中的第一子序列
測試向量之第一提供的至少一第一指令,且使得該序列指令包含定義該第一子序列之第二提供的第二指令。該第一指令及該第二指令引用該字典記憶體結構之相同(第一)項。
發明者已發現,當針對出現多於兩次(重複出現)的子序列掃描提供一序列指令所基於的一序列測試向量之表示時,可提供用於提供一序列指令的改良概念,而無需使此等子序列隨後出現。出現多於兩次的子序列可經儲存於字典記憶體結構中,使得在該序列指令中,不同指令可引用字典記憶體結構之相同項,以將子序列測試向量提供至受測裝置。因此,發明者已發現,在一些狀況(諸如,PRBS--假隨機位元序列)下,資料不具有連序重複序列但具有資料之子序列(子序列測試向量),該等子序列隨機分佈於型樣名處(且在型樣各處重複)。現在為達成更有效的壓縮演算法,識別型樣中(該序列測試向量中)的子序列,且使用由方法RLE(運行長度編碼)及基於字典的編碼(如Lempel-Ziv)組成的混合演算法來壓縮資料。指令提供器(例如實施於軟體中)將向量資料佈置於以特殊佈局的測試器記憶體中(字典記憶體結構中),且創建適合的測試處理器(定序器)程式(該序列指令)以解壓飛行中資料。
因此,本發明之實施例提供測試處理器,該測試處理器能夠處置如由指令提供器提供的該序列指令。因此,本發明之實施例提供一種用於基於一序列指令(諸如由指令提供器提供的一序列指令)來為受測裝置提供受測裝置信號的測試處理器。該測試處理器經組配來回應於該序
列指令中之當前指令而獲得字典記憶體結構之項。該項表示一子序列測試向量(該子序列測試向量可由指令提供器識別且儲存至字典記憶體結構中)。該測試處理器進一步經組配來基於該子序列測試向量來提供該受測裝置信號。
因此,根據本發明之實施例的測試處理器經組配來存取由指令提供器創建的字典記憶體結構,以獲得含有由指令提供器識別且儲存的一子序列測試向量的項。因此,隨後可出現在該序列指令中(但其間具有進一步指令)的若干不同指令(在該序列指令中)可引用此字典記憶體結構中的相同項,且因此引用將要提供於受測裝置信號中的相同子序列測試向量。藉由具有特殊指令且進一步具有字典記憶體結構,可達成並非針對子序列測試向量在該序列測試向量中之每一出現,必須將完整子序列複製至測試處理器或測試系統之記憶體中,因為將此子序列測試向量提供僅一次(在字典記憶體結構中)且提供對應的指令現為足夠的,該等對應的指令指示測試處理器存取字典記憶體結構以自字典記憶體結構獲得子序列測試向量。
因此,本發明之實施例提供專用測試處理器指令以創建最佳化記憶體佈局且有效地解壓資料。簡而言之,將型樣之向量資料(該序列測試向量之表示之測試向量)佈置為索引字典(陣列),且定序器程式(諸如,指令提供器)組配測試處理器以將記憶體區部視為此索引字典(視為字典記憶體結構)。稍後,指令可使用索引來自字典檢索資料(子序列測試向量)以用於向量產生。
根據本發明之進一步實施例,指令提供器可經組配來提供該序列指令,使得該序列指令包含第三指令,該第三指令定義該第一子序列測試向量之一真子集的提供。
因此,發明者亦已發現,考慮如壓縮效能、記憶體帶寬及通量的其他約束,找到最佳壓縮為即不切實際亦不可能。因此,有時存在小子序列,考慮通量,該等小子序列含於無法/不應分解成較小段的較大子序列中。本發明之實施例之指令提供器可找到較小序列且僅將較大序列保持於字典記憶體結構中。可隨後自較大序列檢索較小序列以獲得較高壓縮。換言之,指令不必定義完整的子序列測試向量之完整提供,但亦可定義儲存於字典記憶體結構中的一子序列測試向量之僅一真子集的提供。
作為一實例,此指令可包含定義該真子集之第一測試向量的偏移,及定義該真子集測試向量之長度及最後測試向量的長度。
因此,測試處理器可經組配來回應於另一指令(諸如所提到的第三指令)而獲得儲存於字典記憶體結構中的一子序列測試向量(諸如,第一子序列測試向量)之一真子集。此外,測試處理器經組配來基於(第一)子序列測試向量之此真子集來提供受測裝置信號。
因此,本發明之實施例達成消除對較小子序列測試向量之儲存,該等較小子序列測試向量為已儲存於字典記憶體結構內的較大子序列測試向量之部分。
使用本發明之概念,我們可達成具有重度壓縮的
最大通量。
本發明之進一步實施例提供一種用於基於一序列測試向量之表示來提供一序列指令的方法。
本發明之進一步實施例提供一種用於基於一序列指令來為受測裝置提供受測裝置信號的方法。
100‧‧‧指令提供器
101‧‧‧序列
103‧‧‧表示
105‧‧‧字典記憶體結構
107‧‧‧第一子序列
109‧‧‧第二子序列
200‧‧‧測試系統
201‧‧‧測試處理器
203‧‧‧受測裝置
205‧‧‧受測裝置信號
500、600‧‧‧方法
501、503、505、601、603‧‧‧步驟
將使用附圖更詳細地描述本發明之實施例,在附圖中:圖1展示根據本發明之一實施例之指令提供器的方塊示意圖;圖2展示根據本發明之一實施例之測試處理器的方塊示意圖;圖3展示圖1中所示的指令提供器如何執行一序列測試向量至一序列指令之壓縮的第一實例;圖4展示可如何消除較小子序列的一實例,該等較小子序列為較大子序列測試向量之部分;圖5展示根據本發明之一實施例的用於基於一序列測試向量之表示來提供一序列指令的方法的流程圖;圖6展示用於基於一序列指令來為受測裝置提供受測裝置信號的方法的流程圖;以及圖7展示習知運行長度編碼演算法如何工作的一實例。
在更詳細地描述本發明之實施例之前,將指出,
在圖式中為相同元件或功能相同的元件提供相同元件符號。因此,針對具有相同元件符號之元件提供的描述彼此可互換。
圖1展示根據本發明之一實施例之指令提供器100的方塊示意圖。指令提供器100經組配來基於一序列測試向量之表示103來提供一序列101指令。該序列指令101中之每一指令定義(該序列測試向量之表示103中之)至少一測試向量至受測裝置的提供。指令提供器100經組配來在該序列測試向量之表示103中識別在該序列測試向量之表示103中出現至少兩次的子序列測試向量。此外,指令提供器100經組配來將所識別子序列測試向量儲存於字典記憶體結構105中。此外,指令提供器100經組配來提供該序列指令,使得該序列指令包含定義儲存於字典記憶體結構105中的第一子序列107測試向量之第一提供的至少一第一指令,及定義第一子序列107測試向量之第二提供的第二指令。此外,第一指令及第二指令引用字典記憶體結構之相同(例如第一)項。
測試向量之表示103可為例如測試向量之簡單串流。根據進一步實施例,測試向量序列之表示103亦可包括具有迴路指令(該等迴路指令定義某些測試向量子序列之循環)的程式碼之一部分。此類測試向量子序列可由指令提供器100在表示103中找到,且作為不同項儲存至字典記憶體結構105中。
字典記憶體結構107可為例如與該序列101指令
一起產生的程式碼中之專用區域。此字典記憶體結構105產生記憶體中之字典,測試處理器(諸如圖2中所示的測試處理器200)可存取至該記憶體上,以獲得儲存於字典記憶體結構105中的不同子序列測試向量。作為一實例,當包含該序列101指令且進一步包含子序列測試向量的編譯二進制經加載至測試處理器200上時,測試處理器200基於字典記憶體結構105來在該測試處理器的相關聯測試記憶體中產生字典,該字典包含測試子序列向量。
此字典記憶體結構之一實例在圖3b中給出且稍後將加以解釋。
此外,字典記憶體結構105之第一項含有第一子序列107測試向量。在圖3b中所示的實例中,字典記憶體結構之第一項包含第一子序列107測試向量,該第一子序列在此狀況下為八個測試向量(00 F1 F3 E1 05 90 55 AA)之序列。
此外,此子序列測試向量中的測試向量中每一個定義受測裝置信號中的多個信號變遷或信號狀態之提供,該受測裝置信號將提供至受測裝置。因此,提供至受測裝置的信號波通常基於在該序列測試向量中定義的信號變遷或信號狀態。
此外,指令提供器100可經組配來進一步將多個子序列測試向量儲存於字典記憶體結構105中。儲存於字典記憶體結構105中的此等不同子序列測試向量之長度可不同。因此,指令提供器100可經組配來將第二子序列109測
試向量儲存於字典記憶體結構105中,其中第一子序列107之長度不同於第二子序列109之長度。再次參考圖3b之實例,可看出第一子序列107具有(在此實例中)長度8,而第二子序列109測試向量具有(在此實例中)6個測試向量之長度。因此,儲存於字典記憶體結構105中的子序列測試向量之長度並非固定,且通常取決於該序列測試向量之表示103且取決於測試向量之表示103中的出現多於兩次(重複出現)的子序列測試向量之長度。
如已描述,測試向量之表示103可為測試向量之串流。指令提供器100經組配來接收測試向量之此串流且基於測試向量之此所接收串流來提供該序列101指令。
測試向量之此串流可為例如圖7a中所示的串流或圖7c中所示的串流,其中A、B及C各自為測試向量之區塊。
圖2展示根據本發明之一實施例之測試系統200的方塊示意圖。測試系統200包含根據本發明之一實施例的測試處理器201及字典記憶體結構105。字典記憶體結構105可為測試系統200之記憶體中的區部,該記憶體甚至可為測試處理器201自身之記憶體。此記憶體可為例如測試系統200之依電性工作記憶體。此外,圖2展示受測裝置203,受測裝置203經組配來自測試處理器201接收受測裝置信號205。測試處理器201經組配來基於一序列指令為受測裝置203提供受測裝置信號205。該序列指令通常由指令提供器100提供,且因此圖2中所示的該序列指令亦被給予參考符
號101。測試處理器201經組配來回應於該序列101指令中的當前指令而獲得字典記憶體結構105之項。如已描述,項表示一子序列測試向量(儲存於字典記憶體結構105中的)。此外,測試處理器201經組配來基於依賴於當前指令而自字典記憶體結構105獲得的子序列測試向量來提供受測裝置信號205。
換言之,測試處理器201自字典記憶體結構105獲得子序列測試向量,其中每一測試向量對應於受測裝置信號205之一定數目的信號變遷或信號狀態。因此,測試處理器201藉由受測裝置信號205將子序列測試向量中之測試向量中所定義的此等信號狀態或信號變遷施加至受測裝置203。
可例如使用專用測試處理器指令來在測試系統200之記憶體中創建字典記憶體結構105,該等專用測試處理器指令由指令提供器100提供於該序列101指令內,以在測試系統200中創建最佳化記憶體佈局。
在下文中,給出兩個實例以便更詳細地解釋本發明。此外,將描述測試處理器201及指令處理器100之進一步有利修改。
自圖7c中所示的該序列測試向量開始,使用在本申請案中所述的新記憶體佈局及新測試處理器指令,可達成圖3a中所示的資料至串流之壓縮。因此,可達成壓縮因數6。
如已描述,型樣之向量資料經佈置為索引字典
(陣列),諸如如圖3b中所示的字典記憶體結構105。定序器或測試處理器201經組配來將置放字典記憶體結構105的記憶體區部視為此索引字典。稍後,指令(該序列101指令中之指令)可使用索引來自字典記憶體結構105檢索資料(若干子序列測試向量)以用於向量產生(用於受測裝置信號205之產生)。
作為一實例,圖7c中所示的該序列測試向量可創建如圖3b中所示的字典記憶體結構105。圖3b中所示的示範性字典記憶體結構105僅具有三個項,其中每一個定義受測裝置信號205中的一定子序列測試向量之提供。
圖3c展示用於提供第一項(測試向量之第一子序列107)及第二項(測試向量之第二子序列109)的定序器程式之一實例。
在圖3c中所示的實例中,可看出,指令可進一步包括一定子序列測試向量隨後將重複的次數。在圖3c所示的實例中,使第二子序列109測試向量(亦指定為B)產生兩次。
如已描述,一子序列測試向量中之每一向量定義受測裝置信號205之一組信號變遷或信號狀態。
此外,發明者已發現,當考慮如壓縮效能、記憶體帶寬及通量的約束時,找到最佳壓縮為即不切實際亦不可能的。因此,有時存在小子序列測試向量,該等小子序列測試向量含於較大子序列測試向量中,當考慮通量時,該等較大子序列測試向量無法或不應被分解成較小段。
指令提供器100可找到此類較小子序列且僅保持較大項(含有較小子序列測試向量的較大子序列測試向量)。較小子序列測試向量可隨後自較大子序列測試向量獲得,以便獲得較高壓縮。
圖4a展示字典記憶體結構105,該字典記憶體結構藉由完全消除項C而經進一步壓縮,因為該項已含於項A中。換言之,指令提供器100經組配來在該指令提供器找到已含於另一(較大)子序列測試向量中的一子序列測試向量時並不將較小子序列測試向量單獨儲存於字典記憶體結構105中。為將獲得此類較小子序列測試向量的可能性給予測試處理器200,可在該序列101指令中提供特殊指令,該特殊指令可含有定義字典記憶體結構105中將要獲得的項的值,且另外含有較小子序列測試向量之偏移及長度。
此實例展示於圖4b中,其中在第二指令中,獲得較小子序列測試向量C,該較小子序列測試向量完全包括在較大子序列測試向量A中。如可看出,用於獲得子序列測試向量C的此等指令包含定義較小子序列測試向量在較大子序列測試向量內的第一測試向量的偏移值,且另外包含定義較小子序列測試向量在較大子序列測試向量內之長度的長度值。
因此,該序列101指令可包含含有索引值的指令,該索引值定義此指令所引用的儲存於字典記憶體105中的一定子序列測試向量。此外,此指令可包含偏移值,該偏移值定義一真子集測試向量(子序列C)在一定子序列測
試向量(較大子序列A)中的第一測試向量。此外,此指令包含長度或結束值,該長度或結束值定義真子集(較小子序列C)在一定子序列測試向量(較大子序列A)中的最後測試向量。
此外,如可自圖4a看出,指令提供器100經組配來將測試向量之表示103中的所識別子序列測試向量與已儲存於字典記憶體結構105中的子序列測試向量進行比較。若所識別子序列為已儲存子序列之一真子集(諸如,子序列C為子序列A之真子集),則指令提供器100經組配來省略儲存所識別子序列。實情為,指令提供器100在該序列101指令中提供定義該所識別子集測試向量作為已儲存子序列之一真子集的提供的指令。
此係例如藉由提供如圖4b中所示的指令來進行,該指令在一方面含有定義字典記憶體結構105中之項的索引值,且另一方面含有定義該子序列測試向量之該真子集測試向量的偏移值及長度或結束值,該真子集測試向量在字典記憶體結構105中儲存於指令中之索引值處。
此外,指令提供器100進一步經組配來在字典記憶體結構105中之已儲存子序列為一新識別子序列之一真子集時,自字典記憶體結構105移除已儲存子集、將新識別子序列儲存於字典記憶體結構105中,且以引用字典記憶體結構105中之新識別子序列測試向量且進一步定義已儲存子序列測試向量(該已儲存子序列測試向量在字典記憶體結構105中已刪除)作為新識別子序列測試向量之一真子集
的提供的指令來替換該序列101指令中引用字典記憶體結構105中之已儲存子集測試向量的指令。
換言之,當指令提供器100在該序列測試向量之表示103中識別為相較於一已儲存子序列測試向量的一較大子序列測試向量但完全含有該已儲存子序列測試向量的一子序列測試向量時,可以新識別子序列測試向量替換該已儲存子序列測試向量。隨後以引用新識別(較大)子序列指令且另外定義較小子集指令作為該較大子序列指令之一真子集的提供的指令來替換該序列101指令中引用較小子序列測試向量的指令。
藉由具有此機制,可達成最佳壓縮。
本發明之實施例可實施於硬體或軟體中且針對各種類型之大型樣達成極好的壓縮。
圖5展示根據本發明之一實施例之方法500的流程圖。
方法500可例如使用指令提供器100來執行。
用於基於一序列測試向量之表示來提供每一指令定義至少一測試向量至受測裝置之提供的一序列指令的方法500包含步驟501,該步驟在該序列測試向量之表示中識別在該序列測試向量之表示中出現至少兩次的子序列測試向量。
此外,方法500包含步驟503,該步驟將所識別子序列測試向量儲存於字典記憶體結構中。
此外,方法500包含步驟505,該步驟提供該序列
指令,使得該序列指令包含定義儲存於字典記憶體結構中的第一子序列測試向量之第一提供的至少一第一指令,及定義第一子序列之第二提供的的第二指令。第一指令及第二指令引用字典記憶體結構之相同項。
此外,圖6展示根據本發明之一實施例的用於基於一序列指令來為受測裝置提供受測裝置信號的方法600的流程圖。
方法600可例如使用測試處理器200來執行。
方法600包含回應於該序列指令中之當前指令而獲得字典記憶體結構之項的步驟601。項表示儲存於字典記憶體結構中的一子序列測試向量。
此外,方法600包含基於該子序列測試向量來提供受測裝置信號的步驟603。
方法500、600可由本文關於設備所述的任何特徵及功能補充,且可使用設備之硬體部件加以實施。
雖然在設備的上下文中已描述一些態樣,但是明顯地,此等態樣亦表示對應的方法之描述,其中方塊或裝置對應於方法步驟或方法步驟之特徵。類似地,在方法步驟之上下文中所述的態樣亦表示對應的設備之對應的方塊或項目或特徵之描述。方法步驟中之一些或全部可由(使用)硬體設備來執行,該硬體設備如例如微處理器、可規劃電腦或電子電路。在一些實施例中,最重要的方法步驟中之某一或多個可由此設備來執行。
取決於某些實施要求,本發明之實施例可實施於
硬體中或軟體中。實施方案可使用數位儲存媒體來執行,該數位儲存媒體例如軟碟片、DVD、藍光、CD、ROM、PROM、EPROM、EEPROM或快閃記憶體,該數位儲存媒體上儲存有電子可讀的控制信號,該等電子可讀的控制信號與可規劃電腦系統合作(或能夠與可規劃電腦系統合作),使得執行個別方法。因此,數位儲存媒體可為電腦可讀的。
根據本發明之一些實施例包含具有電子可讀的控制信號的資料載體,該等電子可讀的控制信號能夠與可規劃電腦系統合作,使得執行本文所述方法之一。
通常,本發明之實施例可實施為具有程式碼的電腦程式產品,當電腦程式產品在電腦上運行時,該程式碼為操作性的,以用於執行方法之一。程式碼可例如儲存於機器可讀載體上。
其他實施例包含用於執行本文所述的方法之一的電腦程式,該電腦程式儲存於機器可讀載體上。
換言之,本發明方法之一實施例因此為電腦程式,該電腦程式具有用於電腦程式在電腦上運行時執行本文所述的方法之一的程式碼。
本發明方法之另一實施例因此為資料載體(或數位儲存媒體,或電腦可讀媒體),該資料載體包含記錄在該資料載體上的用於執行本文所述的方法之一的電腦程式。資料載體、數位儲存媒體或記錄媒體通常為有形的及/或非暫時性的。
本發明方法之又一實施例因此為表示用於執行本文所述的方法之一的電腦程式的資料串流或一序列信號。資料串流或該序列信號可例如經組配來經由資料通訊連接(例如經由網際網路)傳送。
另一實施例包含處理構件,例如電腦或可規劃邏輯裝置,該處理構件經組配或經調適來執行本文所述的方法之一。
另一實施例包含電腦,該電腦上安裝有用於執行本文所述的方法之一的電腦程式。
根據本發明之又一實施例包含設備或系統,該設備或系統經組配來將用於執行本文所述的方法之一的電腦程式傳送(例如,電子地或光學地)至接收器。接收器可例如為電腦、行動裝置、記憶體裝置等。設備或系統可例如包含用於將電腦程式傳送至接收器的檔案伺服器。
在一些實施例中,可規劃邏輯裝置(例如現場可規劃閘陣列)可用來執行本文所述的方法之功能中之一些或全部。在一些實施例中,現場可規劃閘陣列可與微處理器合作,以便執行本文所述的方法之一。通常,方法較佳地由任何硬體設備執行。
以上所述的實施例對於本發明之原理僅為例示性的。將理解,熟習此項技術者將顯而易見本文所述的佈置及細節之修改及變化。因此,意圖為僅受以下專利請求項之範疇限制且不受藉由本文實施例之描述及解釋呈現的特定細節限制。
100‧‧‧指令提供器
101‧‧‧序列
103‧‧‧表示
105‧‧‧字典記憶體結構
107‧‧‧第一子序列
109‧‧‧第二子序列
Claims (16)
- 一種用以提供一序列指令的指令提供器,其係基於一序列測試向量之一表示而提供,每一指令定義至少一測試向量至一受測裝置之提供;其中該指令提供器經組配來在該序列測試向量之該表示中識別在該序列測試向量之該表示中出現至少兩次的子序列測試向量,以將該等所識別子序列測試向量儲存於一字典記憶體結構中,且提供該序列指令,使得該序列指令包含定義儲存於該字典記憶體結構中的一第一子序列測試向量之一第一提供的至少一第一指令、及定義該第一子序列測試向量之一第二提供的一第二指令;且其中該第一指令及該第二指令引用該字典記憶體結構之一相同項。
- 如請求項1之指令提供器,其中該字典記憶體結構之一第一項含有該第一子序列測試向量。
- 如請求項1之指令提供器,其中每一測試向量定義一受測裝置信號中的多個信號狀態或信號變遷之提供,該受測裝置信號將提供至該受測裝置。
- 如請求項1之指令提供器,其中該指令提供器經組配來進一步將一第二子序 列測試向量儲存於該字典記憶體結構中,其中該第一子序列測試向量之一長度不同於該第二子序列測試向量之一長度。
- 如請求項1之指令提供器,其中該指令提供器經組配來提供該序列指令,使得該序列指令包含定義該第一子序列測試向量中一真子集測試向量的提供的一第三指令。
- 如請求項5之指令提供器,其中該第三指令含有:一索引值,其定義該第三指令所引用的儲存於該字典記憶體結構中的該第一子序列測試向量;一偏移值,其定義該第一子序列測試向量中之該真子集測試向量之一第一測試向量;以及一長度值或結束值,其定義該第一子序列測試向量中之該真子集測試向量之最後測試向量。
- 如請求項1之指令提供器,其中該指令提供器經組配來將一新識別子序列測試向量與已儲存於字典記憶體結構中的子序列測試向量進行比較;且其中該指令提供器經組配來在該新識別子序列測試向量為一已儲存子序列測試向量之一真子集時,省略儲存該新識別子序列測試向量且在該序列指令中提供一指令,該指令定義將該新識別子序列測試向量作為該已儲存子序列測試向量之一真子集的一提供。
- 如請求項1之指令提供器, 其中該指令提供器經組配來將一新識別子序列測試向量與已儲存於該字典記憶體結構中的該等子序列測試向量進行比較;且其中該指令提供器經組配來在一已儲存子序列測試向量為一新識別子序列測試向量之一真子集時,自該字典記憶體結構移除該已儲存子序列測試向量、將該新識別子序列測試向量儲存於該字典記憶體結構中,且以引用該字典記憶體結構中的該新識別子序列測試向量且定義將該移除子序列測試向量作為該新識別子序列測試向量之一真子集的該提供的指令來替換該序列指令中引用該字典記憶體結構中之該移除子序列測試向量的指令。
- 如請求項1至8中一項之指令提供器,其中該序列測試向量之該表示為測試向量之一串流;且其中該指令提供器經組配來接收測試向量之該串流且基於測試向量之該串流來提供該序列指令。
- 一種用以提供一受測裝置信號的測試處理器,其係基於一序列指令針對一受測裝置而提供;其中該測試處理器經組配來響應於該序列指令中之一當前指令而獲得一字典記憶體結構之一項,其中該項表示儲存於該字典記憶體結構中的一子序列測試向量;且其中該測試處理器經組配來基於該子序列測試向 量來提供該受測裝置信號。
- 如請求項10之測試處理器,其中該測試處理器經組配來依賴於該當前指令而自該子序列測試向量之中選擇一真子集測試向量;且其中該測試處理器進一步經組配來基於該所選擇真子集來提供該受測裝置信號。
- 如請求項10至11中一項之測試處理器,其中每一測試向量定義該受測裝置信號之一組信號狀態或信號變遷。
- 一種測試系統,其包含:如請求項10至12中一項之測試處理器;以及一記憶體,其包含該字典記憶體結構。
- 一種用以提供一序列指令的方法,其係基於一序列測試向量之一表示而提供,每一指令定義至少一測試向量至一受測裝置的提供,該方法包含:在該序列測試向量之該表示中識別在該序列測試向量之該表示中出現至少兩次的子序列測試向量;將該等所識別子序列測試向量儲存於一字典記憶體結構中;以及提供該序列指令,使得該序列指令包含定義儲存於該字典記憶體結構中的一第一子序列測試向量之一第一提供的至少一第一指令,及定義該第一子序列測試向量之一第二提供的一第二指令;其中該第一指令及該第二指令引用該字典記憶體 結構之一相同項。
- 一種用以提供一受測裝置信號的方法,基係基於一序列指令針對一受測裝置而提供,該方法包含:響應於該序列指令中之一當前指令而獲得一字典記憶體結構之一項,其中該項表示儲存於該字典記憶體結構中的一子序列測試向量;以及基於該子序列測試向量來提供該受測裝置信號。
- 一種電腦程式,其用於在一電腦上運行時執行如請求項14或15之方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/EP2013/075281 WO2015081980A1 (en) | 2013-12-02 | 2013-12-02 | Instruction provider and method for providing a sequence of instructions, test processor and method for providing a device under test |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201537345A TW201537345A (zh) | 2015-10-01 |
TWI559135B true TWI559135B (zh) | 2016-11-21 |
Family
ID=49876553
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW103141607A TWI559135B (zh) | 2013-12-02 | 2014-12-01 | 用以提供一序列指令之指令提供器及方法、用以提供受測裝置信號之測試處理器及方法、測試系統以及相關電腦程式 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9983967B2 (zh) |
TW (1) | TWI559135B (zh) |
WO (1) | WO2015081980A1 (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW457535B (en) * | 1999-06-29 | 2001-10-01 | Advantest Corp | Pattern generator and electric parts testing device |
TWI243247B (en) * | 2001-03-20 | 2005-11-11 | Schlumberger Techonogies Inc | Test system algorithmic program generators |
Family Cites Families (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5467021A (en) | 1993-05-24 | 1995-11-14 | Atn Microwave, Inc. | Calibration method and apparatus |
JPH1138087A (ja) | 1997-07-22 | 1999-02-12 | Advantest Corp | 半導体試験装置 |
US6249128B1 (en) | 1997-10-22 | 2001-06-19 | Teradyne, Inc. | Automated microwave test system with improved accuracy |
JP2000009792A (ja) | 1998-06-23 | 2000-01-14 | Ando Electric Co Ltd | テストバーンインシステム、及びテストバーンインシステム校正方法 |
US6327545B1 (en) | 1998-10-09 | 2001-12-04 | Agilent Technologies, Inc. | Method and apparatus for board model correction |
TW559668B (en) | 1999-02-08 | 2003-11-01 | Advantest Corp | Apparatus for and method of measuring a jitter |
US6397160B1 (en) | 1999-06-04 | 2002-05-28 | Teradyne, Inc. | Power sensor module for microwave test systems |
US7003697B2 (en) * | 2001-07-02 | 2006-02-21 | Nextest Systems, Corporation | Apparatus having pattern scrambler for testing a semiconductor device and method for operating same |
US6781357B2 (en) | 2001-09-27 | 2004-08-24 | Power Integrations, Inc. | Method and apparatus for maintaining a constant load current with line voltage in a switch mode power supply |
US6941494B1 (en) * | 2001-12-21 | 2005-09-06 | Lsi Logic Corporation | Built-in test for multiple memory circuits |
US7089473B2 (en) * | 2002-03-29 | 2006-08-08 | Intel Corporation | Method and apparatus for testing a circuit using a die frame logic analyzer |
JP3983612B2 (ja) | 2002-07-08 | 2007-09-26 | ローム株式会社 | 電流制限機能付き安定化電源装置 |
US7721289B2 (en) | 2003-08-29 | 2010-05-18 | Microsoft Corporation | System and method for dynamic allocation of computers in response to requests |
US7254511B2 (en) | 2004-01-15 | 2007-08-07 | Bae Systems Information And Electronic Systems Integration Inc. | Method and apparatus for calibrating a frequency domain reflectometer |
US7256585B1 (en) | 2006-07-21 | 2007-08-14 | Agilent Technologies, Inc. | Match-corrected power measurements with a vector network analyzer |
JP4188396B2 (ja) | 2006-08-31 | 2008-11-26 | 株式会社アドバンテスト | 誤差要因判定装置、方法、プログラム、記録媒体および該装置を備えた出力補正装置、反射係数測定装置 |
US8400338B2 (en) | 2006-12-29 | 2013-03-19 | Teradyne, Inc. | Compensating for harmonic distortion in an instrument channel |
US7620861B2 (en) * | 2007-05-31 | 2009-11-17 | Kingtiger Technology (Canada) Inc. | Method and apparatus for testing integrated circuits by employing test vector patterns that satisfy passband requirements imposed by communication channels |
US8155904B2 (en) | 2007-10-05 | 2012-04-10 | Dvorak Steven L | Vector signal measuring system, featuring wide bandwidth, large dynamic range, and high accuracy |
JP4543265B2 (ja) | 2007-11-20 | 2010-09-15 | 船井電機株式会社 | スイッチング電源装置 |
JP2010096635A (ja) | 2008-10-16 | 2010-04-30 | Advantest Corp | 歪同定装置、試験システム、プログラム、および、歪同定方法 |
EP2433373B1 (en) | 2009-05-19 | 2013-03-27 | Thomson Licensing | Stand-by power mode for power line modem |
US8874391B2 (en) | 2009-06-05 | 2014-10-28 | Bae Systems Information And Electronic Systems Integration Inc. | Distance-to-fault measurement system capable of measuring complex reflection coefficients |
CN101727389B (zh) | 2009-11-23 | 2012-11-14 | 中兴通讯股份有限公司 | 一种分布式综合业务自动化测试系统及方法 |
CN102906579B (zh) | 2009-12-15 | 2015-05-27 | 爱德万测试公司 | 针对测试组的执行而调度测试布置的测试资源的使用的方法和装置 |
CN103328994B (zh) | 2010-12-22 | 2016-10-26 | 爱德万测试公司 | 用于测试器的校准模块和测试器 |
US9031997B2 (en) * | 2011-10-25 | 2015-05-12 | International Business Machines Corporation | Log file compression |
US8984355B2 (en) * | 2011-12-07 | 2015-03-17 | International Business Machines Corporation | Efficiency of compression of data pages |
-
2013
- 2013-12-02 WO PCT/EP2013/075281 patent/WO2015081980A1/en active Application Filing
-
2014
- 2014-12-01 TW TW103141607A patent/TWI559135B/zh active
-
2016
- 2016-05-27 US US15/166,725 patent/US9983967B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW457535B (en) * | 1999-06-29 | 2001-10-01 | Advantest Corp | Pattern generator and electric parts testing device |
TWI243247B (en) * | 2001-03-20 | 2005-11-11 | Schlumberger Techonogies Inc | Test system algorithmic program generators |
Non-Patent Citations (1)
Title |
---|
SISMANOGLOU PANAGIOTIS ET AL:"Input Test Data Compression Based on the Reuse of Parts of Dictionary Entries: Static and Dynamic Approaches", IEEE TRANSACTIONS ON COMPUTER AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS, IEEE SERVICE CENTER, PISCATAWAY, NJ, US, vo1.32, no.11, 1 November 2013, pages 1762-1775 * |
Also Published As
Publication number | Publication date |
---|---|
WO2015081980A1 (en) | 2015-06-11 |
TW201537345A (zh) | 2015-10-01 |
US20160274988A1 (en) | 2016-09-22 |
US9983967B2 (en) | 2018-05-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110799959B (zh) | 一种数据压缩方法与解压方法以及相关设备 | |
KR101092106B1 (ko) | 데이터 압축 | |
CN110401836B (zh) | 一种图像解码、编码方法、装置及其设备 | |
CN106849956B (zh) | 压缩方法、解压缩方法、装置和数据处理系统 | |
KR101866151B1 (ko) | 적응형 레이트 압축 해시 프로세싱 디바이스 | |
US20160342615A1 (en) | Method and device for generating pileup file from compressed genomic data | |
US20160092492A1 (en) | Sharing initial dictionaries and huffman trees between multiple compressed blocks in lz-based compression algorithms | |
CN110120819B (zh) | 一种布尔电路编码方法、装置及系统 | |
JP4693072B2 (ja) | Jpegアプリケーションにおける可変長符号の復号 | |
KR101842420B1 (ko) | 정보 처리 장치 및 데이터 관리 방법 | |
TWI559135B (zh) | 用以提供一序列指令之指令提供器及方法、用以提供受測裝置信號之測試處理器及方法、測試系統以及相關電腦程式 | |
US9197243B2 (en) | Compression ratio for a compression engine | |
CN108829872B (zh) | 无损压缩文件的快速处理方法、设备、系统及存储介质 | |
USRE45300E1 (en) | Context-adaptive variable length coder with simultaneous storage of incoming data and generation of syntax elements | |
US8959088B2 (en) | Log management method, log management system, and information processing apparatus | |
CN112580297B (zh) | 一种编解码数据的方法、电子设备及存储介质 | |
CN110135152A (zh) | 应用程序攻击检测方法及装置 | |
CN118036048B (zh) | 一种在线调试平台的数据持久化方法、装置及计算机介质 | |
CN110875744B (zh) | 编码方法及装置 | |
JP6105355B2 (ja) | 画像圧縮装置および画像伸張装置,ならびにこれらの動作制御方法 | |
CN113595557B (zh) | 一种数据处理的方法和装置 | |
US10447295B2 (en) | Coding method, coding device, decoding method, and decoding device | |
CN107690071B (zh) | 图像数据的压缩方法和装置 | |
CN118432626A (zh) | 基于阈值长度匹配字符串的位置选择隐写方法及系统 | |
KR101511359B1 (ko) | 복소수 데이터 복원 방법 및 장치 |