DE102008011103B4 - Vorrichtung und Verfahren zum Testen elektronischer Bauelemente - Google Patents
Vorrichtung und Verfahren zum Testen elektronischer Bauelemente Download PDFInfo
- Publication number
- DE102008011103B4 DE102008011103B4 DE200810011103 DE102008011103A DE102008011103B4 DE 102008011103 B4 DE102008011103 B4 DE 102008011103B4 DE 200810011103 DE200810011103 DE 200810011103 DE 102008011103 A DE102008011103 A DE 102008011103A DE 102008011103 B4 DE102008011103 B4 DE 102008011103B4
- Authority
- DE
- Germany
- Prior art keywords
- test sequence
- electronic component
- test
- error
- sequence
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
- G01R31/318342—Generation of test inputs, e.g. test vectors, patterns or sequences by preliminary fault modelling, e.g. analysis, simulation
- G01R31/318357—Simulation
Abstract
Verfahren zur Überprüfung eines elektronischen Bauelements (4) mit den Schritten
(A) Erzeugen mindestens einer Testsequenz und Zuführen dieser Testsequenz zu dem elektronischen Bauelement,
(B) Empfangen mindestens eines Antwortsignals des elektronischen Bauelements und Fehlererkennung durch Vergleichen des Antwortsignals mit mindestens einem vorgebbaren Sollwert, und
(C), sofern ein Fehler erkannt wurde, automatisiertes Ändern der Testsequenz mittels eines Zustandsmodells, das eine Soll-Spezifikation des elektronischen Bauelementes enthält, und erneutes Testen des elektronischen Bauelements mit der Testsequenz,
dadurch gekennzeichnet, dass
im Schritt (C) einzelne Kommandos und/oder Kommandofolgen, welche keine Fehler erzeugen, in der Testsequenz identifiziert und durch Platzhalter ersetzt werden, wobei Platzhalter in Abhängigkeit einer von der Spezifikation des Bauelementes vorgegebenen minimalen Anzahl von Platzhaltern in der Testsequenz aus der Testsequenz entfernt werden, um die Testsequenz zu kürzen.
(A) Erzeugen mindestens einer Testsequenz und Zuführen dieser Testsequenz zu dem elektronischen Bauelement,
(B) Empfangen mindestens eines Antwortsignals des elektronischen Bauelements und Fehlererkennung durch Vergleichen des Antwortsignals mit mindestens einem vorgebbaren Sollwert, und
(C), sofern ein Fehler erkannt wurde, automatisiertes Ändern der Testsequenz mittels eines Zustandsmodells, das eine Soll-Spezifikation des elektronischen Bauelementes enthält, und erneutes Testen des elektronischen Bauelements mit der Testsequenz,
dadurch gekennzeichnet, dass
im Schritt (C) einzelne Kommandos und/oder Kommandofolgen, welche keine Fehler erzeugen, in der Testsequenz identifiziert und durch Platzhalter ersetzt werden, wobei Platzhalter in Abhängigkeit einer von der Spezifikation des Bauelementes vorgegebenen minimalen Anzahl von Platzhaltern in der Testsequenz aus der Testsequenz entfernt werden, um die Testsequenz zu kürzen.
Description
- HINTERGRUND DER ERFINDUNG
- Gebiet der Erfindung
- Die vorliegende Erfindung betrifft ein Verfahren und eine Vorrichtung zum Test von elektronischen Bauelementen, insbesondere von Halbleiterbauelementen. Solche Testvorrichtungen werden sowohl in der Produktion, der Qualitätssicherung und in der Entwicklung elektronischer Bauelemente zur Funktionsprüfung und Fehlereingrenzung eingesetzt.
- Beschreibung des relevanten Stands der Technik
- Aus dem Stand der Technik ist bekannt, ein elektronisches Bauelement mit einer automatisierten Testvorrichtung zu verbinden, mittels dieser Testvorrichtung an das Bauelement verschiedene Spannungen und/oder Ströme anzulegen und Messwerte als Antwortsignal des elektronischen Bauelementes zu bestimmen. Nachfolgend werden die Messwerte mit Sollwerten verglichen und Abweichungen der Sollwerte von den Messwerten bestimmt. Sofern die Abweichung außerhalb der erwünschten Toleranz liegt, wird das Bauelement als fehlerhaft markiert.
- Insbesondere bei der Entwicklung neuartiger Bauelemente ist jedoch das bloße Feststellen eines Fehlers unzureichend. Oftmals ist eine genauere Suche nach den Fehlerursachen notwendig. Hierzu stehen beispielsweise physikalische Modelle zur Simulation des elektronischen Bauelementes zur Verfügung, welche aber oftmals aus Kapazitätsgründen der eingesetzten Rechenanlagen nur kurze Signalfolgen bzw. Testsequenzen von etwa 50 bis etwa 104 aufeinanderfolgenden Eingangssignalen verarbeiten können. Demgegenüber findet der Test elektroni scher Bauelemente oftmals mit einer längeren Signalfolge bzw. Testsequenz von 105 bis 108 wechselnden Eingangssignalen statt. Somit muss aus dieser großen Signalfolge eine Teilfolge von etwa 50 bis etwa 10.000 wechselnden Eingangssignalen extrahiert werden, welche den aufgefundenen Fehler reproduziert. Diese Identifikation einer Teilfolge wird nach dem Stand der Technik in mehrtägiger Arbeit durch manuelles Verändern der Signalfolge durchgeführt.
- Aus der
US 2006066339 A1 ist ein Verfahren zur Überprüfung eines elektronischen Bauelements mit den Merkmalen des Oberbegriffs des Anspruchs 1 bekannt. - Ausgehend von diesem Stand der Technik liegt der Erfindung daher die Aufgabe zugrunde, ein Verfahren und eine Vorrichtung anzugeben, mit welchem aus einer vorgegebenen, langen Testsequenz eine Teilsequenz vorgebbarer Maximallänge extrahierbar ist, welche einen mit der ersten, langen Testsequenz erkannten Fehler reproduziert.
- ZUSAMMENFASSUNG DER ERFINDUNG
- Die Erfindung wird durch ein Verfahren gemäß Anspruch 1, eine Verwendung eines solchen Verfahrens gemäß Anspruch 12, ein Computerprogramm zur Ausführung des Verfahrens gemäß Anspruch 13 sowie eine Testvorrichtung zur Ausführung des Verfahrens gemäß Anspruch 14 gelöst. Bevorzugte Weiterbildungen sind in den abhängigen Ansprüchen angegeben.
- In einer Ausführungsform betrifft die Erfindung ein Verfahren zur Überprüfung eines elektronischen Bauelements, bei welchem mindestens eine Testsequenz erzeugt und diese Testsequenz dem elektronischen Bauelement zugeführt wird, nachfolgend ein Antwortsignal des elektronischen Bauelementes empfangen und eine Fehlererkennung durch Vergleichen des Antwortsignals mit mindestens einem vorgebbaren Sollwert durchgeführt wird, wobei im Falle eines erkannten Fehlers die Testsequenz mittels eines Zustandsmodells automatisiert geändert wird, wobei das Zustandsmodell die Soll-Spezifikation des elektronischen Bauelements enthält, und schließlich ein erneutes Testen des elektronischen Bauelements mit der geänderten Testsequenz erfolgt.
- In einer weiteren Ausführungsform betrifft die Erfindung ein Computerprogramm, wenn dieses auf einem Computer ausgeführt wird, wobei durch das Computerprogramm ein Verfahren zur Überprüfung eines elektronischen Bauelements ausführbar ist, bei welchem mindestens eine Testsequenz er zeugt und diese Testsequenz dem elektronischen Bauelement zugeführt wird. Nachfolgend wird ein Antwortsignal des elektronischen Bauelementes empfangen und eine Fehlererkennung durch Vergleichen des Antwortsignals mit mindestens einem vorgebbaren Sollwert durchgeführt. Im Falle eines erkannten Fehlers wird die Testsequenz mittels eines Zustandsmodells automatisiert geändert, wobei das Zustandsmodell die Soll-Spezifikation des elektronischen Bauelements enthält. Schließlich erfolgt ein erneutes Testen des elektronischen Bauelements mit der geänderten Testsequenz.
- Eine weitere Ausführungsform der Erfindung betrifft eine Testvorrichtung, welche ein Interface enthält, welches eine Mehrzahl von Kontaktelementen aufweist und zur Aufnahme eines elektronischen Bauelements vorgesehen ist. Weiterhin umfasst die Testvorrichtung eine Einrichtung zur Erzeugung mindestens eines elektrischen Signals, welches dazu vorgesehen ist, über mindestens ein Kontaktelement dem elektronischen Bauelement zugeführt zu werden und eine Einrichtung zum Signalvergleich, welche dazu eingerichtet ist, über mindestens ein Kontaktelement ein Antwortsignal des elektronischen Bauelements zu empfangen und eine Abweichung zu einem vorgebbaren Sollwert zu detektieren, wobei die Testvorrichtung weiterhin eine Speichervorrichtung zur Aufnahme eines Zustandsmodells umfasst, welches die Soll-Spezifikation des elektronischen Bauelements enthält und mit dessen Hilfe das mindestens eine elektrische Signal anpassbar ist.
- KURZE BESCHREIBUNG DER FIGUREN
- Um ein detaillierteres Verständnis der oben beschriebenen Merkmale der vorliegenden Erfindung zu ermöglichen, wird im Folgenden eine genauere Beschreibung der oben kurz zusammengefassten Erfindung unter Bezugnahme auf Ausführungsformen angegeben, von denen manche in den beigefügten Zeichnungen dargestellt sind.
-
1 zeigt ein Blockdiagramm des erfindungsgemäßen Testgerätes. -
2 zeigt ein Flussdiagramm des erfindungsgemäßen Verfahrens. -
3 stellt schematisch eine Testsequenz dar, welche im Laufe des erfindungsgemäßen Verfahrens zunehmend kleiner wird. - DETAILLIERTE BESCHREIBUNG DER FIGUREN
-
1 zeigt in Form eines Blockdiagramms den Aufbau des erfindungsgemäßen Testgerätes. Das Testgerät1 ist dabei mit einem Interface2 über eine Leitung3 verbunden. Bei der Leitung3 kann es sich beispielsweise um eine ohmsche Leitung handeln, beispielsweise ein mehrpoliges Flachbandkabel. Alternativ kann die Leitung3 auch eine optische Signalübertragung umfassen, beispielsweise mittels einer optischen Faser oder einer optischen Freistrahlübertragung. Weiterhin kann die Leitung3 auch als kabellose Funkverbindung ausgeführt werden. - Das Interface
2 ist zur Aufnahme eines zu testenden Bauelementes4 vorgesehen. Dazu besitzt das Interface2 mindestens ein Kontaktelement5 , welches in seiner Ausgestaltung an das zu testende Bauelement4 angepasst ist. Beispielsweise kann das Interface2 einen Starrnadeladapter aufweisen, um eine zu testende Leiterplatte zu kontaktieren. Für den Test von Bauelementen auf einem Halbleiterwafer kann das Interface2 eine Nadelkarte aufweisen. Sofern das Bauelement4 bereits in ein Gehäuse eingesetzt wurde, umfasst das Interface2 einen elektrischen Steckverbinder oder eine IC-Fassung. - Das zu testende elektronische Bauelement
4 kann beispielsweise ein passives Bauelement sein, beispielsweise ein Widerstand oder ein Kondensator. Weiterhin kann damit ein Halbleiterbauelement getestet werden, beispielsweise ein Logikbaustein oder ein Halbleiterspeicher. Solche Halbleiterspeicher können DRAM-, SRAM- oder Flash-Speicher umfassen. Weiterhin können komplexe Baugruppen überprüft werden, welche mehrere dieser Bauelemente umfassen, beispielsweise eine Leiterplatte oder ein vergossenes Modul. Beispiele für solche Baugruppen sind Dual-Inline-Memory-Module (DIMM) oder Speicherkarten wie Compact Flash-, MMC- oder SD-Karten. Im Beispiel nach1 ist das zu testende Bauelement4 ein Halbleiterspeicher. - Das Testgerät
1 umfasst mindestens einen Speicher7 , welcher zur Aufnahme mindestens einer Testsequenz vorgesehen ist, sowie mindestens einen Mikroprozessor und/oder einen Mikrokontroller und/oder einen digitalen Signalprozessor6 zur Auswertung der vom zu testenden Bauelement4 ausgelesenen Signale und zur Generierung und/oder Veränderung der Testsequenz. - Darüber hinaus umfasst das automatische Testgerät
1 mindestens einen Speicher8 , welcher zur Aufnahme mindestens eines Zustandsmodells vorgesehen ist. Das Zustandsmodell beschreibt dabei die Spezifikationen des zu testenden Bauelementes4 . Im Falle eines Speicherbausteins kann das Zustandsmodell beispielsweise verschiedene Zustände beschreiben, welche das Bauelement einnehmen kann. Weiterhin beschreibt das Zustandsmodell Befehle, welche das Bauelement von einem möglichen Zustand in einen weiteren möglichen Zustand schalten. - Teile des Testgerätes
1 , insbesondere der Speicher8 und/oder der Speicher7 und/oder der Mikroprozessor6 und/oder die Schnittstelle9 können auch durch einen handelsüblichen Computer ersetzt werden, welcher mit einem Gerät zur Erzeugung und/oder Ausgabe der Testsequenz an das zu testende Gerät4 zusammenwirkt. Dies kann beispielsweise durch eine serielle oder parallele Schnittstelle, eine Netzwerkverbindung oder eine optische Schnittstelle erfolgen. Auf dem Computer läuft dann eine Software, welche zumindest einzelne Schritte des erfindungsgemäßen Verfahrens nach2 ausführt. - Die Testsequenz definiert eine Reihe von durchzuführenden Untersuchungen am zu überprüfenden, elektronischen Bauelement
4 . Sofern das Bauelement4 beispielsweise einen Widerstand umfasst, kann die Testsequenz die Messung von Strom und Spannung bei verschiedenen, am Bauelement4 anliegenden Spannungen umfassen und so den Widerstandswert bei verschiedenen anliegenden Spannungen bestimmen. - Sofern das Bauelement
4 einen Halbleiterspeicher umfasst, kann die Testsequenz beispielsweise unterschiedliche Testdaten in unterschiedliche Speicherbereiche des Bauelementes4 schreiben und nachfolgend wieder auslesen. Daraufhin können die ausgelesenen Daten mit den geschriebenen Daten verglichen werden. Dadurch ist es möglich, nicht funktionsfähige Speicherzellen, nicht funktionsfähige Speicherbänke oder beispielsweise Übersprechen zwischen benachbarten Speicherzellen zu erkennen. In ähnlicher Weise können verschiedene andere Funktionen des Bauelementes gestestet werden, beispielsweise schaltbare Abschlusswiderstände (On-Die-Terminierung), eine Einrichtung zur Adresszuweisung oder eine Datenmaskierungseinrichtung. - Die vorstehende Aufzählung an zu testenden Bauelementen und Funktionen wird nicht als abschließend angesehen. Andere Bauelemente, wie beispielsweise Mikroprozessoren oder Mikrokontroller, benötigen ein anderes Testprogramm und weisen andere Funktionen auf. Auch können Halbleiterspeicher weitere, hier nicht genannte Funktionen unterstützen, welche dann ebenfalls mittels einer angepassten Testsequenz einem Test unterzogen werden können.
-
2 zeigt in Form eines Blockdiagramms den Ablauf des erfindungsgemäßen Verfahrens, welches in dem automatischen Testgerät1 implementiert ist. Eine Testsequenz kann entweder vom automatischen Testgerät1 anhand des Zustandsmodells des Bauelementes erzeugt werden. Alternativ kann zur Erzeugung der Testsequenz ein anderes Computersystem herangezogen werden. Alternativ ist auch eine manuelle Erzeugung des Testprogramms durch qualifiziertes Personal möglich. Die vorgesehene Testsequenz wird in einen Speicher7 des Testgerätes1 geladen, beispielsweise über eine Schnittstelle9 . - Das Testgerät
1 beginnt nun damit, die Testsequenz an das zu testende Bauelement4 auszugeben. Dies bedeutet, dass bestimmte Anschlusskontakte des Bauelementes4 mit bestimmten Strömen und/oder Spannungen beaufschlagt werden, welche einen vorgegebenen, zeitlichen Verlauf haben. Eine Mehrzahl solcher nacheinander oder parallel ausgegebener Spannungen kann beispielsweise ein digitales Datum repräsentieren, welches vom Bauelement4 als Adressangabe, als Kommandoangabe oder als Nutzdaten interpretierbar ist. Darüber hinaus stellt das Testgerät1 , falls notwendig, Versorgungsspannungen und/oder Taktsignale zur Verfügung. In dieser Weise wird eine Testsequenz abgearbeitet, welche einige 10 bis etwa 108 unterschiedliche, wechselnde Spannungssignale an das zu testende Bauelement ausgibt. - Sequenziell oder parallel bestimmt das automatische Testgerät
1 Antwortfunktionen des Bauelementes4 . Die Antworten können dabei entweder an den gleichen Anschlusskontakten abgegriffen werden, über welche auch die Testsequenz an das Bauelement4 ausgegeben wird. Sofern das Bauelement4 dedizierte Anschlusskontakte zur Ausgabe von Daten aufweist, können die Antwortsignale des Bauelementes4 auch über diese Ausgabekontakte vom Testgerät1 empfangen werden. - Das Testgerät
1 vergleicht die empfangenen Antwortdaten des Bauelementes4 mit vorgebbaren Sollwerten. Die Sollwerte kön nen dabei entweder aus dem Zustandsmodell vom Testgerät1 erzeugt werden oder aber die Sollwerte werden zusammen mit der Testsequenz auf einem externen System erzeugt und auf das Testgerät1 überspielt. Eine erkannte Abweichung eines Antwortsignals von seinem Sollwert wird als Fehler erkannt. - Sofern das automatische Testgerät beim Abarbeiten der Testsequenz einen Fehler im elektronischen Bauelement
4 erkennt, versucht das automatische Testgerät1 die Testsequenz von einer Vielzahl wechselnder Signale bzw. Kommandos zu befreien, welche zur Reproduktion des Fehlers nicht notwendigerweise erforderlich sind. Dadurch ist es bei der nachfolgenden Fehleranalyse und Fehlerbeseitigung einfacher möglich, die Ursache dieses Fehlers zu finden. Beispielsweise kann eine Testsequenz von 106 bis 108 wechselnden Signalen auf eine kürzere Testsequenz von 50 bis 104 Signalen gekürzt werden. Diese kürzere Testsequenz, welche immer noch denselben Fehler im Bauelement4 hervorruft, kann dann in einem Simulationsprogramm weiterbearbeitet werden, welches das Bauelement4 simuliert und die Fehlerursache aufzeigt. - Das Kürzen der Testsequenz erfolgt dabei automatisiert durch das Testgerät
1 . In einem ersten Verfahrensschritt kann beispielsweise der dem ersten erkannten Fehler nachfolgende Teil der Testsequenz entfernt werden. Dieser wurde bisher nicht im zu prüfenden Bauelement4 verarbeitet und trägt daher nichts zum bereits aufgetretenen Fehler bei. - Der verbliebene Teil der Testsequenz wird nun schrittweise variiert, bis eine Teilsequenz gefunden wurde, welche eine Datenstruktur oder ein Kommando oder eine Kommandofolge repräsentiert, bei welcher der gefundene Fehler reproduzierbar auftritt. Die nun folgende Variation der Testsequenz sei anhand eines Ausführungsbeispiels erläutert.
- Betrachtet wird als Beispiel ein Speicherbaustein der Spezifikation DDR3. Dieser kann eine Vielzahl von Zuständen ein nehmen, zwischen denen mittels unterschiedlicher Kommandos geschaltet wird. Beispielhaft seien die Zustände IDLE, Activate (ACT), Power down (PD), self-refresh (SRF) und Writelevelling (WL) betrachtet. Daneben bestehen weitere Kommandos, welche zu weiteren, im Beispiel nicht genannten Zuständen führen. Die ursprüngliche Testsequenz, mit welcher der Fehler des Bauelementes erkannt wurde, enthielt der Reihe nach die Zustände IDLE, ACT, PD, SRF, WL. Fraglich ist nun, welches Kommando oder welche Kommandofolge zu dem erkannten Fehler führte.
- Zur Beantwortung dieser Fragestellung bildet das Testgerät
1 Unterkombinationen bzw. Permutationen der Kommandos, wobei anhand des Zustandsmodells solche Kombinationen ausgeschlossen werden, die im normalen Betrieb bzw. in den Spezifikationen des Bauelementes4 nicht vorkommen. Im Ausführungsbeispiel werden dabei folgende Kombinationen geprüft: - 1. IDLE, ACT, PD, SRF -> pass
- 2. IDLE, ACT, PD, WL -> fail
- 3. IDLE, ACT, PD -> pass
- 4. IDLE, ACT, WL -> pass
- 5. ...
- Die Durchführung der oben bezeichneten Permutationen ergibt somit, dass die Kommandos, welche in den Zustand PD und WL führen, an der Entstehung des Fehlers ursächlich beteiligt sind. Kommandos, welche in den Zustand SRF führen, scheinen an der Entstehung des Fehlers nicht beteiligt zu sein. Daher kann das Kommando durch einen Platzhalter (NOP) ersetzt werden, welcher keinen Betrieb und somit auch keine Zustandsänderung des Bauelementes bewirkt.
- Sofern das elektronische Bauelement
4 in verschiedene logische Untereinheiten organisiert ist, welche unterschiedliche Flächenbereiche auf der Chipoberfläche belegen, können nachfolgend diese unterschiedlichen logischen Untereinheiten se quenziell mit dem im vorgehenden Verfahrensschritt erzeugten Testmuster überprüft werden. Beispielsweise können in einem Speicherbaustein nach einander alle Speicherbänke oder Speicherbankkombinationen einzeln angesprochen werden. Sofern der Fehler nur in einer Unterauswahl der logischen Untereinheiten reproduzierbar ist, scheinen die Übrigen logischen Untereinheiten funktionsfähig zu sein. Daher können in der Testsequenz alle Kommandos, welche die funktionsfähigen logischen Untereinheiten betreffen, durch Platzhalter ersetzt werden. - Nach Abschluss dieses Verfahrensschrittes weist die Testsequenz noch die selbe Länge auf, welche diese nach dem zweiten Verfahrensschritt erhalten hat. Allerdings besteht die Testsequenz zu einem Großteil aus funktionslosen Platzhaltern. In gleicher Weise können Kommandos durch Platzhalter ersetzt werden, welche Teilfunktionen des elektronischen Bauelementes
4 betreffen, welche an der Entstehung des aufgefundenen Fehlers nicht mitwirken. Bei diesen Teilfunktionen kann es sich beispielsweise um eine Einrichtung zur Adresszuweisung, einer Datenmaskierungseinrichtung oder einer On-Die-Terminierung handeln. Solche Befehle können beispielsweise in einer Ausführungsform der Erfindung vorläufig durch Platzhalter ersetzt werden. Sofern mit dieser so geänderten Testsequenz kein Fehler des Bauelementes erzeugt werden kann, so wirken die vorübergehend deaktivierten Schaltungsteile an der Fehlerentstehung mit. Daher werden die Platzhalter wieder entfernt und die ursprüngliche Sequenz wieder eingefügt. Wenn der Fehler jedoch immer noch in unveränderter Art und Weise auftritt, so wirkt der deaktivierte Schaltungsteil nicht an der Fehlerentstehung mit und die probeweise entfernten Kommandos werden dauerhaft durch Platzhalter ersetzt. - Um die Testsequenz nun nachfolgend zu kürzen, werden die Platzhalter aus der Testsequenz entfernt. In Abhängigkeit der Spezifikationen des Bauelementes kann es dabei notwendig sein, eine minimale Anzahl solcher Platzhalter in der Testsequenz zu belassen, um keine neuen Fehler einzufügen, bei spielsweise durch Timingprobleme. Hierzu kann im einfachsten Fall eine Anzahl aufeinanderfolgender Platzhalter aus der Testsequenz entfernt werden, welche eine vorgebbare Anzahl überschreitet. Dies führt in einfacher Weise dazu, dass mindestens eine vorgebbare Anzahl Platzhalter in Serie in der Testsequenz erhalten bleibt. In einer alternativen Ausführungsform der Erfindung kann auch ein Platzhalter zunächst probeweise entfernt werden. Sodann wird die veränderte Testsequenz wieder an das zu testende Bauelement
4 gesandt und dabei überprüft, ob sich das Verhalten des Bauelementes ändert, insbesondere also, ob ein neuer Fehler auftritt oder der bisher bekannte Fehler nicht reproduziert werden kann. In diesem Fall werden die probeweise aus der Testsequenz entfernten Platzhalter wieder eingefügt und eine größere oder eine kleinere Anzahl Platzhalter probeweise entfernt. Sofern auch dies erfolglos bleibt, werden Platzhalter an anderer Stelle entfernt. Sodann erfolgt wieder ein Test der modifizierten Testsequenz. Nach Abschluss dieses Verfahrensschrittes ist die Testsequenz soweit verkleinert, dass diese als Grundlage für eine detaillierte Fehlersuche dienen kann, entweder unmittelbar durch qualifiziertes Personal oder durch Simulation des Bauteileverhaltens auf einer Rechenanlage. - In
3 ist dargestellt, wie sich die ursprüngliche Testsequenz während der oben dargestellten Verfahrensschritte verändert. Die erste Spalte mit der Spaltenüberschrift „cycle” bezeichnet dabei die fortlaufende Nummer des Kommandos. Auf dem beispielhaft gewählten Halbleiterspeicher wird mit jedem Clock-Signal ein Kommando abgearbeitet. Das erste Kommando ist dabei symbolhaft in der obersten Zeile der3 dargestellt. Das letzte zur Abarbeitung vorgesehene Kommando trägt die fortlaufende Nummer 1100000. Die Testsequenz in ursprünglicher Länge, welche in der mit „1” bezeichneten Spalte symbolhaft dargestellt ist, umfasst also 1,1 × 106 Arbeitstakte. Die Testsequenz ist dabei so gewählt, dass möglichst viele verschiedene Kommandos und möglichst verschiedene typische Kommandofolgen des zu testenden Bauelementes4 der Reihe nach geprüft werden. Beispielsweise umfassen diese Kommandos im Ausführungsbeispiel nach3 das Kommando Activate (ACT), Write (WR), Self-Refresh (SRF), Precharge (PRE) und Read (RD). Daneben sind vereinzelte Platzhalter (NOP) eingefügt, um Timingprobleme des zu prüfenden Bauelementes zu vermeiden. - Die Kommandos der Testsequenz werden der Reihe nach abgearbeitet und die Antwort des Bauelementes
4 wird aufgezeichnet und mit Sollwerten verglichen. In einem ersten Verfahrensschritt wird bei einem Read-Kommando mit der fortlaufenden Nummer 500000 ein Fehler festgestellt. Daher wird in einem zweiten Verfahrensschritt der Test gestoppt und der nachfolgende Teil der Testsequenz entfernt. Spalte2 stellt somit eine Testsequenz dar, welche eine Gesamtlänge von 5 × 105 Kommandos umfasst. Diese 5 × 105 Kommandos sind mit den ersten 500000 Kommandos der Testsequenz1 identisch. - In nachfolgenden Verfahrensschritten werden nun Kommandos bzw. Kommandofolgen permutiert und probeweise durch Platzhalter (NOP) ersetzt, so dass diejenigen Kommandos bzw. diejenige Kommandofolgen erkannt werden, welche für die Entstehung des Fehlers ursächlich waren. Fallweise können auch die testweise an das elektronische Bauelement
4 gesendeten Nutzdaten variiert werden, um eine Abhängigkeit des Fehlers von diesen Nutzdaten zu erkennen. In einem weiteren optionalen Verfahrensschritt kann die Abhängigkeit verschiedener Funktionen voneinander getestet werden. Beispielsweise können Funktionen, welche nach dem Zustandsmodell voneinander unabhängig sein sollen, einzeln und in Kombination geprüft werden, indem entsprechende Befehle in die Testsequenz eingefügt oder aus dieser entfernt bzw. durch Platzhalter (NOP) ersetzt werden. - Nach Abschluss dieses Verfahrensschrittes wird die Testsequenz
3 erhalten, welche die identische Länge von 5 × 105 Verfahrensschritten umfasst wie die Testsequenz2 . Allerdings enthält die Testsequenz3 größere Blöcke, welche ausschließlich aus Platzhalterkommandos (NOP) bestehen. - Im letzten Verfahrensschritt werden die Platzhalterkommandos so weit möglich aus der Testsequenz entfernt. Dabei ist zu beachten, dass Platzhalter stets dort bestehen bleiben, wo deren Fehlen zu zwei unmittelbar aufeinanderfolgenden Kommandos führen würde, welche nicht unmittelbar hintereinander abgearbeitet werden können, beispielsweise aus Gründen des Timings. Durch erneutes Ausführen der gekürzten Testsequenz kann dann nochmals überprüft werden, ob nicht zu viele Platzhalter (NOP) aus der Testsequenz entfernt wurden.
- Als Ergebnis dieser Verfahrensschritte ergibt sich die in Spalte
4 dargestellte Sequenz mit einer Länge von 410 Schritten. Diese kürzere Sequenz wird vom Testgerät1 an den Benutzer ausgegeben, beispielsweise in Form einer Datei, welche in einem Speicher des Testgerätes1 abgelegt wird. Diese Sequenz4 kann nun zur Analyse und Fehlersuche mittels einer Computersimulation des elektronischen Bauelementes4 verwendet werden. - Die Erfindung ist nicht auf die Verwendung zum Test von Speicherbausteinen beschränkt. Vielmehr kann durch Anpassen der Testsequenz und des Interface
2 die Erfindung auf eine Vielzahl elektronischer Bauelemente angepasst werden, beispielsweise Mikrocontroller, Mikroprozessoren oder komplexe Baugruppen, welche beispielsweise mehrere Speicherbausteine oder Kombinationen verschiedener Bauelemente enthalten. Auch wurde die Erfindung anhand von funktionalen Einheiten beschrieben. Diese funktionalen Einheiten können in einer Vielzahl von Ausführungsformen sowohl in Hardware als auch in Software realisiert werden.
Claims (15)
- Verfahren zur Überprüfung eines elektronischen Bauelements (
4 ) mit den Schritten (A) Erzeugen mindestens einer Testsequenz und Zuführen dieser Testsequenz zu dem elektronischen Bauelement, (B) Empfangen mindestens eines Antwortsignals des elektronischen Bauelements und Fehlererkennung durch Vergleichen des Antwortsignals mit mindestens einem vorgebbaren Sollwert, und (C), sofern ein Fehler erkannt wurde, automatisiertes Ändern der Testsequenz mittels eines Zustandsmodells, das eine Soll-Spezifikation des elektronischen Bauelementes enthält, und erneutes Testen des elektronischen Bauelements mit der Testsequenz, dadurch gekennzeichnet, dass im Schritt (C) einzelne Kommandos und/oder Kommandofolgen, welche keine Fehler erzeugen, in der Testsequenz identifiziert und durch Platzhalter ersetzt werden, wobei Platzhalter in Abhängigkeit einer von der Spezifikation des Bauelementes vorgegebenen minimalen Anzahl von Platzhaltern in der Testsequenz aus der Testsequenz entfernt werden, um die Testsequenz zu kürzen. - Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Testsequenz verkürzt wird, bis die Testsequenz eine vorgebbare Länge unterschreitet.
- Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Testsequenz eine Mehrzahl von Kommandos des elektronischen Bauelements enthält, mit welchen zwischen einer Mehrzahl möglicher Schaltzustände des elektronischen Bauelements geschaltet werden kann.
- Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Testsequenz eine Mehrzahl digitaler Daten enthält, welche zur Verarbeitung durch das elektroni sche Bauelement vorgesehen sind.
- Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass die Mehrzahl digitaler Daten in der Testsequenz variiert wird.
- Verfahren nach einem der Ansprüche 1 bis 5, dadurch gegennzeichnet, dass die einzelnen Kommandos und/oder Kommandofolgen, welche keine Fehler erzeugen, in der Testsequenz identifiziert werden, indem diese zunächst probeweise aus der Testsequenz entfernt oder durch die Platzhalter ersetzt werden, die Testsequenz dann dem elektronischen Bauelement zugeführt wird, das Antwortsignal des elektronischen Bauelements empfangen und durch Vergleichen des Antwortsignals mit dem mindestens einen vorgebbaren Sollwert eine Fehlererkennung durchgeführt wird, wobei die entfernten oder ersetzten einzelnen Kommandos und/oder Kommandofolgen in der Testsequenz dauerhaft durch die Platzhalter ersetzt werden, wenn ein Fehler erkannt wurde.
- Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass eine Anzahl aufeinanderfolgender Platzhalter aus der Testsequenz entfernt wird, welche eine vorgebbare Anzahl überschreitet.
- Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass vor der dauerhaften Entfernung den aufeinander folgenden Platzhalter diese zunächst probeweise aus der Testsequenz entfernt werden, die Testsequenz dann dem elektronischen Bauelement zugeführt wird, das Antwortsignal des elektronischen Bauelements empfangen und durch Vergleich mit dem Zustandsmodell eine Fehlererkennung durchgeführt wird, wobei die probeweise entfernten aufeinander folgenden Platzhalter dauerhaft entfernt werden, wenn kein Fehler erkannt wurde.
- Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass die Teile der Testsequenz entfernt werden, welche dem ersten erkannten Fehler nachfolgen.
- Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass die Testsequenz dergestalt geändert wird, dass zumindest eine Teilfunktion des elektronischen Bauelements vom Test ausgeschlossen ist.
- Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass die Teilfunktion aus mindestens einer Speicherbank und/oder einer On-die-Terminierung und/oder einer Einrichtung zur Adresszuweisung und/oder einer Datenmaskierungseinrichtung und/oder einem Speicherbereich ausgewählt wird.
- Verwendung eines Verfahrens nach einem der Ansprüche 1 bis 11 zum Testen eines Halbleiterspeichers.
- Computerprogramm zur Ausführung eines Verfahrens nach einem der Ansprüche 1 bis 10, wenn dieses auf einem Computer ausgeführt wird.
- Testvorrichtung (
1 ), die eingerichtet ist, ein Verfahren nach einem der Ansprüche 1 bis 11 auszuführen und ein Interface (2 ), welches mindestens ein Kontaktelement (5 ) aufweist und zur Aufnahme eines elektronischen Bauelements (4 ) vorgesehen ist, eine Einrichtung zur Erzeugung mindestens eines elektrischen Signals, welches dazu vorgesehen ist, über mindestens ein Kontaktelement (5 ) dem elektronischen Bauelement (4 ) zugeführt zu werden, eine Einrichtung zum Signalvergleich, welche dazu eingerichtet ist, über mindestens ein Kontaktelement (5 ) ein Antwortsignal des elektronischen Bauelements (4 ) zu empfangen und eine Abweichung zu einem vorgebbaren Sollwert zu detektieren, und eine Speichervorrichtung zur Aufnahme eines Zustandsmodells umfasst, welches eine Soll-Spezifikation des elektronischen Bauelements (4 ) enthält und mit dessen Hilfe das mindestens eine elektrische Signal anpassbar ist, aufweist. - Testvorrichtung nach Anspruch 14, dadurch gekennzeichnet, dass das Zustandsmodell weiterhin mögliche Schaltzustände des elektronischen Bauelements (
4 ) enthält und/oder Kommandos, mit welchen zwischen möglichen Schaltzuständen des elektronischen Bauelements geschaltet werden kann.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE200810011103 DE102008011103B4 (de) | 2008-02-26 | 2008-02-26 | Vorrichtung und Verfahren zum Testen elektronischer Bauelemente |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE200810011103 DE102008011103B4 (de) | 2008-02-26 | 2008-02-26 | Vorrichtung und Verfahren zum Testen elektronischer Bauelemente |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102008011103A1 DE102008011103A1 (de) | 2009-08-27 |
DE102008011103B4 true DE102008011103B4 (de) | 2010-04-29 |
Family
ID=40896744
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE200810011103 Expired - Fee Related DE102008011103B4 (de) | 2008-02-26 | 2008-02-26 | Vorrichtung und Verfahren zum Testen elektronischer Bauelemente |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE102008011103B4 (de) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060066339A1 (en) * | 2004-09-06 | 2006-03-30 | Janusz Rajski | Determining and analyzing integrated circuit yield and quality |
-
2008
- 2008-02-26 DE DE200810011103 patent/DE102008011103B4/de not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060066339A1 (en) * | 2004-09-06 | 2006-03-30 | Janusz Rajski | Determining and analyzing integrated circuit yield and quality |
Also Published As
Publication number | Publication date |
---|---|
DE102008011103A1 (de) | 2009-08-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102004021267B4 (de) | Verfahren zum Testen eines Speicherbausteins und Prüfanordnung | |
DE3516755C2 (de) | ||
DE60100754T2 (de) | System und verfahren zum testen von signalverbindungen unter verwendung einer eingebauten selbsttestfunktion | |
DE2941123C2 (de) | ||
DE69729771T2 (de) | Integrierte Schaltung mit einer eingebauten Selbsttestanordnung | |
DE102004023407B4 (de) | Testvorrichtung und Verfahren zum Testen eines eingebetteten Speicherkerns sowie zugehöriger Halbleiterchip | |
DE10118141A1 (de) | Anwendungsspezifisches ereignisgestütztes Halbleiter-Speicherprüfsystem | |
DE3702408C2 (de) | ||
DE3106727A1 (de) | "verfahren und vorrichtung zum automatischen pruefen elektrischer und elektronischer schaltkreise" | |
DE102005055836B4 (de) | Leistungstestplatte | |
DE102006007439B4 (de) | Halbleitereinzelchip, System und Verfahren zum Testen von Halbleitern unter Verwendung von Einzelchips mit integrierten Schaltungen | |
DE19807237A1 (de) | Halbleiterbauelement-Testgerät | |
DE10316931B4 (de) | Verfahren und Vorrichtung zum Testen von DRAM-Speicherbausteinen in Multichip-Speichermodulen | |
DE60303168T2 (de) | Verfahren zur langlaufenden Analyse eines Schaltkreisentwurfs | |
DE10135966A1 (de) | Verfahren zum On-Chip-Testen von Speicherzellen einer integrierten Speicherschaltung | |
DE102008011103B4 (de) | Vorrichtung und Verfahren zum Testen elektronischer Bauelemente | |
DE10319516A1 (de) | Prüfverfahren und Prüfvorrichtung für Hochgeschwindigkeits-Halbleiterspeichereinrichtungen | |
DE10215206A1 (de) | Testgerät für Halbleitervorrichtungen und Testverfahren für Halbleitervorrichtungen | |
DE102004010783A1 (de) | Verfahren und Schaltungsanordnung zum Testen elektrischer Bausteine | |
DE102004027854B4 (de) | Testvorrichtung und Verfahren zum Testen von zu testenden Schaltungseinheiten | |
DE10029835C1 (de) | Integrierte Schaltung mit Testbetrieb und Testanordnung zum Testen einer integrierten Schaltung | |
DE19917336C2 (de) | Schaltungsanordnung zum Burn-In-Test eines Halbleiterbausteins | |
DE602005003583T2 (de) | Vorrichtung und verfahren zum testen von mindestens einer leitenden verbindung zur bildung einer elektrischen verbindung zwischen einem elektrischen bauteil und einer leiterplatte | |
DE102004043063A1 (de) | Halbleiter-Bauelement mit Test-Schnittstellen-Einrichtung | |
DE19940902C1 (de) | Prüfeinrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
R081 | Change of applicant/patentee |
Owner name: INFINEON TECHNOLOGIES AG, DE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE |
|
R081 | Change of applicant/patentee |
Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |