JP2575640Y2 - 半導体素子の検査装置 - Google Patents
半導体素子の検査装置Info
- Publication number
- JP2575640Y2 JP2575640Y2 JP1991023385U JP2338591U JP2575640Y2 JP 2575640 Y2 JP2575640 Y2 JP 2575640Y2 JP 1991023385 U JP1991023385 U JP 1991023385U JP 2338591 U JP2338591 U JP 2338591U JP 2575640 Y2 JP2575640 Y2 JP 2575640Y2
- Authority
- JP
- Japan
- Prior art keywords
- probe
- pins
- semiconductor device
- pin
- measurement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 25
- 238000007689 inspection Methods 0.000 title description 17
- 239000000523 sample Substances 0.000 claims description 44
- 238000005259 measurement Methods 0.000 description 17
- 238000010586 diagram Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Description
【０００１】
【考案の属する技術分野】この考案は、ＩＣ（ＩＣパー
ツ）実装ボード上の半導体素子を効率良く検査するため
の半導体素子の検査装置に関するものである。
ツ）実装ボード上の半導体素子を効率良く検査するため
の半導体素子の検査装置に関するものである。
【０００２】
【従来の技術】従来、半導体素子や抵抗、コンデンサ等
の部品を片面ないし両面に装着したＩＣ実装ボードは、
１枚づつ、あるいは抜取りによって所定枚数毎に正常に
作動するかどうかをインサーキットテスタなどを用いた
り、その他治具を作成することによって最終実動作の検
査をしていた。
の部品を片面ないし両面に装着したＩＣ実装ボードは、
１枚づつ、あるいは抜取りによって所定枚数毎に正常に
作動するかどうかをインサーキットテスタなどを用いた
り、その他治具を作成することによって最終実動作の検
査をしていた。
【０００３】しかしながら実装ボードが高密度で高度化
したため、治具およびテストプログラムの作成に多大の
時間がかかり、また不良検出かできても不良箇所を特定
することが困難であった。
したため、治具およびテストプログラムの作成に多大の
時間がかかり、また不良検出かできても不良箇所を特定
することが困難であった。
【０００４】ところがＩＣ実装ボードの検査における製
品の不良は、高密度実装になるにつれピン間の狭いＱＦ
Ｐなどの半導体素子が増えたことにより、その大半が半
導体素子の各ピン間ショート、もしくはピンとフットプ
リント間のハンダ不良に起因している。したがって例え
ばＱＦＰなどの半導体素子においては、各隣接ピン間、
ないしピンとフットプリント間の接触状況を測定するこ
とにより、回路全体の不良箇所を減少させることができ
る。
品の不良は、高密度実装になるにつれピン間の狭いＱＦ
Ｐなどの半導体素子が増えたことにより、その大半が半
導体素子の各ピン間ショート、もしくはピンとフットプ
リント間のハンダ不良に起因している。したがって例え
ばＱＦＰなどの半導体素子においては、各隣接ピン間、
ないしピンとフットプリント間の接触状況を測定するこ
とにより、回路全体の不良箇所を減少させることができ
る。
【０００５】
【考案が解決しようとする課題】このような接触状況の
測定は通常のテスタによって行なうこともできるが、そ
の端子を測定箇所にセットする作業に多大の手間がかか
る上、正確な抵抗値の測定ができないという欠点があっ
た。
測定は通常のテスタによって行なうこともできるが、そ
の端子を測定箇所にセットする作業に多大の手間がかか
る上、正確な抵抗値の測定ができないという欠点があっ
た。
【０００６】また通常のテスタでは、各隣接ピン間、な
いしピンとフットプリント間が所定の抵抗値以上になっ
た時点で接触不良であることか簡単に判断できるように
はなっていないため、作業性が非常に悪かった。
いしピンとフットプリント間が所定の抵抗値以上になっ
た時点で接触不良であることか簡単に判断できるように
はなっていないため、作業性が非常に悪かった。
【０００７】この考案の半導体素子の検査装置は従来例
の上記欠点を解消しようとするものである。すなわち、
半導体素子のプロービング箇所に沿ってスライドさせる
だけて簡単に接触状況を測定することができ、非常に迅
速かつ確実に半導体素子の隣接ピン間のショートおよび
ピンとフットプリント間のハンダ不良を検出することが
できるようにしたものである。
の上記欠点を解消しようとするものである。すなわち、
半導体素子のプロービング箇所に沿ってスライドさせる
だけて簡単に接触状況を測定することができ、非常に迅
速かつ確実に半導体素子の隣接ピン間のショートおよび
ピンとフットプリント間のハンダ不良を検出することが
できるようにしたものである。
【０００８】
【課題を解決するための手段】この考案の半導体素子の
検査装置は、基台が、半導体素子の上面と側面に接触し
てスライドさせるガイド部と、プロービング箇所に接触
する２本のプローブ針からなるプローブ対（Ａ，Ｂ）を
備え、かつ隣接ピン間ないしピンとフットプリント間に
またがって接触するために、さらにプローブ対（Ｃ，
Ｄ）を基台に備え、プローブ対（Ａ，Ｂ，Ｃ，Ｄ）をそ
れぞれ連結して電気的に接続し、各ピン間ないしピンと
フットプリント間の電圧と電流とを測定することを特徴
とするものである。
検査装置は、基台が、半導体素子の上面と側面に接触し
てスライドさせるガイド部と、プロービング箇所に接触
する２本のプローブ針からなるプローブ対（Ａ，Ｂ）を
備え、かつ隣接ピン間ないしピンとフットプリント間に
またがって接触するために、さらにプローブ対（Ｃ，
Ｄ）を基台に備え、プローブ対（Ａ，Ｂ，Ｃ，Ｄ）をそ
れぞれ連結して電気的に接続し、各ピン間ないしピンと
フットプリント間の電圧と電流とを測定することを特徴
とするものである。
【０００９】この考案の半導体素子の検査装置は、半導
体素子のピンに沿ってスライドさせるだけで隣接ピン間
ないしピンとフットプリント間の接触状況を測定するこ
とができるようになっているため、非常に操作が簡単で
しかも迅速に多数のピン間の接触状況を測定することが
できる。
体素子のピンに沿ってスライドさせるだけで隣接ピン間
ないしピンとフットプリント間の接触状況を測定するこ
とができるようになっているため、非常に操作が簡単で
しかも迅速に多数のピン間の接触状況を測定することが
できる。
【００１０】また、ピン間の電圧と電流とを４端子で測
定するようにしたので、正確な抵抗値を測定することが
でき、確度の高い測定を行なうことができる。
定するようにしたので、正確な抵抗値を測定することが
でき、確度の高い測定を行なうことができる。
【００１１】
【考案の実施の形態】以下この考案の半導体素子の検査
装置を、図面に基いて詳細に説明する。
装置を、図面に基いて詳細に説明する。
【００１２】図１および図２の実施例は、ＱＦＰからな
る半導体素子の隣接ピン間の測定に用いられる検査装置
の例を示すものである。すなわち、半導体素子１の側面
から突出している多数のピン２がプリント基板３上のフ
ットプリント４に接続されている。
る半導体素子の隣接ピン間の測定に用いられる検査装置
の例を示すものである。すなわち、半導体素子１の側面
から突出している多数のピン２がプリント基板３上のフ
ットプリント４に接続されている。
【００１３】この実施例では、検査装置は上記半導体素
子１の例えばピン列からなるプロービング箇所に沿って
スライドさせるガイド部６と、このガイド部６を一端に
形成した基台５と、基台５に取り付けられ上記プロービ
ング箇所に接触する２本のプローブ針７からなるプロー
ブ対Ａ，Ｂを備え、かつ隣接ピン２間にまたがって接触
するため、さらにプローブ対Ｃ，Ｄを平行に並べて基台
５に取り付けた上これらを電気的に接続したもので、各
ピン２間の電圧と電流とを測定するようになっている。
子１の例えばピン列からなるプロービング箇所に沿って
スライドさせるガイド部６と、このガイド部６を一端に
形成した基台５と、基台５に取り付けられ上記プロービ
ング箇所に接触する２本のプローブ針７からなるプロー
ブ対Ａ，Ｂを備え、かつ隣接ピン２間にまたがって接触
するため、さらにプローブ対Ｃ，Ｄを平行に並べて基台
５に取り付けた上これらを電気的に接続したもので、各
ピン２間の電圧と電流とを測定するようになっている。
【００１４】図３および図４の実施例においては、上記
半導体素子１の例えばピン２の列からなるプロービング
箇所に沿ってスライドさせるガイド部６と、このガイド
部６を一端に形成した基台５と、基台５に取り付けられ
上記プロービング箇所に接触するプローブ対Ａ，Ｂ、お
よびこれと直線方向に並べたプローブ対Ｃ，Ｄを電気的
に接続したもので、各ピン２間の電圧と電流とを測定す
るようになっている。
半導体素子１の例えばピン２の列からなるプロービング
箇所に沿ってスライドさせるガイド部６と、このガイド
部６を一端に形成した基台５と、基台５に取り付けられ
上記プロービング箇所に接触するプローブ対Ａ，Ｂ、お
よびこれと直線方向に並べたプローブ対Ｃ，Ｄを電気的
に接続したもので、各ピン２間の電圧と電流とを測定す
るようになっている。
【００１５】図５は上記各実施例に用いる測定回路を示
すものである。プローブＡ，Ｄ間には電源１１と電流測
定部１２が、プローブＢ，Ｃ間には電圧測定部１３が設
けられている。
すものである。プローブＡ，Ｄ間には電源１１と電流測
定部１２が、プローブＢ，Ｃ間には電圧測定部１３が設
けられている。
【００１６】上記測定回路における各プローブ対の関係
は次のとおりである。 ＡＢ間測定 １−ＯＮ（ＲＡＢ＝Ｅ／Ａ） ＣＤ間測定 ２−ＯＮ（ＲＣＤ＝Ｅ／Ａ） ピン間（ないしピンとフットプリント間）測定 ３−ＯＮ（ＲＸ＝Ｖ／Ａ）
は次のとおりである。 ＡＢ間測定 １−ＯＮ（ＲＡＢ＝Ｅ／Ａ） ＣＤ間測定 ２−ＯＮ（ＲＣＤ＝Ｅ／Ａ） ピン間（ないしピンとフットプリント間）測定 ３−ＯＮ（ＲＸ＝Ｖ／Ａ）
【数１】
【００１７】ＡＢ間、ＣＤ間の測定は確実に接触してい
ることを確認するためのもので接触抵抗などは関係な
い。またピン間測定は隣接ピン間ショートおよびピンと
フットプリント間の接触抵抗などを測定しようとするも
のである。
ることを確認するためのもので接触抵抗などは関係な
い。またピン間測定は隣接ピン間ショートおよびピンと
フットプリント間の接触抵抗などを測定しようとするも
のである。
【００１８】次に実際に隣接ピン間の測定を上記測定回
路によって行なう場合について、図６によって説明す
る。この例ではプローブ対Ａ，Ｂおよびプローブ対Ｃ，
Ｄの先端をそれぞれ同時にピン上に位置させるのではな
く、一定の時間的なずれでピン上を移動させるようにし
ている。すなわち、プローブ対Ａ，Ｂ、プローブ対Ｃ，
Ｄをハ字状に基台５に設置している。
路によって行なう場合について、図６によって説明す
る。この例ではプローブ対Ａ，Ｂおよびプローブ対Ｃ，
Ｄの先端をそれぞれ同時にピン上に位置させるのではな
く、一定の時間的なずれでピン上を移動させるようにし
ている。すなわち、プローブ対Ａ，Ｂ、プローブ対Ｃ，
Ｄをハ字状に基台５に設置している。
【００１９】図において先ずプローブ対Ａ，Ｂのプロー
ブＢが１ピン（１Ｐ）上に位置しプローブＡは１Ｐ上に
はない。このときプローブ対Ｃ，Ｄのいずれも２ピン
（２Ｐ）上に位置している。したがってＡ，Ｂ間はオー
プンであり、Ｃ，Ｄ間はショートしている。次の段階
ではプローブ対Ａ，Ｂとも１Ｐ上に位置し、プローブ対
Ｃ，Ｄも２Ｐ上に位置している。したがってＡ，Ｂ間お
よびＣ，Ｄ間ともにショートしている。段階および
は段階と同様である。このようにＡ，Ｂ＝１、Ｃ，Ｄ
＝１のときに１Ｐ−２Ｐ間の抵抗値を測定する。
ブＢが１ピン（１Ｐ）上に位置しプローブＡは１Ｐ上に
はない。このときプローブ対Ｃ，Ｄのいずれも２ピン
（２Ｐ）上に位置している。したがってＡ，Ｂ間はオー
プンであり、Ｃ，Ｄ間はショートしている。次の段階
ではプローブ対Ａ，Ｂとも１Ｐ上に位置し、プローブ対
Ｃ，Ｄも２Ｐ上に位置している。したがってＡ，Ｂ間お
よびＣ，Ｄ間ともにショートしている。段階および
は段階と同様である。このようにＡ，Ｂ＝１、Ｃ，Ｄ
＝１のときに１Ｐ−２Ｐ間の抵抗値を測定する。
【００２０】段階でプローブ対Ｃ，ＤのプローブＣが
２Ｐ上に位置しプローブＤは２Ｐ上にはない。このとき
プローブ対Ａ，Ｂのいずれも１Ｐ上に位置している。し
たがってＡ，Ｂ間はショートしており、Ｃ，Ｄ間はオー
プンである。次の段階ではプローブ対Ａ，Ｂのプロー
ブＡが１Ｐ上に位置しプローブＢは通過して１Ｐ上には
ない。このときプローブ対Ｃ，Ｄのいずれも隣接ピン２
Ｐ上に位置してはいない上、プローブＤはすでに次の３
ピン（３Ｐ）にさしかかっている。したがってＡ，Ｂ間
およびＣ，Ｄ間ともにオープンである。このＡ，Ｂ＝
０、Ｃ，Ｄ＝０のときに１Ｐ−２Ｐ間の測定を終了し、
２Ｐ−３Ｐ間の抵抗測定を待つ。次の段階ではプロー
ブＡは１Ｐ上にはなく、プローブＢは当初プローブ対
Ｃ，Ｄが位置していた２Ｐ上にあり、プローブ対Ｃ，Ｄ
はさらに次の３Ｐ上に位置している。したがってＡ，Ｂ
間はオープンであり、Ｃ，Ｄ間はショートしている。そ
して最後にまた段階と同様の位置’に戻る。
２Ｐ上に位置しプローブＤは２Ｐ上にはない。このとき
プローブ対Ａ，Ｂのいずれも１Ｐ上に位置している。し
たがってＡ，Ｂ間はショートしており、Ｃ，Ｄ間はオー
プンである。次の段階ではプローブ対Ａ，Ｂのプロー
ブＡが１Ｐ上に位置しプローブＢは通過して１Ｐ上には
ない。このときプローブ対Ｃ，Ｄのいずれも隣接ピン２
Ｐ上に位置してはいない上、プローブＤはすでに次の３
ピン（３Ｐ）にさしかかっている。したがってＡ，Ｂ間
およびＣ，Ｄ間ともにオープンである。このＡ，Ｂ＝
０、Ｃ，Ｄ＝０のときに１Ｐ−２Ｐ間の測定を終了し、
２Ｐ−３Ｐ間の抵抗測定を待つ。次の段階ではプロー
ブＡは１Ｐ上にはなく、プローブＢは当初プローブ対
Ｃ，Ｄが位置していた２Ｐ上にあり、プローブ対Ｃ，Ｄ
はさらに次の３Ｐ上に位置している。したがってＡ，Ｂ
間はオープンであり、Ｃ，Ｄ間はショートしている。そ
して最後にまた段階と同様の位置’に戻る。
【００２１】図７は上記検査装置のデータをマイクロプ
ロセッサーなどのデータ処理機構に入力して処理するシ
ステムの構成を示すものである。すなわち、ディスプレ
イ２２およびキーボード２３を備えたデータ処理装置本
体２１と、このデータ処理装置本体２１に検査装置２５
のデータを入力するためのインターフェース２４とて構
成されている。なおこの検査装置２５は接続コネクタ部
２６で切離しが可能であり、測定ピン間のピッチによっ
て簡単に交換することができる。
ロセッサーなどのデータ処理機構に入力して処理するシ
ステムの構成を示すものである。すなわち、ディスプレ
イ２２およびキーボード２３を備えたデータ処理装置本
体２１と、このデータ処理装置本体２１に検査装置２５
のデータを入力するためのインターフェース２４とて構
成されている。なおこの検査装置２５は接続コネクタ部
２６で切離しが可能であり、測定ピン間のピッチによっ
て簡単に交換することができる。
【００２２】そして、上記検査装置２５のプローブ対
Ａ，Ｂ，Ｃ，Ｄをピン２上をスライドさせながら接触状
況のデータを得、これをインターフェース２４を介して
データ処理装置本体２１に入力した上、所定の処理を施
して接触不良を検査するのである。
Ａ，Ｂ，Ｃ，Ｄをピン２上をスライドさせながら接触状
況のデータを得、これをインターフェース２４を介して
データ処理装置本体２１に入力した上、所定の処理を施
して接触不良を検査するのである。
【００２３】図８は上記データ処理機構を携帯可能とし
たもので、基台５上に上記プローブ対Ａ，Ｂ，Ｃ，Ｄと
電気的に接続させたデータ処理装置３１を搭載したもの
である。このデータ処理装置３１はプローブ対Ａ，Ｂお
よびプローブ対Ｃ，Ｄ間がショート状態のとき隣接ピン
間ないしピンとフットプリント間を抵抗測定できるもの
であればよく、抵抗値が所定の値を超えたときに発光ダ
イオードなどの警告ランプが点灯したり、警告ブザーが
鳴るようにすることもできる。
たもので、基台５上に上記プローブ対Ａ，Ｂ，Ｃ，Ｄと
電気的に接続させたデータ処理装置３１を搭載したもの
である。このデータ処理装置３１はプローブ対Ａ，Ｂお
よびプローブ対Ｃ，Ｄ間がショート状態のとき隣接ピン
間ないしピンとフットプリント間を抵抗測定できるもの
であればよく、抵抗値が所定の値を超えたときに発光ダ
イオードなどの警告ランプが点灯したり、警告ブザーが
鳴るようにすることもできる。
【００２４】
【考案の効果】この考案の半導体素子の検査装置は、半
導体素子のピンに沿ってスライドさせるだけで隣接ピン
間ないしピンとフットプリント間の接触状況を測定する
ことができるようになっているため、非常に操作が簡単
でしかも迅速に多数のピン間の接触状況を測定すること
ができる。
導体素子のピンに沿ってスライドさせるだけで隣接ピン
間ないしピンとフットプリント間の接触状況を測定する
ことができるようになっているため、非常に操作が簡単
でしかも迅速に多数のピン間の接触状況を測定すること
ができる。
【００２５】また、ピン間の電圧と電流とを４端子測定
するようにしたので、線長、接触抵抗を含まない正確な
抵抗値を測定することができ、確度の高い測定を行なう
ことができる。
するようにしたので、線長、接触抵抗を含まない正確な
抵抗値を測定することができ、確度の高い測定を行なう
ことができる。
【図１】この考案の半導体素子の検査装置の一実施例を
示す斜視図である。
示す斜視図である。
【図２】図１の要部断面図である。
【図３】別の実施例を示す斜視図である。
【図４】図３の要部断面図である。
【図５】測定回路の配線図である。
【図６】ピンとプローブ針との接触状況の説明図であ
る。
る。
【図７】検査装置のデータをマイクロプロセッサーなど
のデータ処理機構に入力して処理するシステムの構成を
示す概略図である。
のデータ処理機構に入力して処理するシステムの構成を
示す概略図である。
【図８】他のシステム構成を示す概略図である。
１ 半導体素子 ２ ピン ３ プリント基板 ４ フットプリント ５ 基台 ６ ガイド部 ７ プローブ針 １１ 電源 １２ 電流測定部 １３ 電圧測定部 ２１ データ処理装置 ２２ ディスプレイ ２３ キーボード ２４ インターフーイス ２５ 検査装置 ２６ 接続コネクタ部 ３１ データ処理装置
フロントページの続き (56)参考文献 特開 昭54−7160（ＪＰ，Ａ) 特開 昭52−128071（ＪＰ，Ａ) 特開 昭61−247046（ＪＰ，Ａ) 特開 昭61−180148（ＪＰ，Ａ) 特開 昭59−122967（ＪＰ，Ａ) 特開 昭58−158939（ＪＰ，Ａ) 実開 昭49−36864（ＪＰ，Ｕ) 実開 昭57−134676（ＪＰ，Ｕ) 特公 平１−194080（ＪＰ，Ｂ２)
Claims (1)
- 【請求項１】 基台（５）が、半導体素子（１）の上面
と側面に接触してスライドさせるガイド部（６）と、プ
ロービング箇所に接触する２本のプローブ針（７）から
なるプローブ対（Ａ，Ｂ）を備え、かつ隣接ピン（２）
間ないしピン（２）とフットプリント（４）間にまたが
って接触するために、さらにプローブ対（Ｃ，Ｄ）を基
台（５）に備え、プローブ対（Ａ，Ｂ，Ｃ，Ｄ）をそれ
ぞれ連結して電気的に接続し、各ピン（２）間ないしピ
ン（２）とフットプリント（４）間の電圧と電流とを測
定することを特徴とする半導体素子の検査装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1991023385U JP2575640Y2 (ja) | 1991-02-15 | 1991-02-15 | 半導体素子の検査装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1991023385U JP2575640Y2 (ja) | 1991-02-15 | 1991-02-15 | 半導体素子の検査装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0514949U JPH0514949U (ja) | 1993-02-26 |
| JP2575640Y2 true JP2575640Y2 (ja) | 1998-07-02 |
Family
ID=12109059
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1991023385U Expired - Lifetime JP2575640Y2 (ja) | 1991-02-15 | 1991-02-15 | 半導体素子の検査装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2575640Y2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5856259B2 (ja) * | 1976-04-20 | 1983-12-14 | 日本電気株式会社 | 自動検査装置 |
| JPS547160A (en) * | 1977-06-16 | 1979-01-19 | Nippon Electric Co | Method of testing connections in hybrid integrated circuit device |
| US4703252A (en) * | 1985-02-22 | 1987-10-27 | Prometrix Corporation | Apparatus and methods for resistivity testing |
-
1991
- 1991-02-15 JP JP1991023385U patent/JP2575640Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0514949U (ja) | 1993-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07191080A (ja) | 電気接続の完全性を測定するための装置と方法 | |
| JP2001153909A (ja) | 基板検査装置、基板製造方法及びバンプ付き基板 | |
| CN100489549C (zh) | 导线短/开路测试装置 | |
| US6326797B2 (en) | Apparatus and method for evaluating printed circuit board assembly manufacturing processes | |
| JP2575640Y2 (ja) | 半導体素子の検査装置 | |
| JPH07104026A (ja) | 実装部品の半田付け不良検出方法 | |
| JPH10170585A (ja) | 回路基板検査方法 | |
| JPH045023Y2 (ja) | ||
| JP3276755B2 (ja) | 実装部品のリードの半田付け不良検出方法 | |
| JPH10142281A (ja) | 回路基板検査方法 | |
| JP3703042B2 (ja) | Ｉｃのインサーキットテスタによる足浮き検出方法並びにその足押え具 | |
| JP2591453B2 (ja) | バーンインボード検査装置およびバーンインボード検査方法 | |
| JPH07244105A (ja) | 実装基板の基板検査装置によるブリッジ半田検出方法 | |
| JP3361982B2 (ja) | 複数の端子を有する基板等の検査装置および検査方法 | |
| JPH04315068A (ja) | プリント回路板の検査装置 | |
| JP2717115B2 (ja) | Ｉｃ実装ボードの検査方法 | |
| JP4490005B2 (ja) | プリント回路板の試験方法及び試験装置 | |
| JPH0315765A (ja) | テストボード | |
| JPH0574901A (ja) | バーンインボード検査装置 | |
| JPH01297563A (ja) | プリント基板のスルーホール抵抗測定方法および装置 | |
| JPH10190181A (ja) | プリント基板及びその検査方法 | |
| JPH0581867B2 (ja) | ||
| JP2002100658A (ja) | 半導体装置の検査装置 | |
| JPH0755505Y2 (ja) | インサーキットテスタ | |
| JPH0611462Y2 (ja) | 基板検査用コンタクトプローブ |