JP2717115B2 - Ｉｃ実装ボードの検査方法 - Google Patents
Ｉｃ実装ボードの検査方法Info
- Publication number
- JP2717115B2 JP2717115B2 JP1284023A JP28402389A JP2717115B2 JP 2717115 B2 JP2717115 B2 JP 2717115B2 JP 1284023 A JP1284023 A JP 1284023A JP 28402389 A JP28402389 A JP 28402389A JP 2717115 B2 JP2717115 B2 JP 2717115B2
- Authority
- JP
- Japan
- Prior art keywords
- short
- mounting board
- pattern
- pin
- inspecting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【発明の詳細な説明】 ［発明の属する技術分野］ この発明はIC（ICパーツ）実装ボード、特にQFP等のL
SIを搭載したIC実装ボードの検査方法に関するものであ
る。
SIを搭載したIC実装ボードの検査方法に関するものであ
る。
［従来の技術］ 今日のエレクトロニクス業界における急激な技術革新
により、IC（集積回路）はより一層多様化、高密度化し
て単体での良否判定は非常に難しくなってきている。同
様にIC実装ボードにおいても、より高密度化する方向に
進んでいる。
により、IC（集積回路）はより一層多様化、高密度化し
て単体での良否判定は非常に難しくなってきている。同
様にIC実装ボードにおいても、より高密度化する方向に
進んでいる。
このIC実装ボードの良否を判定する装置として、現在
インサーキットテスターと呼ばれる装置がある。このイ
ンサートキットテスターによる良否判定手順は、まず
オープンテストでコネクタ間、およびIC間のパターンチ
ェックを行ない、全ネットをショートテストしてパタ
ーンのショートやブリッジのチェックをし、アナログ
テスで抵抗器やコンデンサ等のIC以外の実装部品をチェ
ックし、最後にICテストを行なって、個々にテストパ
ターンを与えて良否判定するものである。
インサーキットテスターと呼ばれる装置がある。このイ
ンサートキットテスターによる良否判定手順は、まず
オープンテストでコネクタ間、およびIC間のパターンチ
ェックを行ない、全ネットをショートテストしてパタ
ーンのショートやブリッジのチェックをし、アナログ
テスで抵抗器やコンデンサ等のIC以外の実装部品をチェ
ックし、最後にICテストを行なって、個々にテストパ
ターンを与えて良否判定するものである。
上述のようにこの装置は、実装部品を個々に試験し、
すべての部品が良品である場合に実装ボードが良品であ
ると判定する。また部品間のパターンをチェックする場
合には、パターンの両端にピンを立ててショートしてい
るか否かで判定している。
すべての部品が良品である場合に実装ボードが良品であ
ると判定する。また部品間のパターンをチェックする場
合には、パターンの両端にピンを立ててショートしてい
るか否かで判定している。
［発明が解決しようとする課題］ しかしながら、今日の高密度化したボードにおいて
は、回路パターン中の個々のパタ４ーンが非常に細く、
表面実装部品（ピンの間隔が1mmピッチ以下の、QFPやチ
ップ部品等）が増えて、試験を行なうために１ネット１
本のプローブを立てることすら困難になっている。
は、回路パターン中の個々のパタ４ーンが非常に細く、
表面実装部品（ピンの間隔が1mmピッチ以下の、QFPやチ
ップ部品等）が増えて、試験を行なうために１ネット１
本のプローブを立てることすら困難になっている。
また、ICのテストパターンに制限があって実際は入出
力部分の不良検出のみのため、IC不良との判定がされる
と、IC不良なのか、ピン立て位置（ハンダ付け部分）か
らICまでのパターン切れかを判別する必要がある。その
ため、ICを交換し、なお不良のままなら今度はパターン
切れではないかという観点から、１本１本パターンをチ
ェックしている。例えば100ピンのICであると仮定する
と、このパターンチェックに多大の時間を必要とするこ
とが理解できよう。
力部分の不良検出のみのため、IC不良との判定がされる
と、IC不良なのか、ピン立て位置（ハンダ付け部分）か
らICまでのパターン切れかを判別する必要がある。その
ため、ICを交換し、なお不良のままなら今度はパターン
切れではないかという観点から、１本１本パターンをチ
ェックしている。例えば100ピンのICであると仮定する
と、このパターンチェックに多大の時間を必要とするこ
とが理解できよう。
要するに、従来のテスト工程には特定のIC（特にピッ
チが狭く、パターン切れが起きやすいIC）に対し、何等
かの技術的に手段を用いてピン立て位置からICまでのパ
ターン切れやハンダ不良を検査する工程はなかった。し
たがって、ピン立て位置からICまでのパターン切れやハ
ンダ不良も、ICの機能テストによる検査で判定していた
のである。
チが狭く、パターン切れが起きやすいIC）に対し、何等
かの技術的に手段を用いてピン立て位置からICまでのパ
ターン切れやハンダ不良を検査する工程はなかった。し
たがって、ピン立て位置からICまでのパターン切れやハ
ンダ不良も、ICの機能テストによる検査で判定していた
のである。
この発明のIC実装ボードの検査方法は、従来例の上記
欠点を解消するためのもので、良品ICを交換することな
くパターンチェックを行なえるようにしたものである。
欠点を解消するためのもので、良品ICを交換することな
くパターンチェックを行なえるようにしたものである。
［課題を解決するための手段］ すなわち、この発明のIC実装ボードの検査方法は、IC
実装ボード上に実装されたICの検査工程において、IC実
装ボード上に実装された個々のICに、複数のプローブを
備えるとともに各プローブ間を導通したショート用パッ
ケージを被せてICの全ピン間をショートさせ、ICの２つ
のピン立て位置間を順次ショートチェックすることによ
り個々のICの２つのピン立て位置間のパターン切れおよ
びハンダ不良を検査する工程を、上記ICを検査する工程
に付加したことを特徴とするものである。
実装ボード上に実装されたICの検査工程において、IC実
装ボード上に実装された個々のICに、複数のプローブを
備えるとともに各プローブ間を導通したショート用パッ
ケージを被せてICの全ピン間をショートさせ、ICの２つ
のピン立て位置間を順次ショートチェックすることによ
り個々のICの２つのピン立て位置間のパターン切れおよ
びハンダ不良を検査する工程を、上記ICを検査する工程
に付加したことを特徴とするものである。
この発明のIC実装ボードの検査方法は、以上のように
ショート用パッケージをIC実装ボード上に実装されたIC
に被せて検査するようにしたので、従来困難であったピ
ン立て位置からICまでのパターン切れやハンダ不良等の
導通状態の検査が可能となり、ICを交換することなく各
ピン間の導通状態の欠陥をチェックすることができ、IC
実装ボードの検査時間を大幅に短縮することができた。
ショート用パッケージをIC実装ボード上に実装されたIC
に被せて検査するようにしたので、従来困難であったピ
ン立て位置からICまでのパターン切れやハンダ不良等の
導通状態の検査が可能となり、ICを交換することなく各
ピン間の導通状態の欠陥をチェックすることができ、IC
実装ボードの検査時間を大幅に短縮することができた。
［発明の実施の形態］ 以下図面に基いてこの発明のIC実装ボードの検査方法
の実施の形態を、一実施例を用いて説明する。
の実施の形態を、一実施例を用いて説明する。
第１図において、１はIC実装ボード上に実装されたIC
に被せて各ピン間をショートさせるショート用パッケー
ジである。
に被せて各ピン間をショートさせるショート用パッケー
ジである。
このショート用パッケージは、IC11の全ピン12に対応
して側端に多数のプローブ３を取り付け、中央部にガイ
ド孔４を穿設した押圧板２と、上記プローブ３を挿通す
る貫通孔６を側端に穿設し、かつ上面中央部に周囲にコ
イルバネ８を保持するスライドガイド７を立設したガイ
ド板５とで構成されている。もちろん、多数のプローブ
３間は導通している。
して側端に多数のプローブ３を取り付け、中央部にガイ
ド孔４を穿設した押圧板２と、上記プローブ３を挿通す
る貫通孔６を側端に穿設し、かつ上面中央部に周囲にコ
イルバネ８を保持するスライドガイド７を立設したガイ
ド板５とで構成されている。もちろん、多数のプローブ
３間は導通している。
そしてこのショート用パッケージ１は、スライドガイ
ド７にガイド孔４をはめ込み、上記押圧板２をガイド板
５と組み付けた状態でIC11に被せ、押圧板２を加圧して
プローブ３を各ピン12と接触させることにより使用され
る。すなわち、IC実装ボード上に実装されたIC11にショ
ート用パッケージ１を被せ、入口実装ボードの回路の通
電して上記ショート用パッケージ１で被覆したIC11の、
ピン立て位置からIC11までのパターン切れおよびハンダ
不良を検査するのである。
ド７にガイド孔４をはめ込み、上記押圧板２をガイド板
５と組み付けた状態でIC11に被せ、押圧板２を加圧して
プローブ３を各ピン12と接触させることにより使用され
る。すなわち、IC実装ボード上に実装されたIC11にショ
ート用パッケージ１を被せ、入口実装ボードの回路の通
電して上記ショート用パッケージ１で被覆したIC11の、
ピン立て位置からIC11までのパターン切れおよびハンダ
不良を検査するのである。
第２図および第３図は、対象となるプリントボード21
上の複数のIC11を、一括して検査するための機構を示す
ものである。
上の複数のIC11を、一括して検査するための機構を示す
ものである。
この例では、IC実装ボード21上に実装された各IC11に
応じて、複数のサイズを異にするショート用パッケージ
１を用意し、IC実装ボード21に対応する大きさの保持ボ
ード22に、それぞれIC11と等しく配置している。
応じて、複数のサイズを異にするショート用パッケージ
１を用意し、IC実装ボード21に対応する大きさの保持ボ
ード22に、それぞれIC11と等しく配置している。
IC11のチェックに際しては、個々のIC11を１個ずつシ
ョート用パッケージ１で押して、IC11の全ピン12個をシ
ョートさせる。すなわち、ショート用パッケージ１を被
せた状態で、IC11の２つのピン12間を順次ショートチェ
ックするものである。このようにしてピン立て位置から
IC11までのパターン切れおよびハンダ不良のないことを
確認すればよい。なお、このショート用パッケージ１の
加圧操作を、ソレノイド等を利用して自動化することは
簡単に行なうことができる。
ョート用パッケージ１で押して、IC11の全ピン12個をシ
ョートさせる。すなわち、ショート用パッケージ１を被
せた状態で、IC11の２つのピン12間を順次ショートチェ
ックするものである。このようにしてピン立て位置から
IC11までのパターン切れおよびハンダ不良のないことを
確認すればよい。なお、このショート用パッケージ１の
加圧操作を、ソレノイド等を利用して自動化することは
簡単に行なうことができる。
第４図ないし第６図は検査対象のIC実装ボードの要部
を示すもので、例えばIC−ＡとIC−ＢおよびIC−Ａ′と
IC−Ｂ′との間はそれぞれパッド〜で連結されてい
る。また１〜５はIC11のピンである。検査に際しては、
上記パッド〜を介してIC11のピン１〜５間にインサ
ーキットテスター本体からテストパターンを転送し、そ
の導通状態をチェックする。その際の故障箇所として
は、ピン立て位置からICまでのパターン切れやハンダ不
良が主である。
を示すもので、例えばIC−ＡとIC−ＢおよびIC−Ａ′と
IC−Ｂ′との間はそれぞれパッド〜で連結されてい
る。また１〜５はIC11のピンである。検査に際しては、
上記パッド〜を介してIC11のピン１〜５間にインサ
ーキットテスター本体からテストパターンを転送し、そ
の導通状態をチェックする。その際の故障箇所として
は、ピン立て位置からICまでのパターン切れやハンダ不
良が主である。
第７図は、IC実装ボード21全体の検査工程を説明する
フローチャートである。
フローチャートである。
まずインサーキットテスターによって良否判定する手
順を踏んだ後に、この発明のショート用パッケージで被
覆したICの、ピン立て位置からICまでのパターン切れお
よびハンダ不良を検査する工程を行なう場合について説
明する。
順を踏んだ後に、この発明のショート用パッケージで被
覆したICの、ピン立て位置からICまでのパターン切れお
よびハンダ不良を検査する工程を行なう場合について説
明する。
すなわちインサーキットテスターによって、オープ
ンテストでIC間のパターンチェックを除くコネクタ間の
チェック等を行ない、全ネットをショートテストして
パターンのショートやブリッジのチェックをし、アナ
ログテストで抵抗器やコンデンサ等のIC以外の実装部品
をチェックし、最後にICテストを行なって、個々にテ
ストパターンを与えて良否判定する。
ンテストでIC間のパターンチェックを除くコネクタ間の
チェック等を行ない、全ネットをショートテストして
パターンのショートやブリッジのチェックをし、アナ
ログテストで抵抗器やコンデンサ等のIC以外の実装部品
をチェックし、最後にICテストを行なって、個々にテ
ストパターンを与えて良否判定する。
以上の検査が終了してOKの判定があると、検査は終了
する。
する。
判定結果がNOであると、IC−Ａにショート用パッケー
ジ１を被せ、全ピン間をショートさせる。すなわち、IC
−Ａにショートプログラムを適用したとき、１つのパタ
ーンからハンダ部、ショート用パッケージ１、そしてハ
ンダ部を経て次のパターンまでと、各パターン間にルー
プが形成されて、各パターン間の導通状態がチェックさ
れる。その結果OKの判定が出るとIC−Ａが不良であるか
ら、IC−Ａの不良を印字し、検査を終了する。
ジ１を被せ、全ピン間をショートさせる。すなわち、IC
−Ａにショートプログラムを適用したとき、１つのパタ
ーンからハンダ部、ショート用パッケージ１、そしてハ
ンダ部を経て次のパターンまでと、各パターン間にルー
プが形成されて、各パターン間の導通状態がチェックさ
れる。その結果OKの判定が出るとIC−Ａが不良であるか
ら、IC−Ａの不良を印字し、検査を終了する。
さらに判定結果がNOであると、１つのパターンからハ
ンダ部、ショート用パッケージ１、そしてハンダ部を経
て次のパターンまでと、各パターン間の導通状態がチェ
ックされているので、どのピン間がパターン切れかも判
明する。そして、例えば３ピンがパターン切れ（接触不
良）であることを印字して検査を終了する。
ンダ部、ショート用パッケージ１、そしてハンダ部を経
て次のパターンまでと、各パターン間の導通状態がチェ
ックされているので、どのピン間がパターン切れかも判
明する。そして、例えば３ピンがパターン切れ（接触不
良）であることを印字して検査を終了する。
次に第８図により、この発明のショート用パッケージ
で被覆したICの、ピン立て位置からICまでのパターン切
れおよびハンダ不良を検査する工程を自動化し、インサ
ーキットテスターによって良否判定する手順中のショー
トテスト後に、この発明のショート用パッケージで被覆
したICの、ピン立て位置からICまでのパターン切れおよ
びハンダ不良を検査する工程を挿入して行なう場合につ
いて説明する。
で被覆したICの、ピン立て位置からICまでのパターン切
れおよびハンダ不良を検査する工程を自動化し、インサ
ーキットテスターによって良否判定する手順中のショー
トテスト後に、この発明のショート用パッケージで被覆
したICの、ピン立て位置からICまでのパターン切れおよ
びハンダ不良を検査する工程を挿入して行なう場合につ
いて説明する。
すなわちインサーキットテスターによって、オープ
ンテストでIC間のパターンチェックを除くコネクタ間の
チェック等を行ない、全ネットをショートテストして
パターンのショートやブリッジのチェックをする。
ンテストでIC間のパターンチェックを除くコネクタ間の
チェック等を行ない、全ネットをショートテストして
パターンのショートやブリッジのチェックをする。
パターンチェック、およびハンダ不良をテストしたい
特定のICにおいて、IC−Ａ以下の各IC11に順次ショート
用パッケージ１を被せ、各IC11の全ピンを肩部12′にお
いてショートさせる。例えばIC−Ａにショートプログラ
ムを適用し、さらに判定結果がNOであると、どのピン間
がパターン切れかも判明するので、例えば３ピンがパタ
ーン切れ（接触不良）であることを印字して検査を終了
する。
特定のICにおいて、IC−Ａ以下の各IC11に順次ショート
用パッケージ１を被せ、各IC11の全ピンを肩部12′にお
いてショートさせる。例えばIC−Ａにショートプログラ
ムを適用し、さらに判定結果がNOであると、どのピン間
がパターン切れかも判明するので、例えば３ピンがパタ
ーン切れ（接触不良）であることを印字して検査を終了
する。
この実施例では、IC11が不良でないときのピン立て位
置からICまでのパターン切れやハンダ不良が簡単に検出
でき、ICテストにおける手間のかかる作業を省略して迅
速に検査することができる。
置からICまでのパターン切れやハンダ不良が簡単に検出
でき、ICテストにおける手間のかかる作業を省略して迅
速に検査することができる。
［発明の効果］ この発明のIC実装ボードの検査方法は、以上のように
ショート用パッケージをIC実装ボード上に実装されたIC
に被せて検査するようにしたので、従来困難であったピ
ン立て位置からICまでのパターン切れやハンダ不良等の
導通状態の検査が可能となり、ICを交換することなく各
ピン間の導通状態の欠陥をチェックすることができ、IC
実装ボードの検査時間を大幅に短縮することができた。
ショート用パッケージをIC実装ボード上に実装されたIC
に被せて検査するようにしたので、従来困難であったピ
ン立て位置からICまでのパターン切れやハンダ不良等の
導通状態の検査が可能となり、ICを交換することなく各
ピン間の導通状態の欠陥をチェックすることができ、IC
実装ボードの検査時間を大幅に短縮することができた。
また、今までのようにパターンチェックするためにテ
スター本体のピン数を増加する必要もない。
スター本体のピン数を増加する必要もない。
第１図はこの発明のIC実装ボードの検査方法に使用され
るショート用パッケージの一例を示す斜視図、第２図お
よび第３図は他の例を示す斜視図、また第４図ないし第
６図は検査対象のIC実装ボードの要部を示す平面図およ
び斜視図、第７図および第８図はこの発明のIC実装ボー
ドの検査方法のそれぞれ実施例を示すフローチャートで
ある。 １……ショート用パッケージ ２……押圧板 ３……プローブ ４……ガイド孔 ５……ガイド板 ６……貫通孔 ７……スライドガイド ８……コイルバネ 11……IC 12……ピン 21……IC実装ボード 22……保持基板
るショート用パッケージの一例を示す斜視図、第２図お
よび第３図は他の例を示す斜視図、また第４図ないし第
６図は検査対象のIC実装ボードの要部を示す平面図およ
び斜視図、第７図および第８図はこの発明のIC実装ボー
ドの検査方法のそれぞれ実施例を示すフローチャートで
ある。 １……ショート用パッケージ ２……押圧板 ３……プローブ ４……ガイド孔 ５……ガイド板 ６……貫通孔 ７……スライドガイド ８……コイルバネ 11……IC 12……ピン 21……IC実装ボード 22……保持基板
Claims (1)
- 【請求項１】IC実装ボード上に実装されたICの検査工程
において、IC実装ボード上に実装された個々のICに、複
数のプローブを備えるとともに各プローブ間を導通した
ショート用パッケージを被せてICの全ピン間をショート
させ、ICの２つのピン立て位置間を順次ショートチェッ
クすることにより個々のICの２つのピン立て位置間のパ
ターン切れおよびハンダ不良を検査する工程を、上記IC
を検査する工程に付加したことを特徴とするIC実装ボー
ドの検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1284023A JP2717115B2 (ja) | 1989-10-30 | 1989-10-30 | Ｉｃ実装ボードの検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1284023A JP2717115B2 (ja) | 1989-10-30 | 1989-10-30 | Ｉｃ実装ボードの検査方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9086278A Division JPH1038951A (ja) | 1997-04-04 | 1997-04-04 | Ｉｃ実装ボードの検査方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03144380A JPH03144380A (ja) | 1991-06-19 |
| JP2717115B2 true JP2717115B2 (ja) | 1998-02-18 |
Family
ID=17673306
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1284023A Expired - Fee Related JP2717115B2 (ja) | 1989-10-30 | 1989-10-30 | Ｉｃ実装ボードの検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2717115B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6027139A (ja) * | 1983-07-25 | 1985-02-12 | Fujitsu Ltd | パツケ−ジとプリント基板間の接続検査方法 |
-
1989
- 1989-10-30 JP JP1284023A patent/JP2717115B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03144380A (ja) | 1991-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04309875A (ja) | インサーキット試験装置 | |
| US6856154B2 (en) | Test board for testing IC package and tester calibration method using the same | |
| US7495464B2 (en) | Inspection device of a semiconductor device | |
| JP2001153909A (ja) | 基板検査装置、基板製造方法及びバンプ付き基板 | |
| JP2717115B2 (ja) | Ｉｃ実装ボードの検査方法 | |
| US6326797B2 (en) | Apparatus and method for evaluating printed circuit board assembly manufacturing processes | |
| US8093921B2 (en) | Monitoring of interconnect reliability using a programmable device | |
| JP2002107417A (ja) | 半導体集積回路の試験装置及びその管理方法 | |
| JPH1038951A (ja) | Ｉｃ実装ボードの検査方法 | |
| JPH04315068A (ja) | プリント回路板の検査装置 | |
| US20030197514A1 (en) | System and method for testing a printed circuit board by employing a ceramic substrate with micro-probes formed on the ceramic substrate | |
| JP2000171512A (ja) | プリント配線板の導通検査装置 | |
| JP2575640Y2 (ja) | 半導体素子の検査装置 | |
| JP2591453B2 (ja) | バーンインボード検査装置およびバーンインボード検査方法 | |
| JPH0346246A (ja) | 検査装置 | |
| JPH0287082A (ja) | プローブピン接触不良判断機能を有するインサーキットテスタ | |
| JP4490005B2 (ja) | プリント回路板の試験方法及び試験装置 | |
| JPH0945740A (ja) | 半導体基板の評価方法及びそれに用いるチェック用ボード | |
| JPH0555321A (ja) | 半導体装置およびその試験方法 | |
| JPH01242973A (ja) | 回路基板パターンのオープン・ショート検査方法 | |
| JP2001108728A (ja) | 半導体製品の検査装置 | |
| JPH07183341A (ja) | プローブテストヘッド | |
| JPH05315414A (ja) | プローブカード及びその仕様検査方法 | |
| JPH09264918A (ja) | パッケージ基板の検査方法 | |
| JP2002340979A (ja) | 測定装置の運転方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |