JPS60151569A - 半導体集積回路の測定装置 - Google Patents
半導体集積回路の測定装置Info
- Publication number
- JPS60151569A JPS60151569A JP59007787A JP778784A JPS60151569A JP S60151569 A JPS60151569 A JP S60151569A JP 59007787 A JP59007787 A JP 59007787A JP 778784 A JP778784 A JP 778784A JP S60151569 A JPS60151569 A JP S60151569A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- test
- ics
- auxiliary memory
- measured
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
同時測定装置に関するものである。
従来、メモリＩＣではメモリ容量の増大にともなう測定
時間の増大に対処するため、ＩＣ１個当りの測定時間を
短縮する方法として、１台のＩＣテスタで同時に２個以
上のＩＣを測定する同時測定が行なわれている。ところ
で、ｌチップマイコンやランダムロジック等のＩＣにお
いても大規模化、高集積化にともない、これらのＩＣの
測定時間も増大傾向にあり、これに対処する必要に迫ま
られている。１チツプマイコンやランダムロジック等の
ＩＣの中には、ＩＣテスタより印加する信号とＩＣ内部
の信号との一致をとる必要のあるものがあり、２個以上
のＩＣｉ同時に測定しようとする場合、個々のＩＣの初
期状態が異なるため、夫々個別に一致ｅ６る必要がある
。従来のＩＣテスタでは１個のＩＣの一致をとる間、他
の一致のとれたＩＣの状態を保持するため、そのＩＣに
は状態を変化させるような信号、例えばクロック信号を
印加しないようにして一致をとる方法が採られている。
時間の増大に対処するため、ＩＣ１個当りの測定時間を
短縮する方法として、１台のＩＣテスタで同時に２個以
上のＩＣを測定する同時測定が行なわれている。ところ
で、ｌチップマイコンやランダムロジック等のＩＣにお
いても大規模化、高集積化にともない、これらのＩＣの
測定時間も増大傾向にあり、これに対処する必要に迫ま
られている。１チツプマイコンやランダムロジック等の
ＩＣの中には、ＩＣテスタより印加する信号とＩＣ内部
の信号との一致をとる必要のあるものがあり、２個以上
のＩＣｉ同時に測定しようとする場合、個々のＩＣの初
期状態が異なるため、夫々個別に一致ｅ６る必要がある
。従来のＩＣテスタでは１個のＩＣの一致をとる間、他
の一致のとれたＩＣの状態を保持するため、そのＩＣに
は状態を変化させるような信号、例えばクロック信号を
印加しないようにして一致をとる方法が採られている。
この方法ではダイナミック回路を有するＩＣでは、既に
一致のとれたＩＣが、他のＩＣの一致ヲトる間ＩＣテス
タからの信号が印加されない為に一致の状態が変化して
しまい、一致のとれたＩＣは正しく測定できるが、一致
の状態が変化したＩＣは正しく測定できないという問題
があった０ 〔発明の目的〕 本発明はＩＣの測定方法における上記のような問題点に
対処するためのもので、ＩＣの一致の状況によりＩＣテ
スタから常に被測定ＩＣに対して、信号が連続的に印加
できるようＩＣテスタにパターン補助メモＩＪ ｋ備え
、一致のとれたＩＣには連続的に信号系列（テストパタ
ーン）全印加しつつ、他のＩＣの一致をとり、一致の間
のテストパターンをパターン補助メモリに蓄え、一致完
了後パターン補助メモリに蓄えられたテストパターンか
ら連続的にＩＣにテストパターンを印加し、一致の状態
を変化させずに同時測定することができる装置を提供す
る。
一致のとれたＩＣが、他のＩＣの一致ヲトる間ＩＣテス
タからの信号が印加されない為に一致の状態が変化して
しまい、一致のとれたＩＣは正しく測定できるが、一致
の状態が変化したＩＣは正しく測定できないという問題
があった０ 〔発明の目的〕 本発明はＩＣの測定方法における上記のような問題点に
対処するためのもので、ＩＣの一致の状況によりＩＣテ
スタから常に被測定ＩＣに対して、信号が連続的に印加
できるようＩＣテスタにパターン補助メモＩＪ ｋ備え
、一致のとれたＩＣには連続的に信号系列（テストパタ
ーン）全印加しつつ、他のＩＣの一致をとり、一致の間
のテストパターンをパターン補助メモリに蓄え、一致完
了後パターン補助メモリに蓄えられたテストパターンか
ら連続的にＩＣにテストパターンを印加し、一致の状態
を変化させずに同時測定することができる装置を提供す
る。
氷見Ｂ１１１ｆｌＩｃテスタのチャンネル数の許す限り
、何個のＩＣでも同時測定可能に構成し得るが、簡単の
ため２個同時測定の例を挙げて説明する。図にＩＣ２個
を同時測定する場合のＩＣテスタの機能ブロック図を示
す。
、何個のＩＣでも同時測定可能に構成し得るが、簡単の
ため２個同時測定の例を挙げて説明する。図にＩＣ２個
を同時測定する場合のＩＣテスタの機能ブロック図を示
す。
ＩＣテスタに設けられたパターンメモリＩｆｌテストハ
ターンを収納する主メモリで、ＩＣｉテストする動作に
伴って記憶内容が読み出され、データバス２を介してパ
ターンコントローラ３１．３２及びパターン補助メモリ
４に転送される。本実施例においては２個のＩＣ，、Ｉ
Ｃ２’に同時に測定する場合に対応させて、パターンコ
ントローラ３１及び３２が設けられると共に、パターン
補助メモリ４はメモリ領域が２分割され、上記パターン
コントローラ３１，３゜に夫々対応させると共にパター
ンメモリ１のテストパターンは夫々のメモリ領域４１．
４゜に与えられる。パターン補助メモリ４と２個の被測
定ＩＣ，、ＩＣ２との間には、テストパターンに従って
セットされた各ＩＣの機能をテストするためのドライバ
５が設けられている。該ドライバ５Ｖｉ、テスト実行時
に各ＩＣから出力された信号とテストパターンに予め設
定さｈた信号とを比較するためのコンパレータを含んで
構成されている。
ターンを収納する主メモリで、ＩＣｉテストする動作に
伴って記憶内容が読み出され、データバス２を介してパ
ターンコントローラ３１．３２及びパターン補助メモリ
４に転送される。本実施例においては２個のＩＣ，、Ｉ
Ｃ２’に同時に測定する場合に対応させて、パターンコ
ントローラ３１及び３２が設けられると共に、パターン
補助メモリ４はメモリ領域が２分割され、上記パターン
コントローラ３１，３゜に夫々対応させると共にパター
ンメモリ１のテストパターンは夫々のメモリ領域４１．
４゜に与えられる。パターン補助メモリ４と２個の被測
定ＩＣ，、ＩＣ２との間には、テストパターンに従って
セットされた各ＩＣの機能をテストするためのドライバ
５が設けられている。該ドライバ５Ｖｉ、テスト実行時
に各ＩＣから出力された信号とテストパターンに予め設
定さｈた信号とを比較するためのコンパレータを含んで
構成されている。
パターンメモリｌに記憶された上記テストパターンはコ
ントロール部とデータ部とからなり、コントロール部に
は、マイコンやランタムロジックＩＣ等の一致をとる必
要があるＩＣに対してｉ 一致コントロール情報が含ま
れ、データ部には被測定ＩＣに印加される信号系列と、
被測定ＩＣの信号と比較されるべき信号系列とが含まれ
ている。
ントロール部とデータ部とからなり、コントロール部に
は、マイコンやランタムロジックＩＣ等の一致をとる必
要があるＩＣに対してｉ 一致コントロール情報が含ま
れ、データ部には被測定ＩＣに印加される信号系列と、
被測定ＩＣの信号と比較されるべき信号系列とが含まれ
ている。
上記構成のＩＣテスタにおいて、テストパターンがスタ
ートすると、パターンメモリ１よりパターン補助メモリ
４．．４２にテストパターンがロードされ、ドライバ５
を介して被測定ＩＣ，、ＩＣ２に信号が印加され、被測
定■Ｃ１，ＩＣ２の信号はドライバ５内に設けられたコ
ンパレータでテストパターンと比較される。このときパ
ターン補助メモｌＪ４．，４２内には現在印加されてい
るテストパターンのみ存在する。パターン補助メモリ４
１，４２に一致コントロール情報ヲ含むテストパターン
がロードされると一致コントロール情報が検知されてパ
ターンコントローラ３１，３゜により一致動作に移る。
ートすると、パターンメモリ１よりパターン補助メモリ
４．．４２にテストパターンがロードされ、ドライバ５
を介して被測定ＩＣ，、ＩＣ２に信号が印加され、被測
定■Ｃ１，ＩＣ２の信号はドライバ５内に設けられたコ
ンパレータでテストパターンと比較される。このときパ
ターン補助メモｌＪ４．，４２内には現在印加されてい
るテストパターンのみ存在する。パターン補助メモリ４
１，４２に一致コントロール情報ヲ含むテストパターン
がロードされると一致コントロール情報が検知されてパ
ターンコントローラ３１，３゜により一致動作に移る。
一致動作が終了するまでの間にパターンメモリーからテ
ストパターンが転送されてくるようなこ々があれば、転
送されてくるテストパターンは補助メモリ４１，４２内
に蓄えられる。
ストパターンが転送されてくるようなこ々があれば、転
送されてくるテストパターンは補助メモリ４１，４２内
に蓄えられる。
今仮りに一致コントロール情報を含むテストパターンに
よって２個の被測定ＩＣ１，ＩＣ２がテストされ、被測
定ＩＣが被測定ＩＣ２，ｒ、り早く一致がとれたとする
と、ドライバ５から出力される一致信号６１ がパター
ンコントローラ３１ に力えられ、パターンコントロー
ル信号７１ がパターン補助メモリ４□に与えられて次
のテストｌ実行するべくパターンメモリーからパターン
補助メモリ４ に次のテストパターンが読み出され、被
測定ＩＣ，に対してテストが実行される。この古き被測
定ＩＣ２側では先の一致コントロール情報を含むテスト
パターンによる一致動作中であるため、パターンメモリ
１より被測定ＩＣ，の動作に伴ってロードされたテスト
パターンは直ちには実行されず他方のパターン補助メモ
リ４２を利用して蓄えられる。この状態では被測定■Ｃ
１へのテストパターン印加動作さ、被測定■Ｃ２の一致
動作が並行して同等支障なく実行される。被測定■Ｃ２
の一致がとれた後、既にパターン補助メモリ４゜内に蓄
えられたテストパターンの中から被測１定ＩＣ，のテス
ト実行に伴って最も早くロードされたパターンより逐次
印加される。この状態ではパターン補助メモリ４２内に
一致動作の間蓄えられたパターン数に等しい数のテスト
パターンが常に存在することになる。尚パターン補助メ
モリ４．，４２に蓄えられるテストパターンは良品デバ
イス測定の場合それ程多く必要とされないので、長大テ
ストパターン全記憶するパターンメモリＩの容量より充
分小さい蓉量の補助メモリで充分である。更に一致パタ
ーンがあれば、同様にして夫々個別に一致動作に移り、
一致動作の間テストパターンはパターン補助メモリ内に
蓄えられる。このようにして被測定ＩＣ，と被測定ＩＣ
２に常に信号系列を連続的に印加してテストすることが
できる。同時に測定を必要とする個数のＩＣに対応させ
て補助メモリ及びパターンコントローラ等全付加するこ
とにより、任意個数のＩＣｉ同時テストすることができ
る。
よって２個の被測定ＩＣ１，ＩＣ２がテストされ、被測
定ＩＣが被測定ＩＣ２，ｒ、り早く一致がとれたとする
と、ドライバ５から出力される一致信号６１ がパター
ンコントローラ３１ に力えられ、パターンコントロー
ル信号７１ がパターン補助メモリ４□に与えられて次
のテストｌ実行するべくパターンメモリーからパターン
補助メモリ４ に次のテストパターンが読み出され、被
測定ＩＣ，に対してテストが実行される。この古き被測
定ＩＣ２側では先の一致コントロール情報を含むテスト
パターンによる一致動作中であるため、パターンメモリ
１より被測定ＩＣ，の動作に伴ってロードされたテスト
パターンは直ちには実行されず他方のパターン補助メモ
リ４２を利用して蓄えられる。この状態では被測定■Ｃ
１へのテストパターン印加動作さ、被測定■Ｃ２の一致
動作が並行して同等支障なく実行される。被測定■Ｃ２
の一致がとれた後、既にパターン補助メモリ４゜内に蓄
えられたテストパターンの中から被測１定ＩＣ，のテス
ト実行に伴って最も早くロードされたパターンより逐次
印加される。この状態ではパターン補助メモリ４２内に
一致動作の間蓄えられたパターン数に等しい数のテスト
パターンが常に存在することになる。尚パターン補助メ
モリ４．，４２に蓄えられるテストパターンは良品デバ
イス測定の場合それ程多く必要とされないので、長大テ
ストパターン全記憶するパターンメモリＩの容量より充
分小さい蓉量の補助メモリで充分である。更に一致パタ
ーンがあれば、同様にして夫々個別に一致動作に移り、
一致動作の間テストパターンはパターン補助メモリ内に
蓄えられる。このようにして被測定ＩＣ，と被測定ＩＣ
２に常に信号系列を連続的に印加してテストすることが
できる。同時に測定を必要とする個数のＩＣに対応させ
て補助メモリ及びパターンコントローラ等全付加するこ
とにより、任意個数のＩＣｉ同時テストすることができ
る。
以上のように、従来技術ではスタティックタイプのＩＣ
の同時測定しかできなかったのに対して、本発明によれ
ば簡単な構成を付加するのみでダイナミックタイプのＩ
Ｃの同時測定も可能となり、スループットの向上に大い
に効果がある。
の同時測定しかできなかったのに対して、本発明によれ
ば簡単な構成を付加するのみでダイナミックタイプのＩ
Ｃの同時測定も可能となり、スループットの向上に大い
に効果がある。
図は本発明による一実施例を示す測定装置の要部ブロッ
ク図である。 １：パターンメモリ ３．．３２ ：パターンコントロ
ーラ ４：パターン補助メモリ ５： ドライバ ＩＣ
，、ＩＣ２二被測定ＩＣ
ク図である。 １：パターンメモリ ３．．３２ ：パターンコントロ
ーラ ４：パターン補助メモリ ５： ドライバ ＩＣ
，、ＩＣ２二被測定ＩＣ
Claims (1)
- １）被測定集積回路にテストパターンを印加することに
よって出力される信号と予め設定された信号とを比較し
て機能試験を実行する測定装置において、比較のための
設定された信号を含むテストパターンを収納する主メモ
リと、主メモリから読み出されたテストパターンを被測
定集積回路毎に保持するパターン補助メモリと、主メモ
リからパターン補助メモリに読み出されたテストパター
ンが比較のための設定された信号を含むことを検出して
補助メモリの内容を制御するパターンコントローラと、
テストパターンの内容に従って被測定集積回路にテスト
信号を印加し、集積回路の出力信号が与えられるドライ
バとを備えてなる半導体集積回路の測定装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59007787A JPS60151569A (ja) | 1984-01-18 | 1984-01-18 | 半導体集積回路の測定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59007787A JPS60151569A (ja) | 1984-01-18 | 1984-01-18 | 半導体集積回路の測定装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60151569A true JPS60151569A (ja) | 1985-08-09 |
Family
ID=11675373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59007787A Pending JPS60151569A (ja) | 1984-01-18 | 1984-01-18 | 半導体集積回路の測定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60151569A (ja) |
-
1984
- 1984-01-18 JP JP59007787A patent/JPS60151569A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002538464A (ja) | 既知の良品デバイスを使用して期待する応答を生成するための集積回路デバイスの効率的な同時テスト | |
| US8037089B2 (en) | Test system | |
| JPS60151569A (ja) | 半導体集積回路の測定装置 | |
| JPH0252446A (ja) | 集積回路の試験装置 | |
| JPH11211793A (ja) | Ｉｃ試験装置 | |
| US20020049943A1 (en) | Semiconductor test system | |
| JP2865035B2 (ja) | 半導体記憶装置の試験方法 | |
| KR20030060745A (ko) | 반도체 기억장치의 시험장치 및 시험방법 | |
| JPH05190637A (ja) | 半導体集積回路の試験方法 | |
| JPS61196176A (ja) | 半導体集積回路試験装置 | |
| JPS6329277A (ja) | 論理集積回路の試験装置 | |
| JP2003121501A (ja) | 半導体デバイス試験方法及び半導体デバイス試験装置 | |
| JP2002008391A (ja) | 半導体試験装置及びこれを用いる試験方法 | |
| JP3145283B2 (ja) | Ｉｃ試験装置のレジスタデータ書込み方式 | |
| JPH04282478A (ja) | 論理集積回路用試験装置 | |
| JPS6039186B2 (ja) | 半導体素子 | |
| JPH0622254B2 (ja) | 半導体集積回路の検査装置 | |
| JPS58129274A (ja) | Ｌｓｉの試験方式 | |
| JPH08315597A (ja) | Ｉｃ試験装置 | |
| JP2752642B2 (ja) | 半導体集積回路測定装置 | |
| JPH03179278A (ja) | 半導体試験方法 | |
| JPS63127170A (ja) | 集積回路試験装置 | |
| JPS61147356A (ja) | メモリモジユ−ルの試験装置 | |
| JPS63191081A (ja) | 半導体試験装置 | |
| JP2002196043A (ja) | Ｉｃテスタ |