CN114530189A - 芯片的修复方法、修复装置、芯片 - Google Patents
芯片的修复方法、修复装置、芯片 Download PDFInfo
- Publication number
- CN114530189A CN114530189A CN202210101031.0A CN202210101031A CN114530189A CN 114530189 A CN114530189 A CN 114530189A CN 202210101031 A CN202210101031 A CN 202210101031A CN 114530189 A CN114530189 A CN 114530189A
- Authority
- CN
- China
- Prior art keywords
- redundant
- address
- fault
- unit
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 34
- 230000015654 memory Effects 0.000 claims abstract description 202
- 230000008439 repair process Effects 0.000 claims abstract description 55
- 238000013507 mapping Methods 0.000 claims abstract description 9
- 230000004044 response Effects 0.000 claims description 5
- 230000002950 deficient Effects 0.000 description 10
- 238000012360 testing method Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000007723 transport mechanism Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/44—Indication or identification of errors, e.g. for repair
- G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
本公开提供了一种芯片的修复方法，所述芯片包括主存储器、冗余存储器、单次可编程OTP存储器，所述修复方法包括：响应于所述芯片上电，从所述OTP存储器中获取所述主存储器中的至少一个故障单元的故障地址；根据所述故障地址，确定所述冗余存储器中与所述故障单元对应的冗余单元的冗余地址；将所述故障地址映射到所述冗余地址，以用所述冗余单元替换所述故障单元。本公开还提供一种修复装置、一种芯片。
Description
技术领域
本公开实施例涉及半导体领域，特别涉及一种芯片的修复方法、一种应用于芯片的修复装置、一种芯片。
背景技术
嵌入式存储器被广泛应用于片上系统(SOC，System On Chip)，在硅面积占有率可高达90％以上。由于生产过程存在多种不确定因素，不可避免的会导致存储器中产生故障单元，从而引起芯片良率降低、生产成本增加等问题。
如何对存储器中的故障进行检测并修复成为亟需解决的问题。
发明内容
本公开实施例提供一种芯片的修复方法、一种应用于芯片的修复装置、一种芯片。
第一方面，本公开实施例提供一种芯片的修复方法，所述芯片包括主存储器、冗余存储器、单次可编程OTP存储器，所述修复方法包括：
响应于所述芯片上电，从所述OTP存储器中获取所述主存储器中的至少一个故障单元的故障地址；
根据所述故障地址，确定所述冗余存储器中与所述故障单元对应的冗余单元的冗余地址；
将所述故障地址映射到所述冗余地址，以用所述冗余单元替换所述故障单元。
在一些实施例中，所述故障单元大小等于一个修复单位；根据所述故障地址，确定所述冗余存储器中与所述故障单元对应的冗余单元的冗余地址的步骤包括：
根据各个所述故障单元的地址，确定所述冗余存储器中与各个所述故障单元对应的冗余单元的地址；其中，所述冗余单元的大小等于一个所述修复单位。
在一些实施例中，所述修复单位为比特、字节、行中的任意一者。
在一些实施例中，所述故障单元对应所述主存储器中的一段连续的地址，所述故障地址中包括各个所述故障单元的首地址和长度；根据所述故障地址，确定所述冗余存储器中与所述故障单元对应的冗余单元的冗余地址的步骤包括：
根据各个所述故障单元的首地址和长度，确定所述冗余存储器中与各个所述故障单元对应的冗余单元的地址；其中，所述冗余单元对应所述冗余存储器中的一段连续的地址，所述冗余单元的长度与对应的故障单元的长度相同，所述冗余地址中包括各个所述冗余单元的首地址和长度。
在一些实施例中，所述故障单元对应所述主存储器中的一段连续的地址，所述故障地址包括各个所述故障单元的首地址和长度；根据所述故障地址，确定所述冗余存储器中与所述故障单元对应的冗余单元的冗余地址的步骤包括：
确定目标冗余空间，其中，所述目标冗余空间的长度等于全部所述故障单元的长度的和；
根据各个所述故障单元的首地址和长度，将所述目标冗余空间划分为与多个所述故障单元一一对应的多个冗余单元，所述冗余单元的长度与对应的故障单元的长度相同，所述冗余地址中包括所述目标冗余空间的首地址和各个所述冗余单元的长度。
在一些实施例中，将所述故障地址映射到所述冗余地址，以用所述冗余单元替换所述故障单元的步骤包括：
分别用各个所述冗余单元的地址替换对应的所述故障单元的地址，以用所述冗余单元替换所述故障单元。
在一些实施例中，在响应于所述芯片上电，从所述OTP存储器中获取所述主存储器中的故障单元的故障地址的步骤之前，所述修复方法还包括：
对所述主存储器进行访存，判断所述主存储器是否存在故障；
当所述主存储器存在故障时，获取各个所述故障单元的故障地址，并将各个所述故障单元的故障地址写入所述OTP存储器。
在一些实施例中，所述OTP存储器为电可编程熔丝eFuse存储器。
第二方面，本公开实施例提供一种修复装置，应用于芯片，所述芯片包括主存储器、冗余存储器、OTP存储器；所述修复装置包括：
故障采集模块，配置为响应于所述芯片上电，从所述OTP存储器中获取所述主存储器中的至少一个故障单元的故障地址；
冗余配置模块，配置为根据所述故障地址，确定所述冗余存储器中与所述故障单元对应的冗余单元的冗余地址；
故障修复模块，配置为将所述故障地址映射到所述冗余地址，以用所述冗余单元替换所述故障单元。
第三方面，本公开实施例提供一种芯片，包括主存储器、冗余存储器、OTP存储器、修复装置；其中，所述修复装置为本公开实施例第二方面提供的修复装置。
本公开实施例提供一种芯片的修复方法、用于实现该修复方法的修复装置、芯片，在本公开实施例中，在芯片中内置了独立于主存储器的冗余存储器，当主存储器中存储故障时，用冗余存储器中的冗余单元替换主存储器中的故障单元，实现了嵌入式存储器内建自修复；通过在芯片中内置独立的冗余存储器，大大提高了对嵌入式存储器的修复能力，而且能够适应不同大小的嵌入式存储器的修复，还能够满足不同的功耗、成本需求，提高了嵌入式存储器内建自修复的灵活性。
附图说明
附图用来提供对本公开实施例的进一步理解，并且构成说明书的一部分，与本公开的实施例一起用于解释本公开，并不构成对本公开的限制。在附图中：
图1是本公开实施例中一种芯片的修复方法的流程图；
图2是本公开实施例中另一种芯片的修复方法中部分步骤的流程图；
图3是本公开实施例中又一种芯片的修复方法中部分步骤的流程图；
图4是本公开实施例中再一种芯片的修复方法中部分步骤的流程图；
图5是本公开实施例中再一种芯片的修复方法中部分步骤的流程图；
图6是本公开实施例中再一种芯片的修复方法中部分步骤的流程图；
图7是本公开实施例中一种修复装置的组成框图；
图8是本公开实施例中一种芯片的组成框图；
图9是本公开实施例中一种芯片修复的架构示意图。
具体实施方式
为使本领域的技术人员更好地理解本公开的技术方案，下面结合附图对本公开提供的芯片的修复方法、应用于芯片的修复装置、芯片进行详细描述。
在下文中将参考附图更充分地描述示例实施例，但是所述示例实施例可以以不同形式来体现且不应当被解释为限于本文阐述的实施例。反之，提供这些实施例的目的在于使本公开透彻和完整，并将使本领域技术人员充分理解本公开的范围。
在不冲突的情况下，本公开各实施例及实施例中的各特征可相互组合。
如本文所使用的，术语“和/或”包括一个或多个相关列举条目的任何和所有组合。
本文所使用的术语仅用于描述特定实施例，且不意欲限制本公开。如本文所使用的，单数形式“一个”和“该”也意欲包括复数形式，除非上下文另外清楚指出。还将理解的是，当本说明书中使用术语“包括”和/或“由……制成”时，指定存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或添加一个或多个其它特征、整体、步骤、操作、元件、组件和/或其群组。
除非另外限定，否则本文所用的所有术语(包括技术和科学术语)的含义与本领域普通技术人员通常理解的含义相同。还将理解，诸如那些在常用字典中限定的那些术语应当被解释为具有与其在相关技术以及本公开的背景下的含义一致的含义，且将不解释为具有理想化或过度形式上的含义，除非本文明确如此限定。
在一些相关技术中，通过封装引脚对嵌入式存储器直接进行测试，然后通过激光加熔丝对故障单元加以修复。本公开的发明人研究认为，通过封装引脚对嵌入式存储器直接进行测试并配合激光加熔丝对故障单元进行修复的方案，随着测试算法复杂度的提供，对集成电路自动测试机(AET，Automatic Test Equipment)的存储容量需求越来越高，测试成本急剧增加；受外围管脚资源的限制，对大容量嵌入式存储器进行直接测试变得越来越困难。
有鉴于此，第一方面，参照图1，本公开实施例提供一种芯片的修复方法，所述芯片包括主存储器、冗余存储器、单次可编程(OTP，One Time Programmable)存储器，所述修复方法包括：
S1、响应于所述芯片上电，从所述OTP存储器中获取所述主存储器中的至少一个故障单元的故障地址；
S2、根据所述故障地址，确定所述冗余存储器中与所述故障单元对应的冗余单元的冗余地址；
S3、将所述故障地址映射到所述冗余地址，以用所述冗余单元替换所述故障单元。
在本公开实施例中，芯片可以是存储芯片，也可以是片上系统SOC。本公开实施例对此不做特殊限定。在本公开实施例中，主存储器、冗余存储器、OTP存储器内置在芯片中；主存储器即嵌入式存储器；冗余存储器独立与主存储器，用于在主存储器中存储故障时替换主存储器中的故障单元，从而对主存储器进行修复；OTP存储器用于存储故障单元的故障地址。
在本公开实施例中，OTP存储器中存储的故障地址是在芯片测试(CP，ChipProbing)阶段对芯片中的主存储器进行测试，发现主存储器中存在故障时写入OTP存储器中的。需要说明的是，OTP存储器的特点使得故障地址写入后则不能被再次更改或清除。
本公开实施例中，故障地址可以是存在故障的存储元所在的行的行地址或存在故障的存储元所在的列的列地址；故障地址也可以是存在故障的存储元的地址。本公开实施例对此不做特殊限定。需要说明的是，存储元是存储器的最小存储单元，用来存放一位二进制代码0或1。
在本公开实施例中，通过执行步骤S2确定故障单元对应的冗余单元的冗余地址，是指在冗余存储器中分配用于替换主存储器中的故障单元的冗余单元；通过执行步骤S3将故障地址映射到冗余地址，能够将原本指向故障单元的故障地址的读写操作重定向到冗余单元的冗余地址，对冗余存储器中的冗余单元进行读写操作，从而实现了用冗余存储器中的冗余单元替换主存储器中的故障单元，达到嵌入式存储器自修复的目的。
本公开实施例对于冗余存储器的大小不做特殊限定。在一些实施例中，可以根据主存储器的大小、功耗、成本等至少一种需求选择内置在芯片中的冗余存储器的大小。例如，主存储器越大，内置在芯片中的冗余存储器越大；主存储器越小，内置在芯片中的冗余存储器越小。
需要说明的是，步骤S1至S3可以在芯片第一次上电时执行，并存储得到的故障地址与冗余地址的映射关系，从而完成对主存储器的修复；步骤S1至S3也可以在芯片每一次上电时都执行。本公开实施例对此不做特殊限定。
本公开实施例提供的芯片的修复方法中，在芯片中内置了独立于主存储器的冗余存储器，当主存储器中存储故障时，用冗余存储器中的冗余单元替换主存储器中的故障单元，实现了嵌入式存储器内建自修复；通过在芯片中内置独立的冗余存储器，大大提高了对嵌入式存储器的修复能力，而且能够适应不同大小的嵌入式存储器的修复，还能够满足不同的功耗、成本需求，提高了嵌入式存储器内建自修复的灵活性。
本公开实施例对于如何执行步骤S2，在冗余存储器中分配用于替换主存储器中的故障单元的冗余单元不做特殊限定。
在一些实施例中，以预设的修复单位对主存储器进行内建自修复。在一些实施例中，所述修复单位为比特、字节、行中的任意一者。
在本公开实施例中，以比特为修复单位，是指将主存储器中的存在故障的存储元作为故障单元；以字节为修复单位，是指将主存储器中存在故障的存储元所在的字节作为故障单元；以行为修复单位，是指将主存储器中存在故障的存储元所在的行或列作为故障单元。
例如，以比特为修复单位时，主存储器中存在故障的存储元作为故障单元，然后在冗余存储器中分配用于替换该存储元的存储元作为冗余单元。例如，以字节为修复单位时，若主存储器中的任意一个字节中有存在故障的存储元，则将该字节作为故障单元，然后在冗余存储器中分配用于替换该字节的冗余单元。例如，以行或列为修复单位时，若主存储器中的任意一行或列中有存在故障的存储元，则将该行或列作为故障单元，然后在冗余存储器中分配用于替换该行或列的冗余单元。
相应地，在一些实施例中，所述故障单元大小等于一个修复单位；参照图2，步骤S2包括：
S21、根据各个所述故障单元的地址，确定所述冗余存储器中与各个所述故障单元对应的冗余单元的地址；其中，所述冗余单元的大小等于一个所述修复单位。
需要说明的是，相比于以行为修复单位，以字节或比特为修复单位能够节约冗余存储器的存储资源，提高存储资源的利用效率。
在一些实施例中，可以将主存储器中存在故障、且地址连续的多个存储元的集合作为一个故障单元，对主存储器进行内建自修复；并且在冗余存储器中分配用于替换主存储器中的故障单元的冗余单元时，故障单元对应的冗余单元也是地址连续的存储元的集合。
相应地，在一些实施例中，所述故障单元对应所述主存储器中的一段连续的地址，所述故障地址中包括各个所述故障单元的首地址和长度；参照图3，步骤S2包括：
S22、根据各个所述故障单元的首地址和长度，确定所述冗余存储器中与各个所述故障单元对应的冗余单元的地址；其中，所述冗余单元对应所述冗余存储器中的一段连续的地址，所述冗余单元的长度与对应的故障单元的长度相同，所述冗余地址中包括各个所述冗余单元的首地址和长度。
需要说明的是，在将主存储器中存在故障、且地址连续的多个存储元的集合作为一个故障单元的实施例中，不同故障单元的长度可以相同，也可以不同。本公开实施例对此不做特殊限定。
在一些实施例中，可以将主存储器中存在故障、且地址连续的多个存储元的集合作为一个故障单元，对主存储器进行内建自修复；而在冗余存储器中分配用于替换主存储器中的故障单元的冗余单元时，可以将冗余存储器中地址不都连续的存储空间分配作为冗余单元。
相应地，在一些实施例中，所述故障单元对应所述主存储器中的一段连续的地址，所述故障地址包括各个所述故障单元的首地址和长度；参照图4，步骤S2包括：
S231、确定目标冗余空间，其中，所述目标冗余空间的长度等于全部所述故障单元的长度的和；
S232、根据各个所述故障单元的首地址和长度，将所述目标冗余空间划分为与多个所述故障单元一一对应的多个冗余单元，所述冗余单元的长度与对应的故障单元的长度相同，所述冗余地址中包括所述目标冗余空间的首地址和各个所述冗余单元的长度。
需要说明的是，目标冗余空间可以是冗余存储器中一段连续的存储空间，也可以是冗余存储器中不全连续的存储空间。本公开实施例对此不做特殊限定。
通过步骤S231至S232，能够进一步提高冗余存储器的存储资源的利用效率。
本公开实施例对于如何将故障单元的故障地址映射到冗余单元的冗余地址不做特殊限定。
在一些实施例中，参照图5，步骤S3包括：
S31、分别用各个所述冗余单元的地址替换对应的所述故障单元的地址，以用所述冗余单元替换所述故障单元。
在本公开实施例中，OTP存储器中存储的故障地址是在CP测试阶段对芯片中的主存储器进行测试，发现主存储器中存在故障时写入OTP存储器中的。本公开实施例对于如何对主存储器进行测试不做特殊限定。
在一些实施例中，参照图6，在步骤S1之前，所述修复方法还包括：
S41、对所述主存储器进行访存，判断所述主存储器是否存在故障；
S42、当所述主存储器存在故障时，获取各个所述故障单元的故障地址，并将各个所述故障单元的故障地址写入所述OTP存储器。
本公开实施例对OTP存储器的类型不做特殊限定。
在一些实施例中，OTP存储器为电可编程熔丝eFuse存储器。
第二方面，本公开实施例提供一种修复装置，应用于芯片，所述芯片包括主存储器、冗余存储器、OTP存储器；参照图7，修复装置包括：
故障采集模块101，配置为响应于所述芯片上电，从所述OTP存储器中获取所述主存储器中的至少一个故障单元的故障地址；
冗余配置模块102，配置为根据所述故障地址，确定所述冗余存储器中与所述故障单元对应的冗余单元的冗余地址；
故障修复模块103，配置为将所述故障地址映射到所述冗余地址，以用所述冗余单元替换所述故障单元。
第三方面，参照图8，本公开实施例提供一种芯片，包括主存储器201、冗余存储器202、OTP存储器203、修复装置204；其中，修复装置204为本公开实施例第二方面提供的修复装置。
实施例
图9为本实施例中芯片修复的架构示意图。
在芯片进行CP测试阶段，将主存储器SRAM通过内建自测试(MBIST，Memory Built-In Self-Test)技术，对主存储器SRAM进行访存，将操作结果与预期进行比较，通过算法判断主存储器SRAM是否存在故障；
如果存在故障，将主存储器SRAM的故障单元的故障地址写入eFuse存储器中，用于后续修复主存储器SRAM；
修复阶段，每次芯片上电时，通过内建自修复(BISR，Built In Self Repair)电路将存于eFuse存储器中的故障地址读取出来，进行处理后，映射到单独内置的冗余存储器中冗余单元的冗余地址，进行故障地址与冗余地址的替换，以达到嵌入式存储器自修复的目的。
本领域普通技术人员可以理解，上文中所公开方法中的全部或某些步骤、系统、装置中的功能模块/单元可以被实施为软件、固件、硬件及其适当的组合。在硬件实施方式中，在以上描述中提及的功能模块/单元之间的划分不一定对应于物理组件的划分；例如，一个物理组件可以具有多个功能，或者一个功能或步骤可以由若干物理组件合作执行。某些物理组件或所有物理组件可以被实施为由处理器，如中央处理器、数字信号处理器或微处理器执行的软件，或者被实施为硬件，或者被实施为集成电路，如专用集成电路。这样的软件可以分布在计算机可读介质上，计算机可读介质可以包括计算机存储介质(或非暂时性介质)和通信介质(或暂时性介质)。如本领域普通技术人员公知的，术语计算机存储介质包括在用于存储信息(诸如计算机可读指令、数据结构、程序模块或其它数据)的任何方法或技术中实施的易失性和非易失性、可移除和不可移除介质。计算机存储介质包括但不限于RAM、ROM、EEPROM、闪存或其它存储器技术、CD-ROM、数字多功能盘(DVD)或其它光盘存储、磁盒、磁带、磁盘存储或其它磁存储装置、或者可以用于存储期望的信息并且可以被计算机访问的任何其它的介质。此外，本领域普通技术人员公知的是，通信介质通常包含计算机可读指令、数据结构、程序模块或者诸如载波或其它传输机制之类的调制数据信号中的其它数据，并且可包括任何信息递送介质。
本文已经公开了示例实施例，并且虽然采用了具体术语，但它们仅用于并仅应当被解释为一般说明性含义，并且不用于限制的目的。在一些实例中，对本领域技术人员显而易见的是，除非另外明确指出，否则可单独使用与特定实施例相结合描述的特征、特性和/或元素，或可与其它实施例相结合描述的特征、特性和/或元件组合使用。因此，本领域技术人员将理解，在不脱离由所附的权利要求阐明的本公开的范围的情况下，可进行各种形式和细节上的改变。
Claims (10)
1.一种芯片的修复方法，所述芯片包括主存储器、冗余存储器、单次可编程OTP存储器，所述修复方法包括：
响应于所述芯片上电，从所述OTP存储器中获取所述主存储器中的至少一个故障单元的故障地址；
根据所述故障地址，确定所述冗余存储器中与所述故障单元对应的冗余单元的冗余地址；
将所述故障地址映射到所述冗余地址，以用所述冗余单元替换所述故障单元。
2.根据权利要求1所述的修复方法，其中，所述故障单元大小等于一个修复单位；根据所述故障地址，确定所述冗余存储器中与所述故障单元对应的冗余单元的冗余地址的步骤包括：
根据各个所述故障单元的地址，确定所述冗余存储器中与各个所述故障单元对应的冗余单元的地址；其中，所述冗余单元的大小等于一个所述修复单位。
3.根据权利要求2所述的修复方法，其中，所述修复单位为比特、字节、行中的任意一者。
4.根据权利要求1所述的修复方法，其中，所述故障单元对应所述主存储器中的一段连续的地址，所述故障地址中包括各个所述故障单元的首地址和长度；根据所述故障地址，确定所述冗余存储器中与所述故障单元对应的冗余单元的冗余地址的步骤包括：
根据各个所述故障单元的首地址和长度，确定所述冗余存储器中与各个所述故障单元对应的冗余单元的地址；其中，所述冗余单元对应所述冗余存储器中的一段连续的地址，所述冗余单元的长度与对应的故障单元的长度相同，所述冗余地址中包括各个所述冗余单元的首地址和长度。
5.根据权利要求1所述的修复方法，其中，所述故障单元对应所述主存储器中的一段连续的地址，所述故障地址包括各个所述故障单元的首地址和长度；根据所述故障地址，确定所述冗余存储器中与所述故障单元对应的冗余单元的冗余地址的步骤包括：
确定目标冗余空间，其中，所述目标冗余空间的长度等于全部所述故障单元的长度的和；
根据各个所述故障单元的首地址和长度，将所述目标冗余空间划分为与多个所述故障单元一一对应的多个冗余单元，所述冗余单元的长度与对应的故障单元的长度相同，所述冗余地址中包括所述目标冗余空间的首地址和各个所述冗余单元的长度。
6.根据权利要求1至5中任意一项所述的修复方法，其中，将所述故障地址映射到所述冗余地址，以用所述冗余单元替换所述故障单元的步骤包括：
分别用各个所述冗余单元的地址替换对应的所述故障单元的地址，以用所述冗余单元替换所述故障单元。
7.根据权利要求1至5中任意一项所述的修复方法，其中，在响应于所述芯片上电，从所述OTP存储器中获取所述主存储器中的故障单元的故障地址的步骤之前，所述修复方法还包括：
对所述主存储器进行访存，判断所述主存储器是否存在故障；
当所述主存储器存在故障时，获取各个所述故障单元的故障地址，并将各个所述故障单元的故障地址写入所述OTP存储器。
8.根据权利要求1至5中任意一项所述的修复方法，其中，所述OTP存储器为电可编程熔丝eFuse存储器。
9.一种修复装置，应用于芯片，所述芯片包括主存储器、冗余存储器、OTP存储器；所述修复装置包括：
故障采集模块，配置为响应于所述芯片上电，从所述OTP存储器中获取所述主存储器中的至少一个故障单元的故障地址；
冗余配置模块，配置为根据所述故障地址，确定所述冗余存储器中与所述故障单元对应的冗余单元的冗余地址；
故障修复模块，配置为将所述故障地址映射到所述冗余地址，以用所述冗余单元替换所述故障单元。
10.一种芯片，包括主存储器、冗余存储器、OTP存储器、修复装置；其中，所述修复装置为根据权利要求9所述的修复装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210101031.0A CN114530189A (zh) | 2022-01-27 | 2022-01-27 | 芯片的修复方法、修复装置、芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210101031.0A CN114530189A (zh) | 2022-01-27 | 2022-01-27 | 芯片的修复方法、修复装置、芯片 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114530189A true CN114530189A (zh) | 2022-05-24 |
Family
ID=81622463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210101031.0A Pending CN114530189A (zh) | 2022-01-27 | 2022-01-27 | 芯片的修复方法、修复装置、芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114530189A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115129519A (zh) * | 2022-09-02 | 2022-09-30 | 上海泰矽微电子有限公司 | 一种实现efuse结构的芯片多次写操作的方法、系统及SOC |
| CN115168115A (zh) * | 2022-09-06 | 2022-10-11 | 北京象帝先计算技术有限公司 | 一种基于otp模块的数据修复方法、otp控制器以及芯片 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6259636B1 (en) * | 1998-02-27 | 2001-07-10 | Kabushiki Kaisha Toshiba | Semiconductor memory device having redundancy circuit for relieving faulty memory cells |
| US20100097871A1 (en) * | 2008-10-21 | 2010-04-22 | Micron Technology, Inc. | Redundant memory array for replacing memory sections of main memory |
| US20140082453A1 (en) * | 2012-09-18 | 2014-03-20 | Mosys, Inc. | Substitute redundant memory |
| CN104412327A (zh) * | 2013-01-02 | 2015-03-11 | 默思股份有限公司 | 内建自测试以及修复装置及方法 |
| CN107710326A (zh) * | 2015-07-16 | 2018-02-16 | 德克萨斯仪器股份有限公司 | 冗余存储器单元在操作寿命期间的动态启用 |
| CN112735504A (zh) * | 2019-10-28 | 2021-04-30 | 三星电子株式会社 | 存储器装置及其修复方法 |
-
2022
- 2022-01-27 CN CN202210101031.0A patent/CN114530189A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6259636B1 (en) * | 1998-02-27 | 2001-07-10 | Kabushiki Kaisha Toshiba | Semiconductor memory device having redundancy circuit for relieving faulty memory cells |
| US20100097871A1 (en) * | 2008-10-21 | 2010-04-22 | Micron Technology, Inc. | Redundant memory array for replacing memory sections of main memory |
| US20140082453A1 (en) * | 2012-09-18 | 2014-03-20 | Mosys, Inc. | Substitute redundant memory |
| CN104412327A (zh) * | 2013-01-02 | 2015-03-11 | 默思股份有限公司 | 内建自测试以及修复装置及方法 |
| CN107710326A (zh) * | 2015-07-16 | 2018-02-16 | 德克萨斯仪器股份有限公司 | 冗余存储器单元在操作寿命期间的动态启用 |
| CN112735504A (zh) * | 2019-10-28 | 2021-04-30 | 三星电子株式会社 | 存储器装置及其修复方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115129519A (zh) * | 2022-09-02 | 2022-09-30 | 上海泰矽微电子有限公司 | 一种实现efuse结构的芯片多次写操作的方法、系统及SOC |
| CN115168115A (zh) * | 2022-09-06 | 2022-10-11 | 北京象帝先计算技术有限公司 | 一种基于otp模块的数据修复方法、otp控制器以及芯片 |
| CN115168115B (zh) * | 2022-09-06 | 2022-11-15 | 北京象帝先计算技术有限公司 | 一种基于otp模块的数据修复方法、otp控制器以及芯片 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102467455B1 (ko) | 리던던시 영역을 리페어 하는 반도체 장치 | |
| US8423839B2 (en) | Memory repair system and method | |
| US7073099B1 (en) | Method and apparatus for improving memory operation and yield | |
| US9177668B2 (en) | Method and apparatus for bit cell repair | |
| US20090144583A1 (en) | Memory Circuit | |
| WO1992008193A1 (en) | A fault tolerant data storage system | |
| CN114530189A (zh) | 芯片的修复方法、修复装置、芯片 | |
| CN102714061A (zh) | 用于dram故障校正的位替代技术 | |
| US9978463B2 (en) | Semiconductor apparatus and repair method thereof | |
| US6397349B2 (en) | Built-in self-test and self-repair methods and devices for computer memories comprising a reconfiguration memory device | |
| US11804278B2 (en) | Memory systems including simplified BISR logic circuit | |
| JP2007004955A (ja) | 不揮発性半導体記憶装置 | |
| US11200962B2 (en) | Memory devices having spare column remap storages and methods of remapping column addresses in the memory devices | |
| US20020124203A1 (en) | Method for utilizing DRAM memory | |
| JP2001155498A (ja) | メモリセルの冗長ユニットを有するダイナミック集積化半導体メモリ及び該ダイナミック集積化半導体メモリのメモリセルの自己修復方法 | |
| CN109698008B (zh) | Nor型存储器位线故障的修复方法及装置 | |
| US20050086564A1 (en) | Multi-chip module and method for testing | |
| US7272057B2 (en) | Memory apparatus | |
| US7437627B2 (en) | Method and test device for determining a repair solution for a memory module | |
| JPS62250599A (ja) | 半導体メモリ装置 | |
| JPH076597A (ja) | メモリ内の欠陥素子の処理方法 | |
| CN112908401A (zh) | 内存修复电路、内存模块及内存修复方法 | |
| CN110968455B (zh) | 一种非易失性存储器的修复方法及装置 | |
| US11531606B2 (en) | Memory apparatus capable of autonomously detecting and repairing fail word line and memory system including the same | |
| CN116434823A (zh) | 存储器及其测试方法、存储器测试系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |