KR101555037B1 - 메모리 수리 장치 및 방법, 그리고 그를 이용한 메모리 수리 시스템 - Google Patents

메모리 수리 장치 및 방법, 그리고 그를 이용한 메모리 수리 시스템 Download PDF

Info

Publication number
KR101555037B1
KR101555037B1 KR1020140027238A KR20140027238A KR101555037B1 KR 101555037 B1 KR101555037 B1 KR 101555037B1 KR 1020140027238 A KR1020140027238 A KR 1020140027238A KR 20140027238 A KR20140027238 A KR 20140027238A KR 101555037 B1 KR101555037 B1 KR 101555037B1
Authority
KR
South Korea
Prior art keywords
memory
repairable
repair method
repair
mutually
Prior art date
Application number
KR1020140027238A
Other languages
English (en)
Other versions
KR20150105055A (ko
Inventor
강성호
강우헌
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020140027238A priority Critical patent/KR101555037B1/ko
Publication of KR20150105055A publication Critical patent/KR20150105055A/ko
Application granted granted Critical
Publication of KR101555037B1 publication Critical patent/KR101555037B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70Masking faults in memories by using spares or by reconfiguring
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70Masking faults in memories by using spares or by reconfiguring
    • G11C29/72Masking faults in memories by using spares or by reconfiguring with optimized replacement algorithms

Abstract

본 발명은 메모리 수리 장치 및 방법, 그리고 그를 이용한 메모리 검사 및 수리 시스템에 관한 것이다. 본 발명의 일 실시예에 따른 메모리 수리 장치는, 다수의 메모리를 고장이 없거나 해당 메모리에 구비된 예비 셀 어레이를 이용하여 수리 가능한 양품 메모리, 다른 메모리에 구비된 예비 셀 어레이를 이용하여 수리 가능한 상호 수리 가능(inter-repairable) 메모리, 및 수리가 불가능한 불량 메모리로 분류하는 메모리 분류부; 상기 다수의 메모리 중 고장이 발생한 메모리에 대하여 해당 메모리에 적용 가능한 수리 방법을 결정하는 수리 방법 결정부; 및 상기 양품 메모리와 상기 상호 수리 가능 메모리를 제 1 수리 방법을 기반으로 매칭시키고, 매칭 후 남은 양품 메모리와 상호 수리 가능 메모리를 상기 제 1 수리 방법과 다른 제 2 수리 방법을 기반으로 매칭시키는 메모리 매칭부;를 포함할 수 있다.

Description

메모리 수리 장치 및 방법, 그리고 그를 이용한 메모리 수리 시스템{MEMORY REPAIRING APPARATUS AND METHOD, AND SYSTEM FOR REPAIRING MEMORY EMPLOYING THE SAME}
본 발명은 메모리 수리 장치 및 방법, 그리고 그를 이용한 메모리 수리 시스템에 관한 것이다.
다수의 메모리가 적층된 3D 메모리는 둘 이상의 메모리 다이를 수직으로 쌓은 뒤 TSV(Through Silicon Via)를 통해 각 메모리 다이를 연결함으로써 만들어진다.
일반적으로, 양품의 메모리 다이들을 적층하여 양품의 3D 메모리를 제조하나, 3D 메모리의 적층 구조를 활용하면 양품의 메모리 다이가 아니더라도, 인접한 층의 메모리 다이에 구비된 예비 셀 어레이를 이용하여 수리 가능한 상호 수리 가능(inter-repairable) 메모리 다이를 사용하여도 양품의 3D 메모리를 생산할 수 있다.
본 발명의 실시예는 양품 메모리와 상호 수리 가능 메모리의 매칭률을 높여 폐기되는 상호 수리 가능 메모리를 줄일 수 있는 메모리 수리 장치 및 방법, 그리고 그를 이용한 메모리 검사 및 수리 시스템을 제공하는 것을 목적으로 한다.
본 발명의 일 실시예에 따른 메모리 수리 장치는, 다수의 메모리를 고장이 없거나 해당 메모리에 구비된 예비 셀 어레이를 이용하여 수리 가능한 양품 메모리, 다른 메모리에 구비된 예비 셀 어레이를 이용하여 수리 가능한 상호 수리 가능(inter-repairable) 메모리, 및 수리가 불가능한 불량 메모리로 분류하는 메모리 분류부; 상기 다수의 메모리 중 고장이 발생한 메모리에 대하여 해당 메모리에 적용 가능한 수리 방법을 결정하는 수리 방법 결정부; 및 상기 양품 메모리와 상기 상호 수리 가능 메모리를 제 1 수리 방법을 기반으로 매칭시키고, 매칭 후 남은 양품 메모리와 상호 수리 가능 메모리를 상기 제 1 수리 방법과 다른 제 2 수리 방법을 기반으로 매칭시키는 메모리 매칭부;를 포함할 수 있다.
상기 수리 방법 결정부는: 상기 고장이 발생한 메모리를 수리하기 위해 요구되는 상기 예비 셀 어레이의 수가 적은 순서대로 기 설정된 개수의 수리 방법을 해당 메모리에 적용 가능한 수리 방법으로 결정할 수 있다.
상기 수리 방법 결정부는: 상기 고장이 발생한 메모리를 수리하기 위해, n 개의 예비 셀 어레이 행 및 m 개의 예비 셀 어레이 열이 요구되는 제 1 수리 방법 후보; n-1 개의 예비 셀 어레이 행 및 m+1 개의 예비 셀 어레이 열이 요구되는 제 2 수리 방법 후보; 및 n+1 개의 예비 셀 어레이 행 및 m-1 개의 예비 셀 어레이 열이 요구되는 제 3 수리 방법 후보를 해당 메모리에 적용 가능한 수리 방법으로 결정할 수 있다.
상기 수리 방법 결정부는: 각각의 메모리에 적용 가능한 수리 방법에 관한 정보를 해당 메모리에 구비된 저장부 및 상기 메모리 수리 장치에 구비된 저장부 중 적어도 하나에 저장할 수 있다.
상기 메모리 매칭부는: 상기 적용 가능한 수리 방법이 적은 순서대로 상기 양품 메모리 및 상기 상호 수리 가능 메모리를 매칭시킬 수 있다.
상기 메모리 매칭부는: 상기 적용 가능한 수리 방법이 하나인 제 1 상호 수리 가능 메모리를 해당 수리 방법을 기반으로 상기 양품 메모리와 매칭시키고, 상기 적용 가능한 수리 방법이 복수인 제 2 상호 수리 가능 메모리를 상기 복수의 적용 가능한 수리 방법 중 어느 하나를 기반으로 상기 양품 메모리와 매칭시키고, 상기 제 2 상호 수리 가능 메모리 중 매칭에 실패한 제 3 상호 수리 가능 메모리를 상기 복수의 적용 가능한 수리 방법 중 나머지를 기반으로 상기 양품 메모리와 매칭시킬 수 있다.
상기 메모리 매칭부는: 상기 제 3 상호 수리 가능 메모리의 매칭 후 남은 양품 메모리 중 복수의 적용 가능한 수리 방법으로 수리 가능한 메모리가 있는 경우, 해당 양품 메모리의 수리에 적용되는 수리 방법을 변경하고, 상기 제 3 상호 수리 가능 메모리 중 매칭에 실패한 제 4 상호 수리 가능 메모리를 상기 수리 방법이 변경된 양품 메모리와 매칭시킬 수 있다.
상기 메모리 매칭부는: 상기 적용 가능한 수리 방법이 하나인 제 1 상호 수리 가능 메모리를 해당 수리 방법을 기반으로 상기 양품 메모리와 매칭시키고, 상기 적용 가능한 수리 방법이 복수인 제 2 상호 수리 가능 메모리를 상기 복수의 적용 가능한 수리 방법 중 어느 하나를 기반으로 상기 양품 메모리와 매칭시키고, 상기 제 2 상호 수리 가능 메모리의 매칭 후 남은 양품 메모리 중 복수의 적용 가능한 수리 방법으로 수리 가능한 메모리가 있는 경우, 해당 양품 메모리의 수리에 적용되는 수리 방법을 변경하고, 상기 제 2 상호 수리 가능 메모리 중 매칭에 실패한 제 3 상호 수리 가능 메모리를 상기 수리 방법이 변경된 양품 메모리와 매칭시킬 수 있다.
상기 메모리 매칭부는: 상기 제 3 상호 수리 가능 메모리 중 매칭에 실패한 제 4 상호 수리 가능 메모리를 복수의 적용 가능한 수리 방법 중 나머지를 기반으로 상기 양품 메모리와 매칭시킬 수 있다.
본 발명의 일 실시예에 따른 메모리 수리 방법은, 다수의 메모리를 고장이 없거나 해당 메모리에 구비된 예비 셀 어레이를 이용하여 수리 가능한 양품 메모리, 다른 메모리에 구비된 예비 셀 어레이를 이용하여 수리 가능한 상호 수리 가능 메모리, 및 수리가 불가능한 불량 메모리로 분류하는 단계; 상기 다수의 메모리 중 고장이 발생한 메모리에 대하여 해당 메모리에 적용 가능한 수리 방법을 결정하는 단계; 상기 양품 메모리와 상기 상호 수리 가능 메모리를 제 1 수리 방법을 기반으로 매칭시키는 단계; 및 매칭 후 남은 양품 메모리와 상호 수리 가능 메모리를 상기 제 1 수리 방법과 다른 제 2 수리 방법을 기반으로 매칭시키는 단계;를 포함할 수 있다.
상기 수리 방법을 결정하는 단계는: 상기 고장이 발생한 메모리를 수리하기 위해 요구되는 상기 예비 셀 어레이의 수가 적은 순서대로 기 설정된 개수의 수리 방법을 해당 메모리에 적용 가능한 수리 방법으로 결정하는 단계를 포함할 수 있다.
상기 기 설정된 개수의 수리 방법을 해당 메모리에 적용 가능한 수리 방법으로 결정하는 단계는: n 개의 예비 셀 어레이 행 및 m 개의 예비 셀 어레이 열이 요구되는 제 1 수리 방법 후보; n-1 개의 예비 셀 어레이 행 및 m+1 개의 예비 셀 어레이 열이 요구되는 제 2 수리 방법 후보; 및 n+1 개의 예비 셀 어레이 행 및 m-1 개의 예비 셀 어레이 열이 요구되는 제 3 수리 방법 후보; 를 해당 메모리에 적용 가능한 수리 방법으로 결정하는 단계를 포함할 수 있다.
상기 제 1 수리 방법을 기반으로 매칭시키는 단계는: 상기 적용 가능한 수리 방법이 적은 순서대로 상기 양품 메모리 및 상기 상호 수리 가능 메모리를 매칭시키는 단계를 포함할 수 있다.
상기 제 1 수리 방법을 기반으로 매칭시키는 단계는: 상기 적용 가능한 수리 방법이 하나인 제 1 상호 수리 가능 메모리를 해당 수리 방법을 기반으로 상기 양품 메모리와 매칭시키는 단계; 및 상기 적용 가능한 수리 방법이 복수인 제 2 상호 수리 가능 메모리를 상기 복수의 적용 가능한 수리 방법 중 어느 하나를 기반으로 상기 양품 메모리와 매칭시키는 단계;를 포함할 수 있다.
상기 제 2 수리 방법을 기반으로 매칭시키는 단계는: 상기 제 2 상호 수리 가능 메모리 중 매칭에 실패한 제 3 상호 수리 가능 메모리를 상기 복수의 적용 가능한 수리 방법 중 나머지를 기반으로 상기 양품 메모리와 매칭시키는 단계를 포함할 수 있다.
상기 메모리 수리 방법은, 상기 제 3 상호 수리 가능 메모리의 매칭 후 남은 양품 메모리 중 복수의 적용 가능한 수리 방법으로 수리 가능한 메모리가 있는 경우, 해당 양품 메모리의 수리에 적용되는 수리 방법을 변경하는 단계; 및 상기 제 3 상호 수리 가능 메모리 중 매칭에 실패한 제 4 상호 수리 가능 메모리를 상기 수리 방법이 변경된 양품 메모리와 매칭시키는 단계;를 더 포함할 수 있다.
상기 제 2 수리 방법을 기반으로 매칭시키는 단계는: 상기 제 2 상호 수리 가능 메모리의 매칭 후 남은 양품 메모리 중 복수의 적용 가능한 수리 방법으로 수리 가능한 메모리가 있는 경우, 해당 양품 메모리의 수리에 적용되는 수리 방법을 변경하는 단계; 및 상기 제 2 상호 수리 가능 메모리 중 매칭에 실패한 제 3 상호 수리 가능 메모리를 상기 수리 방법이 변경된 양품 메모리와 매칭시키는 단계;를 포함할 수 있다.
상기 메모리 수리 방법은, 상기 제 3 상호 수리 가능 메모리 중 매칭에 실패한 제 4 상호 수리 가능 메모리를 복수의 적용 가능한 수리 방법 중 나머지를 기반으로 상기 양품 메모리와 매칭시키는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에 따른 메모리 검사 및 수리 시스템은, 다수의 메모리를 검사하는 메모리 검사 장치; 및 상기 다수의 메모리 중 고장이 발생한 메모리를 수리하는 메모리 수리 장치를 포함하며, 상기 메모리 수리 장치는: 상기 다수의 메모리를 고장이 없거나 해당 메모리에 구비된 예비 셀 어레이를 이용하여 수리 가능한 양품 메모리, 다른 메모리에 구비된 예비 셀 어레이를 이용하여 수리 가능한 상호 수리 가능 메모리, 및 수리가 불가능한 불량 메모리로 분류하는 메모리 분류부; 상기 고장이 발생한 메모리에 대하여 해당 메모리에 적용 가능한 수리 방법을 결정하는 수리 방법 결정부; 및 상기 양품 메모리와 상기 상호 수리 가능 메모리를 제 1 수리 방법을 기반으로 매칭시키고, 매칭 후 남은 양품 메모리와 상호 수리 가능 메모리를 상기 제 1 수리 방법과 다른 제 2 수리 방법을 기반으로 매칭시키는 메모리 매칭부;를 포함할 수 있다.
본 발명의 실시예에 따른 메모리 수리 방법은 컴퓨터로 실행될 수 있는 프로그램으로 구현되어, 컴퓨터로 읽을 수 있는 기록매체에 기록될 수 있다.
본 발명의 실시예에 따르면, 양품 메모리와 매칭되지 못해 폐기되는 상호 수리 가능 메모리를 줄여, 3D 메모리의 생산성 및 수율을 향상시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 메모리 검사 및 수리 시스템의 예시적인 블록도다.
도 2는 본 발명의 일 실시예에 따른 메모리 수리 장치의 예시적인 블록도다.
도 3은 본 발명의 일 실시예에 따라 수리될 메모리들을 갖는 웨이퍼의 예시적인 도면이다.
도 4는 도 3에 도시된 양품 메모리와 상호 수리 가능 메모리를 본 발명의 일 실시예에 따라 1차 매칭시키는 과정을 설명하기 위한 예시적인 도면이다.
도 5는 도 4에서 1차 매칭 후 남은 양품 메모리와 상호 수리 가능 메모리를 본 발명의 일 실시예에 따라 2차 매칭시키는 과정을 설명하기 위한 예시적인 도면이다.
도 6은 도 4에서 1차 매칭 후 남은 양품 메모리와 상호 수리 가능 메모리를 본 발명의 다른 실시예에 따라 2차 매칭시키는 과정을 설명하기 위한 예시적인 도면이다.
도 7은 본 발명의 일 실시예에 따른 메모리 수리 방법의 예시적인 흐름도다.
도 8은 본 발명의 일 실시예에 따른 매칭 과정을 설명하기 위한 예시적인 흐름도다.
도 9는 본 발명의 일 실시예에 따라 수리된 메모리들을 적층하여 제조된 예시적인 3D 메모리의 사시도다.
본 발명의 다른 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술 되는 실시 예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
만일 정의되지 않더라도, 여기서 사용되는 모든 용어들(기술 혹은 과학 용어들을 포함)은 이 발명이 속한 종래 기술에서 보편적 기술에 의해 일반적으로 수용되는 것과 동일한 의미를 가진다. 일반적인 사전들에 의해 정의된 용어들은 관련된 기술 그리고/혹은 본 출원의 본문에 의미하는 것과 동일한 의미를 갖는 것으로 해석될 수 있고, 그리고 여기서 명확하게 정의된 표현이 아니더라도 개념화되거나 혹은 과도하게 형식적으로 해석되지 않을 것이다.
본 명세서에서 사용된 용어는 실시 예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다' 및/또는 이 동사의 다양한 활용형들 예를 들어, '포함', '포함하는', '포함하고', '포함하며' 등은 언급된 조성, 성분, 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 조성, 성분, 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다. 본 명세서에서 '및/또는' 이라는 용어는 나열된 구성들 각각 또는 이들의 다양한 조합을 가리킨다.
한편, 본 명세서 전체에서 사용되는 '~부', '~기', '~블록', '~모듈' 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미할 수 있다. 예를 들어 소프트웨어, FPGA 또는 ASIC과 같은 하드웨어 구성요소를 의미할 수 있다. 그렇지만 '~부', '~기', '~블록', '~모듈' 등이 소프트웨어 또는 하드웨어에 한정되는 의미는 아니다. '~부', '~기', '~블록', '~모듈'은 어드레싱할 수 있는 저장 매체에 있도록 구성될 수도 있고 하나 또는 그 이상의 프로세서들을 재생시키도록 구성될 수도 있다.
따라서, 일 예로서 '~부', '~기', '~블록', '~모듈'은 소프트웨어 구성요소들, 객체지향 소프트웨어 구성요소들, 클래스 구성요소들 및 태스크 구성요소들과 같은 구성요소들과, 프로세스들, 함수들, 속성들, 프로시저들, 서브루틴들, 프로그램 코드의 세그먼트들, 드라이버들, 펌웨어, 마이크로 코드, 회로, 데이터, 데이터베이스, 데이터 구조들, 테이블들, 어레이들 및 변수들을 포함한다. 구성요소들과 '~부', '~기', '~블록', '~모듈'들 안에서 제공되는 기능은 더 작은 수의 구성요소들 및 '~부', '~기', '~블록', '~모듈'들로 결합되거나 추가적인 구성요소들과 '~부', '~기', '~블록', '~모듈'들로 더 분리될 수 있다.
이하, 본 명세서에 첨부된 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다.
도 1은 본 발명의 일 실시예에 따른 메모리 검사 및 수리 시스템(100)의 예시적인 블록도다.
도 1에 도시된 바와 같이, 상기 메모리 검사 및 수리 시스템(100)은 메모리 검사 장치(110) 및 메모리 수리 장치(120)를 포함할 수 있다.
상기 메모리 검사 장치(110)는 다수의 메모리(10)를 검사하여 상기 메모리의 고장 유무 및 고장 셀의 위치 정보를 획득할 수 있다.
예를 들어, 상기 메모리가 N × M의 메모리 셀 어레이를 갖는 경우, 상기 메모리 검사 장치(110)는 고장 셀의 행 및 열에 대응하는 어드레스 정보를 획득할 수 있다.
상기 메모리 수리 장치(120)는 상기 고장 셀의 위치 정보를 기반으로 고장이 발생한 메모리를 소정의 수리 방법으로 수리할 수 있다.
상기 메모리는 데이터가 저장되는 상기 메모리 셀 어레이 외에 여분의 예비 셀 어레이를 포함한다. 본 발명의 실시예에 따른 상기 메모리 수리 장치(120)는 상기 예비 셀 어레이를 이용하여 고장이 발생한 메모리를 수리한다.
예를 들어, 상기 메모리 수리 장치(120)는 소정의 수리 방법을 적용하여, 메모리 셀 어레이 중 고장 셀이 위치한 라인을 예비 셀 어레이 행 또는 열로 대체함으로써 고장 메모리를 수리할 수 있다. 따라서, 상기 고장 메모리를 수리하기 위해 적용되는 수리 방법에 따라, 수리에 요구되는 예비 셀 어레이 행 및 열의 개수가 달라질 수 있다.
도 2는 본 발명의 일 실시예에 따른 메모리 수리 장치(120)의 예시적인 블록도다.
도 2에 도시된 바와 같이, 상기 메모리 수리 장치(120)는 메모리 분류부(121), 수리 방법 결정부(122) 및 메모리 매칭부(123)를 포함할 수 있다. 상기 메모리 분류부(121), 상기 수리 방법 결정부(122) 및 상기 메모리 매칭부(123)는 저장부(124)에 저장된 프로그램을 불러와 실행시켜 본 발명의 실시예에 따른 메모리 수리 방법을 수행할 수 있는 프로세서일 수 있다.
상기 메모리 분류부(121)는 다수의 메모리(10)를 양품 메모리, 상호 수리 가능 메모리 및 불량 메모리로 분류할 수 있다.
여기서, 상기 양품 메모리는 고장이 없는 메모리, 또는 해당 메모리에 구비된 예비 셀 어레이를 이용하여 자체적으로 수리가 가능한 메모리를 의미한다. 또한, 상기 상호 수리 가능 메모리는 자체적으로 수리는 불가능하나 다른 메모리에 구비된 예비 셀 어레이를 이용하여 수리가 가능한 메모리를 의미한다. 마지막으로, 상기 불량 메모리는 자체적으로도 그리고 다른 메모리의 예비 셀 어레이를 공유하여도 수리가 불가능한 메모리를 의미한다.
상기 수리 방법 결정부(122)는 상기 다수의 메모리(10) 중 고장이 발생한 메모리에 대하여 해당 메모리에 적용 가능한 수리 방법을 결정할 수 있다.
상기 고장 메모리를 수리하기 위해 적용 가능한 수리 방법은 하나 또는 그 이상일 수 있다. 만약, 상기 고장 메모리를 수리하기 위한 수리 방법이 하나도 없다면, 해당 메모리는 불량 메모리일 것이다.
본 발명의 일 실시예에 따르면, 상기 수리 방법 결정부(122)는 상기 고장이 발생한 메모리를 수리하기 위해 요구되는 상기 예비 셀 어레이의 수가 적은 순서대로 기 설정된 개수의 수리 방법을 해당 메모리에 적용 가능한 수리 방법으로 결정할 수 있다.
즉, 상기 고장 메모리를 수리하기 위해 적용 가능한 수리 방법이 다수 개 있으며, 각 수리 방법마다 수리를 위해 요구되는 예비 셀 어레이의 수가 상이한 경우, 상기 수리 방법 결정부(122)는 수리를 위해 요구되는 예비 셀 어레이의 수가 적은 수리 방법을 우선적으로 선택할 수 있다.
본 발명의 일 실시예에 따르면, 상기 수리 방법 결정부(122)는 상기 고장 메모리를 수리하기 위해 적용 가능한 수리 방법으로, 수리에 요구되는 예비 셀 어레이의 수가 적은 상위 3 개의 수리 방법들을 선택할 수 있다.
예를 들어, 상기 수리 방법 결정부(122)는 상기 고장이 발생한 메모리를 수리하기 위해, n 개의 예비 셀 어레이 행 및 m 개의 예비 셀 어레이 열이 요구되는 제 1 수리 방법 후보, n-1 개의 예비 셀 어레이 행 및 m+1 개의 예비 셀 어레이 열이 요구되는 제 2 수리 방법 후보, 및 n+1 개의 예비 셀 어레이 행 및 m-1 개의 예비 셀 어레이 열이 요구되는 제 3 수리 방법 후보를 해당 메모리에 적용 가능한 수리 방법으로 결정할 수 있다.
그리고, 상기 수리 방법 결정부(122)는 각각의 메모리에 적용 가능한 수리 방법에 관한 정보를 해당 메모리에 구비된 저장부, 및 상기 메모리 수리 장치(120)에 구비된 저장부(124) 중 적어도 하나에 저장할 수 있다.
전술한 상기 수리 방법 결정부(122)가 선택하는 수리 방법들의 개수, 및 수리 방법 후보에 따른 예비 셀 어레이 행 및 열의 개수는 예시적인 것으로, 실시예에 따라 변경될 수 있다.
상기 메모리 매칭부(123)는 상기 양품 메모리와 상기 상호 수리 가능 메모리를 제 1 수리 방법을 기반으로 매칭시키고, 매칭 후 남은 양품 메모리와 상호 수리 가능 메모리를 상기 제 1 수리 방법과 다른 제 2 수리 방법을 기반으로 매칭시킬 수 있다.
다시 말해, 상기 메모리 매칭부(123)는 복수 회에 걸쳐 상기 양품 메모리와 상기 상호 수리 가능 메모리의 매칭을 수행할 수 있다. 여기서, 매칭은 상호 수리 가능 메모리와, 그 상호 수리 가능 메모리에 예비 셀 어레이를 제공함으로써 해당 상호 수리 가능 메모리를 수리할 수 있는 양품 메모리를 지정하는 것이다.
본 발명의 실시예에 따른 상기 메모리 매칭부(123)는 제 1 수리 방법을 기반으로 일차적으로 양품 메모리와 상호 수리 가능 메모리를 매칭시킨 뒤, 매칭 후 남은 양품 메모리와 상호 수리 가능 메모리를 상기 제 1 수리 방법과 다른 제 2 수리 방법을 기반으로 이차적으로 매칭시킬 수 있다.
그 결과, 양품 메모리와 상호 수리 가능 메모리의 매칭률이 증가하여, 폐기되는 상호 수리 가능 메모리가 줄어들게 된다.
본 발명의 일 실시예에 따르면, 상기 메모리 매칭부(123)는 양품 메모리 및 상호 수리 가능 메모리를 매칭시킬 때, 적용 가능한 수리 방법이 적은 순서대로 상기 양품 메모리 및 상기 상호 수리 가능 메모리를 매칭시킬 수 있다.
예를 들어, 상기 메모리 매칭부(123)는 상기 적용 가능한 수리 방법이 하나인 제 1 상호 수리 가능 메모리를 해당 수리 방법을 기반으로 양품 메모리와 매칭시킬 수 있다. 그러고 나서, 상기 메모리 매칭부(123)는 상기 적용 가능한 수리 방법이 복수인 제 2 상호 수리 가능 메모리를 복수의 적용 가능한 수리 방법 중 어느 하나를 기반으로 양품 메모리와 매칭시킬 수 있다.
다시 말해, 본 발명의 실시예는 적용 가능한 수리 방법이 하나인 상호 수리 가능 메모리를 양품 메모리와 먼저 매칭시킨 뒤, 적용 가능한 수리 방법이 복수인 상호 수리 가능 메모리를 나중에 매칭시킬 수 있다.
그 결과, 매칭에 실패한 경우, 또 다른 수리 방법을 적용하여 양품 메모리와 상호 수리 가능 메모리를 매칭시킬 여지를 확보할 수 있다.
그러고 나서, 본 발명의 일 실시예에 따르면, 상기 메모리 매칭부(123)는 상기 제 2 상호 수리 가능 메모리 중 매칭에 실패한 제 3 상호 수리 가능 메모리를 상기 복수의 적용 가능한 수리 방법 중 나머지를 기반으로 양품 메모리와 매칭시킬 수 있다.
즉, 상기 메모리 매칭부(123)는 이전 매칭에서 사용된 수리 방법과 다른 수리 방법을 적용하여, 매칭에 실패한 상호 수리 가능 메모리와 부합하는 양품 메모리를 찾을 수 있다.
나아가, 상기 메모리 매칭부(123)는 상기 제 3 상호 수리 가능 메모리의 매칭 후 남은 양품 메모리 중 복수의 적용 가능한 수리 방법으로 수리 가능한 메모리가 있는 경우, 해당 양품 메모리의 수리에 적용되는 수리 방법을 변경하고, 상기 제 3 상호 수리 가능 메모리 중 매칭에 실패한 제 4 상호 수리 가능 메모리를 상기 수리 방법이 변경된 양품 메모리와 매칭시킬 수 있다.
다시 말해, 상기 메모리 매칭부(123)는 상호 수리 가능 메모리 뿐만 아니라 양품 메모리에 대해서도 수리 방법을 변경하여 상기 상호 수리 가능 메모리와 상기 양품 메모리를 추가적으로 매칭시킬 수 있다.
또한, 전술한 실시예는 먼저 상호 수리 가능 메모리에 적용되는 수리 방법을 변경하여 매칭을 시도한 뒤, 양품 메모리에 적용되는 수리 방법을 변경하여 추가적으로 매칭을 시도하였으나, 다른 실시예에 따르면 수리 방법 변경 대상을 역으로 설정할 수도 있다.
예를 들어, 상기 메모리 매칭부(123)는 적용 가능한 수리 방법이 하나인 제 1 상호 수리 가능 메모리를 해당 수리 방법을 기반으로 양품 메모리와 매칭시킨 뒤, 적용 가능한 수리 방법이 복수인 제 2 상호 수리 가능 메모리를 복수의 적용 가능한 수리 방법 중 어느 하나를 기반으로 양품 메모리와 매칭시킬 수 있다.
그러고 나서, 전술한 실시예와 달리, 상기 메모리 매칭부(123)는 상기 제 2 상호 수리 가능 메모리의 매칭 후 남은 양품 메모리 중 복수의 적용 가능한 수리 방법으로 수리 가능한 메모리가 있는 경우, 해당 양품 메모리의 수리에 적용되는 수리 방법을 변경하고, 상기 제 2 상호 수리 가능 메모리 중 매칭에 실패한 제 3 상호 수리 가능 메모리를 상기 수리 방법이 변경된 양품 메모리와 매칭시킬 수 있다.
나아가, 상기 메모리 매칭부(123)는 상기 제 3 상호 수리 가능 메모리 중 매칭에 실패한 제 4 상호 수리 가능 메모리를 복수의 적용 가능한 수리 방법 중 나머지를 기반으로 양품 메모리와 매칭시킬 수 있다.
이와 같이, 본 발명의 다른 실시예는 먼저 양품 메모리에 적용되는 수리 방법을 변경하여 매칭을 시도한 뒤, 상호 수리 가능 메모리에 적용되는 수리 방법을 변경하여 추가적으로 매칭을 시도할 수 있다.
도 3은 본 발명의 일 실시예에 따라 수리될 메모리들을 갖는 웨이퍼의 예시적인 도면이다.
도 3에 도시된 웨이퍼들(101, 102)은 각각 24 개의 메모리 다이들을 가지며, 각 메모리 다이의 상부에 표시된 순서쌍 (x, y)은 제 1 수리 방법을 기반으로 수리할 경우 남거나 부족한 예비 셀 어레이 행(x) 및 열(y)의 수를 나타낸다. 상기 순서쌍에서 양수는 남는 예비 셀 어레이 행 또는 열의 수이며, 음수는 부족한 예비 셀 어레이 행 또는 열의 수이다.
각 메모리 다이는 두 개의 예비 셀 어레이 행과 두 개의 예비 셀 어레이 열을 갖는 것으로 가정하며, 도 3에 도시된 메모리 다이들 중 무색에 해당하는 다이는 양품 메모리이고, 연한 회색에 해당하는 다이는 상호 수리 가능 메모리이고, 진한 회색에 해당하는 다이는 불량 메모리이다.
또한, 각 메모리 다이의 하부에 표시된 0 또는 1은 고장 수리를 위해 적용 가능한 수리 방법이 하나인지 또는 복수인지 여부를 나타낸다. 0은 고장 수리를 위해 적용 가능한 수리 방법이 하나임을 의미하고, 1은 적용 가능한 수리 방법이 복수임을 의미한다.
도 4는 도 3에 도시된 양품 메모리와 상호 수리 가능 메모리를 본 발명의 일 실시예에 따라 1차 매칭시키는 과정을 설명하기 위한 예시적인 도면이다.
도 4의 (a)를 참조하면, 상기 메모리 매칭부(123)는 28 개의 양품 메모리들과 14 개의 상호 수리 가능 메모리들 중 예비 셀 어레이의 순서쌍 (x, y)이 상보적인 메모리들을 매칭시킬 수 있다.
다시 말해, 양품 메모리의 순서쌍과 상호 수리 가능 메모리의 순서쌍의 합이 (0, 0)이 되는 메모리들을 한 쌍으로 매칭시킬 수 있다. 도 4에서 Die(x, y) 앞에 표시되는 숫자는 해당 순서쌍을 갖는 메모리의 개수를 의미한다.
그 결과, 도 4의 (b)를 참조하면, 1차 매칭 후 양품 메모리는 4 개가 남게 되고, 상호 수리 가능 메모리는 2 개가 남게 된다. 즉, 14 개의 상호 수리 가능 메모리들 중 2 개의 상호 수리 가능 메모리들이 1차 매칭에서 실패하게 된다.
도 5는 도 4에서 1차 매칭 후 남은 양품 메모리와 상호 수리 가능 메모리를 본 발명의 일 실시예에 따라 2차 매칭시키는 과정을 설명하기 위한 예시적인 도면이다.
도 5의 (a)에 도시된 바와 같이 1차 매칭 후 남게 된 4 개의 양품 메모리들과 2 개의 상호 수리 가능 메모리들에 대하여, 상기 메모리 매칭부(123)는 1차 매칭에서 사용된 제 1 수리 방법과 다른 제 2 수리 방법을 적용하여 양품 메모리와 상호 수리 가능 메모리를 매칭시킨다.
예를 들어, 상기 메모리 매칭부(123)는 1차 매칭에 실패한 상호 수리 가능 메모리에 대하여 상기 1차 매칭에서 사용된 제 1 수리 방법과 다른 제 2 수리 방법을 적용할 수 있다.
그 결과, 도 5의 (a)에서 순서쌍이 (0, -2)인 1 개의 상호 수리 가능 메모리와 순서쌍이 (-2, 0)인 1 개의 상호 수리 가능 메모리의 순서쌍이 모두 (-1, -1)로 변경되어, 순서쌍이 (1, 1)인 2 개의 양품 메모리들과 매칭될 수 있다.
따라서, 도 5의 (c)에 도시된 바와 같이, 모든 상호 수리 가능 메모리들이 양품 메모리들과 매칭될 수 있다.
도 6은 도 4에서 1차 매칭 후 남은 양품 메모리와 상호 수리 가능 메모리를 본 발명의 다른 실시예에 따라 2차 매칭시키는 과정을 설명하기 위한 예시적인 도면이다.
도 6의 (a)와 같이 1차 매칭 후 남게 된 4 개의 양품 메모리들과 2 개의 상호 수리 가능 메모리들에 대하여, 상기 메모리 매칭부(123)는 1차 매칭에서 사용된 제 1 수리 방법과 다른 제 2 수리 방법을 적용하여 양품 메모리와 상호 수리 가능 메모리를 매칭시킨다.
다만, 상호 수리 가능 메모리에 적용되는 수리 방법을 변경하는 도 5의 실시예와 달리, 도 6의 실시예에서는 양품 메모리에 적용되는 수리 방법을 변경한다.
그 결과, 도 6의 (a)에서 순서쌍이 (1, 1)인 2 개의 양품 메모리들의 순서쌍이 각각 (0, 2) 및 (2, 0)으로 변경되어, 순서쌍이 (0, -2)인 1 개의 상호 수리 가능 메모리 및 순서쌍이 (-2, 0)인 1 개의 상호 수리 가능 메모리와 매칭될 수 있다.
따라서, 도 6의 (c)에 도시된 바와 같이, 모든 상호 수리 가능 메모리들이 양품 메모리들과 매칭될 수 있다.
도 7은 본 발명의 일 실시예에 따른 메모리 수리 방법의 예시적인 흐름도다.
상기 메모리 수리 방법은 전술한 본 발명의 실시예에 따른 메모리 수리 장치(120)에 의해 수행될 수 있다.
도 7에 도시된 바와 같이, 상기 메모리 수리 방법(200)은, 다수의 메모리를 양품 메모리, 상호 수리 가능 메모리 및 불량 메모리로 분류하는 단계(S210), 상기 다수의 메모리 중 고장이 발생한 메모리에 대하여 해당 메모리에 적용 가능한 수리 방법을 결정하는 단계(S220), 상기 양품 메모리와 상기 상호 수리 가능 메모리를 제 1 수리 방법을 기반으로 매칭시키는 단계(S230), 및 매칭 후 남은 양품 메모리와 상호 수리 가능 메모리를 상기 제 1 수리 방법과 다른 제 2 수리 방법을 기반으로 매칭시키는 단계(S260)를 포함할 수 있다.
만약, 상기 제 1 수리 방법을 기반으로 양품 메모리와 상호 수리 가능 메모리를 매칭시킨 후, 상기 상호 수리 가능 메모리가 남아있지 않은 경우(S240에서 아니오), 메모리 수리는 종료할 수 있다.
만약, 상기 상호 수리 가능 메모리가 남아 있더라도(S240에서 예), 매칭 후 남은 양품 메모리 및 상호 수리 가능 메모리에 대한 수리 방법이 더 이상 남아 있지 않은 경우에도(S250에서 아니오), 메모리 수리는 종료하고 남은 상호 수리 가능 메모리는 폐기될 수 있다.
본 발명의 일 실시예에 따르면, 상기 수리 방법을 결정하는 단계(S220)는, 상기 고장이 발생한 메모리를 수리하기 위해 요구되는 예비 셀 어레이의 수가 적은 순서대로 기 설정된 개수의 수리 방법을 해당 메모리에 적용 가능한 수리 방법으로 결정하는 단계를 포함할 수 있다.
예를 들어, 상기 기 설정된 개수의 수리 방법을 해당 메모리에 적용 가능한 수리 방법으로 결정하는 단계는, n 개의 예비 셀 어레이 행 및 m 개의 예비 셀 어레이 열이 요구되는 제 1 수리 방법 후보, n-1 개의 예비 셀 어레이 행 및 m+1 개의 예비 셀 어레이 열이 요구되는 제 2 수리 방법 후보, 및 n+1 개의 예비 셀 어레이 행 및 m-1 개의 예비 셀 어레이 열이 요구되는 제 3 수리 방법 후보를 해당 메모리에 적용 가능한 수리 방법으로 결정하는 단계를 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 제 1 수리 방법을 기반으로 양품 메모리와 상호 수리 가능 메모리를 매칭시키는 단계(S230)는, 적용 가능한 수리 방법이 적은 순서대로 상기 양품 메모리 및 상기 상호 수리 가능 메모리를 매칭시키는 단계를 포함할 수 있다.
도 8은 본 발명의 일 실시예에 따른 매칭 과정(S230)을 설명하기 위한 예시적인 흐름도다.
예를 들어, 도 8에 도시된 바와 같이, 상기 제 1 수리 방법을 기반으로 양품 메모리와 상호 수리 가능 메모리를 매칭시키는 단계(S230)는, 적용 가능한 수리 방법이 하나인 제 1 상호 수리 가능 메모리를 해당 수리 방법을 기반으로 상기 양품 메모리와 매칭시키는 단계(S231), 및 적용 가능한 수리 방법이 복수인 제 2 상호 수리 가능 메모리를 상기 복수의 적용 가능한 수리 방법 중 어느 하나를 기반으로 상기 양품 메모리와 매칭시키는 단계(S232)를 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 제 2 수리 방법을 기반으로 양품 메모리와 상호 수리 가능 메모리를 매칭시키는 단계(S260)는, 상기 제 2 상호 수리 가능 메모리 중 매칭에 실패한 제 3 상호 수리 가능 메모리를 상기 복수의 적용 가능한 수리 방법 중 나머지를 기반으로 상기 양품 메모리와 매칭시키는 단계를 포함할 수 있다.
실시예에 따라, 상기 메모리 수리 방법(200)은, 상기 제 3 상호 수리 가능 메모리의 매칭 후 남은 양품 메모리 중 복수의 적용 가능한 수리 방법으로 수리 가능한 메모리가 있는 경우, 해당 양품 메모리의 수리에 적용되는 수리 방법을 변경하는 단계, 및 상기 제 3 상호 수리 가능 메모리 중 매칭에 실패한 제 4 상호 수리 가능 메모리를 상기 수리 방법이 변경된 양품 메모리와 매칭시키는 단계를 더 포함할 수도 있다.
본 발명의 다른 실시예에 따르면, 상기 제 2 수리 방법을 기반으로 양품 메모리와 상호 수리 가능 메모리를 매칭시키는 단계(S260)는, 상기 제 2 상호 수리 가능 메모리의 매칭 후 남은 양품 메모리 중 복수의 적용 가능한 수리 방법으로 수리 가능한 메모리가 있는 경우, 해당 양품 메모리의 수리에 적용되는 수리 방법을 변경하는 단계, 및 상기 제 2 상호 수리 가능 메모리 중 매칭에 실패한 제 3 상호 수리 가능 메모리를 상기 수리 방법이 변경된 양품 메모리와 매칭시키는 단계를 포함할 수 있다.
실시예에 따라, 상기 메모리 수리 방법(200)은, 상기 제 3 상호 수리 가능 메모리 중 매칭에 실패한 제 4 상호 수리 가능 메모리를 복수의 적용 가능한 수리 방법 중 나머지를 기반으로 상기 양품 메모리와 매칭시키는 단계를 더 포함할 수도 있다.
본 발명의 실시예에 따른 메모리 수리 방법(200)은 컴퓨터에서 실행되기 위한 프로그램으로 제작되어 컴퓨터가 읽을 수 있는 기록 매체에 저장될 수 있다. 상기 컴퓨터가 읽을 수 있는 기록 매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 저장 장치를 포함한다. 컴퓨터가 읽을 수 있는 기록 매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 플로피디스크, 광 데이터 저장장치 등이 있다.
전술한 본 발명의 실시예에 따라 수리된 메모리들은 다수 개가 적층된 뒤 TSV를 통해 연결되어 3D 메모리로 제조될 수 있다. 본 발명의 실시예에 따르면, 양품 메모리와 매칭되지 못해 폐기되는 상호 수리 가능 메모리를 줄여 3D 메모리의 생산성 및 수율을 개선시킬 수 있다.
이상에서 실시예를 통해 본 발명을 설명하였으나, 위 실시예는 단지 본 발명의 사상을 설명하기 위한 것으로 이에 한정되지 않는다. 통상의 기술자는 전술한 실시예에 다양한 변형이 가해질 수 있음을 이해할 것이다. 본 발명의 범위는 첨부된 특허청구범위의 해석을 통해서만 정해진다.
10: 다수의 메모리
100: 메모리 검사 및 수리 시스템
101, 102: 웨이퍼
110: 메모리 검사 장치
120: 메모리 수리 장치
121: 메모리 분류부
122: 수리 방법 결정부
123: 메모리 매칭부
124: 저장부

Claims (20)

  1. 다수의 메모리를, 고장이 없거나 해당 메모리에 구비된 예비 셀 어레이를 이용하여 수리 가능한 양품 메모리, 다른 메모리에 구비된 예비 셀 어레이를 이용하여 수리 가능한 상호 수리 가능(inter-repairable) 메모리, 및 수리가 불가능한 불량 메모리로 분류하는 메모리 분류부;
    상기 다수의 메모리 중 고장이 발생한 메모리에 대하여 해당 메모리에 적용 가능한 수리 방법을 결정하는 수리 방법 결정부; 및
    제 1 수리 방법을 기반으로 상기 양품 메모리 중에서 상기 상호 수리 가능 메모리를 수리할 수 있는 메모리를 지정하여 해당 상호 수리 가능 메모리와 매칭시킨 후, 상기 제 1 수리 방법과 다른 제 2 수리 방법을 기반으로, 상기 제 1 수리 방법에 의해 매칭되지 않은 양품 메모리 중에서 상기 제 1 수리 방법에 의해 매칭되지 않은 상호 수리 가능 메모리를 수리할 수 있는 메모리를 지정하여 해당 상호 수리 가능 메모리와 매칭시키는 메모리 매칭부;
    를 포함하고,
    상기 메모리 매칭부는:
    상기 적용 가능한 수리 방법이 적은 순서대로 상기 양품 메모리 및 상기 상호 수리 가능 메모리를 매칭시키는 메모리 수리 장치.
  2. 다수의 메모리를, 고장이 없거나 해당 메모리에 구비된 예비 셀 어레이를 이용하여 수리 가능한 양품 메모리, 다른 메모리에 구비된 예비 셀 어레이를 이용하여 수리 가능한 상호 수리 가능(inter-repairable) 메모리, 및 수리가 불가능한 불량 메모리로 분류하는 메모리 분류부;
    상기 다수의 메모리 중 고장이 발생한 메모리에 대하여 해당 메모리에 적용 가능한 수리 방법을 결정하는 수리 방법 결정부; 및
    제 1 수리 방법을 기반으로 상기 양품 메모리 중에서 상기 상호 수리 가능 메모리를 수리할 수 있는 메모리를 지정하여 해당 상호 수리 가능 메모리와 매칭시킨 후, 상기 제 1 수리 방법과 다른 제 2 수리 방법을 기반으로, 상기 제 1 수리 방법에 의해 매칭되지 않은 양품 메모리 중에서 상기 제 1 수리 방법에 의해 매칭되지 않은 상호 수리 가능 메모리를 수리할 수 있는 메모리를 지정하여 해당 상호 수리 가능 메모리와 매칭시키는 메모리 매칭부;
    를 포함하고,
    상기 수리 방법 결정부는:
    상기 고장이 발생한 메모리를 수리하기 위해 요구되는 상기 예비 셀 어레이의 수가 적은 순서대로 기 설정된 개수의 수리 방법을 해당 메모리에 적용 가능한 수리 방법으로 결정하는 메모리 수리 장치.
  3. 제 2 항에 있어서,
    상기 수리 방법 결정부는:
    상기 고장이 발생한 메모리를 수리하기 위해,
    n 개의 예비 셀 어레이 행 및 m 개의 예비 셀 어레이 열이 요구되는 제 1 수리 방법 후보;
    n-1 개의 예비 셀 어레이 행 및 m+1 개의 예비 셀 어레이 열이 요구되는 제 2 수리 방법 후보; 및
    n+1 개의 예비 셀 어레이 행 및 m-1 개의 예비 셀 어레이 열이 요구되는 제 3 수리 방법 후보를 해당 메모리에 적용 가능한 수리 방법으로 결정하는 메모리 수리 장치.
  4. 다수의 메모리를, 고장이 없거나 해당 메모리에 구비된 예비 셀 어레이를 이용하여 수리 가능한 양품 메모리, 다른 메모리에 구비된 예비 셀 어레이를 이용하여 수리 가능한 상호 수리 가능(inter-repairable) 메모리, 및 수리가 불가능한 불량 메모리로 분류하는 메모리 분류부;
    상기 다수의 메모리 중 고장이 발생한 메모리에 대하여 해당 메모리에 적용 가능한 수리 방법을 결정하는 수리 방법 결정부; 및
    제 1 수리 방법을 기반으로 상기 양품 메모리 중에서 상기 상호 수리 가능 메모리를 수리할 수 있는 메모리를 지정하여 해당 상호 수리 가능 메모리와 매칭시킨 후, 상기 제 1 수리 방법과 다른 제 2 수리 방법을 기반으로, 상기 제 1 수리 방법에 의해 매칭되지 않은 양품 메모리 중에서 상기 제 1 수리 방법에 의해 매칭되지 않은 상호 수리 가능 메모리를 수리할 수 있는 메모리를 지정하여 해당 상호 수리 가능 메모리와 매칭시키는 메모리 매칭부;
    를 포함하고,
    상기 수리 방법 결정부는:
    각각의 메모리에 적용 가능한 수리 방법에 관한 정보를 해당 메모리에 구비된 저장부 및 상기 메모리 수리 장치에 구비된 저장부 중 적어도 하나에 저장하는 메모리 수리 장치.
  5. 삭제
  6. 제 1 항에 있어서,
    상기 메모리 매칭부는:
    상기 적용 가능한 수리 방법이 하나인 제 1 상호 수리 가능 메모리를 해당 수리 방법을 기반으로 상기 양품 메모리와 매칭시키고,
    상기 적용 가능한 수리 방법이 복수인 제 2 상호 수리 가능 메모리를 상기 복수의 적용 가능한 수리 방법 중 어느 하나를 기반으로 상기 양품 메모리와 매칭시키고,
    상기 제 2 상호 수리 가능 메모리 중 매칭에 실패한 제 3 상호 수리 가능 메모리를 상기 복수의 적용 가능한 수리 방법 중 나머지를 기반으로 상기 양품 메모리와 매칭시키는 메모리 수리 장치.
  7. 제 6 항에 있어서,
    상기 메모리 매칭부는:
    상기 제 3 상호 수리 가능 메모리의 매칭 후 남은 양품 메모리 중 복수의 적용 가능한 수리 방법으로 수리 가능한 메모리가 있는 경우, 해당 양품 메모리의 수리에 적용되는 수리 방법을 변경하고,
    상기 제 3 상호 수리 가능 메모리 중 매칭에 실패한 제 4 상호 수리 가능 메모리를 상기 수리 방법이 변경된 양품 메모리와 매칭시키는 메모리 수리 장치.
  8. 제 1 항에 있어서,
    상기 메모리 매칭부는:
    상기 적용 가능한 수리 방법이 하나인 제 1 상호 수리 가능 메모리를 해당 수리 방법을 기반으로 상기 양품 메모리와 매칭시키고,
    상기 적용 가능한 수리 방법이 복수인 제 2 상호 수리 가능 메모리를 상기 복수의 적용 가능한 수리 방법 중 어느 하나를 기반으로 상기 양품 메모리와 매칭시키고,
    상기 제 2 상호 수리 가능 메모리의 매칭 후 남은 양품 메모리 중 복수의 적용 가능한 수리 방법으로 수리 가능한 메모리가 있는 경우, 해당 양품 메모리의 수리에 적용되는 수리 방법을 변경하고,
    상기 제 2 상호 수리 가능 메모리 중 매칭에 실패한 제 3 상호 수리 가능 메모리를 상기 수리 방법이 변경된 양품 메모리와 매칭시키는 메모리 수리 장치.
  9. 제 8 항에 있어서,
    상기 메모리 매칭부는:
    상기 제 3 상호 수리 가능 메모리 중 매칭에 실패한 제 4 상호 수리 가능 메모리를 복수의 적용 가능한 수리 방법 중 나머지를 기반으로 상기 양품 메모리와 매칭시키는 메모리 수리 장치.
  10. 다수의 메모리를, 고장이 없거나 해당 메모리에 구비된 예비 셀 어레이를 이용하여 수리 가능한 양품 메모리, 다른 메모리에 구비된 예비 셀 어레이를 이용하여 수리 가능한 상호 수리 가능 메모리, 및 수리가 불가능한 불량 메모리로 분류하는 단계;
    상기 다수의 메모리 중 고장이 발생한 메모리에 대하여 해당 메모리에 적용 가능한 수리 방법을 결정하는 단계;
    제 1 수리 방법을 기반으로 상기 양품 메모리 중에서 상기 상호 수리 가능 메모리를 수리할 수 있는 메모리를 지정하여 해당 상호 수리 가능 메모리와 매칭시키는 단계;
    상기 제 1 수리 방법과 다른 제 2 수리 방법을 기반으로, 상기 제 1 수리 방법에 의해 매칭되지 않은 양품 메모리 중에서 상기 제 1 수리 방법에 의해 매칭되지 않은 상호 수리 가능 메모리를 수리할 수 있는 메모리를 지정하여 해당 상호 수리 가능 메모리와 매칭시키는 단계;
    를 포함하고,
    상기 제 1 수리 방법을 기반으로 매칭시키는 단계는:
    상기 적용 가능한 수리 방법이 적은 순서대로 상기 양품 메모리 및 상기 상호 수리 가능 메모리를 매칭시키는 단계를 포함하는 메모리 수리 방법.
  11. 다수의 메모리를, 고장이 없거나 해당 메모리에 구비된 예비 셀 어레이를 이용하여 수리 가능한 양품 메모리, 다른 메모리에 구비된 예비 셀 어레이를 이용하여 수리 가능한 상호 수리 가능 메모리, 및 수리가 불가능한 불량 메모리로 분류하는 단계;
    상기 다수의 메모리 중 고장이 발생한 메모리에 대하여 해당 메모리에 적용 가능한 수리 방법을 결정하는 단계;
    제 1 수리 방법을 기반으로 상기 양품 메모리 중에서 상기 상호 수리 가능 메모리를 수리할 수 있는 메모리를 지정하여 해당 상호 수리 가능 메모리와 매칭시키는 단계;
    상기 제 1 수리 방법과 다른 제 2 수리 방법을 기반으로, 상기 제 1 수리 방법에 의해 매칭되지 않은 양품 메모리 중에서 상기 제 1 수리 방법에 의해 매칭되지 않은 상호 수리 가능 메모리를 수리할 수 있는 메모리를 지정하여 해당 상호 수리 가능 메모리와 매칭시키는 단계;
    를 포함하고,
    상기 수리 방법을 결정하는 단계는:
    상기 고장이 발생한 메모리를 수리하기 위해 요구되는 상기 예비 셀 어레이의 수가 적은 순서대로 기 설정된 개수의 수리 방법을 해당 메모리에 적용 가능한 수리 방법으로 결정하는 단계를 포함하는 메모리 수리 방법.
  12. 제 11 항에 있어서,
    상기 기 설정된 개수의 수리 방법을 해당 메모리에 적용 가능한 수리 방법으로 결정하는 단계는:
    n 개의 예비 셀 어레이 행 및 m 개의 예비 셀 어레이 열이 요구되는 제 1 수리 방법 후보;
    n-1 개의 예비 셀 어레이 행 및 m+1 개의 예비 셀 어레이 열이 요구되는 제 2 수리 방법 후보; 및
    n+1 개의 예비 셀 어레이 행 및 m-1 개의 예비 셀 어레이 열이 요구되는 제 3 수리 방법 후보;
    를 해당 메모리에 적용 가능한 수리 방법으로 결정하는 단계를 포함하는 메모리 수리 방법.
  13. 삭제
  14. 제 10 항에 있어서,
    상기 제 1 수리 방법을 기반으로 매칭시키는 단계는:
    상기 적용 가능한 수리 방법이 하나인 제 1 상호 수리 가능 메모리를 해당 수리 방법을 기반으로 상기 양품 메모리와 매칭시키는 단계; 및
    상기 적용 가능한 수리 방법이 복수인 제 2 상호 수리 가능 메모리를 상기 복수의 적용 가능한 수리 방법 중 어느 하나를 기반으로 상기 양품 메모리와 매칭시키는 단계;
    를 포함하는 메모리 수리 방법.
  15. 제 14 항에 있어서,
    상기 제 2 수리 방법을 기반으로 매칭시키는 단계는:
    상기 제 2 상호 수리 가능 메모리 중 매칭에 실패한 제 3 상호 수리 가능 메모리를 상기 복수의 적용 가능한 수리 방법 중 나머지를 기반으로 상기 양품 메모리와 매칭시키는 단계를 포함하는 메모리 수리 방법.
  16. 제 15 항에 있어서,
    상기 제 3 상호 수리 가능 메모리의 매칭 후 남은 양품 메모리 중 복수의 적용 가능한 수리 방법으로 수리 가능한 메모리가 있는 경우, 해당 양품 메모리의 수리에 적용되는 수리 방법을 변경하는 단계; 및
    상기 제 3 상호 수리 가능 메모리 중 매칭에 실패한 제 4 상호 수리 가능 메모리를 상기 수리 방법이 변경된 양품 메모리와 매칭시키는 단계;
    를 더 포함하는 메모리 수리 방법.
  17. 제 14 항에 있어서,
    상기 제 2 수리 방법을 기반으로 매칭시키는 단계는:
    상기 제 2 상호 수리 가능 메모리의 매칭 후 남은 양품 메모리 중 복수의 적용 가능한 수리 방법으로 수리 가능한 메모리가 있는 경우, 해당 양품 메모리의 수리에 적용되는 수리 방법을 변경하는 단계; 및
    상기 제 2 상호 수리 가능 메모리 중 매칭에 실패한 제 3 상호 수리 가능 메모리를 상기 수리 방법이 변경된 양품 메모리와 매칭시키는 단계;
    를 포함하는 메모리 수리 방법.
  18. 제 17 항에 있어서,
    상기 제 3 상호 수리 가능 메모리 중 매칭에 실패한 제 4 상호 수리 가능 메모리를 복수의 적용 가능한 수리 방법 중 나머지를 기반으로 상기 양품 메모리와 매칭시키는 단계를 더 포함하는 메모리 수리 방법.
  19. 다수의 메모리를 검사하는 메모리 검사 장치; 및
    상기 다수의 메모리 중 고장이 발생한 메모리를 수리하는 메모리 수리 장치를 포함하며, 상기 메모리 수리 장치는:
    상기 다수의 메모리를 고장이 없거나 해당 메모리에 구비된 예비 셀 어레이를 이용하여 수리 가능한 양품 메모리, 다른 메모리에 구비된 예비 셀 어레이를 이용하여 수리 가능한 상호 수리 가능 메모리, 및 수리가 불가능한 불량 메모리로 분류하는 메모리 분류부;
    상기 고장이 발생한 메모리에 대하여 해당 메모리에 적용 가능한 수리 방법을 결정하는 수리 방법 결정부; 및
    제 1 수리 방법을 기반으로 상기 양품 메모리 중에서 상기 상호 수리 가능 메모리를 수리할 수 있는 메모리를 지정하여 해당 상호 수리 가능 메모리와 매칭시킨 후, 상기 제 1 수리 방법과 다른 제 2 수리 방법을 기반으로, 상기 제 1 수리 방법에 의해 매칭되지 않은 양품 메모리 중에서 상기 제 1 수리 방법에 의해 매칭되지 않은 상호 수리 가능 메모리를 수리할 수 있는 메모리를 지정하여 해당 상호 수리 가능 메모리와 매칭시키는 메모리 매칭부;
    를 포함하고,
    상기 메모리 매칭부는:
    상기 적용 가능한 수리 방법이 적은 순서대로 상기 양품 메모리 및 상기 상호 수리 가능 메모리를 매칭시키는 메모리 수리 시스템.
  20. 컴퓨터로 읽을 수 있는 기록매체에 있어서,
    제 10 항 내지 제 12 항 및 제 14 항 내지 제 18 항 중 어느 한 항에 따른 메모리 수리 방법을 실행하기 위한 프로그램이 기록된 기록매체.
KR1020140027238A 2014-03-07 2014-03-07 메모리 수리 장치 및 방법, 그리고 그를 이용한 메모리 수리 시스템 KR101555037B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140027238A KR101555037B1 (ko) 2014-03-07 2014-03-07 메모리 수리 장치 및 방법, 그리고 그를 이용한 메모리 수리 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140027238A KR101555037B1 (ko) 2014-03-07 2014-03-07 메모리 수리 장치 및 방법, 그리고 그를 이용한 메모리 수리 시스템

Publications (2)

Publication Number Publication Date
KR20150105055A KR20150105055A (ko) 2015-09-16
KR101555037B1 true KR101555037B1 (ko) 2015-09-22

Family

ID=54244562

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140027238A KR101555037B1 (ko) 2014-03-07 2014-03-07 메모리 수리 장치 및 방법, 그리고 그를 이용한 메모리 수리 시스템

Country Status (1)

Country Link
KR (1) KR101555037B1 (ko)

Also Published As

Publication number Publication date
KR20150105055A (ko) 2015-09-16

Similar Documents

Publication Publication Date Title
JP4308637B2 (ja) 半導体試験装置
US8086916B2 (en) System and method for running test and redundancy analysis in parallel
KR101373668B1 (ko) 메모리 수리 장치 및 방법
KR101211042B1 (ko) 고장 정보 저장장치 및 저장방법
KR101133689B1 (ko) 리페어 분석 장치 및 방법
US20240071557A1 (en) Failure analysis method, computer equipment, and storage medium
CN105097045A (zh) 用于nand闪存器件中的缺陷修复的方法和装置
KR101521258B1 (ko) 메모리 수리 방법 및 메모리 수리 장치
US9847142B2 (en) Semiconductor apparatus and repair method thereof
KR101545716B1 (ko) 메모리 수리 장치 및 방법, 그리고 그를 이용한 메모리 칩
JP2008084409A (ja) 不良救済判定装置および不良救済判定方法
US8134880B2 (en) Semiconductor integrated circuit
CN103000226B (zh) 通过随机存取存储器芯片地址引脚检测缺陷的测试方法
KR101555037B1 (ko) 메모리 수리 장치 및 방법, 그리고 그를 이용한 메모리 수리 시스템
US20130311831A1 (en) Virtual fail address generation system, redundancy analysis simulation system, and method thereof
US20110085396A1 (en) Repair fuse device
WO2022037199A1 (zh) 失效位元的修补方法及装置
JP5131158B2 (ja) リダンダンシ演算方法及び装置並びにメモリ試験装置
US9548138B2 (en) Test method for memory
US10789398B2 (en) Method and apparatus for SOC with optimal RSMA
US10726939B2 (en) Memory devices having spare column remap storages
KR101836748B1 (ko) 다양한 여분 셀들을 이용하여 메모리 뱅크들을 수리하기 위한 장치 및 방법
KR101074456B1 (ko) 초기 종결 조건들에 따른 메모리 테스트 방법 및 시스템
KR20120095702A (ko) 반도체 테스트 장치 및 그의 동작 방법
JP2008226389A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180917

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20191205

Year of fee payment: 5