JP5131158B2 - リダンダンシ演算方法及び装置並びにメモリ試験装置 - Google Patents
リダンダンシ演算方法及び装置並びにメモリ試験装置 Download PDFInfo
- Publication number
- JP5131158B2 JP5131158B2 JP2008284155A JP2008284155A JP5131158B2 JP 5131158 B2 JP5131158 B2 JP 5131158B2 JP 2008284155 A JP2008284155 A JP 2008284155A JP 2008284155 A JP2008284155 A JP 2008284155A JP 5131158 B2 JP5131158 B2 JP 5131158B2
- Authority
- JP
- Japan
- Prior art keywords
- line
- fail
- spare
- memory
- cells
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
この発明によると、まずスペアラインの数よりも多くの不良セルを含むメモリセルの行又は列がラインフェイルと判断されてスペアラインによる代替が確定され、次いで代替が確定された行又は列を除いたメモリセルに残存する不良セルの総数が所定の閾値よりも多い場合に、不良セルが含まれる行又は列がラインフェイルとみなされてスペアラインによる代替が不良セルの数が多い行又は列を優先して順に確定される。
また、本発明のリダンダンシ演算方法は、前記閾値が、前記スペアラインの数及び二次元配列されたメモリセルのブロック数の少なくとも一方を考慮して設定されることを特徴としている。
また、本発明のリダンダンシ演算方法は、前記第2ステップが、前記メモリセルに残存する不良セルの総数を取得する第3ステップと、前記メモリセルに残存する不良セルの総数が残存する前記スペアラインで救済し得る不良セルの最大数よりも大である場合には、前記スペアラインによる代替を行わずに前記第2ステップを終了する第4ステップとを含むことを特徴としている。
上記課題を解決するために、本発明のリダンダンシ演算装置は、二次元配列された複数のメモリセル(R)と、予備セルが複数配列されてなり前記メモリセルの行又は列を単位として代替される複数のスペアライン(SL1、SL2)とを備えるメモリデバイス(30)の不良救済を行う上で必要なデータを作成するリダンダンシ演算装置(17)において、前記メモリセルの行又は列のうち、前記スペアラインの数よりも多くの不良セルを含む行又は列をラインフェイルと判断して前記スペアラインによる代替を確定する第1確定処理部(21)と、前記第1確定処理部で代替が確定された行又は列を除いた前記メモリセルに残存する不良セルの総数が所定の閾値よりも多い場合に、不良セルが含まれる行又は列をラインフェイルとみなして前記スペアラインによる代替を不良セルの数が多い行又は列を優先して順に確定する第2確定処理部(22)とを備えることを特徴としている。
本発明のメモリ試験装置は、メモリデバイス(30)のパス/フェイルを示すフェイル情報を格納するフェイルメモリ(15)を有するメモリ試験装置(1)において、前記フェイルメモリに格納された前記フェイル情報を用いて前記メモリデバイスの不良救済を行う上で必要なデータを作成する上記のリダンダンシ演算装置を備えることを特徴としている。
図1は、本発明の第1実施形態によるリダンダンシ演算装置及びメモリ試験装置の要部構成を示すブロック図である。図1に示す通り、メモリ試験装置1は、試験パターン発生部11、アドレス変換部12、コンパレータ13、フェイルメモリコントローラ14、フェイルメモリ15、バッファメモリ16、及びリダンダンシ演算装置17を備えており、複数(例えば、数百個)のメモリデバイス(以下、DUT(Device Under Test)という)30の試験を並列して行う。
前述した第1実施形態では、図4に示す疑似ラインフェイル救済処理にて使用する閾値がXスペアラインSL1及びYスペアラインSL2の数を考慮して設定され、しかもこの閾値が固定して用いられていた。しかしながら、DUTの状況に応じて閾値が自動的に調整されることが望ましい。例えば、バッファメモリ16から処理部20が備えるメモリ(図示量略)に取り込み可能なフェイルの数、DUTの残存フェイル数、及びDUT20の内部構成に応じて閾値を調整することが考えられる。本実施形態は疑似ラインフェイル救済処理で用いられる閾値の自動調整を可能とするものである。
図3に示すラインフェイル救済処理と同様に、疑似ラインフェイル救済処理においても、残存するXスペアラインSL1及びYスペアラインSL2では救済しきれないフェイルが存在する場合には、早期に救済不可判定を行って処理を終了するのが望ましい。本実施形態は、明らかに救済できないフェイルが存在する場合における、早期の救済不可判定を実現するものである。
15 フェイルメモリ
17 リダンダンシ演算装置
21 ラインフェイル救済演算部
22 疑似ラインフェイル救済演算部
30 DUT
R メモリセル形成領域
SL1 Xスペアライン
SL2 Yスペアライン
Claims (5)
- 二次元配列された複数のメモリセルと、予備セルが複数配列されてなり前記メモリセルの行又は列を単位として代替される複数のスペアラインとを備えるメモリデバイスの不良救済を行う上で必要なデータを作成するリダンダンシ演算方法において、
前記メモリセルの行又は列のうち、前記スペアラインの数よりも多くの不良セルを含む行又は列をラインフェイルと判断して前記スペアラインによる代替を確定する第1ステップと、
前記第1ステップで代替が確定された行又は列を除いた前記メモリセルに残存する不良セルの総数が所定の閾値よりも多い場合に、不良セルが含まれる行又は列をラインフェイルとみなして前記スペアラインによる代替を不良セルの数が多い行又は列を優先して順に確定する第2ステップと
を含むことを特徴とするリダンダンシ演算方法。 - 前記閾値は、前記スペアラインの数及び二次元配列されたメモリセルのブロック数の少なくとも一方を考慮して設定されることを特徴とする請求項1記載のリダンダンシ演算方法。
- 前記第2ステップは、前記メモリセルに残存する不良セルの総数を取得する第3ステップと、
前記メモリセルに残存する不良セルの総数が残存する前記スペアラインで救済し得る不良セルの最大数よりも大である場合には、前記スペアラインによる代替を行わずに前記第2ステップを終了する第4ステップと
を含むことを特徴とする請求項1又は請求項2記載のリダンダンシ演算方法。 - 二次元配列された複数のメモリセルと、予備セルが複数配列されてなり前記メモリセルの行又は列を単位として代替される複数のスペアラインとを備えるメモリデバイスの不良救済を行う上で必要なデータを作成するリダンダンシ演算装置において、
前記メモリセルの行又は列のうち、前記スペアラインの数よりも多くの不良セルを含む行又は列をラインフェイルと判断して前記スペアラインによる代替を確定する第1確定処理部と、
前記第1確定処理部で代替が確定された行又は列を除いた前記メモリセルに残存する不良セルの総数が所定の閾値よりも多い場合に、不良セルが含まれる行又は列をラインフェイルとみなして前記スペアラインによる代替を不良セルの数が多い行又は列を優先して順に確定する第2確定処理部と
を備えることを特徴とするリダンダンシ演算装置。 - メモリデバイスのパス/フェイルを示すフェイル情報を格納するフェイルメモリを有するメモリ試験装置において、
前記フェイルメモリに格納された前記フェイル情報を用いて前記メモリデバイスの不良救済を行う上で必要なデータを作成する請求項4記載のリダンダンシ演算装置を備えることを特徴とするメモリ試験装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008284155A JP5131158B2 (ja) | 2008-11-05 | 2008-11-05 | リダンダンシ演算方法及び装置並びにメモリ試験装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008284155A JP5131158B2 (ja) | 2008-11-05 | 2008-11-05 | リダンダンシ演算方法及び装置並びにメモリ試験装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010113751A JP2010113751A (ja) | 2010-05-20 |
JP5131158B2 true JP5131158B2 (ja) | 2013-01-30 |
Family
ID=42302201
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008284155A Expired - Fee Related JP5131158B2 (ja) | 2008-11-05 | 2008-11-05 | リダンダンシ演算方法及び装置並びにメモリ試験装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5131158B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101211042B1 (ko) * | 2010-11-23 | 2012-12-13 | 에스케이하이닉스 주식회사 | 고장 정보 저장장치 및 저장방법 |
JP7044974B2 (ja) | 2018-07-20 | 2022-03-31 | 富士通株式会社 | プロセッサ及び情報処理装置 |
JP7112904B2 (ja) * | 2018-07-20 | 2022-08-04 | ラピスセミコンダクタ株式会社 | 半導体メモリのテスト方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04186600A (ja) * | 1990-11-21 | 1992-07-03 | Hitachi Ltd | Icメモリ試験装置 |
JPH11102598A (ja) * | 1997-09-29 | 1999-04-13 | Toshiba Corp | メモリ不良救済解析装置 |
JP4678994B2 (ja) * | 2001-06-20 | 2011-04-27 | 株式会社アドバンテスト | メモリの不良救済解析方法・メモリ試験装置 |
JP2009076136A (ja) * | 2007-09-20 | 2009-04-09 | Yokogawa Electric Corp | 半導体メモリ試験装置 |
-
2008
- 2008-11-05 JP JP2008284155A patent/JP5131158B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010113751A (ja) | 2010-05-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100354437B1 (ko) | 내장 메모리를 위한 자기 복구 회로를 구비하는 집적회로반도체 장치 및 메모리 복구 방법 | |
JP5202556B2 (ja) | 制御装置、試験装置および制御方法 | |
JP4308637B2 (ja) | 半導体試験装置 | |
CN107039084B (zh) | 带冗余单元的存储器芯片的晶圆测试方法 | |
JPWO2007086214A1 (ja) | 試験装置および選択装置 | |
US20100235695A1 (en) | Memory apparatus and testing method thereof | |
KR101133689B1 (ko) | 리페어 분석 장치 및 방법 | |
US11682468B2 (en) | Method and system for replacement of memory cells | |
CN105097045A (zh) | 用于nand闪存器件中的缺陷修复的方法和装置 | |
JP2012221521A (ja) | メモリリペア解析装置、メモリリペア解析方法、および試験装置 | |
JP5131158B2 (ja) | リダンダンシ演算方法及び装置並びにメモリ試験装置 | |
US20200312423A1 (en) | Memory devices having spare column remap storages and methods of remapping column addresses in the memory devices | |
US10776227B2 (en) | Memory management system and method thereof | |
JP3930446B2 (ja) | 半導体装置 | |
KR101836748B1 (ko) | 다양한 여분 셀들을 이용하여 메모리 뱅크들을 수리하기 위한 장치 및 방법 | |
KR101810029B1 (ko) | 스토리지 장치용 기록 방법 및 기록 장치 | |
JP5074968B2 (ja) | 集積回路及びメモリテスト方法 | |
US10789398B2 (en) | Method and apparatus for SOC with optimal RSMA | |
JP5131163B2 (ja) | リダンダンシ演算方法及び装置並びにメモリ試験装置 | |
US20120109561A1 (en) | Wafer test apparatus, wafer test method, and program | |
KR101074456B1 (ko) | 초기 종결 조건들에 따른 메모리 테스트 방법 및 시스템 | |
JPH1074397A (ja) | メモリ解析装置 | |
US20230333749A1 (en) | Memory, operation method of memory, and operation method of memory system | |
JP4565428B2 (ja) | 半導体メモリ試験装置 | |
CN106469573A (zh) | 半导体器件和用于半导体器件的器件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111003 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120807 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120913 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121009 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121022 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151116 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151116 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
LAPS | Cancellation because of no payment of annual fees |