CN105097045A - 用于nand闪存器件中的缺陷修复的方法和装置 - Google Patents
用于nand闪存器件中的缺陷修复的方法和装置 Download PDFInfo
- Publication number
- CN105097045A CN105097045A CN201410151031.7A CN201410151031A CN105097045A CN 105097045 A CN105097045 A CN 105097045A CN 201410151031 A CN201410151031 A CN 201410151031A CN 105097045 A CN105097045 A CN 105097045A
- Authority
- CN
- China
- Prior art keywords
- defective
- piece
- data rows
- block
- redundant columns
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
- G11C29/816—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout
- G11C29/82—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout for EEPROMs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information
Abstract
本申请涉及用于NAND闪存器件中的缺陷修复的方法和装置。根据实施例,描述了一种用于包括多个块和多个数据列的NAND闪存器件中的缺陷修复的方法,NAND闪存器件还包括用于修复数据列中的有缺陷的数据列的多个冗余列,该方法包括:通过从块和列中识别包含缺陷的有缺陷的块和有缺陷的数据列来形成缺陷的地图;确定缺陷的地图中是否存在一个或多个有缺陷的块以及是否存在一个或多个可用的冗余列;计算有缺陷的块中的每一个的块权重;从具有少于或等于可用的冗余列的有缺陷的列的有缺陷的块之间选择具有最大块权重的块;以及将冗余列中的一个或多个标记为不可用,该一个或多个列的数目等于所选的块中有缺陷的数据列的数目。
Description
技术领域
本公开涉及NAND闪存器件,尤其涉及用于修复NAND闪存器件中有缺陷的元格(cell)的方法和装置。
背景技术
NAND闪存器件是越来越多地被用于现代电子装备的半导体存储器器件,作为能够被快速地访问的非易失性存储器器件。与NOR型的闪存器件相比,NAND闪存器件因为具有更大的存储密度和存储容量以及更高的顺序访问速度而被更广泛地用于大容量存储。
NAND闪存器件通常被组织为块(block)。每块具有相同数目的页(page),并且每页具有相同数目的列(column),多个存储器元格被布置在列中。除了用于记录数据的主列(maincolumn)之外,每页可以包括一些备用列(sparecolumn)以增加器件的可靠性。为了说明的目的,主列和备用列将在本申请中被统一称作数据列。为了NAND闪存器件中的缺陷修复的目的,还可以提供一些冗余列。如果数据列在制造期间是有缺陷的,例如数据列中的一个或多个存储器元格通过测试过程被发现故障,则可以执行修复过程,使得在后面的操作中将有缺陷的数据列禁用并使用冗余列中的一个来代替它,从而使得该器件正常地工作。作为NAND闪存器件的一个特征,数据是以页为单位进行读/写,并且以块为单位被擦除。因此,即使块或页中只有一部分的存储器元格是有缺陷的,如果缺陷未被修复,那么整个块也不得不被标识为不可用。
发明内容
通常,由于冗余列不是被提供用于数据存储而是用于缺陷修复,并且增加冗余列的数目将浪费NAND闪存器件中用于存储数据的有用空间,所以NAND闪存器件不具有很多的冗余列。因此,如果有缺陷的数据列的数目被发现大于冗余列的数目,那么应当确定:有缺陷的数据列中的哪些列应当被禁用并被用于修复的冗余列代替,而哪些列保留不变。冗余分析应当以高效的方式被执行来提高产出。
已经提出了一些方法来做出上面的确定,以选择所要修复的有缺陷的数据列。根据第一方法,以顺序的形式来测试NAND闪存器件中的数据列;一旦当前测试的数据列被发现是有缺陷的,它就被选择为由可用的冗余列进行修复。换而言之,此修复算法将不断地修复“第一个看见”的带有有缺陷的存储器元格的数据列,直到用完冗余列。此算法十分简单并且能够快速地运行;然而它并不是总能提供较好的结果,这将在下文中描述。
根据第二方法,测试NAND闪存器件以找到带有有缺陷的存储器元格的所有数据列,然后对所有可能的修复方案进行遍历以找到最佳的一个方案。理论上,如果有足够的计算资源,那么用这种方法能够找到最佳的修复方案;然而,这种方法在存在较大数目的有缺陷的数据列时会导致计算时间长到无法应用的程度。
根据第三方法,NAND闪存器件也被测试以找到带有有缺陷的存储器元格的所有数据列,然后对影响最多块的有缺陷的数据列进行修复。该算法也是简单和快速的;然而它并不是总能提供较好的结果,这将在下文中描述。
根据第四方法,NAND闪存器件被测试以找到带有有缺陷的存储器元格的所有数据列,然后按照这些有缺陷的数据列中每一列中的有缺陷的存储器元格的数目来对它们进行排序。带有最多数目的有缺陷的存储器元格的数据列将被修复。同样,该算法是简单和快速的;然而它并不是总能提供较好的结果。
根据本公开的实施例,提供了一种用于包括多个块和多个数据列的NAND闪存器件中的缺陷修复的方法,NAND闪存器件还包括用于修复数据列中的有缺陷的数据列的多个冗余列,该方法包括:通过从块和列中识别包含缺陷的有缺陷的块和有缺陷的数据列来形成缺陷的地图;确定缺陷的地图中是否存在一个或多个有缺陷的块以及是否存在一个或多个可用的冗余列;通过下式计算有缺陷的块中的每一个的块权重:块权重=块覆盖/块内的有缺陷的数据列的数目,其中,块覆盖是作为修复有缺陷的块的结果而同时被修复的有缺陷的块的总数;从具有少于或等于可用的冗余列的有缺陷的列的有缺陷的块之间选择具有最大块权重的块;以及将冗余列中的一个或多个标记为不可用,该一个或多个列的数目等于所选的块中有缺陷的数据列的数目。
根据本公开的实施例,提供了一种用于包括多个块和多个数据列的NAND闪存器件中的缺陷修复的装置,NAND闪存器件还包括用于修复数据列中的有缺陷的数据列的多个冗余列,该装置包括:用于通过从块和列中识别包含缺陷的有缺陷的块和有缺陷的数据列来形成缺陷的地图的模块;用于确定缺陷的地图中是否存在一个或多个有缺陷的块以及是否存在一个或多个可用的冗余列的模块;用于通过下式计算有缺陷的块中的每一个的块权重的模块:块权重=块覆盖/块内的有缺陷的数据列的数目,其中,块覆盖是作为修复有缺陷的块的结果而同时被修复的有缺陷的块的总数;用于从具有少于或等于可用的冗余列的有缺陷的列的有缺陷的块之间选择具有最大块权重的块的模块;以及用于将冗余列中的一个或多个标记为不可用的模块,该一个或多个列的数目等于所选的块中有缺陷的数据列的数目。
根据本公开的实施例,提供了一种具有存储于其上的指令的计算机可读介质,当该指令被处理器执行时,使得处理器执行用于包括多个块和多个数据列的NAND闪存器件中的缺陷修复的方法,NAND闪存器件还包括用于修复数据列中的有缺陷的数据列的多个冗余列,该方法包括:通过从块和列中识别包含缺陷的有缺陷的块和有缺陷的数据列来形成缺陷的地图;确定缺陷的地图中是否存在一个或多个有缺陷的块以及是否存在一个或多个可用的冗余列;通过下式计算有缺陷的块中的每一个的块权重:块权重=块覆盖/块内的有缺陷的数据列的数目,其中,块覆盖是作为修复有缺陷的块的结果而同时被修复的有缺陷的块的总数;从具有少于或等于可用的冗余列的有缺陷的列的有缺陷的块之间选择具有最大块权重的块;以及将冗余列中的一个或多个标记为不可用,该一个或多个列的数目等于所选的块中有缺陷的数据列的数目。
根据本公开的实施例,提供了一种用于包括多个块和多个数据列的NAND闪存器件中的缺陷修复的方法,块中的每个块包括多个页,并且NAND闪存器件还包括用于修复数据列中的有缺陷的数据列的多个冗余列,该方法包括:通过从页和列中识别包含缺陷的有缺陷的页和有缺陷的数据列来形成缺陷的地图;确定缺陷的地图中是否存在一个或多个有缺陷的页以及是否存在一个或多个可用的冗余列;通过下式计算有缺陷的页中的每一个的页权重:页权重=页覆盖/页内的有缺陷的数据列的数目,其中,页覆盖是作为修复有缺陷的页的结果而同时被修复的有缺陷的页的总数;从具有少于或等于可用的冗余列的有缺陷的列的有缺陷的页之间选择具有最大页权重的页;以及将冗余列中的一个或多个标记为不可用,该一个或多个列的数目等于所选的页中有缺陷的数据列的数目。
根据本公开的实施例,能够提供用于NAND闪存器件中的缺陷修复的快速和高效的方案。
附图说明
根据以下对于实施例的详细描述并结合附图,本公开将更加清楚。在附图中:
图1示出了能够实现本公开的实施例的NAND闪存器件的概念布局;
图2是根据本公开的实施例用于修复NAND闪存器件中有缺陷的数据列的方法的流程图;
图3示出了根据本公开的实施例初始形成的示例性缺陷地图,其中标记“R”表示在由该数据列和该块确定的位置中存在有缺陷的存储器元格;
图4示出了第一轮块选择过程之后,图3中的示例性缺陷地图,其中被替换的数据列和替换的冗余列由阴影示出;
图5示出了第二轮块选择过程之后,图3中的示例性缺陷地图;
图6示出了第三轮块选择过程之后,图3中的示例性缺陷地图;
图7示出了NAND闪存器件中示意性的缺陷地图,根据本公开的实施例的方法和对比方法可在其上被执行;
图8示出了根据第一对比方法的修复的结果;
图9示出了根据第二对比方法的修复的结果;
图10示出了图7中的缺陷的地图,其中针对每个数据列示出了在该列上具有缺陷的元格的块的数目;
图11示出了根据第三对比方法的修复的结果;
图12示出了根据本公开的实施例的修复的结果以及针对每个有缺陷的块的块权重;以及
图13是示出了能够在其上实现本公开的实施例的计算系统的框图。
具体实施方式
在以下详细描述中,为了说明而不是限制,给出了公开本公开的具体的细节的示例性实施例从而提供对本公开的原则的全面理解。然而,本领域技术人员应当清楚在不具有这里所述的具体细节的情况下也能够实现根据本公开的其他实施例。此外,在说明书中对熟知的设备和方法的描述可能被省略,以免不必要地混淆对该公开的描述。
图1示出了能够在其中实现本公开的实施例的NAND闪存器件的概念布局。如图1中所示,NAND闪存器件包括编号为0、1、2、…、1023的1024个块。每个块包括32页。每页包括1056个数据列,即用于记录数据的1024个主列和32个备用列。每个数据列使用存储器元格以字节为单位来存储数据。注意,以上所有的数值只是示例性的,本公开不限于这些特定的值。
参考图2,描述了用于根据本公开的实施例修复NAND闪存器件中有缺陷的数据列的方法。该方法始于步骤S100。
在步骤S110中,测试NAND闪存器件以找到包含有缺陷的存储器元格的所有块和列,并且有缺陷的存储器元格被标识以形成如图3中所示的缺陷的地图,其中标记“R”意味着在由该数据列和该块确定的位置中存在有缺陷的存储器元格。应当注意,为了简化描述,图3示出了概念性的器件,其中每个块只包括由从0至F的十六进制数编号的16个数据列和从0至4编号的5个冗余列。本领域的技术人员将认识到,在实际的闪存器件中每个块可以包括任意数目的数据列和冗余列。此外,测试不限于数据列;冗余列也可以被测试,并且如果在某一冗余列中发现有缺陷的存储器元格,那么此冗余列将被标识为不可用且在后续过程中不被计入。
如图3中所示,在闪存器件中有9个块带有有缺陷的存储器元格。对于块0,其数据列0、2和3包含有缺陷的存储器元格;对于块1,其数据列4、5、6和E包含有缺陷的存储器元格…。每个块中被确定为具有缺陷的存储器元格的有缺陷的数据列的数目被示出在图3针对该块的右侧上。
返回图2。在步骤S120中,确定在缺陷的地图中是否存在一个或多个有缺陷的块,以及是否存在可用于修复有缺陷的数据列的一个或多个冗余列。如果不存在要修复的有缺陷的块,或者不存在剩余的可用于修复的冗余列,该方法将在步骤S130中结束。
在图3中示出的示例中,所有的5个冗余列现在可用于修复的目的,所以“剩余的冗余列”那一列中的值是5。因此该方法进行到步骤S140,其中针对带有有缺陷的元格的每个块计算块权重(weightofblock)。在对于计算的论述之前,应当注意,当有缺陷的数据列被冗余列替换时,NAND闪存器件中所有的块都将被影响到。例如在图3中,如果数据列2被冗余列0替换,那么在修复之后,对于(块0,列2)这个位置处的存储器元格的访问将被寻址到(块0,冗余列0)处的存储器元格,对于(块1,列2)这个位置处的存储器元格的访问将被寻址到(块1,冗余列0)处的存储器元格,等等。
块权重反映了闪存器件中对个体的有缺陷的块进行修复的“效费比(effectiveness-costratio)”。针对特定块的块权重可以根据两个因素来计算:块覆盖(coverageofblock)和块内有缺陷的列的数目,其中,块覆盖指作为修复这个特定块的结果而同时被修复的有缺陷的块的总数。在实施例中,块权重可以通过下式来确定:
块权重=块覆盖/块内的有缺陷的列的数目
例如,在图3中,如果要修复块0,那么应当使用三个冗余列来替换数据列0、2和3以消除块0中有缺陷的存储器元格;同时,块3也会被修复,因为它只具有两个有缺陷的列(数据列0和数据列2),而作为以上列替换的结果,这两个列都会被替换。类似地,块5和6也由于对块0的修复而被修复。换而言之,块0、3、5和6中的所有有缺陷的存储器元格将随着块0的修复而被消除,因此根据以上定义,针对块0的块覆盖为4。由于块0内有缺陷的列的数目为3,针对块0的块权重能够被计算为4/3=1.33。图3示出了针对所有块的块权重以及块覆盖的值。
在步骤S140中的计算之后,该方法前进到步骤S150,其中,要被修复的块被选择。所选的块具有的有缺陷的列的数目应当少于或等于剩余的冗余列的数目,不然此块不能够使用当前剩余的冗余列来修复。在符合此要求的块之间,选择具有最大块权重的块来进行修复。在图3中所示的示例中,所有的块具有的有缺陷的列都少于剩余的冗余列(5个),因此具有最大块权重(1.33)的块0被选择。
该方法然后前进到步骤S160,其中确定在步骤S150中是否选择了任何块。如果没有块被选择,那么方法结束于步骤S130。这例如可以发生于下述情形中:存在一个或多个有缺陷的块,但所有的块具有的有缺陷的数据列都比剩余的冗余列更多。在此情形下,任何有缺陷的块都不能被进一步修复,该方法简单地结束。在另一方面,如果在步骤S160中确定已经选择了块来使用一个或多个冗余列进行修复,那么方法返回S120并且重复步骤S120、S140和S150中的以上过程。应当注意,在此情形中,一个或多个冗余列(在所述实施例中是3个)将在缺陷的地图中被标记为不可用,并且被标记的冗余列的数目等于所选择的块中有缺陷的数据列的数目。冗余列中的哪些列被标记对于本公开是不重要的,并且可以用各种方式来确定。例如,它们可以简单地以顺序的形式来确定。
为了对整个方法有更好的理解,下面将参考图4-6简要地描述以上示例的后续过程。在第一次从步骤S160返回S120时,在步骤S120中确定现在剩余5个有缺陷的块和2个冗余列,因为4个有缺陷的块(块0、3、5和6)已经被选择进行修复,且3个冗余列(例如,冗余列1、2和3)是不可用的。图4用阴影示出了被替换的数据列和替换的冗余列。在步骤S140中,计算针对剩余的有缺陷的块的块权重的值。同样,图4示出了针对剩余的有缺陷的块的块权重以及以上两个因素的值。能够看出,块0、3、5和6被忽略,因为它们已经在前一轮修复中被修复并且现在没有有缺陷的数据列。接下来在步骤S150中,确定块1由于具有的有缺陷的列比剩余的冗余列更多(4对2)而不可修复,因此块1被忽略。在具有不多于2个有缺陷的列的块之间,块7和块8二者具有最大的块权重(1.00),可以选择它们中的任一者以进行修复。在如图4中所示的示例中,块7被选择。在步骤S160中,因为存在被选择的块(块7),所以该方法第二次返回步骤S120。如图5中所示,在步骤S120中确定仍剩余4个有缺陷的块和1个冗余列。在步骤S140中,计算针对图5中所示的剩余的有缺陷的块的块权重的值,并且可以看出,块0、3、5、6和7被忽略,由于它们已经在前两轮修复中被修复并且现在没有有缺陷的数据列。在步骤S150中,确定块1、2和4由于具有至少2个有缺陷的列,多于剩余的1个冗余列,所以是不可修复的,因此这些块被忽略。在此情形中只有块8是可修复的,因此其在步骤S150被选择。在步骤S160中,由于存在被选择的块(块8),该方法第三次返回步骤S120。然而,如图6中所示,由于所有的冗余列已经用完,现在没有剩余的冗余列,因此该方法结束于步骤S130。
在经由以上的方法获得了修复方案之后,可以应用一些修复机制(例如,通过内容可寻址的存储器(contentaddressablememory)等)来在实体上修复有缺陷的数据列。这些修复机制在相关的技术领域是公知的,这里不再详细描述。
从图6可知,根据上述实施例的示意性方法,5个有缺陷的数据列被5个冗余列替换,结果共有6个有缺陷的块被修复,即块0、3、5、6、7和8。另外的3个有缺陷的块(即,块1、2和4)不能被修复并因此被保留下来。
与已经提出的传统方法相比,根据本公开的实施例的方法能够以快速和高效的方式执行针对NAND闪存器件中有缺陷的列的修复。在下文中,将做出根据本公开的实施例的方法与下面提到的传统方法之间的比较。
图7示出了概念性的NAND闪存器件中的缺陷的地图,该概念的NAND闪存器件也包括16个数据列和5个冗余列,并且其中的8个块(块0-块7)被发现包含由“R”指示的有缺陷的存储器元格。根据第一对比方法,5个冗余列将被用于替换“第一个看见”的有缺陷的数据列(在此示例中为数据列0、2、3、4和5),并且该修复方法的结果被示出在图8中。从图8中可以看出,由于每个块0-7在修复之后仍然包含至少一个有缺陷的数据列,从而实际上没有块被完全修复,所以此修复方法得到的是很差的结果。
根据第二对比方法,对所有可能的修复方案进行遍历并且最终找到了最佳的方案并示出在图9中。使用此方法,这5个冗余列被用于替换有缺陷的数据列9、A、B、C和E,共有4个块被完全修复,即块4、5、6和7。相比通过第一对比方法获得的结果,此结果要好得多;然而,这是以长得多的计算时间的代价来实现的,因为需要遍历共2002个可能的修复方案才得到最终的结果。作为大概的评估,如果有缺陷的数据列的数目是T(在示例中是14),并且冗余列的数目是R(在示例中是5),那么第二对比方法的时间复杂度将是其中操作符“!”表示阶乘操作,即:T!=T*(T-1)*(T-2)…*2*1。可以看出,针对实际的NAND闪存器件,由于一般存在数百个或数千个数据列,所要求的计算资源会是巨量的。
根据第三对比方法,对影响最多块的有缺陷的数据列进行修复。对于图7中示出的缺陷的地图,图10示出了针对每个数据列,在该列上具有有缺陷的元格的块的数目。明显地,对数据列0、2、3、4和5的修复将影响最多的块(每列有3个块),因此5个数据列将被冗余列修复。修复的结果被示出在图11中,其与由第一对比方法实现的结果类似,也是很差的结果。
根据第四对比方法,对带有最多数目的有缺陷的存储器元格的数据列进行修复。此方法实现的结果未在这里描述。不过,如果一列上存在较多具有有缺陷的元格的块,那么该列通常也将具有更多的有缺陷的存储器元格,可以预见该方法具有与第三对比方法类似的较差的结果。
图12示出了根据本公开的实施例的修复的结果以及针对每个有缺陷的块的块权重。选择有缺陷的数据列的步骤已经在上文参考图2描述过,这里将不再重复。明显地,该方法实现了较好的结果,因为4个块(块4、5、6和7)被完全修复。此外,该方法的时间复杂度被估计为在O(n*n)的量级上,其中n指示有缺陷的块的数目(在此示例中是8),因此该方法涉及比第二对比方法少得多的计算资源。
从以上描述中可以看出,根据实施例的方法能够提供针对NAND闪存器件中的缺陷修复的快速和高效的方案。广而言之,该方法是基于冗余分析(RA)的,其能够被建模为非多项式(non-polynomial,NP)问题(参见http://en.wikipedia.org/wiki/NP-complete,检索于2013年3月26日)。在十分短的时间中找出最佳的修复方案是不现实的(特别是在存储器半导体制造工艺中),需要的是想出一种算法来解决两个主要的需求:它应当是快速的并且应当产生可接受的产品产出。根据本公开的实施例的方法很好地平衡了复杂度和产出需求。实际上,这种创造性的方法考虑了两个因素(块和列),并且能够在大多数情形中提供比只考虑一个因素(列)的传统方法更好的产出。
在以上示例性实施例中,当发现多于一个的有缺陷的块具有同样最大的块权重时(例如,图4中示出的块7和块8),简单地选择“第一个看见”的块(块7,即在遍历这些块时的第一个块)。然而,该方法不限于此,并且可以在考虑更多因素的情况下做出选择。例如,具有最大数目的有缺陷的数据列的块可以被选择。可替换地,可以由操作者手动地做出确定。作为另一种方式,如果这些块中有两个或更多个块中的有缺陷的数据列的总数不多于剩余的冗余列,那么该两个或多个块可以在单个步骤中被同时选择。
以上实施例描述了在块的层次上做出对有缺陷的存储器元格的检测和修复的情形,该情形是当前广泛使用的NAND器件的通常场景。然而,还应认识到,检测和修复也可以在页的层次上进行。在器件提供了页修复特征的情形下,以上示例性方法也完全可以适用,只是因素“块覆盖”和“块权重”分别被“页覆盖”和“页权重”替换。
这里描述的实施例可以用硬件、软件、固件或其组合的各种形式来实现。当作为硬件实现时,该方法的步骤可以在现场可编程门阵列(FPGA)、专用集成电路(ASIC)、数字信号处理器(DSP)等中执行。当作为软件实现时,该实施例可以用应用程序的形式来实现,该应用程序有形地存储在计算机介质中并且在机器上执行。该机器被实现在具有硬件的计算平台上,这些硬件诸如一个或多个中央处理单元(CPU)、随机存取存储器(RAM)、和一个或多个输入/输出(I/O)接口之类。本公开的实施例还可被实现为具有存储于其上的指令的计算机可读介质,并且该指令当被处理器执行时使得处理器执行上文描述的方法。该方法不一定以所述的次序被执行;某一步骤可以先于、并行于、或者晚于另一步骤地执行。例如,尽管已经描述了NAND闪存器件的修复是在获得整个修复方案之后被执行的,但还应认识到,修复可以用多个分离的步骤来执行,并且每个步骤在步骤S150中选择了要修复的数据列之后被立即执行。还应认识到,该方法可以被应用于具有与NAND闪存器件的架构相同或类似的架构的其他半导体器件。
图13是示出了在其上能够实现本公开的实施例的计算机1300的内部组件的框图。计算机1300包括耦合下面所述的各种组件的总线1310。计算机1300包括处理器1320,该处理器1320可以是各具有一个或多个处理核心的一个或多个中央处理单元、一个或多个图形处理单元或者一个或多个其他处理元件。计算机1300可以包括被耦合到处理器1320或者被集成为处理器1320的一部分的缓存1322。计算机1300包括系统存储器,例如只读存储器(ROM)1340和随机存取存储器(RAM)1350。计算机1300还可以包括存储设备1330,该存储设备1330可以是非易失性计算机可读介质,如光盘、磁盘(例如,硬盘或软盘)、光-磁盘、闪存存储器等等;指令可以被存储于存储设备1330上并且当该指令被处理器1320执行时使得处理器执行以上所述的方法。数据可以被从存储设备1330、ROM1340、RAM1350复制到缓存1322以避免处理器1320中等待数据的延迟并从而提升总体的性能。
计算机1300可以包括用于用户和计算机1300之间的交互的至少一个输入设备1390。输入设备1390例如可以是键盘、鼠标、运动输入、图像捕获元件、重力传感器、语音接收元件、触摸屏等等。计算机1300可以包括至少一个输出设备1370,该至少一个输出设备1370可以是本领域技术人员所公知的通用输出机构,例如,扬声器、蜂鸣器、闪光灯、图像投影元件、振动输出元件、屏幕、或触摸屏。计算机1300可以包括用于以有线或无线的方式进行数据通信的通信接口1380。例如,通信接口可以包括基于各种蜂窝协议、Wi-Fi、蓝牙、红外、或近场通信(NFC)来发送和接收数据的天线,和/或包括基于USB(包括micro-USB、mini-USB等等)、火线(FireWire)、HDMI、Lightning等等的硬件接头。
尽管已经参考附图以实施例的形式详细地描述了本公开,但应当注意上文是示例性的而非限制性的。本领域的技术人员可以认识到本公开的范围内的各种修改和替换,本公开的范围只由所附的权利要求而非上文所述的具体实施例来限定。
Claims (9)
1.一种用于包括多个块和多个数据列的NAND闪存器件中的缺陷修复的方法,所述NAND闪存器件还包括用于修复所述数据列中的有缺陷的数据列的多个冗余列,所述方法包括:
通过从所述块和列中识别包含缺陷的有缺陷的块和有缺陷的数据列来形成缺陷的地图;
确定所述缺陷的地图中是否存在一个或多个有缺陷的块以及是否存在一个或多个可用的冗余列;
通过下式计算所述有缺陷的块中的每一个的块权重:
块权重=块覆盖/所述块内的有缺陷的数据列的数目,
其中,所述块覆盖是作为修复所述有缺陷的块的结果而同时被修复的有缺陷的块的总数;
从具有少于或等于所述可用的冗余列的有缺陷的列的所述有缺陷的块之间选择具有最大块权重的块;以及
将所述冗余列中的一个或多个标记为不可用,该一个或多个列的数目等于所选的块中有缺陷的数据列的数目。
2.如权利要求1所述的方法,其中,确定、计算、选择和标记的步骤被重复,直到所有有缺陷的块已经被选择或者所有冗余列已经被标记为不可用。
3.如权利要求1所述的方法,其中,如果在选择步骤未选择任何块,则确定为没有还能够被修复的有缺陷的块。
4.如权利要求1所述的方法,还包括:用被标记的冗余列替换所选的有缺陷的块,使得对于被替换的数据列的访问将被寻址至替换的冗余列。
5.如权利要求1所述的方法,其中,如果多于一个的有缺陷的块被计算为所述权重具有相同的最大值,则第一个看见的块在所述选择步骤中被选择,或者,具有最大数目的有缺陷的数据列的块在所述选择步骤中被选择。
6.如权利要求1所述的方法,其中,如果多于一个的有缺陷的块被计算为所述权重具有相同的最大值,并且在该多于一个的有缺陷的块中的两个或多个块中的有缺陷的数据列的总数不多于剩余的冗余列,那么该两个或多个块在所述选择步骤中被同时选择。
7.一种用于包括多个块和多个数据列的NAND闪存器件中的缺陷修复的装置,所述NAND闪存器件还包括用于修复所述数据列中的有缺陷的数据列的多个冗余列,所述装置包括:
用于通过从所述块和列中识别包含缺陷的有缺陷的块和有缺陷的数据列来形成缺陷的地图的模块;
用于确定所述缺陷的地图中是否存在一个或多个有缺陷的块以及是否存在一个或多个可用的冗余列的模块;
用于通过下式计算所述有缺陷的块中的每一个的块权重的模块:
块权重=块覆盖/所述块内的有缺陷的数据列的数目,
其中,所述块覆盖是作为修复所述有缺陷的块的结果而同时被修复的有缺陷的块的总数;
用于从具有少于或等于所述可用的冗余列的有缺陷的列的所述有缺陷的块之间选择具有最大块权重的块的模块;以及
用于将所述冗余列中的一个或多个标记为不可用的模块,该一个或多个列的数目等于所选的块中有缺陷的数据列的数目。
8.一种用于包括多个块和多个数据列的NAND闪存器件中的缺陷修复的方法,所述块中的每个块包括多个页,并且所述NAND闪存器件还包括用于修复所述数据列中的有缺陷的数据列的多个冗余列,所述方法包括:
通过从所述页和列中识别包含缺陷的有缺陷的页和有缺陷的数据列来形成缺陷的地图;
确定所述缺陷的地图中是否存在一个或多个有缺陷的页以及是否存在一个或多个可用的冗余列;
通过下式计算所述有缺陷的页中的每一个的页权重:
页权重=页覆盖/所述页内的有缺陷的数据列的数目,
其中,所述页覆盖是作为修复所述有缺陷的页的结果而同时被修
复的有缺陷的页的总数;
从具有少于或等于所述可用的冗余列的有缺陷的列的所述有缺陷的页之间选择具有最大页权重的页;以及
将所述冗余列中的一个或多个标记为不可用,该一个或多个列的数目等于所选的页中有缺陷的数据列的数目。
9.一种具有存储于其上的指令的计算机可读介质,当该指令被处理器执行时,使得所述处理器执行用于包括多个块和多个数据列的NAND闪存器件中的缺陷修复的方法,所述NAND闪存器件还包括用于修复所述数据列中的有缺陷的数据列的多个冗余列,所述方法包括:
通过从所述块和列中识别包含缺陷的有缺陷的块和有缺陷的数据列来形成缺陷的地图;
确定所述缺陷的地图中是否存在一个或多个有缺陷的块以及是否存在一个或多个可用的冗余列;
通过下式计算所述有缺陷的块中的每一个的块权重:
块权重=块覆盖/所述块内的有缺陷的数据列的数目,
其中,所述块覆盖是作为修复所述有缺陷的块的结果而同时被修复的有缺陷的块的总数;
从具有少于或等于所述可用的冗余列的有缺陷的列的所述有缺陷的块之间选择具有最大块权重的块;以及
将所述冗余列中的一个或多个标记为不可用,该一个或多个列的数目等于所选的块中有缺陷的数据列的数目。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410151031.7A CN105097045B (zh) | 2014-04-15 | 2014-04-15 | 用于nand闪存器件中的缺陷修复的方法和装置 |
US14/687,709 US9558852B2 (en) | 2014-04-15 | 2015-04-15 | Method and apparatus for defect repair in NAND memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410151031.7A CN105097045B (zh) | 2014-04-15 | 2014-04-15 | 用于nand闪存器件中的缺陷修复的方法和装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105097045A true CN105097045A (zh) | 2015-11-25 |
CN105097045B CN105097045B (zh) | 2020-11-24 |
Family
ID=54265633
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410151031.7A Active CN105097045B (zh) | 2014-04-15 | 2014-04-15 | 用于nand闪存器件中的缺陷修复的方法和装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9558852B2 (zh) |
CN (1) | CN105097045B (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107544749A (zh) * | 2016-06-24 | 2018-01-05 | 慧荣科技股份有限公司 | 数据储存媒体的损坏数据行的筛选方法 |
CN109003643A (zh) * | 2018-07-20 | 2018-12-14 | 郑州云海信息技术有限公司 | 一种数据处理方法及装置 |
CN110111834A (zh) * | 2018-02-01 | 2019-08-09 | 三星电子株式会社 | 半导体存储器装置及其修复方法 |
CN110853694A (zh) * | 2019-10-31 | 2020-02-28 | 西安紫光国芯半导体有限公司 | 一种nand闪存缺陷的修复方法 |
CN116168750A (zh) * | 2023-04-26 | 2023-05-26 | 长鑫存储技术有限公司 | 存储器阵列修补方法 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10500730B2 (en) * | 2015-09-04 | 2019-12-10 | Kindred Systems Inc. | Systems, devices, and methods for self-preservation of robotic apparatus |
US10082960B1 (en) * | 2017-03-22 | 2018-09-25 | Macronix International Co., Ltd. | Memory device |
TW202133177A (zh) * | 2020-02-24 | 2021-09-01 | 聯華電子股份有限公司 | 非揮發性記憶體及其操作方法 |
US20220357856A1 (en) * | 2021-05-07 | 2022-11-10 | Micron Technology, Inc. | Repair Element Availability Communication |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050160310A1 (en) * | 2004-01-13 | 2005-07-21 | International Business Machines Corporation | Integrated Redundancy Architecture and Method for Providing Redundancy Allocation to an Embedded Memory System |
JP2007066349A (ja) * | 2005-08-29 | 2007-03-15 | Yokogawa Electric Corp | 半導体メモリ試験装置 |
CN101147204A (zh) * | 2006-01-24 | 2008-03-19 | 爱德万测试株式会社 | 测试装置以及选择装置 |
CN101331554A (zh) * | 2005-11-08 | 2008-12-24 | 桑迪士克股份有限公司 | 具有可重定目标的存储器单元冗余的存储器 |
US20090161431A1 (en) * | 2007-12-21 | 2009-06-25 | National Tsing Hua University | Built-in self-repair method for nand flash memory and system thereof |
-
2014
- 2014-04-15 CN CN201410151031.7A patent/CN105097045B/zh active Active
-
2015
- 2015-04-15 US US14/687,709 patent/US9558852B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050160310A1 (en) * | 2004-01-13 | 2005-07-21 | International Business Machines Corporation | Integrated Redundancy Architecture and Method for Providing Redundancy Allocation to an Embedded Memory System |
JP2007066349A (ja) * | 2005-08-29 | 2007-03-15 | Yokogawa Electric Corp | 半導体メモリ試験装置 |
CN101331554A (zh) * | 2005-11-08 | 2008-12-24 | 桑迪士克股份有限公司 | 具有可重定目标的存储器单元冗余的存储器 |
CN101147204A (zh) * | 2006-01-24 | 2008-03-19 | 爱德万测试株式会社 | 测试装置以及选择装置 |
US20090161431A1 (en) * | 2007-12-21 | 2009-06-25 | National Tsing Hua University | Built-in self-repair method for nand flash memory and system thereof |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107544749A (zh) * | 2016-06-24 | 2018-01-05 | 慧荣科技股份有限公司 | 数据储存媒体的损坏数据行的筛选方法 |
CN107544749B (zh) * | 2016-06-24 | 2020-02-18 | 慧荣科技股份有限公司 | 数据储存媒体的损坏数据行的筛选方法 |
CN110111834A (zh) * | 2018-02-01 | 2019-08-09 | 三星电子株式会社 | 半导体存储器装置及其修复方法 |
CN109003643A (zh) * | 2018-07-20 | 2018-12-14 | 郑州云海信息技术有限公司 | 一种数据处理方法及装置 |
CN110853694A (zh) * | 2019-10-31 | 2020-02-28 | 西安紫光国芯半导体有限公司 | 一种nand闪存缺陷的修复方法 |
CN110853694B (zh) * | 2019-10-31 | 2022-02-11 | 西安紫光国芯半导体有限公司 | 一种nand闪存缺陷的修复方法 |
CN116168750A (zh) * | 2023-04-26 | 2023-05-26 | 长鑫存储技术有限公司 | 存储器阵列修补方法 |
CN116168750B (zh) * | 2023-04-26 | 2023-09-15 | 长鑫存储技术有限公司 | 存储器阵列修补方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105097045B (zh) | 2020-11-24 |
US20150294741A1 (en) | 2015-10-15 |
US9558852B2 (en) | 2017-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105097045A (zh) | 用于nand闪存器件中的缺陷修复的方法和装置 | |
JP4948603B2 (ja) | 予備ライン割当装置、メモリ救済装置、予備ライン割当方法、メモリ製造方法、およびプログラム | |
JP4435833B2 (ja) | 試験装置および選択装置 | |
US8862953B2 (en) | Memory testing with selective use of an error correction code decoder | |
CN1307341A (zh) | 集成电路半导体器件及其内建存储器自修复电路和方法 | |
CN105448348B (zh) | 一种芯片修复方法和装置 | |
KR20200099252A (ko) | 회로 디자인을 검증하기 위한 검증 벡터를 생성하는 장치, 회로 디자인 시스템 및 이의 강화 학습 방법 | |
KR101373668B1 (ko) | 메모리 수리 장치 및 방법 | |
US20170098478A1 (en) | Method and apparatus for improving yield for non-volatile memory | |
KR20220152566A (ko) | 가속 신경망에 대한 메모리 결함 맵 | |
JP2012113798A (ja) | リペア分析装置およびその方法 | |
US9262308B2 (en) | Test paths generation for a physical system | |
JP2013223240A5 (zh) | ||
CN106155830A (zh) | 数据储存装置以及错误校正方法 | |
CN107481764B (zh) | 一种3D Nand Flash扫描检测方法和系统 | |
US20130100752A1 (en) | Method of restoring reconstructed memory spaces | |
JP6715198B2 (ja) | メモリ検査装置 | |
US8831333B2 (en) | Mask pattern analysis apparatus and method for analyzing mask pattern | |
CN112347723B (zh) | 基于版图的rom代码提取验证方法及装置 | |
JP4900680B2 (ja) | 半導体メモリ試験装置 | |
JP2021093004A (ja) | 画像生成装置、画像生成方法及びプログラム | |
TW201316340A (zh) | 快閃記憶體測試方法 | |
TWI527047B (zh) | 記憶體測試方法 | |
US8527923B1 (en) | System, method, and computer program product for hierarchical formal hardware verification of floating-point division and/or square root algorithmic designs using automatic sequential equivalence checking | |
US20160064103A1 (en) | Test method for memory |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |