CN110111834A - 半导体存储器装置及其修复方法 - Google Patents

半导体存储器装置及其修复方法 Download PDF

Info

Publication number
CN110111834A
CN110111834A CN201910044102.6A CN201910044102A CN110111834A CN 110111834 A CN110111834 A CN 110111834A CN 201910044102 A CN201910044102 A CN 201910044102A CN 110111834 A CN110111834 A CN 110111834A
Authority
CN
China
Prior art keywords
unit
redundancy
fault bit
recoverable
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910044102.6A
Other languages
English (en)
Inventor
崔镜洛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN110111834A publication Critical patent/CN110111834A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/72—Masking faults in memories by using spares or by reconfiguring with optimized replacement algorithms
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/783—Masking faults in memories by using spares or by reconfiguring using programmable devices with refresh of replacement cells, e.g. in DRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/838—Masking faults in memories by using spares or by reconfiguring using programmable devices with substitution of defective spares

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

公开了一种半导体存储器装置及其修复方法，该半导体存储器装置包括存储器单元阵列和纠错码逻辑，所述存储器单元阵列包括主单元阵列和冗余单元阵列，所述方法包括：检测主单元阵列的主修复单元和冗余单元阵列的冗余修复单元中的每一个的故障位；利用纠错码逻辑确定从主修复单元和冗余修复单元中的每一个检测到的故障位是否是可校正的，并确定第一可校正状态或第二可校正状态；计算主修复单元的第一累积可校正故障位计数和冗余修复单元的第二累积可校正故障位计数；根据第一可校正状态、第二可校正状态以及第一累积可校正故障位计数和第二累积可校正故障位计数确定是否用冗余修复单元替代主修复单元；以及根据确定结果执行修复操作。

Description

半导体存储器装置及其修复方法
相关申请的交叉引用
本申请要求于2018年2月1日在韩国知识产权局提交的韩国专利申请No.10-2018-0012900的优先权的利益，该申请的公开以引用方式全文并入本文中。
技术领域
本文描述的实施例涉及一种半导体存储器装置，并且更具体地说，涉及一种可基于纠错码执行修复操作的半导体存储器装置及其修复方法。
背景技术
各种电子系统中使用的半导体存储器装置的容量和速度越来越取决于用户的高性能需求。具体地说，易失性存储器装置的典型示例可为动态随机存取存储器(DRAM)。DRAM将数据按照在单元电容器中充电的电荷的形式存储。
在制造DRAM之后，使用用于修复在制造过程中出现的有缺陷的单元的技术。例如，使用冗余修复技术将包括有缺陷的存储器单元的行或列替换为正常的行或列。由于半导体存储器装置的尺寸缩小，有缺陷的存储器单元的数量急剧增加。当使用传统的冗余修复技术确保用于替换有缺陷的单元的冗余时，存储器装置的尺寸增加。此外，行或列冗余电路被配置为替换每个行组(例如，两条或四条字线)的行或每个列组(例如，四条或八条位线)的列。因此，不必要地消耗大量资源来修复单个位故障。
在公开的实施例中，可提供与纠错码关联的修复技术，以利用更有限的资源量来提高上述冗余修复技术的效率。
发明内容
示例实施例提供了一种半导体存储器装置及其修复方法，其可在最小化资源消耗的同时利用纠错码实现高修复效率。
在一些方面，本公开涉及一种半导体存储器装置的修复方法，该半导体存储器装置包括存储器单元阵列和纠错码(ECC)逻辑，所述存储器单元阵列包括主单元阵列和冗余单元阵列，该方法包括以下步骤：检测主单元阵列的主修复单元和冗余单元阵列的冗余修复单元中的每一个的故障位；利用ECC逻辑确定从主修复单元和冗余修复单元中的每一个检测到的故障位是否是可校正的，以确定用于主修复单元的第一可校正状态或用于冗余修复单元的第二可校正状态；计算主修复单元的第一累积可校正故障位计数和冗余修复单元的第二累积可校正故障位计数；根据第一可校正状态、第二可校正状态以及第一累积可校正故障位计数和第二累积可校正故障位计数确定是否用冗余修复单元替代主修复单元；以及根据确定结果执行修复操作。
在一些方面，本公开涉及一种半导体存储器装置，该半导体存储器装置包括：主单元阵列，其包括多个主修复单元；冗余单元阵列，其包括多个冗余修复单元；纠错码逻辑，其被配置为校正从主修复单元和冗余修复单元中的每一个输出的数据的错误；以及可测试块，其被配置为检测所述多个主修复单元和所述多个冗余修复单元中的每一个的故障位，并且参照检测到的故障位的数量和纠错码逻辑的校正能力用至少一个冗余修复单元替代其中存在缺陷的至少一个主修复单元。
在一些方面，本公开涉及一种半导体存储器装置，该半导体存储器装置包括：存储器单元阵列，其包括多个主修复单元和多个冗余修复单元；纠错码逻辑，其被配置为对存储在存储器单元阵列中的数据执行错误检测和校正操作；以及可测试块，其被配置为根据纠错码逻辑的校正能力用所述多个冗余修复单元中的至少一个冗余修复单元替代所述多个主修复单元中存在故障位的至少一个主修复单元，其中，所述至少一个主修复单元的故障位计数大于所述至少一个冗余修复单元的故障位计数，并且通过错误检测和校正操作能够校正所述至少一个冗余修复单元的故障位。
附图说明
通过参照附图详细描述示例性实施例，以上和其它方面和特征将变得清楚。
图1是示出根据示例实施例的半导体存储器装置的构造的框图；
图2是示出根据示例实施例的图1的单元阵列的示意性结构的框图；
图3是示出根据示例实施例的示例码字单元的电路图；
图4A和图4B是示出根据示例实施例的修复方法的图；
图5A和图5B是示出根据示例实施例的修复方法的另一示例的图；
图6是示出根据示例实施例的半导体存储器装置的修复方法的流程图；
图7是示出根据示例实施例的图6的操作S140的流程图；
图8是示出另一示例实施例的图；
图9是示出根据示例实施例的参照图8所示的累积可校正故障位计数执行修复操作的方法的流程图；
图10是示出根据示例实施例的图1的可测试块的示例性构造的框图；
图11A和图11B是用于描述图10的主单元寄存器的特征的图；
图12A和图12B是用于描述根据示例实施例的图10的冗余单元寄存器的特征的图；
图13A和图13B是用于描述根据示例实施例的图10的主单元寄存器的另一特征的图；
图14A和图14B是用于描述根据示例实施例的图10的冗余单元寄存器的另一特征的图；
图15是示出包括根据另一示例实施例的半导体存储器装置的堆叠的存储器芯片的结构的框图；
图16是示出包括根据示例实施例的半导体存储器装置的计算系统的框图。
具体实施方式
应当理解，作为示例提供了以上整体描述和以下详细描述。附图标记将在所公开的实施例中详细表示，其示例在附图中示出。在可能的情况下，在附图和说明书中使用相同的标号来指代相同或相似的部分。
下面，同步DRAM(SDRAM)可用作用于描述本发明构思的特征和功能的半导体装置的示例。然而，本领域技术人员可以基于本文公开的内容容易地理解本发明构思的其他优点和性能。本发明构思可以通过其他实施例来实现或应用。此外，在不脱离本发明构思的权利要求、范围和精神以及任何其他目的的情况下，可以根据观点和应用来改变或修改具体实施方式。
图1是示出根据示例实施例的半导体存储器装置的构造的框图。参照图1，半导体存储器装置100可包括主单元阵列110、冗余单元阵列120、可测试(下文中称作“针对测试设计”或“DFT”)块130，修复逻辑140和纠错码(ECC)逻辑150。
主单元阵列110包括与字线和位线连接并且在行方向和列方向上排列的多个存储器单元。存储器单元中的每一个可包括单元电容器和存取晶体管。在每个存储器单元中，存取晶体管的栅极连接至在行方向上延伸的字线WL之一。存取晶体管的第一端连接至在列方向上延伸的位线(BL)或互补位线(BLB)。存取晶体管的第二端连接至单元电容器。
冗余单元阵列120包括用于替代主单元阵列110的故障(或有缺陷的)单元的多个冗余单元。冗余单元的构造和操作可与主单元的构造和操作相同。在测试操作中，由DFT块130测试主单元阵列110和冗余单元阵列120。可将对应于测试结果的主单元阵列110的故障位信息FBI_M和冗余单元阵列120的故障位信息FBI_R分别提供至DFT块130。
DFT块130是用于测试的块，并且DFT块130基于ECC逻辑150的功能施加修复。DFT块130通过利用主单元阵列110的故障位信息FBI_M和冗余单元阵列120的故障位信息FBI_R执行修复操作。DFT块130可分别从主单元阵列110和冗余单元阵列120中选择可最大化修复效率的修复单元RU。例如，DFT块130可选择主单元阵列110中的其中存在通过ECC逻辑150不可校正的缺陷或者具有相对大量的故障位的一个修复单元RU。DFT块130可选择冗余单元阵列120中的没有故障位或者具有相对少量的故障位的另一修复单元RU。将参照附图更全面地描述选择主单元阵列110和冗余单元阵列120中的每一个中的用于修复的修复单元RU的策略。
基于DFT块130的确定，修复逻辑140可执行用冗余单元阵列120的其中不存在缺陷的修复单元RU替代主单元阵列110的其中存在缺陷的修复单元RU的操作。例如，修复逻辑140可用冗余单元阵列120的选择的修复单元RU的地址替代主单元阵列110的选择的修复单元RU的地址。例如，修复逻辑140可以用通过使用熔丝逻辑(例如电子熔丝或反熔丝)来替换地址的电路或只读存储器(ROM)来实现。
ECC逻辑150对输入至半导体存储器装置100的数据DQ执行错误校正编码。例如，ECC逻辑150对从外部装置输入的数据DQ执行错误校正编码，并且将编码结果以码字为单位存储在主单元阵列110或冗余单元阵列120中。另外，ECC逻辑150对从主单元阵列110或冗余单元阵列120输出的数据执行错误校正解码。当在从主单元阵列110或冗余单元阵列120读出的读数据中存在错误时，ECC逻辑150可在校正错误之后输出读数据。
DFT块130可基于ECC逻辑150的错误校正能力用冗余单元阵列120的修复单元RU替代主单元阵列110的其中存在缺陷的修复单元RU。例如，主单元阵列110的不可由ECC逻辑150校正的修复单元RU可通过DFT块130由冗余单元阵列120的不存在缺陷或其中存在可由ECC逻辑150校正的缺陷的修复单元RU替代。例如，由于根据ECC逻辑150的错误校正能力来修复有缺陷的单元，因此可提供半导体存储器装置100作为正常装置。
图2是示出根据特定示例实施例的图1的单元阵列的示意性结构的框图。参照图2，主单元阵列110包括字线MWL<0>至MWL<3>，冗余单元阵列120包括字线RWL。码字单元CWij和CWj的存储器单元连接至字线MWL<0>至MWL<3>和RWL。下面将更详细地描述这一点。
在主单元阵列110中包括连接至所述多条字线MWL<0>至MWL<3>的码字单元CWij(i和j各自为0或更大的整数)。码字单元CWij中的每一个是与对应于ECC逻辑150的纠错码的码字对应的一组存储器单元。例如，码字单元CW00包括连接至主字线MWL<0>的多个存储器单元。分别存储在所述多个存储器单元中的各个位构成通过ECC逻辑150检测和校正错误的一个码字。这样，所述多个码字单元CW01至CW03可连接至主字线MWL<0>。类似地，码字单元CW1j、CW2j和CW3j分别连接至主字线MWL<1>、MWL<2>和MWL<3>。主字线MWL<0>、MWL<1>、MWL<2>和MWL<3>中的每一个是修复单元RU，并且可针对整条字线执行修复操作。例如，存储在连接至字线MWL<0>的码字单元CW00至CW03中的数据构成用于检测和校正字线MWL<0>的错误的一个码字，存储在连接至字线MWL<1>的码字单元CW10至CW13中的数据构成用于检测和校正字线MWL<1>的错误的一个码字，存储在连接至字线MWL<2>的码字单元CW20至CW23中的数据构成用于检测和校正字线MWL<2>的错误的一个码字，并且存储在连接至字线MWL<3>的码字单元CW30至CW33中的数据构成用于检测和校正字线MWL<3>的错误的一个码字。可通过DFT块130检测存储在所述多个码字单元CWij中的每一个中的数据的错误位或故障位的数量。
多个码字单元CW0、CW1、CW2和CW3连接至冗余单元阵列120的冗余字线RWL。所述多个码字单元CWj也按照与主单元阵列110的码字单元的连接方式基本相同的方式连接至冗余字线RWL。存储在连接至冗余字线RWL的所述多个码字单元CWj中的每一个中的数据构成用于通过ECC逻辑150检测和校正错误的一个码字。可通过DFT块130检测存储在所述多个码字单元CWj中的每一个中的数据的错误位或故障位的数量。
DFT块130针对修复操作检测主单元阵列110的码字单元CWij和冗余单元阵列120的码字单元CWj是否有缺陷。DFT块130可通过错误检测操作检测包括在各个码字单元中的故障位的数量。可替换地，DFT块130可利用复制逻辑通过比较操作检测各个码字单元的故障位的数量。例如，DFT块130可通过在码字单元中存储测试数据并将从码字单元读取的数据与测试数据进行比较来检测故障(或有缺陷的)位的数量。DFT块130可针对每条字线将从各个码字单元检测到的故障位的数量相加，并且可使用相加的结果作为用于修复操作的基本数据。
主单元阵列110和冗余单元阵列120的构造如上所述。然而，应该理解，可使用替代一列的方式来代替上述替代一行的方式。
图3是示出根据特定示例实施例的码字单元的电路图。参照图3，连接至主字线MWL<0>的码字单元CW00可包括多个存储器单元和多条位线读出放大器。
码字单元CW00包括多个存储器单元111、112和113以及位线读出放大器(BLSA)116、117和118。存储器单元111通过位线BL<0>连接至位线读出放大器116。存储器单元111可包括存取晶体管ST和单元电容器Cs。存取晶体管ST的栅极连接至主字线MWL<0>，并且存取晶体管ST的第一端连接至位线BL<0>。存储器单元111的单元电容器Cs充有电荷，电荷量对应于存储的数据。位线读出放大器116可通过位线BL<0>感测和恢复存储在存储器单元111中的数据。虽然图3中未示出，但是应该理解，位线读出放大器116可按照开放位线结构与存储器单元连接。位线读出放大器116可感测通过位线BL<0>电荷共享的电荷，并且可输出数据D0。存储器单元112和位线读出放大器117可按照上述方式通过位线BL<1>连接，输出数据D1，并且存储器单元113和位线读出放大器118可按照上述方式通过位线BL<n-1>连接，输出数据Dn-1。相似地，码字单元CW01的存储器单元114和位线读出放大器119可按照与存储器单元111和位线读出放大器116的连接方式相同的方式通过位线BL<n>连接，输出数据Dn。
在存储器单元111至113或位线读出放大器116至118不存在缺陷的情况下，从码字单元CW00中读出的数据D0至Dn-1中可能不会检测出错误。在这种情况下，DFT块130确定不存在故障位。例如，DFT块130可指明码字单元CW00的状态为无故障位NFB。
相反，在包括在码字单元CW00中的存储器单元111至113或位线读出放大器116至118中可存在缺陷。在从存储器单元111至113中读出数据的情况下，可能在数据位D0至Dn-1中包括错误。然而，当可通过ECC逻辑150校正读取的数据位D0至Dn-1的错误(或错误位)时，DFT块130用可校正故障位CFB标记码字单元CW00的状态。DFT块130存储包括在码字单元CW00中的故障位的数量。另外，当通过ECC逻辑150不可校正读取的数据位D0至Dn-1的错误(或错误位)时，DFT块130用不可校正故障位UFB标记码字单元CW00的状态。
DFT块130分别相对于主单元阵列110和冗余单元阵列120的所有码字单元CWij和CWj执行检测错误位或故障位的数量的上述操作。DFT块130确定码字单元CWij和CWj中的每一个的缺陷状态，并且存储故障位的数量。这里，DFT块130检测的错误位称作“故障位”。
图4A和图4B是示出根据示例实施例的修复方法的图。图4A是示出针对码字单元CWij和CWj中的每一个通过DFT块130检测到的主单元阵列110和冗余单元阵列120中的每一个的缺陷状态的图。这里，假设ECC逻辑150针对每个码字单元校正1位错误，并且仅检测2位错误而不校正。例如，当DFT块130检测2位错误时，ECC逻辑150不校正这种错误。在实施例中，每个码字单元可设为不存在故障位的无故障位NFB状态、存在可校正故障位(即，1位错误)的可校正故障位CFB状态或者指示不可校正的故障位的不可校正故障位UFB状态。
首先，在图4A的示例中，从顶部至底部，检测连接至主字线MWL<0>的码字单元的故障位计数为“1001”。另外，从顶部至底部，检测连接至主字线MWL<1>的码字单元的故障位计数为“1112”；从顶部至底部，检测连接至主字线MWL<2>的码字单元的故障位计数为“1000”；并且从顶部至底部，检测连接至主字线MWL<3>的码字单元的故障位计数为“0111”。从顶部至底部，检测连接至冗余字线RWL的码字单元的故障位计数为“0011”。这里，DFT块130检测对应于存在于主单元阵列110中的不可校正故障位UFB的码字单元115a。
可针对每条字线将故障位的数量加在一起。例如，包括在主字线MWL<0>的码字单元中的累积可校正故障位CCFB的数量为“2”。另外，包括在主字线MWL<1>的码字单元中的累积可校正故障位CCFB的数量为“3”。类似地，包括在主字线MWL<2>的码字单元中的累积可校正故障位CCFB的数量为“1”，包括在主字线MWL<3>的码字单元中的累积可校正故障位CCFB的数量为“3”，并且包括在冗余字线RWL的码字单元中的累积可校正故障位CCFB的数量为“2”。根据以上描述，通过将主单元阵列110的累积可校正故障位CCFB的数量相加获得的累积可校正故障位的总数量可为“9”。
图4B是示出根据示例实施例的修复方法的图。参照图4B，可用冗余字线RWL替代具有不可校正的缺陷或具有最多或最大累积计数的可校正故障位CCFB的主字线MWL<0>至MWL<3>中的任一个。
例如，DFT块130可选择主字线MWL<0>至MWL<3>中的具有不可校正的缺陷或者具有最多(或最大)累积计数的可校正故障位CCFB的一条字线。在图4B所示的示例中，在主字线MWL<1>中包括具有通过ECC逻辑150不可校正的错误(即，故障位)的码字单元115a(图4A中示出)。通过ECC逻辑150的错误校正操作不能修复主字线MWL<1>的存储器单元。因此，可通过仅用冗余字线RWL替代主字线MWL<1>来修复主单元阵列110的缺陷。通过修复操作，通过将主单元阵列110的累积可校正故障位CCFB的数量相加获得的累积故障位的总数可为“8”。
图5A和图5B是示出根据示例实施例的修复方法的另一示例的图。图5A是示出通过DFT块130检测到的主单元阵列110和冗余单元阵列120中的每一个的码字单元CWij和CWj中的每一个的缺陷状态的图。这里，假设ECC逻辑150的错误检测和校正能力与参照图4A描述的相同。
在图5A的示例中，从顶部至底部，检测连接至主字线MWL<0>的码字单元的故障位计数为“1001”；从顶部至底部，检测连接至主字线MWL<1>的码字单元的故障位计数为“1111”；从顶部至底部，检测连接至主字线MWL<2>的码字单元的故障位计数为“1000”；并且从顶部至底部，检测连接至主字线MWL<3>的码字单元的故障位计数为“0111”。另外，从顶部至底部，检测连接至冗余字线RWL的码字单元的故障位计数为“0011”。与图4A不同，在图5A的情况下，主字线MWL<1>中可不存在具有通过ECC逻辑150不可校正的错误(即，故障位)的码字单元。例如，可通过ECC逻辑150校正图5A的码字单元中的每一个。原因是，码字单元115b仅包括1位错误。
针对每条字线，码字单元的故障位的数量可加在一起。如图5A所示，包括在主字线MWL<0>的码字单元中的累积可校正故障位CCFB的数量为“2”。包括在主字线MWL<1>的码字单元中的累积可校正故障位CCFB的数量为“4”。相似地，包括在主字线MWL<2>的码字单元中的累积可校正故障位CCFB的数量为“1”，包括在主字线MWL<3>的码字单元中的累积可校正故障位CCFB的数量为“3”，并且包括在冗余字线RWL的码字单元中的累积可校正故障位CCFB的数量为“2”。根据以上描述，通过将主单元阵列110的累积可校正故障位CCFB的数量相加获得的累积的故障位的总数量可为“10”。
图5B是示出在图5A所示的错误条件下根据示例实施例的修复方法的图。参照图5B，可用冗余字线RWL替代主字线MWL<0>至MWL<3>中的具有最多或最大累积计数的可校正故障位CCFB的任一条。
例如，DFT块130可从主字线MWL<0>至MWL<3>中选择具有最多(或最大)计数的累积可校正故障位CCFB的任一条字线。在图5B所示的示例中，主字线MWL<1>具有最多计数的累积可校正故障位CCFB，为“4”。因此，可通过ECC逻辑150修复主字线MWL<1>的存储器单元。然而，由于冗余字线RWL的故障位的累积数量为“2”，如果利用冗余字线RWL修复主字线MWL<1>，则可相对于稍后可出现的进行性缺陷提供更高的可靠性。因此，如果用冗余字线RWL替代主字线MWL<1>，则主单元阵列110的缺陷可被修复，因此，对应于主单元阵列110的累积可校正故障位CCFB的计数之和的故障位的总数可为“8”。
图6是示出根据示例实施例的半导体存储器装置的修复方法的流程图。参照图6，即使出现利用纠错码不可校正的错误，也可通过利用冗余单元阵列120的可校正的修复单元RRU校正错误。
在操作S110中，DFT块130检测主单元阵列110和冗余单元阵列120的故障位。例如，DFT块130可将错误校正编码数据写在主单元阵列110和冗余单元阵列120中，并且可对读数据执行错误检测操作，以检测是否存在故障位以及故障位的数量。可替换地，DFT块130可按照将数据写入主单元阵列110和冗余单元阵列120中并且将读数据与写数据进行比较的方式针对各个码字单元检测故障位的数量。
在操作S120中，DFT块130可基于检测到的故障位的数量确定各码字单元的故障位状态：无故障位NFB、可校正故障位CFB或不可校正故障位UFB。例如，DFT块130可根据ECC逻辑150的错误检测和校正能力确定各码字单元的故障位状态NFB、CFB或UFB。假设ECC逻辑150可校正包括在码字中的1位错误，并且可仅检测两位或更多位的错误。基于该假设，DFT块130可确定包括1位错误的码字单元为可校正故障位CFB错误，并且可确定包括两个或更多个位错误的码字单元为不可校正故障位UFB错误。
在操作S130中，DFT块130基于各码字单元的检测到的故障位的数量和故障位状态NFB、CFB或UFB，针对主单元阵列110和冗余单元阵列120的各修复单元RU计算累积可校正故障位CCFB的数量。例如，DFT块130计算主字线MWL<0>至MWL<3>和冗余字线RWL中的每一个的累积可校正故障位CCFB的数量。在这种情况下，DFT块130还可关于包括不可校正故障位UFB错误的修复单元计算累积可校正故障位CCFB的数量。可将包括不可校正故障位UFB错误的修复单元的故障位状态指定为不可校正故障位UFB状态。可替换地，在任一实施例中，在累积可校正故障位CCFB的数量中可仅包括可校正的故障位的数量。
在操作S140中，DFT块130参照包括在主单元阵列110中的各主修复单元MRU和冗余单元阵列120中的各冗余修复单元RRU的累积可校正故障位CCFB的数量执行修复操作。首先，DFT块130确定是否可通过ECC逻辑150校正冗余单元阵列120的冗余修复单元RRU。根据示例实施例，在冗余单元阵列120的冗余修复单元RRU不可通过ECC逻辑150校正的情况下，不需要施加修复策略。然而，在可通过ECC逻辑150校正冗余单元阵列120的冗余修复单元RRU的情况下，可修复主单元阵列110的不可校正的主修复单元MRU或具有最多累积计数的可校正故障位CCFB的主单元阵列110的可校正的主修复单元MRU。将参照图7详细描述基于累积可校正故障位CCFB的数量执行修复操作的方法。
图7是示出图6的操作S140的流程图。参照图7，DFT块130可针对每个主修复单元MRU基于累积可校正故障位CCFB的数量修复主单元阵列110的主修复单元MRU。将参照图7描述利用冗余单元阵列120的一个修复单元的修复处理。将参照图8描述利用包括至少两个或更多个冗余修复单元RRU的冗余单元阵列120执行修复操作的方法。
在操作S141中，DFT块130检查冗余单元阵列120的冗余修复单元RRU是包括可校正故障位CFB还是无故障位NFB。例如，DFT块130可确定不可通过ECC逻辑150校正的不可校正故障位UFB错误是否被包括在冗余修复单元RRU中。在冗余修复单元RRU的故障位状态指示可校正故障位CFB状态或无故障位NFB状态的情况下(S141，是)，处理前进至操作S142。相反，在冗余修复单元RRU的故障位状态指示不可校正故障位UFB状态的情况下(S141，否)，通过利用冗余修复单元RRU执行修复的方法结束。
在操作S142中，DFT块130检查主单元阵列110的主修复单元MRU的故障位状态。在主单元阵列110的主修复单元MRU不包括故障位的情况下(S142，否)，方法结束，因为不需要执行修复操作。在主修复单元MRU包括至少一个故障位的情况下(S142，是)，处理前进至操作S143。
在操作S143中，DFT块130选择包括故障位的主修复单元MRU中的任一个。具体地说，DFT块130可优选地选择具有不可校正故障位UFB状态的主修复单元MRU。在主修复单元MRU不具有不可校正故障位UFB状态的情况下，DFT块130可选择具有最多计数的累积可校正故障位CCFB的主修复单元MRU。在通过DFT块130选择的主修复单元MRU可通过ECC逻辑150校正的情况下(S143，是)，处理前进至操作S144。相反，在通过DFT块130选择的主修复单元MRU不可通过ECC逻辑150校正的情况下(S143，否)，处理前进至操作S145。
在操作S144中，DFT块130将选择的主修复单元MRU的累积可校正故障位计数CCFB_M与冗余修复单元RRU的累积可校正故障位计数CCFB_R进行比较。在选择的主修复单元MRU的累积可校正故障位计数CCFB_M不大于冗余修复单元RRU的累积可校正故障位计数CCFB_R的情况下(S144，否)，修复方法结束。在选择的主修复单元MRU的累积可校正故障位计数CCFB_M大于冗余修复单元RRU的累积可校正故障位计数CCFB_R的情况下(S144，是)，处理前进至操作S145。
在操作S145中，DFT块130用冗余修复单元RRU修复选择的主修复单元MRU。例如，DFT块130可设置修复逻辑140(或对其熔丝编程)，以使得主修复单元MRU的地址改变为指向冗余修复单元RRU。
上面简单描述了利用冗余单元阵列120的一个冗余修复单元RRU修复主单元阵列110的主修复单元MRU的方法。根据示例实施例，即使在冗余修复单元RRU中存在缺陷，也可使用冗余修复单元RRU来修复主单元阵列110的主修复单元MRU。另外，即使在主修复单元MRU中存在不能通过ECC逻辑150修复的主修复单元MRU，也可利用冗余修复单元RRU修复主修复单元MRU。
图8是示出另一示例实施例的图。参照图8，可在冗余单元阵列120包括多个冗余修复单元RRU的情况下基于累积可校正故障位CCFB的计数提供策略以执行修复操作。
假设在主单元阵列110中包括八个主修复单元MRU<0>至MRU<7>。在主单元阵列110中可包括具有不可通过ECC逻辑150校正的不可校正故障位UFB错误的主修复单元MRU<0>。另外，在主单元阵列110中可包括各自具有可通过ECC逻辑150校正的可校正故障位CFB错误的主修复单元MRU<1>至MRU<6>以及没有故障位(例如，CCFB＝0)的主修复单元MRU<7>。主修复单元MRU<1>至MRU<7>的累积可校正故障位CCFB的计数可具有图8所示的值。
另外，假设在冗余单元阵列120中包括四个冗余修复单元RRU<0>至RRU<3>。在冗余单元阵列120中可包括具有不可通过ECC逻辑150校正的不可校正故障位UFB错误的冗余修复单元RRU<2>。在冗余单元阵列120中可包括各自具有可通过ECC逻辑150校正的可校正故障位CFB错误的冗余修复单元RRU<1>和RRU<3>以及不存在故障位(例如，CCFB＝0)的冗余修复单元RRU<0>。假设冗余修复单元RRU<0>至RRU<3>的累积可校正故障位CCFB的计数具有图8所示的值。
基于主单元阵列110和冗余单元阵列120的故障位状态，优先选择主修复单元MRU<0>至MRU<7>中的具有不可校正故障位UFB状态的主修复单元MRU<0>用于修复。从冗余修复单元RRU<0>至RRU<3>中选择具有无故障位NFB状态(例如，CCFB＝0)的冗余修复单元RRU<0>。用选择的冗余修复单元RRU<0>替代选择的主修复单元MRU<0>。通过指示修复优先级的识别号①标记该处理。在主修复单元MRU<0>至MRU<7>中还存在具有不可校正故障位UFB状态的主修复单元MRU的情况下，可利用冗余修复单元RRU<1>修复具有不可校正故障位UFB状态的主修复单元MRU。除用于修复的冗余修复单元RRU<0>之外，冗余修复单元RRU<1>可为冗余修复单元RRU<0>至RRU<3>中的具有最小计数的累积可校正故障位CCFB的冗余修复单元RRU。
在修复主修复单元MRU<0>之后，可选择其余主修复单元MRU中的任一个，以执行下一修复操作。具体地说，选择主修复单元MRU<1>至MRU<7>中的具有最多计数的累积可校正故障位CCFB的任一个主修复单元MRU。例如，选择累积可校正故障位CCFB的计数为“50”的主修复单元MRU<6>。从冗余修复单元RRU<1>和RRU<3>中选择具有最小计数的累积可校正故障位CCFB的冗余修复单元RRU<1>。用选择的冗余修复单元RRU<1>替代选择的主修复单元MRU<6>。由指示修复优先级的识别号②标记该处理。
在修复主修复单元MRU<6>之后，选择主修复单元MRU<1>至MRU<5>和MRU<7>中的任一个，以执行下一修复操作。可选择其余主修复单元MRU<1>至MRU<5>和MRU<7>中的具有最多计数的累积可校正故障位CCFB的任一个主修复单元。例如，选择累积可校正故障位CCFB的计数为“40”的主修复单元MRU<3>。从冗余修复单元RRU<2>和RRU<3>中选择具有最小计数的累积可校正故障位CCFB的冗余修复单元RRU<3>。然而，选择的主修复单元MRU<3>的累积可校正故障位CCFB的计数和选择的冗余修复单元RRU<3>的累积可校正故障位CCFB的计数彼此相同，也就是说，为“40”。因此，即使执行修复操作，也没有好处。在这种情况下，DFT块130可使修复操作终止。该处理由指示修复次序的识别号③来标记。
图9是示出针对图8所示的累积可校正故障位计数执行修复操作的方法的流程图。将参照图9描述在包括多个冗余修复单元RRU的情况下利用累积可校正故障位CCFB的计数的修复处理。
在操作S210中，DFT块130检测主单元阵列110和冗余单元阵列120的故障位。例如，DFT块130可将错误校正编码的数据写入主单元阵列110和冗余单元阵列120中，并且可对读取的数据执行错误检测和解码操作，以检测是否存在故障位以及故障位的数量。可替换地，DFT块130可针对每个码字单元按照将数据写入主单元阵列110和冗余单元阵列120中以及将读取的数据与写的数据进行比较的方式检测故障位的数量。
在操作S220中，DFT块130检查主单元阵列110的故障位状态。例如，DFT块130可选择主修复单元MRU中的包括不可通过ECC逻辑150校正的故障位错误的任一个主修复单元MRU。
在操作S222中，DFT块130选择可用于替代选择的主修复单元MRU的冗余修复单元RRU。在这种情况下，DFT块130可选择冗余修复单元RRU中的不存在故障位或者具有最小计数的累积可校正故障位CCFB的任一个。
在操作S224中，DFT块130可确定是否存在具有无故障位NFB状态或可校正故障位CFB状态的冗余修复单元RRU。在不存在具有无故障位NFB状态或可校正故障位CFB状态的冗余修复单元RRU的情况下(S224，否)，方法结束。相反，在存在具有无故障位NFB状态或可校正故障位CFB状态的冗余修复单元RRU的情况下(S224，是)，处理前进至操作S226。
在操作S226中，用在操作S222中选择的冗余修复单元RRU替代在操作S220中选择的主修复单元MRU。例如，通过对修复逻辑140执行熔丝编程操作，可用选择的冗余修复单元RRU替代选择的主修复单元MRU。
在操作S228中，DFT块130检查在主单元阵列110中是否存在具有不可校正故障位UFB状态的主修复单元MRU。在主单元阵列110中还存在具有不可校正故障位UFB状态的主修复单元MRU的情况下(S228，是)，处理前进至操作S220。相反，在主单元阵列110中不再存在具有不可校正故障位UFB状态的主修复单元MRU的情况下(S228，否)，处理前进至操作S230。
在操作S230中，DFT块130可选择主修复单元MRU中的具有最多计数的累积可校正故障位CCFB的任一个主修复单元MRU。
在操作S232中，DFT块130可选择冗余修复单元RRU中的具有无故障位NFB状态的冗余修复单元RRU。然而，在不再存在具有无故障位NFB状态的冗余修复单元RRU的情况下，可选择具有最小计数的累积可校正故障位CCFB的冗余修复单元RRU。
在操作S234中，DFT块130将在操作S230中选择的主修复单元MRU的累积可校正故障位计数CCFB_M与在操作S232中选择的冗余修复单元RRU的累积可校正故障位计数CCFB_R进行比较。在主修复单元MRU的累积可校正故障位计数CCFB_M不大于冗余修复单元RRU的累积可校正故障位计数CCFB_R的情况下(S234，否)，方法结束。在选择的主修复单元MRU的累积可校正故障位计数CCFB_M大于冗余修复单元RRU的累积可校正故障位计数CCFB_R的情况下(S234，是)，处理前进至操作S236。
在操作S236中，DFT块130用在操作S232中选择的冗余修复单元RRU修复在操作S230中选择的主修复单元MRU。然后，处理前进至操作S230以选择新的主修复单元MRU。
上面描述了在多个冗余修复单元RRU的情况下的修复处理。例如，优先选择具有不可校正故障位UFB状态或最多计数的累积可校正故障位CCFB的主修复单元MRU，以利用纠错码执行修复操作。相反，具有无故障位NFB状态或少量故障位的冗余修复单元RRU在选择冗余修复单元RRU时具有优先级，并且可在具有较大量故障位的其它冗余修复单元RRU之前被选择。
图10是示出图1的DFT块130的示例性构造的框图。参照图10，DFT块130包括ECC电路131、主单元寄存器133、冗余单元寄存器135和修复控制器137。
ECC电路131可从主单元阵列110读取的测试数据RD_Main中检测故障位状态CFB、UFB或NFB以及每个主修复单元RU的累积可校正故障位CCFB的计数。将检测到的故障位状态CFB、UFB或NFB和每个主修复单元RU的检测到的累积可校正故障位CCFB的计数提供至主单元寄存器133。另外，ECC电路131可从从冗余单元阵列120读取的测试数据RD_Redundant中检测故障位状态CFB、UFB或NBF和各个冗余修复单元的累积可校正故障位CCFB的计数。将检测到的故障位状态CFB、UFB或NBF和每个冗余修复单元RU的检测到的累积可校正故障位CCFB的计数提供至冗余单元寄存器135。
主单元寄存器133存储从ECC电路131接收到的故障位状态CFB、UFB或NBF和每个主修复单元MRU的累积可校正故障位CCFB的计数。主单元寄存器133还可存储从地址解码器(未示出)提供的主修复单元MRU的地址ADDR。例如，主单元寄存器133可包括存储主修复单元MRU的地址ADDR的内容可寻址存储器(CAM)和可存储并更新相关地址的累积可校正故障位CCFB的计数的计数器。
冗余单元寄存器135存储从ECC电路131接收到的故障位状态CFB、UFB或NBF和每个冗余修复单元RRU的累积可校正故障位CCFB的计数。冗余单元寄存器135还可存储从地址解码器(未示出)提供的冗余修复单元RRU的地址ADDR。例如，冗余单元寄存器135可包括可存储冗余修复单元RRU的地址ADDR的内容可寻址存储器(CAM)和可存储并更新相关地址的累积可校正故障位CCFB的计数的计数器。
修复控制器137可利用存储在主单元寄存器133和冗余单元寄存器135中的数据执行修复操作。修复控制器137基于将存储在主单元寄存器133中的每个修复单元MRU的累积可校正故障位CCFB的计数与存储在冗余单元寄存器135中的每个修复单元RRU的累积可校正故障位CCFB的计数的比较结果确定是否执行修复操作。在确定需要执行修复操作的情况下，修复控制器137可通过映射将存储在主单元寄存器133的CAM中的地址转换为存储在冗余单元寄存器135的CAM中的地址。这样，修复控制器137可包括比较器132和地址转换器134。转换以用于修复的地址可用于修复逻辑140的编程操作中。
图11A和图11B是用于描述图10的主单元寄存器的特征的图。图11A是示出主单元寄存器133a的示例性构造的表。参照图11A，主单元寄存器133a可包括对应于存储主修复单元MRU的地址的CAM的寄存器、存储累积可校正故障位CCFB的计数的寄存器和存储各个主修复单元MRU的故障位状态(CFB，UFB，NFB)的寄存器。例如，对应于图8的主单元阵列110的主单元寄存器133a可包括8个寄存器组。
包括不可校正故障位UFB错误的主修复单元MRU<0>的地址ADDR、对应于地址ADDR的累积可校正故障位CCFB_M的计数(＝200)和故障位状态可构成一个寄存器组。与其余主修复单元MRU<1>至MRU<7>关联的寄存器组可被配置为与与主修复单元MRU<0>相关的寄存器组相同。
图11B是示出图11A的主单元寄存器133a的更新方法的流程图。参照图11B，在寄存器组的数量足够的情况下，主修复单元MRU的所有信息可被存储在主单元寄存器133a中。
在操作S311中，选择主修复单元MRU中的任一个。例如，可根据地址ADDR的次序(例如，最低至最高、最高至最低等)选择主修复单元MRU。
在操作S313中，可读取存储在选择的主修复单元MRU中的测试数据。例如，可读取存储在主修复单元MRU中的多个码字，并且可将读取的码字提供至ECC电路131。ECC电路131检测包括在提供的所述多个码字中的每一个中的错误位。
在操作S315中，ECC电路131参照针对每个码字检测的错误位的数量确定选择的主修复单元MRU的故障位状态CFB/UFB/NFB。在检测到错误位的情况下，ECC电路131可对包括在每个码字中的可校正的错误位的数量计数，并且可计算累积可校正故障位CCFB的计数。
在操作S317中，可将选择的主修复单元MRU的地址ADDR、故障位状态CFB/UFB/NFB和累积可校正故障位CCFB的计数存储在选择的修复单元的对应的寄存器组中。
在操作S319中，确定当前选择的修复单元MRU是否是主修复单元MRU的最后一个修复单元。例如，检查主单元阵列110以确定检测故障位状态CFB/UFB/NFB和累积可校正故障位CCFB的计数所针对的主修复单元MRU是否存在。在当前选择的主修复单元MRU是主修复单元的最后一个修复单元的情况下(S319，是)，主单元寄存器133a的更新操作终止。相反，在当前选择的主修复单元MRU不是主修复单元的最后一个修复单元的情况下(S319，否)，处理前进至操作S131，其中可选择新的主修复单元MRU。
图12A和图12B是用于描述图10的冗余单元寄存器的特征的图。图12A是示出冗余单元寄存器135a的示例性构造的表。参照图12A，冗余单元寄存器135a可包括对应于存储冗余修复单元RRU的地址的CAM的寄存器、存储累积可校正故障位CCFB的计数的寄存器和针对各个冗余修复单元RRU存储故障位状态(CFB、UFB、NFB)的寄存器。例如，对应于图8的冗余单元阵列120的冗余单元寄存器135a可由4个寄存器组构成。
包括不可校正故障位UFB错误的冗余修复单元RRU<2>的地址ADDR、对应于地址ADDR的累积可校正故障位计数CCFB_M(＝150)和故障位状态可构成一个寄存器组。与其余冗余修复单元RRU<0>、RRU<1>和RRU<3>关联的寄存器组可被配置为与冗余修复单元RRU<2>关联的寄存器组相同。
图12B是示出图12A的冗余单元寄存器135a的更新方法的流程图。参照图12B，在寄存器组的数量足够的情况下，冗余修复单元RRU的所有信息可被存储在冗余单元寄存器135a中。
在操作S321中，选择冗余修复单元RRU中的任一个。例如，可根据地址ADDR的次序(例如，最低至最高、最高至最低等)选择冗余修复单元RRU。
在操作S323中，可读取存储在选择的冗余修复单元RRU中的测试数据。例如，可读取存储在冗余修复单元RRU中的多个码字，并且可将读取的码字提供至ECC电路131。ECC电路131检测包括在提供的所述多个码字中的每一个中的错误位。
在操作S325中，ECC电路131针对从每个码字中检测到的错误位的数量确定选择的冗余修复单元RRU的故障位(FB)状态CFB/UFB/NFB。在检测到错误位的情况下，ECC电路131可对包括在每个码字中的可校正的错误位的数量计数，并且可计算累积可校正故障位CCFB的计数。
在操作S327中，可将选择的修复单元RRU的地址ADDR、故障位(FB)状态CFB/UFB/NFB和累积可校正故障位CCFB的计数存储在冗余单元寄存器135a的对应的寄存器组中。
在操作S329中，确定当前选择的修复单元RRU是否是冗余修复单元RRU的最后一个修复单元。例如，检查冗余单元阵列120以确定检测故障位状态CFB/UFB/NFB和累积可校正故障位CCFB的计数所针对的冗余修复单元RRU是否存在。在当前选择的冗余修复单元RRU是冗余修复单元RRU的最后一个修复单元的情况下(S329，是)，冗余单元寄存器135a的更新操作终止。相反，在当前选择的冗余修复单元RRU不是冗余修复单元RRU的最后一个修复单元的情况下(S329，否)，处理前进至操作S321，其中可选择新的冗余修复单元RRU。
参照图11A、图11B、图12A和图12B简单地描述设置主单元寄存器133和冗余单元寄存器135的寄存器组的方法。
图13A和图13B是用于描述图10的主单元寄存器的另一特征的图。图13A是示出根据另一实施例的主单元寄存器133b的构造的表。参照图13A，主单元寄存器133b可包括对应于存储主修复单元MRU的地址的CAM的寄存器、存储累积可校正故障位CCFB的计数的寄存器和存储每个主修复单元MRU的故障位状态(CFB、UFB、NFB)的寄存器。然而，图13A示出了与主修复单元MRU的数量相比包括在主单元寄存器133b中的寄存器组的数量不足的情况。
例如，图8所示的主修复单元MRU的数量为8，但是在主单元寄存器133b中可包括4个寄存器组。在这种情况下，具有不可校正故障位UFB状态的主修复单元MRU可首先被存储在主单元寄存器133b中。具有最多累积可校正故障位计数CCFB_M的主修复单元MRU可被存储在具有下一优先级的主单元寄存器133b中。
在实施例中，具有不可校正故障位UFB状态的主修复单元MRU<0>的地址ADDR、对应于地址ADDR的累积可校正故障位计数CCFB_M(＝200)和故障位状态被存储在一个寄存器组中。在其余主修复单元MRU的情况下，累积可校正故障位计数CCFB_M与对应地址一起被从最大值至最小值按照降序存储在主单元寄存器133b中。例如，累积可校正故障位计数CCFB_M可与对应地址一起按照以下顺序被存储在主单元寄存器133b中：累积可校正故障位计数CCFB_M为“50”的主修复单元MRU<6>、累积可校正故障位计数CCFB_M为“40”的主修复单元MRU<3>和累积可校正故障位计数CCFB_M为“30”的主修复单元MRU<1>。
图13B是示出图13A的主单元寄存器133b的更新方法的流程图。参照图13B，在设置在主单元寄存器133b中的寄存器组的数量不足的情况下，可根据累积可校正故障位计数CCFB_M的值确定待分配至主单元寄存器133b的寄存器组的修复单元的优先级。
在操作S331中，选择主修复单元MRU中的任一个。例如，可根据地址ADDR的次序选择主修复单元MRU。
在操作S333中，可读取存储在选择的主修复单元MRU中的测试数据。例如，可读取存储在主修复单元MRU中的多个码字，并且可将读取的码字提供至ECC电路131。ECC电路131检测包括在提供的所述多个码字中的每一个中的错误位。
在操作S335中，ECC电路131相对于从各码字检测到的错误位的数量确定选择的主修复单元MRU的故障位(FB)状态CFB/UFB/NFB。在检测到错误位的情况下，ECC电路131可对包括在每个码字中的可校正的错误位的数量计数，并且可计算累积可校正故障位CCFB的计数。
在操作S336中，修复控制器137将选择的主修复单元MRU的累积可校正故障位计数CCFB_M与当前存储在主单元寄存器133b中的主修复单元MRU的累积可校正故障位计数CCFB_M的最小累积可校正故障位计数Min CCFB_M进行比较。在选择的主修复单元MRU的累积可校正故障位计数CCFB_M不大于最小累积可校正故障位计数Min CCFB_M的情况下(S336，否)，处理前进至操作S331。相反，在选择的主修复单元MRU的累积可校正故障位计数CCFB_M大于最小累积可校正故障位计数Min CCFB_M的情况下(S336，是)，处理前进至操作S337。
在操作S337中，修复控制器137在具有最小累积可校正故障位计数Min CCFB_M的主单元寄存器133b的寄存器组中覆写在操作S331中选择的主修复单元MRU的信息。例如，在具有最小累积可校正故障位计数Min CCFB_M的寄存器组中写入选择的主修复单元MRU的地址ADDR、累积可校正故障位计数CCFB_M、故障位(FB)状态CFB/UFB/NFB。
在操作S338中，确定当前选择的主修复单元MRU是否是主修复单元MRU的最后一个修复单元。例如，检查主单元阵列110，以确定是否存在检测故障位状态CFB/UFB/NFB和累积可校正故障位CCFB的计数所针对的主修复单元MRU。在当前选择的主修复单元MRU是主修复单元MRU的最后一个修复单元的情况下(S338，是)，主单元寄存器133b的更新操作终止。相反，在当前选择的主修复单元MRU不是主修复单元MRU的最后一个修复单元的情况下(S338，否)，处理前进至操作S331，其中可选择新的主修复单元MRU。
图14A和图14B是用于描述图10的冗余单元寄存器的另一特征的图。图14A是示出与图12A的冗余单元寄存器135a具有不同特征的冗余单元寄存器135b的构造的表。参照图14A，冗余单元寄存器135b可包括对应于存储冗余修复单元RRU的地址的CAM的寄存器、存储累积可校正故障位CCFB的计数的寄存器和针对每个冗余修复单元RRU存储故障位状态(CFB、UFB、NFB)的寄存器。冗余单元寄存器135b的寄存器组的数量可小于图12A的冗余单元寄存器135a的寄存器组的数量。
由于寄存器组的数量受限，将被存储在冗余单元寄存器135b中的冗余修复单元RRU的信息也会受限。例如，在图8的冗余单元阵列120中存在四个冗余修复单元RRU。然而，可仅将四个冗余修复单元RRU中的两个冗余修复单元RRU的信息存储在冗余单元寄存器135b中。在该条件下，具有无故障位NFB状态的冗余修复单元RRU的信息优选地被存储在冗余单元寄存器135b中。在不存在具有无故障位NFB状态的冗余修复单元RRU的情况下，可将具有相对小的累积可校正故障位计数CCFB_R的冗余修复单元RRU以高优先级存储在冗余单元寄存器135b中。
根据设置冗余单元寄存器135b的策略，首先将具有无故障位NFB状态的修复单元RRU<0>的信息存储在冗余单元寄存器135b中。接着，可将包括故障位但是具有最小累积可校正故障位计数CCFB_R(＝20)的修复单元RRU<1>的信息存储在冗余单元寄存器135b中。
图14B是示出图14A的冗余单元寄存器135b的更新方法的流程图。参照图14B，在寄存器组的数量不足的情况下，可仅将具有最高优先级的冗余修复单元RRU的信息存储在冗余单元寄存器135b中。
在操作S341中，选择冗余修复单元RRU中的任一个。例如，可根据地址ADDR的次序选择冗余修复单元RRU。
在操作S343中，可读取存储在选择的冗余修复单元RRU中的测试数据。例如，可读取存储在冗余修复单元RRU中的多个码字，并且可将读取的码字提供至ECC电路131。ECC电路131检测包括在提供的所述多个码字中的每一个中的错误位。
在操作S345中，在检测到错误位的情况下，ECC电路131相对于从每个码字检测到的错误位的数量确定选择的冗余修复单元RRU的故障位(FB)状态CFB/UFB/NFB，ECC电路131可对包括在每个码字中的可校正的错误位的数量计数，并且可计算累积可校正故障位CCFB的计数。
在操作S346中，修复控制器137将选择的冗余修复单元RRU的累积可校正故障位计数CCFB_R与当前存储在冗余单元寄存器135b中的冗余修复单元RRU的累积可校正故障位计数CCFB_R的最大累积可校正故障位计数Max CCFB_R进行比较。在选择的冗余修复单元RRU的累积可校正故障位计数CCFB_R不小于最大累积可校正故障位计数Max CCFB_R的情况下(否)，处理前进至操作S341。相反，在选择的冗余修复单元RRU的累积可校正故障位计数CCFB_R小于最大累积可校正故障位计数Max CCFB_R的情况下(是)，处理前进至操作S347。
在操作S347中，修复控制器137在具有最大累积可校正故障位计数Max CCFB_R的冗余单元寄存器135b的寄存器组中覆写在操作S341中选择的冗余修复单元RRU的信息。例如，在具有最大累积可校正故障位计数Max CCFB_R的寄存器组中写入选择的冗余修复单元RRU的地址ADDR、累积可校正故障位计数CCFB_R、故障位(FB)状态CFB/UFB/NFB。
在操作S348中，确定当前选择的冗余修复单元RRU是否是冗余修复单元RRU的最后一个修复单元。例如，检查冗余单元阵列120中是否没有检测故障位状态CFB/UFB/NFB和累积可校正故障位计数CCFB_R所针对的冗余修复单元RRU。在当前选择的冗余修复单元RRU是冗余修复单元RRU的最后一个修复单元的情况下(S348，是)，冗余修复单元RRU的更新操作终止。相反，在当前选择的冗余修复单元RRU不是冗余修复单元RRU的最后一个修复单元的情况下(S348，否)，处理前进至操作S341，其中可选择新的冗余修复单元RRU。
参照图13A、图13B、图14A和图14B简单地描述了当包括在主单元寄存器133和冗余单元寄存器135中的寄存器组的数量不足时有效地执行修复操作的方法。
图15是示出包括根据示例实施例的DRAM的堆叠的存储器芯片的结构的框图。参照图15，堆叠的存储器芯片1000可包括印刷电路板(PCB)1100、硅通孔(TSV)插入层1150、主机晶片1200和高带宽存储器(HBM)1300。
堆叠的存储器芯片1000利用TSV插入层1150将HBM 1300与主机晶片1200连接。TSV插入层1150布置在PCB 1100上，并且通过倒装芯片凸块FB与PCB 1100电连接。
主机晶片1200和构成HBM 1300的DRAM晶片1310至1340布置在TSV插入层1150上。为了实施HBM 1300的结构，TSV线形成在所述多个DRAM晶片1310至1340中。DRAM晶片1310至1340中的每一个的TSV线可将TSV线电连接至在所述多个DRAM晶片1310至1340中的每一个之间形成有微凸块MB的其它DRAM晶片1310至1340。
这里，可通过图1的半导体存储器装置100实施所述多个DRAM晶片1310至1340中的每一个。例如，可在半导体制造等级将基于纠错码修复方法施加至所述多个DRAM晶片1310至1340中的每一个。
图16是示出包括根据示例实施例的半导体存储器装置的计算系统的框图。参照图16，计算系统2000包括处理器2100、输入/输出集线器(IOH)2200、输入/输出控制器集线器(ICH)2300、至少一个DRAM模块2400和图形卡2500。
处理器2100可执行各种计算功能，诸如特定计算或任务。例如，处理器2100可为微处理器或中央处理单元(CPU)。处理器2100可包括单处理器核，或者可包括多个处理器核(或多核)。处理器2100可包括控制DRAM模块2400的操作的存储器控制器2150。包括在处理器2100中的存储器控制器2150被称作“集成存储器控制器(IMC)”。存储器控制器2150与DRAM模块2400之间的存储器接口可通过包括多条单线的一个通道或通过多个通道实施。另外，一个或多个DRAM模块可与每个通道连接。在一些实施例中，存储器控制器2150可布置于输入/输出集线器2200中。包括存储器控制器2150的输入/输出集线器2200可被称作“存储器控制器集线器(MCH)”。
DRAM模块2400可包括存储从存储器控制器2150提供的数据的多个DRAM装置。DRAM装置中的每一个可通过图1的半导体存储器装置100实施。
输入/输出集线器2200可管理处理器2100与诸如图形卡2500的其它装置之间的数据交换。输入/输出集线器2200可通过各种方式的接口连接至处理器2100。输入/输出集线器2200可为各种装置提供接口。例如，输入/输出集线器2200可提供加速图形端口(AGP)接口、快速外围组件接口(PCIe)、通信流体系(CSA)接口等。
图形卡2500可通过AGP或PCIe与输入/输出集线器2200连接。图形卡2500可控制用于显示图像的显示装置(未示出)。图形卡2500可包括用于处理图像数据的内部处理器和内部半导体存储器装置。
输入/输出控制器集线器2300可执行数据缓冲和接口仲裁，以允许各种系统接口有效地操作。输入/输出控制器集线器2300可通过内部总线与输入/输出集线器2200连接。例如，输入/输出集线器2200和输入/输出控制器集线器2300可通过直接媒体接口(DMI)、集线器接口、企业南桥接口(ESI)、PCIe等连接。
输入/输出控制器集线器2300可提供与外围装置的各种接口。例如，输入/输出控制器集线器2300可提供通用串行总线(USB)端口、串行高级技术附件(SATA)端口、通用输入/输出(GPIO)、低引脚计数(LPC)总线、串行外围接口(SPI)、PCI、PCIe等。
根据示例实施例，考虑到通过在包括片上错误校正电路的半导体存储器装置中使用纠错码可校正的缺陷，可以提高修复效率。因此，可仅通过使用冗余修复方案以目前未实现的成品率来制造半导体存储器装置。
虽然已经参照本发明构思的实施例描述了本发明构思，但是对于本领域普通技术人员来说显而易见的是，在不脱离如权利要求所述的本发明的精神和范围的情况下，可以对其进行各种改变和修改。

Claims (20)

1.一种半导体存储器装置的修复方法，所述半导体存储器装置包括存储器单元阵列和纠错码逻辑，所述存储器单元阵列包括主单元阵列和冗余单元阵列，所述方法包括以下步骤：
检测所述主单元阵列的主修复单元和所述冗余单元阵列的冗余修复单元中的每一个的故障位；
利用所述纠错码逻辑确定从所述主修复单元和所述冗余修复单元中的每一个检测到的所述故障位是否是可校正的，以确定用于所述主修复单元的第一可校正状态或用于所述冗余修复单元的第二可校正状态；
计算所述主修复单元的第一累积可校正故障位计数和所述冗余修复单元的第二累积可校正故障位计数；
根据所述第一可校正状态、所述第二可校正状态以及所述第一累积可校正故障位计数和所述第二累积可校正故障位计数来确定是否用所述冗余修复单元替代所述主修复单元；以及
根据确定结果执行修复操作。
2.根据权利要求1所述的方法，还包括：
当所述第一可校正状态对应于不可校正的状态并且所述第二可校正状态对应于可校正的状态时，用所述冗余修复单元替代所述主修复单元。
3.根据权利要求1所述的方法，还包括：
当所述第一可校正状态和所述第二可校正状态中的每一个对应于可校正的状态并且所述第一累积可校正故障位计数大于所述第二累积可校正故障位计数时，用所述冗余修复单元替代所述主修复单元。
4.根据权利要求1所述的方法，还包括：
当所述第一可校正状态和所述第二可校正状态中的每一个对应于可校正的状态并且所述第一累积可校正故障位计数不大于所述第二累积可校正故障位计数时，阻止用所述冗余修复单元替代所述主修复单元。
5.根据权利要求1所述的方法，还包括：
当所述第一可校正状态对应于其中不存在故障位的无故障位状态，并且所述第二可校正状态对应于不可校正的状态时，阻止用所述冗余修复单元替代所述主修复单元。
6.根据权利要求1所述的方法，其中，确定所述第一可校正状态和所述第二可校正状态的步骤还包括：
当包括在所述主修复单元中的多个主码字单元中的至少一个不可校正时，确定所述第一可校正状态为不可校正的状态；以及
当包括在所述冗余修复单元中的多个冗余码字单元中的至少一个不可校正时，确定所述第二可校正状态为不可校正的状态。
7.根据权利要求6所述的方法，其中，所述第一累积可校正故障位计数是所述多个主码字单元的故障位之和的值，并且所述第二累积可校正故障位计数是所述多个冗余码字单元的故障位之和的值。
8.一种半导体存储器装置，包括：
主单元阵列，其包括多个主修复单元；
冗余单元阵列，其包括多个冗余修复单元；
纠错码逻辑，其被配置为校正从所述多个主修复单元和所述多个冗余修复单元中的每一个输出的数据的错误；以及
可测试块，其被配置为检测所述多个主修复单元和所述多个冗余修复单元中的每一个的故障位，并且参照检测到的故障位的数量和所述纠错码逻辑的校正能力用至少一个冗余修复单元替代其中存在缺陷的至少一个主修复单元。
9.根据权利要求8所述的半导体存储器装置，其中，所述多个主修复单元或所述多个冗余修复单元中的每一个包括至少一个动态随机存取存储器单元。
10.根据权利要求8所述的半导体存储器装置，其中，所述可测试块包括：
错误检测电路，其被配置为通过检测所述多个主修复单元的故障位输出第一缺陷信息，以及通过检测所述多个冗余修复单元的故障位输出第二缺陷信息；
主单元寄存器，其被配置为存储所述第一缺陷信息对应的第一地址，并且存储所述第一缺陷信息；
冗余单元寄存器，其被配置为存储所述第二缺陷信息对应的第二地址，并且存储所述第二缺陷信息；以及
修复控制器，其被配置为基于所述第一缺陷信息和所述第二缺陷信息的比较结果执行修复操作。
11.根据权利要求10所述的半导体存储器装置，其中，所述第一缺陷信息包括所述多个主修复单元中的每一个的故障位计数或故障位状态，所述第二缺陷信息包括所述多个冗余修复单元中的每一个的故障位计数或故障位状态。
12.根据权利要求11所述的半导体存储器装置，其中，具有不可校正的故障位错误或大的故障位计数的主修复单元的信息以高优先级被存储在所述主单元寄存器中，并且
其中，不存在故障位或者具有小的故障位计数的冗余修复单元的信息以高优先级被存储在所述冗余单元寄存器中。
13.根据权利要求12所述的半导体存储器装置，其中，所述修复控制器还被配置为用冗余修复单元的地址替代主修复单元的地址，其中，所述主修复单元的地址是根据存储在所述主单元寄存器和所述冗余单元寄存器中的每一个中的优先级选择的。
14.根据权利要求12所述的半导体存储器装置，其中，所述主单元寄存器和所述冗余单元寄存器中的每一个包括内容可寻址存储器。
15.根据权利要求8所述的半导体存储器装置，还包括：
修复逻辑，其被配置为在所述可测试块的控制下用从所述多个冗余修复单元中选择的所述至少一个冗余修复单元修复从所述多个主修复单元中选择的所述至少一个主修复单元。
16.一种半导体存储器装置，包括：
存储器单元阵列，其包括多个主修复单元和多个冗余修复单元；
纠错码逻辑，其被配置为对存储在所述存储器单元阵列中的数据执行错误检测和校正操作；以及
可测试块，其被配置为根据所述纠错码逻辑的校正能力用所述多个冗余修复单元中的至少一个冗余修复单元替代所述多个主修复单元中存在故障位的至少一个主修复单元，
其中，所述至少一个主修复单元的故障位计数大于所述至少一个冗余修复单元的故障位计数，并且通过错误检测和校正操作能够校正所述至少一个冗余修复单元的故障位。
17.根据权利要求16所述的半导体存储器装置，其中，所述至少一个主修复单元是所述多个主修复单元中的具有不可校正的故障位计数的主修复单元。
18.根据权利要求16所述的半导体存储器装置，其中，所述多个冗余修复单元的至少一个冗余修复单元不包括故障位。
19.根据权利要求16所述的半导体存储器装置，其中，所述可测试块包括内容可寻址存储器，其存储所述至少一个主修复单元的故障位计数和地址以及所述至少一个冗余修复单元的故障位计数和地址。
20.根据权利要求16所述的半导体存储器装置，其中，具有不可校正的故障位错误或大的故障位计数的主修复单元的信息以高优先级被存储在所述存储器单元阵列的主单元寄存器中，并且
其中，不存在故障位或具有小的故障位计数的冗余修复单元的信息以高优先级被存储在所述存储器单元阵列的冗余单元寄存器中。
CN201910044102.6A 2018-02-01 2019-01-17 半导体存储器装置及其修复方法 Pending CN110111834A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0012900 2018-02-01
KR1020180012900A KR102451163B1 (ko) 2018-02-01 2018-02-01 반도체 메모리 장치 및 그것의 리페어 방법

Publications (1)

Publication Number Publication Date
CN110111834A true CN110111834A (zh) 2019-08-09

Family

ID=64650145

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910044102.6A Pending CN110111834A (zh) 2018-02-01 2019-01-17 半导体存储器装置及其修复方法

Country Status (5)

Country Link
US (1) US10446253B2 (zh)
EP (1) EP3522167A1 (zh)
KR (1) KR102451163B1 (zh)
CN (1) CN110111834A (zh)
SG (1) SG10201900242YA (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110688249A (zh) * 2019-09-20 2020-01-14 上海励驰半导体有限公司 一种纠错码电路的注错检测电路
CN113409878A (zh) * 2021-06-30 2021-09-17 芯天下技术股份有限公司 闪存错误信息检测方法、替换方法、装置、设备及存储介质
WO2022198494A1 (en) * 2021-03-24 2022-09-29 Yangtze Memory Technologies Co., Ltd. Memory device with failed main bank repair using redundant bank
US11862270B2 (en) 2021-03-24 2024-01-02 Yangtze Memory Technologies Co., Ltd. Memory device with failed main bank repair using redundant bank

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11182243B2 (en) 2018-02-15 2021-11-23 SK Hynix Inc. Memory system with adaptive information propagation and method of operating such memory
US11062758B2 (en) * 2018-09-19 2021-07-13 SK Hynix Inc. Memory system to process multiple word line failures with limited storage and method of operating such memory system
KR20200121179A (ko) * 2019-04-15 2020-10-23 에스케이하이닉스 주식회사 반도체 장치 및 이를 포함하는 반도체 시스템
WO2020240225A1 (en) * 2019-05-31 2020-12-03 Micron Technology, Inc. Embedded flash memory architecture implementing interconnection redundancy
US10922025B2 (en) * 2019-07-17 2021-02-16 Samsung Electronics Co., Ltd. Nonvolatile memory bad row management
KR20210038096A (ko) * 2019-09-30 2021-04-07 에스케이하이닉스 주식회사 메모리 시스템, 데이터 시스템 및 그 동작방법
TWI709143B (zh) * 2019-11-20 2020-11-01 珠海南北極科技有限公司 記憶體的重新排序電路以及重新排序記憶體位元的方法
TWI711036B (zh) 2020-01-22 2020-11-21 大陸商珠海南北極科技有限公司 記憶體的修復電路及方法
KR20210113841A (ko) * 2020-03-09 2021-09-17 에스케이하이닉스 주식회사 리페어 회로 및 이를 포함하는 메모리 장치
TWI730767B (zh) * 2020-05-18 2021-06-11 瑞昱半導體股份有限公司 記憶體裝置
US11791010B2 (en) 2020-08-18 2023-10-17 Changxin Memory Technologies, Inc. Method and device for fail bit repairing
US11797371B2 (en) 2020-08-18 2023-10-24 Changxin Memory Technologies, Inc. Method and device for determining fail bit repair scheme
CN114078562B (zh) * 2020-08-18 2023-08-25 长鑫存储技术有限公司 失效位元的修补方法及装置
EP3985675B1 (en) 2020-08-18 2024-01-31 Changxin Memory Technologies, Inc. Method and device for repairing fail bits
US11887685B2 (en) 2020-08-18 2024-01-30 Changxin Memory Technologies, Inc. Fail Bit repair method and device
CN114078564B (zh) * 2020-08-18 2023-09-12 长鑫存储技术有限公司 失效位元的修补方法及装置
CN114078563B (zh) * 2020-08-18 2023-09-12 长鑫存储技术有限公司 失效位元的修补方法及装置
EP3992972B1 (en) 2020-09-01 2024-09-04 Changxin Memory Technologies, Inc. Method and apparatus for determining failed bit repair scheme, and chip
CN114121129B (zh) * 2020-09-01 2023-09-12 长鑫存储技术有限公司 失效位元修补方案的确定方法、装置及芯片
US11770137B1 (en) * 2020-09-21 2023-09-26 Infinera Corporation Error floor performance improvement of generalized product codes
US11495314B2 (en) * 2021-01-08 2022-11-08 Taiwan Semiconductor Manufacturing Company Limited Memory repair using optimized redundancy utilization
US11984179B2 (en) 2021-03-26 2024-05-14 Changxin Memory Technologies, Inc. Redundant circuit assigning method and device, and medium
CN112908402B (zh) * 2021-03-31 2022-05-10 长鑫存储技术有限公司 备用电路分派方法、装置、设备及介质
US11791012B2 (en) 2021-03-31 2023-10-17 Changxin Memory Technologies, Inc. Standby circuit dispatch method, apparatus, device and medium
US11881278B2 (en) 2021-03-31 2024-01-23 Changxin Memory Technologies, Inc. Redundant circuit assigning method and device, apparatus and medium
KR102680956B1 (ko) * 2022-08-18 2024-07-03 넷솔 주식회사 Ecc 회로를 포함하는 반도체 메모리 장치 및 이를 이용한 테스트 방법
KR102680953B1 (ko) * 2022-08-18 2024-07-03 넷솔 주식회사 Ecc 회로를 포함하는 반도체 메모리 장치 및 이를 이용한 테스트 방법
KR102680970B1 (ko) * 2022-08-25 2024-07-03 넷솔 주식회사 Ecc 회로를 포함하는 반도체 메모리 장치 및 이를 이용한 테스트 방법
US20240330133A1 (en) * 2023-03-31 2024-10-03 Samsung Electronics Co., Ltd. Method and system for repairing a dynamic random access memory (dram) of memory device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000339992A (ja) * 2000-01-01 2000-12-08 Hitachi Ltd 半導体試験装置
US20020108073A1 (en) * 2001-02-02 2002-08-08 Hughes Brian William System for and method of operating a programmable column fail counter for redundancy allocation
US20070103977A1 (en) * 2005-11-08 2007-05-10 Conley Kevin M Retargetable memory cell redundancy methods
CN105097045A (zh) * 2014-04-15 2015-11-25 爱德万测试公司 用于nand闪存器件中的缺陷修复的方法和装置
US20160042809A1 (en) * 2014-08-11 2016-02-11 Young-Il Kim Semiconductor memory devices and memory systems including the same
US20160155515A1 (en) * 2014-11-28 2016-06-02 Samsung Electronics Co., Ltd. Semiconductor memory devices, memory systems including the same and methods of operating the same

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09147600A (ja) 1995-11-29 1997-06-06 Advantest Corp 半導体試験用救済アドレス解析方式
JP3866588B2 (ja) * 2002-03-01 2007-01-10 エルピーダメモリ株式会社 半導体集積回路装置
JP3930446B2 (ja) * 2003-03-13 2007-06-13 株式会社東芝 半導体装置
US6937531B2 (en) * 2003-07-21 2005-08-30 Infineon Technologies Ag Memory device and method of storing fail addresses of a memory cell
US20080270854A1 (en) 2007-04-24 2008-10-30 Micron Technology, Inc. System and method for running test and redundancy analysis in parallel
TWI409820B (zh) 2009-02-18 2013-09-21 King Yuan Electronics Co Ltd Semiconductor Test System with Self - Test for Memory Repair Analysis
US20100332894A1 (en) 2009-06-30 2010-12-30 Stephen Bowers Bit error threshold and remapping a memory device
US9037928B2 (en) * 2012-01-01 2015-05-19 Mosys, Inc. Memory device with background built-in self-testing and background built-in self-repair
KR20170134989A (ko) * 2016-05-30 2017-12-08 삼성전자주식회사 반도체 메모리 장치 및 이의 동작 방법
US9007856B2 (en) 2012-11-21 2015-04-14 Samsung Electronics Co., Ltd. Repair control circuit and semiconductor memory device including the same
US9165687B2 (en) * 2013-01-21 2015-10-20 Cisco Technology, Inc. Methods and apparatus for testing and repairing digital memory circuits
US9619318B2 (en) * 2013-02-22 2017-04-11 Intel Deutschland Gmbh Memory circuits, method for accessing a memory and method for repairing a memory
KR102083266B1 (ko) * 2013-11-29 2020-03-03 삼성전자주식회사 반도체 메모리 장치의 테스트 방법 및 반도체 메모리 시스템
RU2682387C1 (ru) * 2015-03-09 2019-03-19 Тосиба Мемори Корпорейшн Полупроводниковое запоминающее устройство
KR20160138617A (ko) 2015-05-26 2016-12-06 에스케이하이닉스 주식회사 스마트 셀프 리페어 장치 및 방법
KR102434053B1 (ko) 2015-11-16 2022-08-19 삼성전자주식회사 반도체 메모리 장치, 이를 포함하는 메모리 시스템 및 이의 동작 방법
KR102634421B1 (ko) * 2016-11-21 2024-02-06 에스케이하이닉스 주식회사 페일 비트 카운터 및 이를 포함하는 반도체 메모리 장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000339992A (ja) * 2000-01-01 2000-12-08 Hitachi Ltd 半導体試験装置
US20020108073A1 (en) * 2001-02-02 2002-08-08 Hughes Brian William System for and method of operating a programmable column fail counter for redundancy allocation
US20070103977A1 (en) * 2005-11-08 2007-05-10 Conley Kevin M Retargetable memory cell redundancy methods
CN105097045A (zh) * 2014-04-15 2015-11-25 爱德万测试公司 用于nand闪存器件中的缺陷修复的方法和装置
US20160042809A1 (en) * 2014-08-11 2016-02-11 Young-Il Kim Semiconductor memory devices and memory systems including the same
US20160155515A1 (en) * 2014-11-28 2016-06-02 Samsung Electronics Co., Ltd. Semiconductor memory devices, memory systems including the same and methods of operating the same

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110688249A (zh) * 2019-09-20 2020-01-14 上海励驰半导体有限公司 一种纠错码电路的注错检测电路
CN110688249B (zh) * 2019-09-20 2023-04-07 上海励驰半导体有限公司 一种纠错码电路的注错检测电路
WO2022198494A1 (en) * 2021-03-24 2022-09-29 Yangtze Memory Technologies Co., Ltd. Memory device with failed main bank repair using redundant bank
US11726667B2 (en) 2021-03-24 2023-08-15 Yangtze Memory Technologies Co., Ltd. Memory device with failed main bank repair using redundant bank
US11862270B2 (en) 2021-03-24 2024-01-02 Yangtze Memory Technologies Co., Ltd. Memory device with failed main bank repair using redundant bank
US12073092B2 (en) 2021-03-24 2024-08-27 Yangtze Memory Technologies Co., Ltd. Memory device with failed main bank repair using redundant bank
CN113409878A (zh) * 2021-06-30 2021-09-17 芯天下技术股份有限公司 闪存错误信息检测方法、替换方法、装置、设备及存储介质

Also Published As

Publication number Publication date
KR102451163B1 (ko) 2022-10-06
US20190237154A1 (en) 2019-08-01
US10446253B2 (en) 2019-10-15
EP3522167A1 (en) 2019-08-07
KR20190093358A (ko) 2019-08-09
SG10201900242YA (en) 2019-09-27

Similar Documents

Publication Publication Date Title
CN110111834A (zh) 半导体存储器装置及其修复方法
US11163640B2 (en) Semiconductor memory devices, memory systems and methods of controlling of repair of semiconductor memory devices
CN101996689B (zh) 存储器错误处理方法
US7478285B2 (en) Generation and use of system level defect tables for main memory
US8659961B2 (en) Memory repair systems and methods for a memory having redundant memory
US6590816B2 (en) Integrated memory and method for testing and repairing the integrated memory
US8086913B2 (en) Methods, apparatus, and systems to repair memory
CN101379566B (zh) 用于修复高速缓存阵列中单元的装置、系统和方法
US7523364B2 (en) Double DRAM bit steering for multiple error corrections
JP2005174462A (ja) 半導体記憶装置
CN102714061A (zh) 用于dram故障校正的位替代技术
US9262284B2 (en) Single channel memory mirror
US7650528B2 (en) Fuse farm redundancy method and system
CN101271733A (zh) 半导体存储装置
US8908436B2 (en) Method and device for storing and reading reliable information in a NAND array
US20050240838A1 (en) Semiconductor memory device having code bit cell array
US11200962B2 (en) Memory devices having spare column remap storages and methods of remapping column addresses in the memory devices
US7404118B1 (en) Memory error analysis for determining potentially faulty memory components
CN104809031B (zh) 操作存储器的方法及存储器装置
CN104750577B (zh) 面向片上大容量缓冲存储器的任意多位容错方法及装置
CN104704572A (zh) 修复内存装置
US20140185397A1 (en) Hybrid latch and fuse scheme for memory repair
CN103000226A (zh) 通过随机存取存储器芯片地址引脚检测缺陷的测试方法
US20150095564A1 (en) Apparatus and method for selecting memory outside a memory array
US11817169B2 (en) Memory, memory system and operation method of memory system

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination