TWI711036B - 記憶體的修復電路及方法 - Google Patents

記憶體的修復電路及方法 Download PDF

Info

Publication number
TWI711036B
TWI711036B TW109102347A TW109102347A TWI711036B TW I711036 B TWI711036 B TW I711036B TW 109102347 A TW109102347 A TW 109102347A TW 109102347 A TW109102347 A TW 109102347A TW I711036 B TWI711036 B TW I711036B
Authority
TW
Taiwan
Prior art keywords
bits
group
repair
groups
data
Prior art date
Application number
TW109102347A
Other languages
English (en)
Other versions
TW202129642A (zh
Inventor
林金溪
Original Assignee
大陸商珠海南北極科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商珠海南北極科技有限公司 filed Critical 大陸商珠海南北極科技有限公司
Priority to TW109102347A priority Critical patent/TWI711036B/zh
Priority to CN202010381917.6A priority patent/CN113724771A/zh
Priority to US16/890,315 priority patent/US11468964B2/en
Application granted granted Critical
Publication of TWI711036B publication Critical patent/TWI711036B/zh
Publication of TW202129642A publication Critical patent/TW202129642A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
    • G06F11/2094—Redundant storage or storage space
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/88—Masking faults in memories by using spares or by reconfiguring with partially good memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/82—Solving problems relating to consistency

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

一種記憶體的修復方法，是將多個一般位元分為多個第一群組，並將多個多餘位元分為多個第二群組，當任一個第一群組中具有不佳位元時，選擇一個第二群組來取代該第一群組。由於是以群組為修復單位，因此修復電路較為簡單且面積較小，處理速度也更快。

Description

記憶體的修復電路及方法
本發明是有關一種記憶體的修復電路及方法，特別是關於一種以位元群組為單位的修復電路及方法。
記憶體會因為在製造過程中的各種非理想因素而產生不佳位元，因此在設計記憶體時，除了原本的一般位元之外，還會利用內部的部分空間設置多餘位元，當記憶體經由測試發現一般位元中具有不佳位元時，可以使用多餘位元取代這些不佳位元，以發揮修復效能，提升記憶體的製造良率。傳統的修復記憶體方式是在設計時加入多餘列(row redundancy)或多餘行(column redundancy)的輔助電路，以在發現記憶體中具有不佳位元時，可以取代包含該不佳記憶體位元的行或列。
然而，傳統的方法是替換一整行或一整列的位元，因此除了替換不佳記憶體之外，也會替換一行或一列中的良好位元，造成浪費。此外隨著記憶體尺寸縮小及記憶體容量增大，記憶體位元陣列密度隨之提高，因此不佳記憶體位元的數量也隨之增多，設置多餘行或多餘列的空間需求也變多，導致若要配置足夠的多餘行或多餘列的記憶體位元進行替換，則所需額外的面積相當龐大。因此替換一整行或一整列的記憶體位元的方式已不適用在小體積且大容量的記憶體中。
本發明的目的，在於提出一種以位元群組為單位的修復電路及方法。
根據本發明，一種記憶體的修復方法包括將多個一般位元分成多個第一群組及將該多個多餘位元分成多個第二群組，最後根據第一群組所對應的修補資料決定是否選最其中一個第二群組來取代該第一群組。其中該修補資料可包含所要選取的第二群組的相關資料。該第一群組及第二群組皆具有t個位元，t為大於等於2的整數。
根據本發明，一種記憶體的修復電路包括一解碼器及一選擇電路，該解碼器解碼對應的第一群組的修補資料產生一選擇信號，該選擇電路根據該選擇信號從多個第二群組中選取其中一個來取代該第一群組。其中該修補資料可包含所要選取的第二群組的相關資料。該第一群組及第二群組皆具有t個位元，t為大於等於2的整數。
本發明位元群組為單位的修復方法可以減少修復電路的面積，還能加快修復電路的處理速度。
為了改善傳統方法的缺點，圖1顯示以位元替換位元的方式，記憶體10包括暫存器11、修復電路12及多個輸入輸出端I/O1~I/Om。暫存器11連接從一記憶體陣列(圖中未示)中被選取的多個記憶體位元G1~Gm及R1~Rn，圖1將記憶體位元G1~Gm及R1~Rn放置在暫存器11中只是為了表達這些記憶體位元是連接至暫存器11，實際上記憶體位元G1~Gm及R1~Rn並不在暫存器11內部，暫存器11是用以暫存記憶體位元G1~Gm及R1~Rn輸出的資料DG1~DGm及DR1~DRn或是暫存要寫入記憶體位元G1~Gm及R1~Rn輸出的資料，由於被選取的記憶體位元G1~Gm及R1~Rn是在同一列上，故暫存器11也被稱為列暫存器(row buffer)。記憶體位元G1~Gm為一般位元，而記憶體位元R1~Rn為多餘位元，資料DG1至資料DGm為記憶體位元G1~Gm中儲存的資料，資料DR1至資料DRn為記憶體位元R1~Rn中儲存的資料，記憶體位元G1~Gm及R1~Rn是在同一次內部存取，被同時選取。內部存取是指記憶體10從記憶體陣列中選取要使用的記憶體位元，例如每一次內部存取是選取同一列上的所有記憶體位元。經內部存取選取記憶體位元G1~Gm及R1~Rn並連接至暫存器11後，修復電路12再從記憶體位元G1~Gm及R1~Rn選擇要對應至多個輸入輸出端I/O1~I/Om的記憶體位元。記憶體10在經過檢測後產生多個修補資料RPG1~RPGm及RPR1~RPRn，其中修補資料RPG1~RPGm分別對應一般位元G1~Gm，修補資料RPR1~RPRn分別對應多餘位元R1~Rn，多個修補資料RPG1~RPGm及RPR1~RPRn是用以標記對應的記憶體位元是否為不佳位元。修補資料RPG1~RPGm及RPR1~RPRn可由暫存器11提供給修復電路12，但並不限於由暫存器11提供。在圖1中，位元G2、位元Gm-1及位元R1為不佳位元，當修復電路12要將記憶體位元對應到輸入輸出端I/O1~I/Om時，其根據修補資料RPG1判斷第一個一般位元G1為良好記憶體位元，因此將位元G1耦接至第一輸入輸出端I/O1，因而可從輸入輸出端I/O1存取位元G1的資料DG1。接著修復電路12從修補資料RPG2得知第二個一般記憶體位元G2為不佳位元，因此捨棄位元G2並從多餘位元R1~Rn中選擇一個來替換位元G2，此時修復電路12可由修補資料RPR1及RPR2得知第一個多餘位元R1為不佳位元及第二個多餘位元R2為良好記憶體位元，因此修復電路12將選擇第二個多餘位元R2來取代位元G2，並將其耦接至第二個輸入輸出端I/O2。依此類推，修復電路12根據修補資料RPG3~RPGm依序判斷位元G3至位元Gm是否為良好位元，若是則耦接至輸入輸出端I/O3~I/Om，若為不佳位元，例如位元Gm-1，則從多餘位元中選取良好且未被使用的位元R3，並將其耦接至輸入輸出端I/Om-1。
在圖1的實施例中，使用暫存器11來存取記憶體位元G1~Gm及R1~Rn，但在另一實施例中也可以省略暫存器11，在經內部存取選取記憶體位元G1~Gm及R1~Rn後，耦接至修復電路12。
圖2顯示圖1中修復電路12的實施例，其包括多個解碼器20、22、24、26、多個選擇電路21、23、25、27以及多餘位元排序電路14。第一個解碼器20根據修補資料RPG1產生一選擇信號Se1及一累計信號Sol。第二個解碼器22根據修補資料RPG2及累計信號So1產生選擇信號Se2及累計信號So2。第三個解碼器24根據修補資料RPG3及累計信號So2產生選擇信號Se3及累計信號So3。以此類推，多個解碼器20、22、24及26各自接收一個修補資料RPG1~RPGm，並各自輸出一個選擇信號Se1~Sem，而除了第一個解碼器20外，其餘的解碼器22、24及26都是根據所接收的修補資料及前一個解碼器輸出的累計信號So1~Som-1產生選擇信號Se2~Sem，其中該多個累計信號So1~Som-1記錄下一個可被使用的多餘位元或記錄已被使用的多餘位元的數量。多餘位元排序電路14根據多個修補資料RPR1~RPRn將多餘位元R1~Rn(DR1~DRn)中的良好位元連接至每一個選擇電路21、23、25及27。參照圖1，在此實施例中，位元R1具有缺陷，因此多餘位元排序電路14會排除位元R1，使得多餘位元排序電路14的輸出RI為DR2~DRn(R2~Rn)。多個選擇電路21、23、25及27的輸出端各自連接一個輸入輸出端I/O1~I/Om，選擇電路21、23、25及27可以用多工器來實現。第一個選擇電路21根據修補資料RPG1及選擇信號Se1決定將一般位元G1或多餘位元R2至位元Rn(DG1或DR2~DRn)的其中一個耦接至第一輸入輸出端I/O1，在此實施例中，一般位元G1為良好位元，故選擇電路21選擇將一般位元G1(DG1)耦接到輸入輸出端I/O1。第二個選擇電路23根據修補資料RPG2及選擇信號Se2將一般位元G2或多餘位元R2至位元Rn的其中一個耦接至第二個輸入輸出端I/O2，在此實施例中，一般位元G2為不佳位元，故選擇電路23從多餘位元R2~Rn(DR2~DRn)中選取位元R2(DR2)耦接至輸入輸出端I/O2。以此類推，每一個選擇電路21、23、25及27都會將一個記憶體位元耦接至對應的輸入輸出端I/O1~I/Om。
圖3顯示圖2中解碼器的實施例，每一個解碼器20、22及24都是由多個邏輯電路構成，以解碼器20為例說明，在解碼器20中反及閘202、206及208以及反相器204組成一基本電路，解碼器20由多於n個基本電路疊接構成，其中n為多餘位元的數量。解碼器20中的每一個基本電路的反及閘208所輸出的信號RENB11、RENB12及RENB13組成圖2中的選擇信號Se1，而反及閘206及208所輸出的信號Sa11、Sa12、Sa13、RENB11、RENB12及RENB13組成圖2中判斷電路20的累計信號So1。在此實施例中，反應資料為GND=“0”，故選擇信號Se1中的“0”的位置代表所要選擇的多餘位元，例如當選擇信號為“101”時，會選擇第二個良好的多餘位元R3耦接至輸入輸出端I/O，而當選擇信號為“110”時，會選擇第三個良好的多餘位元R4耦接至輸入輸出端I/O。 在此實施例中，當第M個一般位元為不佳位元時，會透過第一個修補資料RPG1到第M個修補資料RPGM決定第M個選擇信號SeM，從該多個多餘位元中選取其中一個取代該第M個一般位元，M為大於0的整數。
圖3中僅顯示判斷電路20、22及24的部分電路，本領域技術人員可從圖5所揭示的內容推得判斷電路20、22及24的完整電路。在圖3的實施例中，判斷電路20、22及24是用多個反及閘202、206及208來實現，但判斷電路20、22及24並不只限於用反及閘來實現，也可以用多個反或閘或其他邏輯閘元件來實現，例如預設的反應資料為“1(VDD)”時，反及閘202、206及208可用反或閘取代。
然而，圖1的修復電路12中，每一個修補資料RPG1~RPGm都需要一個解碼器20、22及24來進行解碼來判斷要被替換的一般位元及要用來替換的多餘位元，如圖2所示，因此圖1的修復電路會佔用較大的面積，而且每一個解碼器20會將其輸出提供給下一個解碼器22以計數已被使用的多餘位元，因此第一個解碼器完成操作到最後一個解碼器完成操作之間會有一延遲時間，解碼器的數量越多，該延遲時間越長，導致修復電路12的處理速度越慢。
圖4顯示本發明以位元群組為單位的修復方法的第一實施例。圖4的記憶體30包括一暫存器301、一修復電路316及多個輸入輸出端318、320、322、324、326、328、330及332。暫存器301連接從一記憶體陣列(圖中未示)中被選取的多個一般位元G1~G8、多個多餘位元R1~R6，圖4將記憶體位元G1~G8及R1~R6放置在暫存器301中只是為了表達這些記憶體位元是連接至暫存器301，實際上記憶體位元G1~G8及R1~R6並不在暫存器11內部。記憶體位元G1~G8及R1~R6是在同一次內部存取，被同時選取，多個一般位元G1~G8與多個多餘位元R1~R6可以是位在記憶體陣列的同一列上。在此實施例中，是以2個位元為一個群組，故8個連接至暫存器301的一般位元G1~G8分為4個第一群組302、304、306及308，而6個連接至暫存器301的多餘位元R1~R6分為3個第二群組310、312及314。接著檢測第一群組302、304、306及308及第二群組310、312及314中是否有不佳位元而產生群組的修補資料RPG1~RPG4及RPR1~RPR3，其中修補資料RPG1~RPG4是分別標記第一群組302、304、306及308中是否具有不佳位元，修補資料RPR1~RPR3是分別標記第二群組310、312及314中是否具有不佳位元。在此實施例中，修補資料RPG1~RPG4及RPR1~RPR3是由暫存器301提供給修復電路316，但並不限於只能由暫存器301提供。修復電路316可根據修補資料RPR1~RPR3剔除第二群組310、312及314中具有不佳位元的第二群組310，以避免該第二群組310被用來取代具有不佳位元的第一群組，例如利用圖2中的電路12來去除第二群組310。修復電路316根據修補資料RPG1~RPG4判斷第一群組302、304、306及308是否具有不佳位元，當第一群組302、304、306或308中有不佳位元時，修復電路316從剩餘的第二群組312及314中選取一個取代具有不佳位元的第一群組，例如透過圖2中的解碼器及選擇電路來選取第二群組。如圖4的實施例所示，修復電路316根據修補資料RPG1判斷第一群組302中未出現不佳位元，因此會將第一群組302中的一般位元G1及G2分別連接至輸入輸出端318及320。修復電路316根據修補資料RPG2判斷第一群組304中有不佳位元，因此選取第二群組312取代第一群組304，將第二群組312中的多餘位元R3及R4分別連接至輸入輸出端322及324。修復電路316根據修補資料RPG3判斷第一群組306中未出現不佳位元，因此會將第一群組306中的一般位元G5及G6分別連接至輸入輸出端3326及328。修復電路316根據修補資料RPG4判斷第一群組308中有不佳位元，因此選取第二群組314取代第一群組308，將第二群組314中的多餘位元R5及R6分別連接至輸入輸出端330及332。修復電路316的電路架構可參照圖2。
在圖4的實施例中，群組的修補資料RPG1~RPG4及RPR1~RPR3是根據群組中的所有位元的修補資料來決定，例如在第一群組302中，位元G1及G2的修補資料皆為“0”，代表第一群組302中皆為良好位元，因此群組的修補資料RPG1設為“0”，而在第一群組304中，位元G3及G4的修補資料分別為“1”及“0”，代表第一群組304中有不佳位元，因此群組的修補資料RPG2設為“1”。群組的修補資料RPG1~RPG4及RPR1~RPR3可以預先設定，也可以對位元G1~G8及R1~R6的修補資料進行運算而得，例如，利用或閘處理位元G1及G2的修補資料產生群組的修補資料RPG1。在其他實施例中，具有不佳位元的群組的修補資料也可以標記為“0”，而未包含不佳位元的群組的修補資料則標記為“1”。
在圖4的實施例中，使用暫存器301來存取一般位元G1~G8與多餘位元R1~R6，但在另一實施例中也可以省略暫存器301，在經內部存取選取的記憶體位元G1~G8與R1~R6後，耦接至修復電路316。
在圖1以一個位元為單位的修復方法中，若一般位元的數量為8個，則修復電路12需要8個解碼器20、22或24分別處理8個一般位元G1~G8的修補資料，但在圖4以位元群組為單位的修復方法，修復電路316只需要4個解碼器20、22或24來處4個第一群組302、304、306及308的修補資料RPG1~RPG4，故圖4的修復電路316能減少一半的解碼器使得電路架構更為簡單，而且能減少修復電路316面積，也減少了解碼器之間資料傳輸所產生的延遲時間，加快了修復電路316的處理速度。在圖3的實施例中是以2個位元為一個群組，但本發明並不以此為限，本發明也可以使用2個以上的位元為一個群組，在其他實施例中，每個群組可以由t個位元組成，t為大於等於2的整數。
圖5顯示本發明以位元群組為單位的修復方法的第二實施例，圖5的記憶體30同樣包括連接一般位元G1~G8及多餘位元R1~R6的暫存器301、一修復電路316及多個輸入輸出端318、320、322、324、326、328、330及332，一般位元G1~G8分為多個第一群組302、304、306及308。與圖4的差異在於，圖5的多餘位元R1~R6是先進行檢測，接著剔除其中的不佳位元R2，最後將良好的多餘位元R1、R3~R6分成多個第二群組334及336，修復電路316根據修補資料RPG1~RPG4判斷第一群組302、304、306及308是否具有不佳位元，當第一群組302、304、306或308中有不佳位元時，修復電路316從剩餘的第二群組334及336中選取一個取代具有不佳位元的第一群組。如圖5的實施例所示，修復電路316根據修補資料RPG1判斷第一群組302中未出現不佳位元，因此會將第一群組302中的一般位元G1及G2分別連接至輸入輸出端318及320。修復電路316根據修補資料RPG2判斷第一群組304中有不佳位元，因此選取第二群組334取代第一群組304，將第二群組334中的多餘位元R1及R3分別連接至輸入輸出端322及324。修復電路316根據修補資料RPG3判斷第一群組306中未出現不佳位元，因此會將第一群組306中的一般位元G5及G6分別連接至輸入輸出端3326及328。修復電路316根據修補資料RPG4判斷第一群組308中有不佳位元，因此選取第二群組336取代第一群組308，將第二群組336中的多餘位元R5及R6分別連接至輸入輸出端330及332。
圖6顯示本發明以位元群組為單位的修復方法的第三實施例，圖6的記憶體30與圖4同樣具有連接一般位元G1~G8及多餘位元R1~R6的暫存器301、一修復電路316及多個輸入輸出端318、320、322、324、326、328、330及332，一般位元G1~G8分為四個第一群組302、304、306及308，而多個多餘位元R1~R6分為二個第二群組334及336。圖6的記憶體30對多個一般位元G1~G8進行檢測以判斷一般位元G1~G8中是否有不佳位元並產生對應的修補資料RPG1~RPG8，若第一群組中的一般位元皆為良好位元，則修補資料標記為“00”，若第一群組中具有至少一個不佳位元，則修補資料標記為“01”、 “10”或“11” 。修補資料RPG1~RPG8可由暫存器301提供給修復電路316，但並不限於只能由暫存器301提供。以圖6的實施例來說，其中一般位元G3、G7及G8為不佳位元，可判斷出一般位元G3所在的第一群組304為第一個出現不佳位元的群組，而一般位元G7及G8所在的第一群組308為第二個出現不佳位元的群組，因此可將第一群組304的修補資料RPG3及RPG4設為“01”，使修復電路316可透過第一群組304所對應的修補資料“01”而選取第一個第二群組334來取代第一群組304。同樣的，第一群組308中一般位元G7及G8的修補資料RPG7及RPG8設為“10”，使修復電路316可透過第一群組308所對應的修補資料“10”而選取第二個第二群組336來取代第一群組308。在記憶體30中有第三個第一群組具有不佳位元且有第三個第二群組時，該第三個具有不佳位元的第一群組所對應的修補資料可設為“11”，以使修復電路選取該第三個第二群組來取代該第三個具有不佳位元的第一群組。另一方面，第一群組302及306中皆為良好位元，故修補資料RPG1及RPG2與修補資料RPG5及RPG6皆設為“00”。在此實施例中，由於是二個位元組成一個群組，因此只能設定三種不同的修補資料“01”、“10”及“11”來對應三個第二群組，若是以三個位元組成一個群組的情況下，可以設定七種不同的修補資料“001”~“111”來對應七個第二群組，隨著群組中的位元數量越多，可設定的第二群組就越多。此實施例是以資料“00”來表示群組中的位元皆為良好位元，但在其他實施例中，也可改用其他資料來表示，例如用資料“11”。
圖7顯示圖6中修復電路316的實施例，其包括解碼器340、342、344及346以及選擇電路348、350、352及354，其中選擇電路348、350、352及354可以用多工器來實現。圖8顯示圖7中解碼器340的實施例，解碼器342、344及346的電路與解碼器340相同。參照圖7及圖8，解碼器340接收對應第一群組302的修補資料“00”，圖8中輸入端In1接收修補資料“00”中的第一個資料“0”，輸入端In2接收修補資料“00”中的第二個資料“0”，因此解碼器340根據修補資料“00”產生選擇信號“1000”。選擇電路348可根據解碼器340所提供的選擇信號“1000”將第一群組302連接至輸入輸出端318及320。解碼器342接收對應第一群組304的修補資料“01”，其產生選擇信號“0100”使選擇電路350選取第一個第二群組334連接至輸入輸出端322及324。解碼器342接收對應第一群組306的修補資料“00”，其產生選擇信號“1000”使選擇電路352將第三個第一群組334連接至輸入輸出端326及328。解碼器342接收對應第一群組308的修補資料“10”以產生選擇信號“0010”，使選擇電路350選取第二個第二群組334連接至輸入輸出端330及332。
相較於圖3的解碼器20，本發明圖8的解碼器340電路較簡單所需面積較小，而且本發明圖7中的解碼器340、342、344及346之間沒有資料傳輸，因此不會隨著解碼器數量的增加而導致修復電路316的處理速度變慢。
以上對於本發明之較佳實施例所作的敘述係為闡明之目的，而無意限定本發明精確地為所揭露的形式，基於以上的教導或從本發明的實施例學習而作修改或變化是可能的，實施例係為解說本發明的原理以及讓熟習該項技術者以各種實施例利用本發明在實際應用上而選擇及敘述，本發明的技術思想企圖由之後的申請專利範圍及其均等來決定。
10:記憶體 11:暫存器 12:修復電路 14:多餘位元排序電路 20:解碼器 21:選擇電路 22:解碼器 23:選擇電路 24:解碼器 25:選擇電路 26:解碼器 27:選擇電路 30:記憶體 301:暫存器 302:第一群組 304:第一群組 306:第一群組 308:第一群組 310:第二群組 312:第二群組 314:第二群組 316:修復電路 318:輸入輸出端 320:輸入輸出端 322:輸入輸出端 324:輸入輸出端 326:輸入輸出端 328:輸入輸出端 330:輸入輸出端 332:輸入輸出端 334:第二群組 336:第二群組 340:解碼器 342:解碼器 344:解碼器 346:解碼器 348:選擇電路 350:選擇電路 352:選擇電路 354:選擇電路
圖1顯示以位元替換位元的方式。 圖2顯示圖1中修復電路的實施例。 圖3顯示圖2中解碼器的實施例。 圖4顯示本發明以位元群組為單位的修復方法的第一實施例。 圖5顯示本發明以位元群組為單位的修復方法的第二實施例。 圖6顯示本發明以位元群組為單位的修復方法的第三實施例。 圖7顯示圖6中修復電路的實施例。 圖8顯示圖7中解碼器的實施例。
30:記憶體
301:暫存器
302:第一群組
304:第一群組
306:第一群組
308:第一群組
310:第二群組
312:第二群組
314:第二群組
316:修復電路
318:輸入輸出端
320:輸入輸出端
322:輸入輸出端
324:輸入輸出端
326:輸入輸出端
328:輸入輸出端
330:輸入輸出端
332:輸入輸出端

Claims (28)

  1. 一種記憶體的修復方法，該記憶體包括多個一般位元及多個多餘位元，該修復方法包括下列步驟：A.將該多個一般位元分成多個第一群組，其中該多個第一群組各具有t個一般位元，t為大於等於2的整數；B.將該多個多餘位元分成多個第二群組，其中該多個第二群組各具有t個多餘位元；C.檢測該多個第一群組以產生多個第一修補資料，其中該多個第一修補資料是分別標記該多個第一群組是否具有不佳位元；以及D.使用該多個第二群組中的一個取代具有不佳位元的第一群組；其中，該多個一般位元及多個多餘位元位在內部存取時被同時選取。
  2. 如請求項1的修復方法，其中該多個一般位元及多個多餘位元位於同一列。
  3. 如請求項1的修復方法，更包括將該多個一般位元及該多個多餘位元連接至一暫存器後，進行步驟A及B。
  4. 如請求項1的修復方法，更包括：檢測該多個第二群組以產生多個第二修補資料，其中該多個第二修補資料是分別標記該多個第二群組是否具有不佳位元；以及根據該多個第二修補資料排除具有不佳位元的第二群組。
  5. 如請求項1的修復方法，其中該步驟B包括將該多個多餘位元中的良好位元分成該多個第二群組。
  6. 如請求項1的修復方法，其中該步驟D包括在該多第一群組中的第M個第一群組具有不佳位元時，根據對應該第一個第一群組至第M個第一群組的修補資料從該多個第二群組中選取其中一個取代該第M 個第一群組，M為大於0的整數。
  7. 如請求項1的修復方法，其中該步驟D包括在該多第一群組中的第M個第一群組具有不佳位元時，根據該多個修補資料中對應該第M個第一群組的第M個修補資料從該多個第二群組中選取其中一個取代該第M個第一群組，M為大於0的整數。
  8. 如請求項7的修復方法，其中該第M個修補資料包含要被選取的第二群組的資訊。
  9. 如請求項7的修復方法，更包括解碼該第M個修補資料產生一選擇信號以選取要取代該第M個第一群組的第二群組。
  10. 一種記憶體的修復方法，該記憶體包括多個一般位元及多個多餘位元，該修復方法包括下列步驟：A.將連接至暫存器該多個一般位元分成多個第一群組，其中該多個第一群組各具有t個一般位元，t為大於等於2的整數；B.將連接至該暫存器該多個多餘位元分成多個第二群組，其中該多個第二群組各具有t個多餘位元；C.檢測該多個第一群組以產生多個第一修補資料，其中該多個第一修補資料是分別標記該多個第一群組是否具有不佳位元；以及D.使用該多個第二群組中的一個取代具有不佳位元的第一群組。
  11. 如請求項10的修復方法，其中該多個一般位元及多個多餘位元位於同一列。
  12. 如請求項10的修復方法，更包括：檢測該多個第二群組以產生多個第二修補資料，其中該多個第二修補資料是分別標記該多個第二群組是否具有不佳位元；以及根據該多個第二修補資料排除具有不佳位元的第二群組。
  13. 如請求項10的修復方法，其中該步驟B包括將該多個多餘位元中的良好位元分成該多個第二群組。
  14. 如請求項10的修復方法，其中該步驟D包括在該多第一群組中的第M個第一群組具有不佳位元時，根據對應該第一個第一群組至第M個第一群組的修補資料從該多個第二群組中選取其中一個取代該第M個第一群組，M為大於0的整數。
  15. 如請求項10的修復方法，其中該步驟D包括在該多第一群組中的第M個第一群組具有不佳位元時，根據該多個修補資料中對應該第M個第一群組的第M個修補資料從該多個第二群組中選取其中一個取代該第M個第一群組，M為大於0的整數。
  16. 如請求項15的修復方法，其中該第M個修補資料包含要被選取的第二群組的資訊。
  17. 如請求項15的修復方法，更包括解碼該第M個修補資料產生一選擇信號以選取要取代該第M個第一群組的第二群組。
  18. 一種記憶體的修復電路，該記憶體包括多個一般位元及多個多餘位元，該修復電路包括：一解碼器，用以解碼多個第一群組中第M個第一群組的修補資料產生一選擇信號，其中該多個第一群組各自具有t個一般位元，M為大於0的整數，t為大於等於2的整數；以及一選擇電路，連接該解碼器及該記憶體的多個輸入輸出端，根據該選擇信號從該第M個第一群組及多個第二群組中選擇一組連接至該多個輸入輸出端，其中該多個第二群組各自具有t個多餘位元；其中，該多個一般位元及多個多餘位元位在內部存取時被同時選取。
  19. 如請求項18的修復方法，其中該多個一般位元及多個多餘位元位於 同一列。
  20. 如請求項18的修復方法，更包括一暫存器連接該解碼器，用以連接該多個一般位元及該多個多餘位元。
  21. 如請求項18的修復電路，其中該解碼器包括多個邏輯閘。
  22. 如請求項18的修復電路，其中該選擇電路包括一多工器。
  23. 如請求項18的修復電路，其中該修補資料是由該第M個第一群組提供。
  24. 一種記憶體的修復電路，該記憶體包括多個一般位元及多個多餘位元，該修復電路包括：一暫存器，用以連接該多個一般位元及該多個多餘位元；一解碼器，連接該暫存器，用以解碼多個第一群組中第M個第一群組的修補資料產生一選擇信號，其中該多個第一群組各自具有t個一般位元，M為大於0的整數，t為大於等於2的整數；以及一選擇電路，連接該解碼器及該記憶體的多個輸入輸出端，根據該選擇信號從該第M個第一群組及多個第二群組中選擇一組連接至該多個輸入輸出端，其中該多個第二群組各自具有t個多餘位元。
  25. 如請求項24的修復方法，其中該多個一般位元及多個多餘位元位於同一列。
  26. 如請求項24的修復電路，其中該解碼器包括多個邏輯閘。
  27. 如請求項24的修復電路，其中該選擇電路包括一多工器。
  28. 如請求項24的修復電路，其中該修補資料是由該第M個第一群組提供。
TW109102347A 2020-01-22 2020-01-22 記憶體的修復電路及方法 TWI711036B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW109102347A TWI711036B (zh) 2020-01-22 2020-01-22 記憶體的修復電路及方法
CN202010381917.6A CN113724771A (zh) 2020-01-22 2020-05-08 存储器的修复电路及方法
US16/890,315 US11468964B2 (en) 2020-01-22 2020-06-02 Repair circuit of memory and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109102347A TWI711036B (zh) 2020-01-22 2020-01-22 記憶體的修復電路及方法

Publications (2)

Publication Number Publication Date
TWI711036B true TWI711036B (zh) 2020-11-21
TW202129642A TW202129642A (zh) 2021-08-01

Family

ID=74202661

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109102347A TWI711036B (zh) 2020-01-22 2020-01-22 記憶體的修復電路及方法

Country Status (3)

Country Link
US (1) US11468964B2 (zh)
CN (1) CN113724771A (zh)
TW (1) TWI711036B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103310851A (zh) * 2013-06-13 2013-09-18 苏州国芯科技有限公司 一种用于dtmb解调芯片的自修复sram控制器设计
JP2013196711A (ja) * 2012-03-16 2013-09-30 Elpida Memory Inc 半導体装置及びその製造方法
TW201419297A (zh) * 2012-11-02 2014-05-16 Elite Semiconductor Esmt 用於記憶體電路中之修復電路及其修復方法與記憶體電路
TW201442035A (zh) * 2013-04-24 2014-11-01 Ind Tech Res Inst 混合式錯誤修復方法及其記憶體裝置
TW201712690A (zh) * 2015-09-18 2017-04-01 愛思開海力士有限公司 修復電路、使用其的半導體裝置和半導體系統
TW201901690A (zh) * 2017-05-12 2019-01-01 韓商愛思開海力士有限公司 用於修復操作的修復電路以及包括修復電路的記憶體裝置
US20190237154A1 (en) * 2018-02-01 2019-08-01 Samsung Electronics Co., Ltd. Semiconductor memory device and repair method thereof
US20190287641A1 (en) * 2018-03-13 2019-09-19 SK Hynix Inc. Semiconductor apparatus related to the repairing of a redundancy region
US20190362805A1 (en) * 2017-08-18 2019-11-28 Micron Technology, Inc. Apparatuses and methods for latching redundancy repair addresses at a memory

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000182390A (ja) * 1998-12-11 2000-06-30 Mitsubishi Electric Corp 半導体記憶装置
JP2003036676A (ja) * 2001-07-19 2003-02-07 Mitsubishi Electric Corp 半導体記憶装置
KR101644169B1 (ko) * 2010-04-29 2016-08-01 삼성전자주식회사 비휘발성 메모리 장치 및 이를 포함하는 비휘발성 메모리 시스템
KR101718458B1 (ko) * 2010-11-15 2017-03-22 삼성전자 주식회사 퓨즈 어레이를 갖는 반도체 장치 및 그 동작방법
CN103000216B (zh) * 2011-09-15 2015-06-24 华邦电子股份有限公司 读出装置
US9287004B2 (en) * 2011-11-07 2016-03-15 Samsung Electronics Co., Ltd. Semiconductor memory device and system having redundancy cells
KR20150001133A (ko) * 2013-06-26 2015-01-06 삼성전자주식회사 반도체 메모리 장치 및 그것의 리페어 방법
JP6231837B2 (ja) 2013-09-24 2017-11-15 株式会社Ｎｔｔドコモ 移動通信方法及び無線基地局

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013196711A (ja) * 2012-03-16 2013-09-30 Elpida Memory Inc 半導体装置及びその製造方法
TW201419297A (zh) * 2012-11-02 2014-05-16 Elite Semiconductor Esmt 用於記憶體電路中之修復電路及其修復方法與記憶體電路
TW201442035A (zh) * 2013-04-24 2014-11-01 Ind Tech Res Inst 混合式錯誤修復方法及其記憶體裝置
CN103310851A (zh) * 2013-06-13 2013-09-18 苏州国芯科技有限公司 一种用于dtmb解调芯片的自修复sram控制器设计
TW201712690A (zh) * 2015-09-18 2017-04-01 愛思開海力士有限公司 修復電路、使用其的半導體裝置和半導體系統
TW201901690A (zh) * 2017-05-12 2019-01-01 韓商愛思開海力士有限公司 用於修復操作的修復電路以及包括修復電路的記憶體裝置
US20190362805A1 (en) * 2017-08-18 2019-11-28 Micron Technology, Inc. Apparatuses and methods for latching redundancy repair addresses at a memory
US20190237154A1 (en) * 2018-02-01 2019-08-01 Samsung Electronics Co., Ltd. Semiconductor memory device and repair method thereof
US20190287641A1 (en) * 2018-03-13 2019-09-19 SK Hynix Inc. Semiconductor apparatus related to the repairing of a redundancy region

Also Published As

Publication number Publication date
US11468964B2 (en) 2022-10-11
US20210224170A1 (en) 2021-07-22
TW202129642A (zh) 2021-08-01
CN113724771A (zh) 2021-11-30

Similar Documents

Publication Publication Date Title
JP4062247B2 (ja) 半導体記憶装置
US10403387B2 (en) Repair circuit used in a memory device for performing error correction code operation and redundancy repair operation
US20140082453A1 (en) Substitute redundant memory
US7376025B2 (en) Method and apparatus for semiconductor device repair with reduced number of programmable elements
JP4111762B2 (ja) 半導体記憶装置
JPH03203895A (ja) 冗長構造を持つ半導体メモリ装置
JP5106151B2 (ja) 積層型スタックｎａｎｄメモリ及び半導体装置
WO2014047225A1 (en) Substitute redundant memory
JP2010027192A (ja) メモリの補修回路とそれを使用する疑似デュアルポートｓｒａｍ
JP2000311497A (ja) 半導体記憶装置
KR20090030762A (ko) 리던던시 메모리 블록을 가지는 반도체 메모리 장치 및그의 셀 어레이 구조
WO2021056804A1 (zh) 存储器及其寻址方法
TWI711036B (zh) 記憶體的修復電路及方法
TW201933372A (zh) 具有備用列重映射儲存器的記憶體裝置
JPH04222998A (ja) 半導体メモリ装置
JP2014186772A (ja) 半導体記憶装置、コントローラ、及びメモリシステム
US6535436B2 (en) Redundant circuit and method for replacing defective memory cells in a memory device
Ouellette et al. Shared fuse macro for multiple embedded memory devices with redundancy
TWI736252B (zh) 記憶體電路及其記憶體修補方法
JPH06203594A (ja) 半導体記憶装置
TWI764297B (zh) 累加電路
JP2002100199A (ja) 半導体記憶装置およびそのリダンダンシ回路置換方法
TWI709143B (zh) 記憶體的重新排序電路以及重新排序記憶體位元的方法
US6249466B1 (en) Row redundancy scheme
US20050270862A1 (en) Apparatus and method for semiconductor device repair with reduced number of programmable elements