KR20090030762A

KR20090030762A - 리던던시 메모리 블록을 가지는 반도체 메모리 장치 및그의 셀 어레이 구조

Info

Publication number: KR20090030762A
Application number: KR1020070096287A
Authority: KR
Inventors: 손교민
Original assignee: 삼성전자주식회사
Priority date: 2007-09-21
Filing date: 2007-09-21
Publication date: 2009-03-25
Also published as: KR101282967B1; US7848164B2; US20090080273A1

Abstract

본 발명은 리던던시 메모리 블록을 가지는 반도체 메모리 장치 및 그의 셀 어레이 구조에 관한 것으로, 본 발명에 따른 복수의 서브매트들을 구비하여 메모리 셀 어레이를 구성하는 반도체 메모리 장치에서 상기 복수의 서브매트들 각각은, 복수의 노멀 메모리 셀들을 각각 구비하여 서로 인접배치되는 복수의 노멀 메모리블록들과; 상기 복수의 노멀메모리 블록들과 동일 구조를 가지며, 상기 복수의 노멀 메모리 블록들 중 적어도 하나의 노멀 메모리 블록에 인접하여 배치되고, 컬럼 및 로우 리페어를 위한 복수개의 리던던시 메모리 셀들이 구비되는 적어도 하나의 리던던시 메모리 블록을 구비한다. 본 발명에 따르면, 리던던시 효율성을 높일 수 있다.

리던던시, 리페어, 퓨즈박스, 디코딩,

Description

리던던시 메모리 블록을 가지는 반도체 메모리 장치 및 그의 셀 어레이 구조{Semiconductor memory device having redundancy memory block and cell array structure of the same}

본 발명의 리던던시 메모리 블록을 가지는 반도체 메모리 장치 및 그의 셀 어레이 구조에 관한 것으로, 더욱 구체적으로는, 플렉서빌리티(flexibility) 면에서 유리하고 설계의 부담(overhead)을 줄일 수 있어 효율적인 리페어가 가능한 리던던시 메모리 블록을 가지는 반도체 메모리 장치 및 그의 셀 어레이 구조에 관한 것이다.

통상적으로, 반도체 메모리 장치의 제조가 웨이퍼 상태에서 완료되면, 웨이퍼 상의 각 메모리 칩은 다양한 테스트를 받게 된다. 각 메모리 칩내의 회로소자들이 미리 설정된 사양으로 동작되는 가를 판별하기 위해 그러한 테스트는 필수적으로 수행되어 지며, 테스트시 다양한 테스트 파라미터들이 이용되어 칩에 대한 각종 전기적 특성 및 동작이 검사된다. 테스트의 결과로서, 반도체 메모리 칩 내의 제어 회로들 중에서 어느 하나가 불량인 경우에는 그 반도체 메모리 장치의 결함구제가 사실상 불가능하지만, 메모리 셀 어레이 내의 메모리 셀이 불량인 경우에는 리페어공정의 수행에 의해 리던던시 메모리 셀로 대치될 수 있으므로 결함 구제가 가능하게 된다. 즉, 노멀 메모리 셀들중 일부가 결함으로 판정된 경우에 여분으로 제조된 리던던시 메모리 셀로 리페어를 하면 정상적인 반도체 메모리 장치로서 동작될 수 있는 것이다.

이에 따라 대용량 반도체 메모리 장치의 경우에는 결함이 있는 메모리 셀들을 리페어(repair)하기 위한 여분의 메모리 셀인 리던던시 메모리 셀들을 필요로 한다. 이 경우에 노멀 메모리 셀에 결함이 발생하여 리던던시 메모리 셀로 리페어를 수행하는 경우에 스피드 저하가 생긴다면 성능 및 동작상에 심각한 문제를 야기할 수 있다. 이러한 문제를 해결하기 위하여 다양한 방법이 제시되고 있다.

도 1은 일반적인 메모리 셀 어레이 구조를 나타낸 것이다.

도 1에 도시된 바와 같이, 일반적인 반도체 메모리 장치, 특히 SRAM의 메모리 셀 어레이는 복수의 서브매트(10)들을 구비하는 복수의 메트(mat)들을 구비한다. 여기서 상기 서브매트(10)는 복수의 노멀메모리 블록들(MB), 복수의 노멀서브로우디코더(SRD;Sub Row Decoder), 및 하나의 노멀메인로우디코더(MRD;Main Row Decoder)를 구비한다. 상기 복수의 노멀메모리 블록들(MB)은 일렬로 배열되고, 서로 인접되는 노멀 메모리 블록들(MB)의 사이에 노멀서브로우디코더(SRD)가 배치된다. 그리고, 에지부위의 노멀메모리 블록(MB)에 인접하여 노멀메인로우디코더(MRD)가 배치된다.

이 경우에 상기 반도체 메모리 장치는, 상기 노멀메인 로우디코더(MRD)에 의해 하나의 노멀메인 워드라인(MWL)이 선택되고, 상기 노멀메인워드라인(MWL)을 통하여 제공되는 신호에 응답하는 노멀서브로우디코더(SRD)에 의해 적어도 하나의 서브워드라인(SWL)이 인에이블 되는 구조를 가진다. 도시되지는 않았지만, 노멀메모리 블록들 각각에는 컬럼라인(또는 비트라인) 인에이블을 위한 노멀컬럼 디코더를 포함하는 관련 회로들이 배치된다.

상술한 바와 같은 구조를 가지는 일반적인 반도체 메모리 장치에서, 결함이 있는 노멀 메모리 셀의 리페어를 위한 리던던시 셀의 종래의 배치예가 도 2에 도시된다.

도 2에 도시된 바와 같이, 종래의 반도체 메모리 장치에서의 메모리 셀 어레이구조(20)는, 도 1의 서브매트(10)에 리던던시를 위한 리던던시 셀 영역(RCA,RRA)을 추가로 구비한다. 상기 리던던시 셀 영역(RCA,RRA)은 컬럼라인의 리페어를 위한 리던던시 컬럼영역(RCA)과 로우라인의 리페어를 위한 리던던시 로우영역(RRA)이 추가로 구비되는 구성을 가진다.

이때 상기 리던던시 컬럼영역(RCA)은 서로 인접하는 상기 노멀 메모리 셀 블록들(MB)중 에지부위 노멀 메모리 블록(MB)에 인접하여 배치되며, 리던던시 컬럼라인이 노멀 메모리 블록(MB)의 컬럼라인과 동일한 길이를 가지도록 배치된다. 그리고, 상기 리던던시 로우영역(RRA)은 리던던시 로우라인이 노멀 메인워드라인(MWL)의 길이보다 길거나 동일한 길이를 가지는 구조로 배치된다. 또한, 일정방향으로 인접하여 배치되는 상기 복수의 노멀 메모리 블록들(MB) 모두를 연결하는 영역의 하부에 배치된다,

이 경우에 상기 리던던시 컬럼 영역(RCA)의 리페어는 별도의 리던던시 컬럼 디코더에 의해 수행된다. 또한 리던던시 로우 영역(RRA)은 MWL에 대응되는 로우라인을 리페어하기 위한 별도의 리던던시 서브로우디코더가 더 필요하게 된다.

상술한 바와 같은 종래의 셀 어레이 구조에서는, 리던던시 컬럼영역(RCA)과 리던던시 로우영역(RRA)이 서로 분리되어 있어, 컬럼라인의 리페어가 많이 필요하거나, 로우라인의 리페어가 많이 필요한 경우에는 리던던시 효율성이 떨어지게 된다. 즉 플렉서빌리티(flexibility)면에서 불리하다. 또한, 리던던시 로우영역(RRA)의 경우에 노멀 메모리 블록(MB)과 구조적 차이가 있어 설계에 많은 부담이 있다.

따라서, 본 발명의 목적은 상기한 종래의 문제점을 극복할 수 있는 리던던시 메모리 블록을 가지는 반도체 메모리 장치 및 그의 셀 어레이 구조를 제공하는 데 있다.

본 발명의 다른 목적은 리던던시 효율성을 높일 수 있는 리던던시 메모리 블록을 가지는 반도체 메모리 장치 및 그의 셀 어레이 구조를 제공하는 데 있다.

본 발명의 또 다른 목적은 설계부담을 줄일 수 있는 리던던시 메모리 블록을 가지는 반도체 메모리 장치 및 그의 셀 어레이 구조를 제공하는 데 있다.

본 발명의 또 다른 목적은 리던던시 메모리 블록을 위한 추가적인 데이터, 디코딩, 컨트롤 버싱(bussing)이 필요 없는 리던던시 메모리 블록을 가지는 반도체 메모리 장치 및 그의 셀 어레이 구조를 제공하는 데 있다.

상기한 기술적 과제들의 일부를 달성하기 위한 본 발명의 구체화에 따라, 본 발명에 따른 복수의 서브매트들을 구비하여 메모리 셀 어레이를 구성하는 반도체 메모리 장치에서 상기 복수의 서브매트들 각각은, 복수의 노멀 메모리 셀들을 각각 구비하여 서로 인접배치되는 복수의 노멀 메모리블록들과; 상기 복수의 노멀메모리 블록들과 동일 구조를 가지며, 상기 복수의 노멀 메모리 블록들 중 적어도 하나의 노멀 메모리 블록에 인접하여 배치되고, 컬럼 및 로우 리페어를 위한 복수개의 리던던시 메모리 셀들이 구비되는 적어도 하나의 리던던시 메모리 블록을 구비한다.

상기 복수의 노멀 메모리 블록들과 상기 적어도 하나의 리던던시 메모리 블록은 데이터 라인, 디코딩 라인, 및 컨트롤 라인을 공유한다.

상기 복수의 서브매트들 각각은, 디코딩에 의해 노멀 메인워드라인신호를 발생하는 하나의 노멀 메인로우디코더와, 상기 복수의 노멀 메모리 블록들 중 두 개의 노멀 메모리 블록들 사이에 각각 배치되며, 상기 노멀 메인워드라인 신호에 응답하여 적어도 하나의 노멀 서브워드라인을 선택하는 복수의 노멀 서브로우디코더들을 구비할 수 있다.

상기 복수의 서브매트들 각각은 상기 리던던시 메모리 블록의 컬럼라인 디코딩을 위한 리던던시 컬럼디코더를 구비할 수 있다.

상기 복수의 서브매트들 각각은, 상기 리던던시 메모리 블록의 로우라인 디코딩을 위해 리던던시 메인 로우디코더 및 리던던시 서브로우디코더를 구비할 수 있다.

상기 리던던시 메모리 블록은, 로우리페어시에는, 상기 복수의 노멀 메모리 블록들에 대응되는 컬럼 어드레스 및 블록어드레스가 상기 리던던시 메모리 블록의 로우 어드레스가 되도록 매핑되고, 상기 복수의 노멀 메모리 블록들의 로우어드레스 중 일부가 컬럼어드레스가 되도록 매핑될 수 있다.

상기 리던던시 메인 로우디코더는, 컬럼 리페어시에는 상기 노멀 메인로우디코더의 노멀 메인워드라인 신호를 리던던시 메인 워드라인 신호로 하여 상기 리던던시 서브로우디코더에 전송하며, 로우 리페어시에는, 리페어되는 노멀 메인 워드라인에 대응되는 컬럼 어드레스 및 블록어드레스를 디코딩한 리던던시 디코딩 신호를 리던던시 메인워드라인 신호로 하여 상기 리던던시 서브로우디코더에 전송할 수 있다.

상기 리던던시 메인 로우디코더는, 리페어시에 컬럼어드레스 및 블록어드레스의 디코딩을 위한 적어도 하나의 어드레스 디코더와, 리페어 형태에 따라 상기 노멀메인워드라인 신호 또는 상기 리던던시 디코딩신호를 상기 리던던시 메인 워드라인 신호로 선택하기 위한 적어도 하나의 멀티플렉서를 구비할 수 있다.

상기 리던던시 컬럼디코더는, 컬럼리페어시에는, 리던던시를 판별하는 퓨즈박스로부터 수신되는 컬럼 리페어 정보를 수신하여, 노멀 메모리 블록의 컬럼라인을 상기 리던던시 메모리 블록의 컬럼라인으로 리페어하며, 로우리페어시에는 리던 던시를 판별하는 퓨즈박스로부터 수신되는 로우리페어 정보를 수신하여, 노멀 메모리 블록의 노멀 메인워드라인에 대응되는 서브워드라인들을 상기 리던던시 메모리 블록의 컬럼라인으로 리페어할 수 있다.

상기 반도체 메모리 장치는 SRAM 일 수 있다.

상기한 기술적 과제들의 일부를 달성하기 위한 본 다른 발명의 구체화에 따라, 본 발명에 따른 복수의 서브매트들을 구비하여 메모리 셀 어레이를 구성하는 반도체 메모리 장치에서, 상기 복수의 서브매트들 각각은, 일정개수의 노멀 메모리 셀들을 각각 구비하여 서로 인접 배치되는 일정개수의 노멀 메모리블록들을 구비하는 적어도 하나의 제1단위매트와; 일정개수의 상기 노멀메모리 블록들과, 상기 노멀 메모리 블록과 동일 구조로 상기 일정개수의 노멀 메모리 블록들 중 적어도 하나의 노멀 메모리 블록에 인접하여 배치되는 적어도 하나의 리던던시 메모리 블록을 구비하는 적어도 하나의 제2단위매트를 구비한다.

상기 적어도 하나의 제2단위매트에 구성되는 상기 일정개수의 노멀 메모리 블록들과 상기 적어도 하나의 리던던시 메모리 블록은, 데이터 라인, 디코딩 라인, 및 컨트롤 라인을 공유할 수 있다.

상기 서브매트들 각각은, 디코딩에 의해 메인워드라인신호를 발생하는 하나의 노멀 메인로우디코더와, 상기 복수의 노멀 메모리 블록들 중 두 개의 노멀 메모리 블록들 사이에 각각 배치되며, 상기 메인워드라인 신호에 응답하여 적어도 하나의 서브워드라인을 선택하는 복수의 노멀 서브로우디코더들을 구비할 수 있다.

상기 적어도 하나의 제2단위매트는 상기 리던던시 메모리 블록의 컬럼라인 디코딩을 위한 리던던시 컬럼디코더를 구비할 수 있다.

상기 적어도 하나의 제2단위매트는, 상기 리던던시 메모리 블록의 로우라인 디코딩을 위해 리던던시 메인 로우디코더 및 리던던시 서브로우디코더를 구비할 수 있다.

상기 적어도 하나의 리던던시 메모리 블록은, 로우리페어시에는, 상기 복수의 노멀 메모리 블록들에 대응되는 컬럼 어드레스 및 블록어드레스가 상기 리던던시 셀 블록의 로우 어드레스가 되도록 매핑되고, 상기 복수의 노멀 메모리 블록들의 로우어드레스 중 일부가 컬럼어드레스가 되도록 매핑될 수 있다.

상기 리던던시 메인 로우디코더는, 컬럼 리페어시에는 상기 노멀 메인로우디코더의 노멀 메인워드라인 신호를 리던던시 메인 워드라인 신호로 하여 상기 리던던시 서브로우디코더에 전송하며, 로우 리페어시에는, 리페어되는 노멀 메인 워드라인에 대응되는 컬럼 어드레스 및 블록어드레스를 디코딩한 리던던시 디코딩 신호를 리던던시 메인워드라인 신호로 하여 상기 리던던시 서브로우디코더에 전송하는 구조를 가질 수 있다.

상기 리던던시 컬럼디코더는, 컬럼리페어시에는, 리던던시를 판별하는 퓨즈박스로부터 수신되는 컬럼 리페어 정보를 수신하여, 노멀 메모리 블록의 컬럼라인 을 상기 리던던시 메모리 블록의 컬럼라인으로 리페어하며, 로우리페어시에는 리던던시를 판별하는 퓨즈박스로부터 수신되는 로우리페어 정보를 수신하여, 노멀 메모리 블록의 노멀 메인워드라인에 대응되는 서브워드라인들을 상기 리던던시 메모리 블록의 컬럼라인으로 리페어하는 구조를 가질 수 있다.

상기한 기술적 과제들의 일부를 달성하기 위한 본 또 다른 발명의 구체화에 따라, 본 발명에 따른 복수의 서브매트들을 구비하는 반도체 메모리 장치의 메모리 셀 어레이 구조에서, 상기 복수의 서브매트들 각각은, 복수의 노멀 메모리 셀들의 집합인 복수의 노멀 메모리 블록들과; 상기 복수의 서브매트들 각각에 적어도 하나가 배치되는 구조로써, 상기 복수의 서브매트들 각각을 구성하는 노멀메모리 블록들 중 적어도 하나에 인접하여, 상기 노멀 메모리 블록들과 동일구조로 배치되는 리던던시 메모리 블록을 구비한다.

본 발명에 따르면, 리던던시 효율성을 높일 수 있으며, 메모리 셀 어레이 구조의 설계부담을 줄일 수 있다. 또한, 리던던시 메모리 블록을 위한 추가적인 데이터, 디코딩, 및 컨트롤 버싱이 필요 없는 장점이 있다.

이하에서는 본 발명의 바람직한 실시예가, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 철저한 이해를 제공할 의도 외에는 다른 의 도 없이, 첨부한 도면들을 참조로 하여 상세히 설명될 것이다.

도 3은 본 발명의 일 실시예에 따른 반도체 메모리 장치의 메모리 셀 어레이의 일부를 구성하는 서브매트(100)의 구조를 나타낸 것이다. 상기 메모리 셀 어레이는 상기 서브매트(100)를 복수개로 각각 구비하는 복수개의 메모리 메트들을 구비한다. 상기 메모리 메트들은 메모리 뱅크들로 불리기도 한다. 상기 서브매트(100)의 구조를 제외한 나머지 구성은 일반적인 반도체 메모리 장치의 구성과 동일하거나 유사하다.

도 3에 도시된 바와 같이, 본 발명의 일 실시예에 따른 반도체 메모리 장치의 서브매트(100)는, 복수의 노멀메모리 블록들(MB), 복수의 노멀 서브로우디코더들(SRD), 하나의 노멀 메인 로우디코더(MRD), 리던던시 메모리 블록(RCB), 리던던시 서브로우디코더(SRD_R), 리던던시 메인로우디코더(MRD_R)를 구비한다. 여기서 상기 리던던시 메모리 블록(RCB), 상기 리던던시 서브로우디코더(SRD_R), 및 상기 리던던시 메인로우디코더(MRD_R)를 통칭하여 리던던시 블록(110)으로 칭하기로 한다.

상기 복수의 노멀 메모리 블록들(MB), 복수의 노멀메모리 블록들(MB), 복수의 노멀 서브로우디코더들(SRD), 및 하나의 노멀 메인 로우디코더(MRD)의 구성 및 배치구조는 일반적인 반도체 메모리 장치의 구성 및 배치구조와 동일 또는 유사하다. 즉, 상기 복수의 노멀메모리 블록들(MB)은 각각 상기 노멀 서브로우디코더(SRD)를 사이에 두고 인접하여 일렬로 배열된다. 그리고, 에지부위의 노멀메모리 블록(MB)에 인접하여 노멀 메인로우디코더(MRD)가 배치된다.

상기 노멀메인 로우디코더(MRD)에 의해 하나의 노멀메인 워드라인(MWL)이 선택되고, 상기 노멀메인워드라인(MWL)을 통하여 제공되는 신호에 응답하는 노멀서브로우디코더(SRD)에 의해 적어도 하나의 노멀 서브워드라인(SWL)이 인에이블 되는 구조를 가진다. 도시되지는 않았지만, 노멀메모리 블록들 각각에는 컬럼라인(또는 비트라인) 인에이블을 위한 노멀컬럼 디코더를 포함하는 관련 회로들이 배치된다.

상기 리던던시 블록(110) 내의 리던던시 메모리 블록(RCB)은 일반적인 노멀 메모리 블록들(MB)과 동일한 구조를 가질 수 있다. 즉 리던던시 메모리 블록(RCB) 내의 메모리 셀들이 노멀 메모리 셀들의 리페어를 위한 리던던시 용으로 사용된다는 점을 제외하고는 노멀 메모리 블록(MB)과 그 구조가 동일하다.

상기 리던던시 블록(110)은 상기 노멀 메인로우디코더(MRD)에 인접하여 배치될 수 있다. 이와 달리, 복수개의 노멀 메모리 블록들(MB) 중 어느 하나의 노멀 메모리 블록(MB)에 인접배치되는 구조로, 상기 리던던시 블록(110)이 배치될 수 있다. 상기 리던던시 블록(110)에는 상기 리던던시 메모리 블록(RCB)의 로우라인 디코딩을 위해 리던던시 메인 로우디코더(MRD_R) 및 리던던시 서브로우디코더(SRD_R)가 배치될 수 있다. 또한 상기 리던던시 메모리 블록(RCB)의 컬럼라인 디코딩을 위한 리던던시 컬럼디코더(YMDEC)가 추가로 구비될 수 있다.

본 발명의 일 실시예에서는 상기 리던던시 블록(110)이 상기 서브매트(100)에 포함되는 구성으로 표현하였지만, 이와 달리 상기 서브매트(100)는 종래와 같이 노멀 메모리 블록만으로 구성되고, 상기 서브매트(100)에 상기 리던던시 블록(110)이 추가되는 구성을 가지는 것으로 표현될 수 있다. 또 다른 구성으로는, 상기 서 브매트(100)를 구성하는 복수개의 메모리 블록들 중 어느 하나를 선택하여 리던던시 메모리 블록으로 구성할 수도 있다. 이와 같은 구성예들은 본 발명의 범위에 포함된다.

상기 복수의 노멀 메모리 블록들(MB)과 상기 적어도 하나의 리던던시 메모리 블록(RCB)은 데이터 라인, 디코딩 라인, 및 컨트롤 라인을 공유할 수 있다. 상기 리던던시 메모리 블록(RCB)이 상기 노멀 메모리 블록들(MB)과 동일 구조로 특정 노멀 메모리 블록(MB)에 인접 배치되므로, 데이터 라인, 디코딩 라인, 및 컨트롤 라인을 공유하는 것이 가능하다.

도 4 및 도 5는 상기 리던던시 블록(110)의 동작 및 구성을 나타낸 도면이다. 도 4는 상기 리던던시 블록(110)의 구체구성을 나타낸 것이고, 도 5는 도 4의 리던던시 메인로우디코더(MRD_R)의 일부분을 확대하여 나타낸 블록도이다.

도 4 및 도 5에 도시된 바와 같이, 상기 리던던시 블록(110)은, 리던던시 메모리 블록(RCB), 리던던시 메인로우디코더(MRD_R), 리던던시 서브로우디코더(SRD_R), 리페어 이후에 리드 및 라이트 동작을 위한 센스앰프(S/A), 및 라이트드라이버(W/D)를 구비한다. 또한, 컬럼라인의 리페어를 위한 리던던시 컬럼디코더(YMDEC) 및 패스회로(Y-path)가 구비된다.

상기 패스회로(Y-path), 센스앰프(S/A), 및 라이트드라이버(W/D)는 그 구성 및 동작이 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 잘 알려져 있으므로, 구성 및 동작에 대한 설명을 생략하기로 한다.

상기 리던던시 메모리 블록(RCB)이 상기 노멀 메모리 블록(MB)과 동일한 구 조를 가짐은 이미 설명한 바 있다. 상기 리던던시 메모리 블록(RCB)은 도 4의 일부 확대도에서 보여지는 바와 같이, 일부의 컬럼라인은 로우 리페어(RR)용으로 구비되고, 일부의 컬럼라인은 컬럼 리페어(CR) 용으로 구비될 수 있다. 물론 로우리페어비율과 컬럼리페어 비율은 고정될 수도 있고, 상황에 따라 변화될 수도 있다.

상기 리던던시 메인 디코더(MRD_R)는 리던던시 어드레스 디코더(114) 및 멀티플렉서(113)를 구비한다.

상기 리던던시 어드레스 디코더(114)는 리페어되는 노멀 메인 워드라인에 대응되는 컬럼 어드레스(CA) 및 블록어드레스(BA)를 디코딩한 리던던시 디코딩 신호를 발생한다.

상기 멀티플렉서(113)는 리페어 타입을 알리는 리페어 타입 신호(RT)에 응답하여 동작한다. 상기 멀티플렉서(113)는 상기 리페어 타입신호(RT)가 컬럼리페어 상태(C)를 나타낼 때, 즉 컬럼 리페어시에는 상기 노멀 메인로우디코더(MRD)의 노멀 메인워드라인 신호(MWL)를 리던던시 메인 워드라인 신호(MWL_R)로 하여 상기 리던던시 서브로우디코더(SRD_R)에 전송한다. 그리고, 상기 리페어 타입신호(RT)가 로우리페어 상태(R)를 나타낼 때, 즉 로우리페어시에는 상기 리던던시 디코딩 신호를 상기 리던던시 메인워드라인 신호(MWL_R)로 하여 상기 리던던시 서브로우디코더(SRD_R)에 전송한다.

상기 리던던시 서브로우디코더(SRD_R)는 상기 리던던시 메인 로우디코더(MRD_R)로부터 제공되는 노멀 메인워드라인신호(MWL) 또는 리던던시 메인 워드라인 신호(MWL_R)에 응답하여, 상기 리던던시 메모리 블록(RCB) 내의 적어도 하나의 로우라인을 선택한다. 상기 리던던시 서브로우디코더(SRD_R)는 상기 노멀 서브로우디코더(SRD)와 동일구조를 가질 수 있다.

노멀 메인 로우 디코더(MRD)로부터 메인 워드라인 신호(MWL)에 응답하여 동작을 수행하는 노멀 서브로우디코더(SRD)와 마찬가지로, 상기 리던던시 서브로우디코더(SRD_R)의 경우에도 상기 리던던시 메인 워드라인 신호(MWL_R)에 응답하여 해당 로우라인을 선택하는 동작을 수행한다.

요약하면, 상기 리던던시 메모리 블록(RCB)은, 로우리페어시에는, 상기 복수의 노멀 메모리 블록들(MB)에 대응되는 컬럼 어드레스(CA) 및 블록어드레스(BA)가 상기 리던던시 메모리 블록(RCB)의 로우 어드레스가 되도록 매핑되고, 상기 복수의 노멀 메모리 블록들(MB)의 로우어드레스 중 일부가 컬럼어드레스가 되도록 매핑될 수 있다.

상기 리던던시 컬럼디코더(YMDEC)는, 컬럼리페어시에는, 리던던시를 판별하는 퓨즈박스로부터 수신되는 컬럼 리페어 정보(Com)를 수신하여, 결함이 있는 노멀 메모리 블록(MB)의 컬럼라인을 상기 리던던시 메모리 블록(RCB)의 컬럼라인으로 리페어한다. 이 경우는 상기 리던던시 메인워드라인 신호(MWL_R)가 노멀 메인 워드라인 신호(MWL)와 동일한 신호이다.

상기 리던던시 메모리 블록(RCB)이 상기 노멀 메모리 블록들(MB)과 디코딩라인, 데이터 라인 및 컨트롤 라인을 공유한다. 그리고, 노멀 메모리 블록(MB)과 리던던시 메모리 블록(RCB)이 동일한 구조를 가진다. 따라서 노멀 메인 워드라인 신호(MWL)가 리던던시 메인 워드라인 신호(MWL_R)로 입력되는 경우 상기 리던던시 서 브로우디코더(SRD_R)는 통상의 노멀 서브로우디코더(SRD_R)와 동일하게 동작하고, 노멀 동작 때와 동일한 위치의 로우라인이 선택될 것이다. 따라서, 상기 리던던시 컬럼디코더(YMDEC)를 통하여 컬럼라인을 리페어하게 되면, 자동으로 노멀 메모리 블록(MB)내의 결함이 있는 셀들이 리던던시 메모리 블록(RCB) 내의 리던던시 메모리 셀들로 매핑되게 되는 것이다.

그러나 로우 리페어 시에는 이와 달리 좀 복잡하다. 로우 리페어시에는, 상기 리던던시 컬럼 디코더(YMDEC)가 결함 어드레스 즉 리던던시 어드레스에 대한 정보를 가지고 있는 퓨즈박스로부터 로우 리페어 정보(Com)를 수신한다. 상기 퓨즈박스는 리던던시를 수행하는 반도체 메모리 장치에 구비되는 것으로, 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 그 구성 및 동작이 잘 알려져 있다.

상기 리던던시 컬럼디코더(YMDEC)에서는 노멀 메모리 블록(MB)의 메인워드라인(MWL)에 대응되는 서브워드라인들(SWL)을 상기 리던던시 메모리 블록(RCB)의 컬럼라인으로 리페어한다. 하나의 컬럼라인으로 부족한 경우에는 복수개의 컬럼라인으로 리페어를 수행한다. 즉 노멀 메모리 블록(MB)의 로우라인을 리던던시 메모리 블록(RCB)의 컬럼라인으로 리페어한다. 그리고 결함에 있는 셀에 대한 컬럼어드레스(CA) 및 블록어드레스(BA)를 상기 리던던시 메인 로우디코더(MRD_R)의 상기 리던던시 어드레스 디코더(114)에 의해 디코딩되어 리던던시 메모리 블록(RCB)의 로우라인으로 리페어된다.

요약하면, 상기 리던던시 메모리 블록(RCB)은, 상기 복수의 노멀 메모리 블록들(MB)에 대응되는 컬럼 어드레스(CA) 및 블록어드레스(BA)가 상기 리던던시 메 모리 블록(RCB)의 로우 어드레스가 되도록 매핑되고, 상기 복수의 노멀 메모리 블록(MB)의 로우어드레스 중 일부가 컬럼어드레스가 되도록 매핑될 수 있다. 물론 이는 로우리페어시에만 해당된다.

추가적으로 상기 리던던시 메모리 블록(RCB) 내의 메모리 셀들은 로우 또는 컬럼 리페어의 비율이 고정되어 있지 않고 자유롭게 그 비율을 정할 수 있다. 물론 이를 위해서는 결함이 있는 컬럼라인과 로우라인의 비율에 따라, 리페어 비율을 정의할 수 있는 별도의 제어수단이 필요하다. 이는 상기 리던던시 블록(RCB)에 입력되는 어드레스를 변화시키는 방법으로 가능할 수 있다.

리페어 과정을 좀더 쉽게 이해하기 위하여 예를 들어 설명하기로 한다.

우선 상기 서브매트(100)가 16개의 노멀 메모리 블록들(MB)을 구비하며, 하나의 노멀 메모리 블록(MB)은 512개의 로우라인에 8 I/O 구조이면서 하나의 I/O 당 32개의 컬럼라인을 가지는 구조라고 가정한다. 이때 하나의 노멀 메모리 블록 내의 컬럼라인은 32*8=256 개가 된다. 그리고 하나의 리던던시 메모리 블록(RCB)이 상기 노멀메모리 블록들(MB)와 동일구조로 구성된다. 상기 리던던시 메모리 블록(RCB)는 상기 서브매트(100)를 구성하는 모든 노멀 메모리 블록들(MB) 내의 결함 셀에 대한 리페어를 담당하게 된다. 상기 리던던시 메모리 블록(RCB)의 컬럼 리페어와 로우리페어 비율은 1:1로 가정한다.

이 경우에 상기 노멀 메모리 블록(MB)의 로우 디코딩을 위해서는 9 비트의 로우 어드레스가 필요하고, 컬럼 디코딩을 위해서는 5비트의 컬럼 어드레스가 필요하다. 또한 블록어드레스로서 4비트가 필요하게 된다. 따라서 리페어를 수행하기 위해서는 노멀 메모리 블록(MB)의 결함셀에 대응되는 어드레스들을 리던던시 메모리 블록(RCB)에 정확하게 매핑시키는 것이 중요하다. 이하 로우디코딩의 경우와 컬럼디코딩의 경우로 나누어서 살펴본다.

이미 상술한 바와 같이, 로우 리페어시에는 리던던시 메인로우디코더(MRD_R)을 통하여 로우 디코딩이 수행된다. 이 경우 노멀 컬럼 어드레스(CA) 5비트와 노멀 블록어드레스 4비트가 사용되어 로우디코딩이 수행된다. 그리고, 컬럼 리페어시에 로우디코딩을 위해서는 노멀 메모리 블록(MB)의 로우디코딩과 동일하게 9 비트의 노멀 로우어드레스가 사용되게 된다. 여기서 로우디코딩을 위해 노멀 로우어드레스를 사용할 지 또는 노멀 컬럼어드레스 및 노멀 블록어드레스를 사용할지 여부는 상기 퓨즈박스로부터 전송되는 리페어 형태 신호(RT)에 의해 선택된다.

다음으로, 5비트의 노멀 컬럼어드레스 대신에 퓨즈박스로부터 전송되는 결함 셀 정보(Com)를 바탕으로 상기 리던던시 컬럼 디코더(YMDEC)에서 컬럼디코딩이 수행된다. 즉 로우 리페어시에는 상기 퓨즈박스의 정보(Com)를 바탕으로 하여 복수의 노멀 메모리 블록(MB)의 적어도 하나의 서브워드라인(SWL)을 리던던시 메모리 블록(RCB)의 컬럼라인으로 리페어한다. 그리고 컬럼리페어시에는 상기 퓨즈박스의 정보(Com)를 바탕으로 하여 노멀 메모리 블록(MB)의 결함 컬럼라인을 리던던시 메모리 블록(RCB)의 컬럼라인으로 리페어한다.

도 6 및 도 7은 상술한 바와 같은 도 3 내지 도 5의 서브매트 구조를 전체 또는 일부로 가지는 메모리 셀 어레이구조(500)의 예를 나타낸 것이다.

도 6에 도시된 바와 같이, 본 발명에 따른 반도체 메모리 장치의 셀 어레이 구조(500)는 도 3 내지 도 5에서 설명한 서브매트(100)를 복수개로 구비하는 구조를 가진다. 이 경우에는 복수의 서브매트(100)들 각각이 리던던시 블록(110)을 적어도 하나씩 모두 구비하는 구조이다.

도 7에 도시된 바와 같이, 본 발명에 따른 반도체 메모리 장치의 메모리 셀 어레이(500)는 9개의 메모리 매트들을 구비하는 구조를 가진다. 상기 메모리 매트들 중 임의의 메모리 매트(300)를 기준으로 하여 그 내부구조를 설명하면 다음과 같다. 상기 메모리 매트(300)는 적어도 두개의 서브매트들을 가진다. 상기 서브매트들 중 임의의 서브매트(310)는 적어도 하나의 제1단위매트(220)와 적어도 하나의 제2단위매트(200)를 구비한다. 예를 들어, 상기 서브매트(310)는 상기 제1단위매트(220) 두 개와 상기 제2단위매트(200) 하나를 구비할 수 있다.

상기 서브매트(310)를 구성하는 적어도 하나의 제1단위매트(220) 및 제2단위매트(200)는 서로 인접되는 경우에 데이터 라인 및 기타 제어라인을 공유할 수 있다.

상기 제1단위매트(220)는 도 3 내지 도 5에서 설명되는 상기 리던던시 블록(110)이 구비되지 않고 노멀메모리 블록(MB)들을 구비하는 경우로 도 1의 서브매트(10)와 유사구조를 가진다. 그러나 상기 제1단위매트(220)는 도 1에서 설명된 서브매트(10)보다 구비되는 노멀 메모리 블록(MB)들의 개수가 적을 수 있다.

상기 제2단위매트(200)는 상기 제1단위매트(220)에 적어도 하나의 리던던시 블록(210)이 더 구비되는 구조를 가진다. 즉 일정개수의 노멀 메모리 블록(MB)들과 적어도 하나의 리던던시 블록(210)을 구비한다. 여기서 상기 제1단위매트(220)에 구비되는 노멀 메모리 블록(MB)의 개수와 상기 제2단위매트(220)에 구비되는 노멀 메모리 블록들(MB)의 개수는 동일할 수 있다. 상기 리던던시 메모리 블록(210)의 구조는 도 3 내지 도 5에서 설명한 바와 같다.

도 6 및 도 7에서는 본 발명에 따른 반도체 메모리 장치의 메모리 셀 어레이 구조를 2가지 예로 설명하였지만, 다양한 구성방법으로 본 발명에 따른 반도체 메모리 장치의 메모리 셀 어레이가 구성될 수 있다. 예를 들어, 도 7에서 상기 제1단위매트(220) 및 상기 제2단위매트(200)의 구성비율을 다양하게 조절할 수 있다.

상술한 바와 같이, 본 발명에 따르면, 효율적인 리페어가 가능하고 메모리 셀 어레이 구조의 설계부담을 줄일 수 있다. 또한, 리던던시 메모리 블록을 위한 추가적인 데이터, 디코딩, 및 컨트롤 버싱이 필요 없는 장점이 있다.

상기 반도체 메모리 장치는 임베디드(embeded) SRAM을 포함하는 SRAM인 것이 일반적이나, 약간의 변화나 응용을 통하여 다른 반도체 메모리 장치에 적용될 수 있다.

상기한 실시예의 설명은 본 발명의 더욱 철저한 이해를 위하여 도면을 참조로 예를 든 것에 불과하므로, 본 발명을 한정하는 의미로 해석되어서는 안될 것이다. 또한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기본적 원리를 벗어나지 않는 범위 내에서 다양한 변화와 변경이 가능함은 명백하다 할 것이다.

도 1은 일반적인 반도체 메모리 장치의 서브매트의 구조도이고,

도 2는 종래의 리던던시 영역을 가지는 서브매트의 구조도이고,

도 3은 본 발명의 일 실시예에 따른 반도체 메모리 장치의 서브매트의 구조도이고,

도 4는 도 3의 상기 리던던시 블록의 확대구성도이고,

도 5는 도 4의 리던던시 메인 로우디코드의 일부 확대구성도이고,

도 6 및 도 7은 도 3 내지 도 5의 서브매트 구조를 전체 또는 일부로 가지는 메모리 셀 어레이구조의 예를 나타낸 것이다.

*도면의 주요 부분에 대한 부호의 설명*

MB : 노멀 메모리 블록 MRD：노멀 메인 로우디코더

SRD : 노멀 서브로우디코더 RCB : 리던던시 메모리 블록

MRD_R : 리던던시 메인 로우디코더 SRD_R : 리던던시 서브로우디코더

YMDEC : 리던던시 컬럼디코더

Claims

복수의 서브매트들을 구비하여 메모리 셀 어레이를 구성하는 반도체 메모리 장치에 있어서:

상기 복수의 서브매트들 각각은,

복수의 노멀 메모리 셀들을 각각 구비하여 서로 인접배치되는 복수의 노멀 메모리블록들과;

상기 복수의 노멀메모리 블록들과 동일 구조를 가지며, 상기 복수의 노멀 메모리 블록들 중 적어도 하나의 노멀 메모리 블록에 인접하여 배치되고, 컬럼 및 로우 리페어를 위한 복수개의 리던던시 메모리 셀들이 구비되는 적어도 하나의 리던던시 메모리 블록을 구비함을 특징으로 하는 반도체 메모리 장치.
청구항 1에 있어서,

상기 복수의 노멀 메모리 블록들과 상기 적어도 하나의 리던던시 메모리 블록은 데이터 라인, 디코딩 라인, 및 컨트롤 라인을 공유함을 특징으로 하는 반도체 메모리 장치.
청구항 2에 있어서,

상기 복수의 서브매트들 각각은, 디코딩에 의해 노멀 메인워드라인신호를 발생하는 하나의 노멀 메인로우디코더와, 상기 복수의 노멀 메모리 블록들 중 두 개의 노멀 메모리 블록들 사이에 각각 배치되며, 상기 노멀 메인워드라인 신호에 응답하여 적어도 하나의 노멀 서브워드라인을 선택하는 복수의 노멀 서브로우디코더들을 구비함을 특징으로 하는 반도체 메모리 장치.
청구항 3에 있어서,

상기 복수의 서브매트들 각각은 상기 리던던시 메모리 블록의 컬럼라인 디코딩을 위한 리던던시 컬럼디코더를 구비함을 특징으로 하는 반도체 메모리 장치.
청구항 4에 있어서,

상기 복수의 서브매트들 각각은, 상기 리던던시 메모리 블록의 로우라인 디코딩을 위해 리던던시 메인 로우디코더 및 리던던시 서브로우디코더를 구비함을 특징으로 하는 반도체 메모리 장치.
청구항 5에 있어서,

상기 리던던시 메모리 블록은, 로우리페어시에는, 상기 복수의 노멀 메모리 블록들에 대응되는 컬럼 어드레스 및 블록어드레스가 상기 리던던시 메모리 블록의 로우 어드레스가 되도록 매핑되고, 상기 복수의 노멀 메모리 블록들의 로우어드레스 중 일부가 컬럼어드레스가 되도록 매핑됨을 특징으로 하는 반도체 메모리 장치.
청구항 6에 있어서, 상기 리던던시 메인 로우디코더는,

컬럼 리페어시에는 상기 노멀 메인로우디코더의 노멀 메인워드라인 신호를 리던던시 메인 워드라인 신호로 하여 상기 리던던시 서브로우디코더에 전송하며, 로우 리페어시에는, 리페어되는 노멀 메인 워드라인에 대응되는 컬럼 어드레스 및 블록어드레스를 디코딩한 리던던시 디코딩 신호를 리던던시 메인워드라인 신호로 하여 상기 리던던시 서브로우디코더에 전송함을 특징으로 하는 반도체 메모리 장치.
청구항 7에 있어서, 상기 리던던시 메인 로우디코더는,

리페어시에 컬럼어드레스 및 블록어드레스의 디코딩을 위한 적어도 하나의 어드레스 디코더와, 리페어 형태에 따라 상기 노멀메인워드라인 신호 또는 상기 리던던시 디코딩신호를 상기 리던던시 메인 워드라인 신호로 선택하기 위한 적어도 하나의 멀티플렉서를 구비함을 특징으로 하는 반도체 메모리 장치.
청구항 8에 있어서, 상기 리던던시 컬럼디코더는,

컬럼리페어시에는, 리던던시를 판별하는 퓨즈박스로부터 수신되는 컬럼 리페어 정보를 수신하여, 노멀 메모리 블록의 컬럼라인을 상기 리던던시 메모리 블록의 컬럼라인으로 리페어하며,

로우리페어시에는 리던던시를 판별하는 퓨즈박스로부터 수신되는 로우리페어 정보를 수신하여, 노멀 메모리 블록의 노멀 메인워드라인에 대응되는 서브워드라인들을 상기 리던던시 메모리 블록의 컬럼라인으로 리페어함을 특징으로 하는 반도체 메모리 장치.
청구항 9에 있어서,

상기 반도체 메모리 장치는 SRAM 임을 특징으로 하는 반도체 메모리 장치.
복수의 서브매트들을 구비하여 메모리 셀 어레이를 구성하는 반도체 메모리 장치에 있어서:

상기 복수의 서브매트들 각각은,

일정개수의 노멀 메모리 셀들을 각각 구비하여 서로 인접 배치되는 일정개수의 노멀 메모리블록들을 구비하는 적어도 하나의 제1단위매트와;

일정개수의 상기 노멀메모리 블록들과, 상기 노멀 메모리 블록과 동일 구조로 상기 일정개수의 노멀 메모리 블록들 중 적어도 하나의 노멀 메모리 블록에 인접하여 배치되는 적어도 하나의 리던던시 메모리 블록을 구비하는 적어도 하나의 제2단위매트를 구비함을 특징으로 하는 반도체 메모리 장치.
청구항 11에 있어서,

상기 적어도 하나의 제2단위매트에 구성되는 상기 일정개수의 노멀 메모리 블록들과 상기 적어도 하나의 리던던시 메모리 블록은, 데이터 라인, 디코딩 라인, 및 컨트롤 라인을 공유함을 특징으로 하는 반도체 메모리 장치.
청구항 12에 있어서,

상기 서브매트들 각각은, 디코딩에 의해 메인워드라인신호를 발생하는 하나의 노멀 메인로우디코더와, 상기 복수의 노멀 메모리 블록들 중 두 개의 노멀 메모리 블록들 사이에 각각 배치되며, 상기 메인워드라인 신호에 응답하여 적어도 하나의 서브워드라인을 선택하는 복수의 노멀 서브로우디코더들을 구비함을 특징으로 하는 반도체 메모리 장치.
청구항 13에 있어서,

상기 적어도 하나의 제2단위매트는 상기 리던던시 메모리 블록의 컬럼라인 디코딩을 위한 리던던시 컬럼디코더를 구비함을 특징으로 하는 반도체 메모리 장치.
청구항 14에 있어서,

상기 적어도 하나의 제2단위매트는, 상기 리던던시 메모리 블록의 로우라인 디코딩을 위해 리던던시 메인 로우디코더 및 리던던시 서브로우디코더를 구비함을 특징으로 하는 반도체 메모리 장치.
청구항 15에 있어서,

상기 적어도 하나의 리던던시 메모리 블록은, 로우리페어시에는, 상기 복수의 노멀 메모리 블록들에 대응되는 컬럼 어드레스 및 블록어드레스가 상기 리던던시 셀 블록의 로우 어드레스가 되도록 매핑되고, 상기 복수의 노멀 메모리 블록들의 로우어드레스 중 일부가 컬럼어드레스가 되도록 매핑됨을 특징으로 하는 반도체 메모리 장치.
청구항 16에 있어서, 상기 리던던시 메인 로우디코더는,

컬럼 리페어시에는 상기 노멀 메인로우디코더의 노멀 메인워드라인 신호를 리던던시 메인 워드라인 신호로 하여 상기 리던던시 서브로우디코더에 전송하며, 로우 리페어시에는, 리페어되는 노멀 메인 워드라인에 대응되는 컬럼 어드레스 및 블록어드레스를 디코딩한 리던던시 디코딩 신호를 리던던시 메인워드라인 신호로 하여 상기 리던던시 서브로우디코더에 전송함을 특징으로 하는 반도체 메모리 장치.
청구항 17에 있어서, 상기 리던던시 메인 로우디코더는,

리페어시에 컬럼어드레스 및 블록어드레스의 디코딩을 위한 적어도 하나의 어드레스 디코더와, 리페어 형태에 따라 상기 노멀메인워드라인 신호 또는 상기 리던던시 디코딩신호를 상기 리던던시 메인 워드라인 신호로 선택하기 위한 적어도 하나의 멀티플렉서를 구비함을 특징으로 하는 반도체 메모리 장치.
청구항 18에 있어서, 상기 리던던시 컬럼디코더는,

컬럼리페어시에는, 리던던시를 판별하는 퓨즈박스로부터 수신되는 컬럼 리페어 정보를 수신하여, 노멀 메모리 블록의 컬럼라인을 상기 리던던시 메모리 블록의 컬럼라인으로 리페어하며,

로우리페어시에는 리던던시를 판별하는 퓨즈박스로부터 수신되는 로우리페어 정보를 수신하여, 노멀 메모리 블록의 노멀 메인워드라인에 대응되는 서브워드라인들을 상기 리던던시 메모리 블록의 컬럼라인으로 리페어함을 특징으로 하는 반도체 메모리 장치.
복수의 서브매트들을 구비하는 반도체 메모리 장치의 메모리 셀 어레이 구조에 있어서:

상기 복수의 서브매트들 각각은,

복수의 노멀 메모리 셀들의 집합인 복수의 노멀 메모리 블록들과;

상기 복수의 서브매트들 각각에 적어도 하나가 배치되는 구조로써, 상기 복수의 서브매트들 각각을 구성하는 노멀메모리 블록들 중 적어도 하나에 인접하여, 상기 노멀 메모리 블록들과 동일구조로 배치되는 리던던시 메모리 블록을 구비함을 특징으로 하는 메모리 셀 어레이 구조.