KR20060023690A - 복수의 불량 셀을 리페어할 수 있는 반도체 메모리 장치 - Google Patents

복수의 불량 셀을 리페어할 수 있는 반도체 메모리 장치 Download PDF

Info

Publication number
KR20060023690A
KR20060023690A KR1020040072495A KR20040072495A KR20060023690A KR 20060023690 A KR20060023690 A KR 20060023690A KR 1020040072495 A KR1020040072495 A KR 1020040072495A KR 20040072495 A KR20040072495 A KR 20040072495A KR 20060023690 A KR20060023690 A KR 20060023690A
Authority
KR
South Korea
Prior art keywords
address
bad
blocks
column
block
Prior art date
Application number
KR1020040072495A
Other languages
English (en)
Inventor
박성제
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040072495A priority Critical patent/KR20060023690A/ko
Publication of KR20060023690A publication Critical patent/KR20060023690A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/24—Accessing extra cells, e.g. dummy cells or redundant cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명은 복수의 불량 셀을 리페어할 수 있는 반도체 메모리 장치에 관한 것으로, 각각의 IO 블록마다 리던던시 블록을 구비하고, 불량 셀이 연결된 컬럼이 선택되면 IO 블록들로부터 출력되는 데이터들을 리던던시 블록들의 리페어 컬럼들로부터 출력되는 정상적인 데이터로 모두 대체함으로써, 하나의 어드레스에서 두개 이상의 불량 컬럼이 존재하더라도 이를 정상적인 리페어 컬럼으로 모두 대체하여 리페어할 수 있다.
뿐만 아니라, 리던던시 블록에 포함된 리페어 컬럼 수보다 많은 수의 불량 컬럼이 발생되어 리페어 컬럼이 부족한 경우, 추가로 리던던시 블록을 구비하고 추가로 구비된 리던던시 블록에 포함된 리페어 컬럼으로 불량 컬럼으로 대체함으로써, 리페어 효율을 보다 더 향상시킬 수 있다.
난드 플래시, 불량 컬럼, 리던던시 블록, 리페어

Description

복수의 불량 셀을 리페어할 수 있는 반도체 메모리 장치{Semiconductor memory device capable of repairing plural bad cells}
도 1은 종래 기술에 따른 반도체 메모리 장치를 설명하기 위한 개념도이다.
도 2는 본 발명의 실시예에 따른 반도체 메모리 장치를 설명하기 위한 회로도이다.
도 3은 본 발명의 다른 실시예에 따른 반도체 메모리 장치를 설명하기 위한 회로도이다.
<도면의 주요 부분에 대한 부호의 설명>
111 내지 118, 211 내지 218, 311 내지 318 : IO 블록
120, 221 내지 228, 321 내지 329 : 리던던시 블록
130, 230, 330 : 어드레스 비교부
140, 240, 340 : IO 멀티플렉서
251 내지 258, 351 내지 358 : 선택부
본 발명은 복수의 불량 셀을 리페어할 수 있는 반도체 메모리 장치에 관한 것으로, 특히 특정 어드레스에서 발생된 불량 비트를 리페어 하는 복수의 불량 셀을 리페어할 수 있는 반도체 메모리 장치에 관한 것이다.
일반적으로, 메모리 소자에서 공정상의 문제점으로 인하여 불량 셀이 발생되고 있다. 이렇게 불량 셀이 발생되면 메모리 소자를 사용할 수 없으며, 이로 인해 수율이 현저하게 감소하게 된다.
이러한 문제점을 해결하기 위하여, 난드 플래시 메모리 소자에서는 메모리 셀 어레이와는 별도로 리던던시 블록을 구비하고, 불량 셀이 발생되면 불량 셀이 연결된 컬럼(이하, '불량 컬럼')을 리던던시 블록의 정상적인 컬럼(이하, '리페어 컬럼')으로 교체한다. 이러면 불량 셀이 발생하더라도 메모리 소자를 정상적으로 사용할 수 있어 수율이 감소되는 것을 방지할 수 있다.
이러한 불량 컬럼을 리페어 컬럼으로 교체하는 리페어 회로의 동작을 보다 상세하게 설명하면 다음과 같다.
도 1은 종래 기술에 따른 플래시 메모리 소자의 리페어 회로를 설명하기 위한 개념도이다.
도 1을 참조하면, 메모리 셀 어레이는 x8 모드의 경우 제1 내지 제8 IO 블록(111 내지 118)으로 나누어진다. 그리고, 불량 컬럼 발생 시 이를 교체하기 위하여 리던던시 블록(120)이 구비된다.
어드레스가 입력되면 어드레스에 의해 제1 내지 제8 IO 블록(111 내지 118)과 리던던시 블록(120)에서 각각 특정 워드라인과 특정 컬럼이 선택되며, 셀에 저장된 데이터들이 데이터 라인(DL0 내지 DL7, rDL)을 통해 IO 멀티플렉서(IO MUX; 140)로 전달된다.
한편, 어드레스 신호는 어드레스 비교부(130)로도 입력된다. 어드레스 비교부(130)는 입력되는 어드레스에 의해 불량 셀이 연결된 컬럼이 선택되는지를 판단하고, 불량 컬럼이 선택되면 몇 번째 IO 블록의 컬럼이 불량인지에 대한 데이터를 IO 멀티플렉서(140)로 전달한다. 이를 위해, 어드레스 비교부(130)에는 다수의 퓨즈가 포함되며, 퓨즈들을 선택적으로 커팅하는 방식으로 불량 컬럼에 대한 어드레스(이하, '불량 어드레스') 정보와 불량 컬럼이 몇 번째 IO 블록에 포함되어 있는지에 대한 정보가 저장된다.
이렇게 불량 어드레스와 불량 컬럼이 포함된 IO 블록에 대한 정보가 저장된 상태에서 불량 어드레스와 일치하는 어드레스가 입력되면, 어드레스 비교부(130)는 불량 컬럼에 대한 데이터를 IO 멀티플렉서(140)로 전달하고, IO 멀티플렉서(140)는 불량 컬럼이 포함된 IO 블록으로부터 출력된 데이터 대신에 리던던시 블록(120)으로부터 출력된 데이터를 출력한다.
상기와 같이, 종래의 플래시 메모리 소자의 리페어 회로는 불량 셀이 연결된 컬럼을 리던던시 블록의 리페어 컬럼 중 하나로 대체하는 방식으로 리페어 동작을 수행한다. 하지만, 이러한 리페어 회로는 하나의 어드레스에서 불량 셀이 두개 이 상 존재하면 리페어가 불가능한 단점을 가지고 있다.
이에 대하여, 본 발명이 제시하는 복수의 불량 셀을 리페어할 수 있는 반도체 메모리 장치는 각각의 IO 블록마다 리던던시 블록을 구비하고, 불량 셀이 연결된 컬럼이 선택되면 IO 블록들로부터 출력되는 데이터들을 리던던시 블록들의 리페어 컬럼들로부터 출력되는 정상적인 데이터로 모두 대체함으로써, 하나의 어드레스에서 두개 이상의 불량 컬럼이 존재하더라도 이를 정상적인 리페어 컬럼으로 모두 대체하여 리페어할 수 있다.
뿐만 아니라, 리던던시 블록에 포함된 리페어 컬럼 수보다 많은 수의 불량 컬럼이 발생되어 리페어 컬럼이 부족한 경우, 추가로 리던던시 블록을 구비하고 추가로 구비된 리던던시 블록에 포함된 리페어 컬럼으로 불량 컬럼으로 대체함으로써, 리페어 효율을 보다 더 향상시킬 수 있다.
본 발명의 실시예에 따른 복수의 불량 셀을 리페어할 수 있는 반도체 메모리 장치는 메모리 셀들이 연결된 컬럼들이 포함된 IO 블록들과, IO 블록들마다 구비되며 컬럼들 중 불량 셀이 연결된 불량 컬럼을 대체하기 위한 다수의 리페어 컬럼들을 하는 리던던시 블록들과, 리던던시 블록들과는 별도로 구비된 여분의 리던던시 블록과, 불량 셀이 선택되는 불량 어드레스 정보와 불량 컬럼이 어느 IO 불록에 포 함되어 있는지에 대한 정보가 저장되며, 입력 어드레스가 불량 어드레스와 일치하는지 판단하는 어드레스 비교부와, 어드레스 비교부의 출력에 따라 IO 블록과 그에 대응하는 리던던시 블록의 컬럼 중 하나만을 선택하여 선택된 컬럼으로부터 전달된 데이터만을 출력하는 선택부들, 및 선택부들에 의해 선택된 데이터들을 출력하는 IO 멀티플렉서를 포함하며, 입력 어드레스가 불량 어드레스와 일치하면 IO 블록들 대신 리던던시 블록으로부터 출력되는 데이트들이 출력되도록 어드레스 비교부가 선택부들을 제어하여 특정 어드레스에서 두개 이상의 불량 셀이 존재하여도 리페어가 가능하다.
본 발명의 다른 실시예에 따른 복수의 불량 셀을 리페어할 수 있는 반도체 메모리 장치는 메모리 셀들이 연결된 컬럼들이 포함된 IO 블록들과, IO 블록들마다 구비되며 컬럼들 중 불량 셀이 연결된 불량 컬럼을 대체하기 위한 다수의 리페어 컬럼들을 하는 리던던시 블록들과, 리던던시 블록들과는 별도로 구비된 여분의 리던던시 블록과, 불량 셀이 선택되는 불량 어드레스 정보와 불량 컬럼이 어느 IO 블록에 포함되어 있는지에 대한 정보가 저장되며, 입력 어드레스가 불량 어드레스와 일치하는지 판단하는 어드레스 비교부와, 어드레스 비교부의 출력에 따라 IO 블록과 그에 대응하는 리던던시 블록의 컬럼 중 하나만을 선택하여 선택된 컬럼으로부터 전달된 데이터만을 출력하는 선택부들, 및 어드레스 비교부의 출력에 따라 선택부들에 의해 선택된 데이터들을 출력하거나, 선택부들에 의해 선택된 데이터들 중 불량 셀로부터 출력된 데이터를 여분의 리던던시 블록으로부터 출력된 데이터로 대 체하여 출력하는 IO 멀티플렉서를 포함하며, 입력 어드레스가 불량 어드레스와 일치하면 IO 블록들 대신 리던던시 블록으로부터 출력되는 데이트들이 출력되도록 어드레스 비교부가 선택부들을 제어하거나, IO 블록들로부터 출력되는 데이터들 중 불량 셀로부터 출력된 데이터만을 여분의 리던던시 블록으로부터 출력된 데이터로 대체하여 특정 어드레스에서 두개 이상의 불량 셀이 존재하여도 리페어가 가능하다.
상기에서, 불량 컬럼을 리던던시 블록의 리페어 컬럼으로 대체할 수 없는 경우에 선택부들은 IO 블록들로부터 출력된 데이터들을 IO 멀티플렉서로 전달하고, IO 멀티플렉서는 불량 컬럼이 포함된 IO 블록에 대한 정보에 따라 불량 셀로부터 출력된 데이터만을 여분의 리던던시 블록으로부터 출력된 데이터로 대체한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다.
도 2는 본 발명의 실시예에 따른 복수의 불량 셀을 리페어할 수 있는 반도체 메모리 장치를 설명하기 위한 회로도이다.
도 2를 참조하면, 메모리 셀 어레이는 x8 모드의 경우 제1 내지 제8 IO 블록(211 내지 218)으로 나누어진다. 마찬가지로, 본 발명에서도 IO 블록에서 불량 컬럼 발생 시 이를 교체하기 위하여 리던던시 블록이 구비되는데, 리던던시 블록(221 내지 228)이 IO 블록마다 각각 구비된다. 그리고, IO 블록과 그에 대응하는 리던던시 블록에서 출력되는 데이터 중 하나만을 선택하기 위한 선택부들(251 내지 258)이 각각 구비된다. 선택부들(251 내지 258)에서 선택된 데이터는 IO 멀티플렉서(240)로 전달되어 출력된다.
상기의 구성으로 이루어진 본 발명의 실시예에 따른 리페어 회로의 동작을 보다 구체적으로 설명하면 다음과 같다.
먼저, 어드레스가 입력되면 어드레스에 의해 제1 내지 제8 IO 블록(211 내지 218)과 제1 내지 제8 리던던시 블록들(221 내지 228)에서 각각 특정 워드라인과 특정 컬럼이 선택되며, 셀에 저장된 데이터들이 데이터 라인(DL0 내지 DL7, rDL0 내지 rDL7)을 통해 출력된다. 이때, 제1 IO 블록(211) 및 제1 리던던시 블록(221)의 출력은 제1 선택부(251)로 입력되고, 제2 IO 블록(212) 및 제2 리던던시 블록(222)의 출력은 제2 선택부(252)로 입력된다. 이러한 방식으로, IO 블록과 리던던시 블록이 하나의 쌍이 되며, 이들의 출력은 이들과 대응되는 선택부로 각각 입력된다.
한편, 어드레스 신호는 어드레스 비교부(230)로도 입력된다. 어드레스 비교부(230)는 다수의 퓨즈를 포함하며, 퓨즈들을 선택적으로 커팅하는 방식으로 불량 컬럼에 대한 어드레스(이하, '불량 어드레스') 정보가 저장된다. 한편, 종래와는 다르게 불량 컬럼이 몇 번째 IO 블록에 포함되어 있는지에 대한 정보는 저장하지 않는다.
이러한 어드레스 비교부(230)로 어드레스 신호가 입력되면 입력되는 어드레스에 의해 불량 셀이 연결된 컬럼(이하, '불량 컬럼)이 선택되는지를 판단하며, 그 결과값으로 제1 내지 제8 선택부(251 내지 258)를 제어한다. 즉, 불량 어드레스와 일치하는 어드레스 신호가 어드레스 비교부(230)로 입력되면, 어드레스 비교부(230)는 제1 내지 제8 IO 블록(211 내지 218)으로부터 출력되는 데이터 대신에 제1 내지 제8 리던던시 블록(221 내지 228)으로부터 출력되는 데이터가 IO 멀티플렉서(240)로 전달되도록 제1 내지 제8 선택부(251 내지 258)를 각각 제어한다.
예를 들어, 어드레스 신호에 따라 제1 및 제3 IO 블록(211 및 213)에서 불량 컬럼이 선택되면, 제1 내지 제8 IO 블록(211 내지 218)으로부터 출력되는 데이터 대신에 제1 내지 제8 리던던시 블록(221 내지 228)으로부터 출력되는 데이터를 선택하여 IO 멀티플렉서(240)로 전달되도록 어드레스 비교부(230)가 제1 내지 제8 선택부(251 내지 258)를 제어한다.
상기와 같이, 본 발명의 리페어 회로는 불량 컬럼이 몇 개 선택되는지에 상관없이 불량 컬럼이 선택되기만 하면, IO 블록들(211 내지 218)에서 출력되는 데이터들을 리던던시 블록들(221 내지 228)에서 출력되는 데이터들로 모두 대체한다.
상기의 동작을 통해, 본 발명의 리페어 회로는 한 어드레스에서 불량 컬럼이 두개 이상 발생하더라도 동시에 리페어가 가능하다.
뿐만 아니라, 본 발명은 어드레스 비교부(230)에서 불량 컬럼이 발생하는 어드레스에 대한 정보만 저장하면 된다. 즉, 불량 컬럼이 선택되면 IO 블록들에서 출 력되는 모든 데이터들이 리던던시 블록들에서 출력되는 데이터들로 모두 교체되기 때문에, 불량 컬럼이 몇 번째 IO 블록에 포함되어 있는지에 대한 정보는 저장할 필요가 없다. 따라서, 이러한 정보를 저장하기 위하여 종래에 사용되었던 퓨즈들이 필요 없어지고, 이들 정보를 알리기 위한 신호나 배선이 필요 없어지므로 면적상에서 상당한 이득을 볼 수 있다.
본 발명의 다른 실시예에 따른 복수의 불량 셀을 리페어할 수 있는 반도체 메모리 장치를 설명하면 다음과 같다.
상기의 실시예에서는 리던던시 블록에 포함된 컬럼 수보다 많은 수의 불량 컬럼이 발생되면, 더 이상 리페어가 불가능해진다. 예를 들면, 리던던시 블록들이 각각 10개의 리페어 컬럼을 포함하고 있는 상태에서 불량 컬럼이 10개 이상 발생되는 IO 블록이 생기면 더 이상 리페어를 할 수 없게 된다.
본 발명의 다른 실시예로써, 상기에서 설명한 경우가 발생되더라도 리페어가 가능한 리페어 회로를 설명하기로 한다.
도 3은 본 발명의 다른 실시예에 따른 복수의 불량 셀을 리페어할 수 있는 반도체 메모리 장치를 설명하기 위한 회로도이다.
도 3을 참조하면, 메모리 셀 어레이는 x8 모드의 경우 제1 내지 제8 IO 블록(311 내지 318)으로 나누어진다. 마찬가지로, 본 발명에서도 IO 블록에서 불량 컬럼 발생 시 이를 교체하기 위하여 리던던시 블록이 구비되는데, 리던던시 블록(331 내지 328)이 IO 블록(311 내지 318)마다 각각 구비되고, 이와는 별도로 리던던시 블록(329)이 더 구비된다.
그리고, 제1 내지 제8 IO 블록(311 내지 318)과 그에 각각 대응하는 제1 내지 제8 리던던시 블록(321 내지 328)에서 출력되는 데이터 중 하나만을 선택하기 위한 선택부들(351 내지 358)이 각각 구비된다. 선택부들(351 내지 358)에서 선택된 데이터는 IO 멀티플렉서(340)로 전달된다.
상기의 구성으로 이루어진 본 발명의 실시예에 따른 리페어 회로의 동작을 보다 구체적으로 설명하면 다음과 같다.
먼저, 어드레스가 입력되면 어드레스에 의해 제1 내지 제8 IO 블록(311 내지 318)과, 제1 내지 제8 리던던시 블록들(331 내지 328)과, 이와는 별도로 구비된 제9 리던던시 블록(339)에서 각각 특정 워드라인과 특정 컬럼이 선택된다. 그리고, 셀에 저장된 데이터들이 데이터 라인(DL0 내지 DL7, rDL0 내지 rDL8)을 통해 출력된다. 이때, 제1 IO 블록(311) 및 제1 리던던시 블록(331)의 출력은 제1 선택부(351)로 입력되고, 제2 IO 블록(312) 및 제2 리던던시 블록(322)의 출력은 제2 선택부(352)로 입력된다. 이러한 방식으로, IO 블록과 리던던시 블록이 하나의 쌍이 되며, 이들의 출력은 이들과 대응되는 선택부로 각각 입력된다. 한편, 따로 구비된 제9 리던던시 블록(329)의 출력은 IO 멀티플렉서(340)로 바로 전달된다.
한편, 어드레스 신호는 어드레스 비교부(330)로도 입력된다. 어드레스 비교부(330)는 다수의 퓨즈를 포함하며, 퓨즈들을 선택적으로 커팅하는 방식으로 불량 컬럼에 대한 어드레스(이하, '불량 어드레스') 정보가 저장되며, 특정 어드레스에 대해서는 불량 컬럼이 몇 번째 IO 블록에 포함되어 있는지에 대한 정보도 함께 저 장된다.
예를 들면, 리던던시 불록의 리페어 컬럼 수가 부족하여 어느 하나의 IO 블록에서 선택된 불량 컬럼을 그에 대응하는 리던던시 블록의 리페어 컬럼으로 더 이상 대체할 수 없을 경우, 추가로 구비된 제9 리던던시 블록의 리페어 컬럼으로 대체해야한다. 이 경우, 제1 내지 제8 IO 블록(311 내지 318)으로부터 출력된 신호를 그대로 IO 멀티플렉서(340)로 전달하고, 불량 컬럼이 몇 번째 IO 블록에 포함된 것인지에 따라 IO 멀티플렉서(340)가 해당 IO 블록의 출력 대신 제9 리던던시 블록의 출력 신호를 선택 해야한다. 따라서, 이렇게 대응되는 리던던시 블록의 정상 컬럼으로 리페어할 수 없는 경우를 위해, 특정 어드레스에 대해서는 불량 컬럼이 몇 번째 IO 블록에 포함되어 있는지에 대한 정보도 함께 저장되어야 한다.
이러한 어드레스 비교부(330)로 어드레스 신호가 입력되면 입력되는 어드레스에 의해 불량 셀이 연결된 컬럼이 선택되는지를 판단하며, 그 결과값으로 제1 내지 제8 선택부(351 내지 258)를 제어한다. 즉, 제1 내지 제8 리던던시 블록(321 내지 328)의 정상 컬럼으로 불량 컬럼을 대체할 수 있는 경우, 어드레스 비교부(330)는 제1 내지 제8 IO 블록(311 내지 318)으로부터 출력되는 데이터 대신 제1 내지 제8 리던던시 블록(321 내지 328)으로부터 출력되는 데이터가 IO 멀티플렉서(340)로 전달되도록 제1 내지 제8 선택부(351 내지 258)를 각각 제어한다.
한편, 제1 내지 제8 리던던시 블록(321 내지 328)의 정상 컬럼으로 불량 컬럼을 대체할 수 없는 경우에는, 제1 내지 제8 IO 블록(311 내지 318)으로부터 출력되는 데이터가 그대로 IO 멀티플렉서(340)로 전달되도록 제1 내지 제8 선택부(351 내지 258)를 각각 제어한다. 그리고, IO 멀티플렉서(340)가 불량 컬럼이 포함된 IO 블록으로부터 출력되는 데이터 대신 추가로 구비된 제9 리던던시 블록(329)으로부터 출력되는 데이터를 선택하여 외부로 출력될 수 있도록, 어드레스 비교부(330)는 불량 컬럼이 몇 번째 IO 블록에 포함되어 있는지에 대한 정보를 IO 멀티플렉서(340)로 전달한다.
상기의 동작을 통해, 본 발명의 리페어 회로는 한 어드레스에서 불량 컬럼이 두개 이상 발생하더라도 동시에 리페어가 가능하다. 뿐만 아니라, 리던던시 블록에 포함된 컬럼 수보다 많은 수의 불량 컬럼이 발생되더라도, 추가로 구비된 리던던시 블록의 컬럼으로 불량 컬럼을 대체할 수 있어, 리페어 효율을 보다 더 향상시킬 수 있다.
상술한 바와 같이, 본 발명은 각각의 IO 블록마다 리던던시 블록을 구비하고, 불량 셀이 연결된 컬럼이 선택되면 IO 블록들로부터 출력되는 데이터들을 리던던시 블록들의 리페어 컬럼들로부터 출력되는 정상적인 데이터로 모두 대체함으로써, 하나의 어드레스에서 두개 이상의 불량 컬럼이 존재하더라도 이를 정상적인 리페어 컬럼으로 모두 대체하여 리페어할 수 있다.
뿐만 아니라, 리던던시 블록에 포함된 리페어 컬럼 수보다 많은 수의 불량 컬럼이 발생되어 리페어 컬럼이 부족한 경우, 추가로 리던던시 블록을 구비하고 추가로 구비된 리던던시 블록에 포함된 리페어 컬럼으로 불량 컬럼으로 대체함으로써, 리페어 효율을 보다 더 향상시킬 수 있다.

Claims (3)

  1. 메모리 셀들이 연결된 컬럼들이 포함된 IO 블록들;
    상기 IO 블록들마다 구비되며 상기 컬럼들 중 불량 셀이 연결된 불량 컬럼을 대체하기 위한 다수의 리페어 컬럼들을 포함하는 리던던시 블록들;
    불량 셀이 선택되는 불량 어드레스 정보와 불량 컬럼이 어느 IO 블록에 포함되어 있는지에 대한 정보가 저장되며, 입력 어드레스가 불량 어드레스와 일치하는지 판단하는 어드레스 비교부;
    상기 어드레스 비교부의 출력에 따라 상기 IO 블록과 그에 대응하는 상기 리던던시 블록의 컬럼 중 하나만을 선택하여 선택된 컬럼으로부터 전달된 데이터만을 출력하는 선택부들; 및
    상기 선택부들에 의해 선택된 데이터들을 출력하는 IO 멀티플렉서를 포함하며,
    상기 입력 어드레스가 상기 불량 어드레스와 일치하면 상기 IO 블록들 대신 상기 리던던시 블록으로부터 출력되는 데이터들이 출력되도록 상기 어드레스 비교부가 상기 선택부들을 제어하여 특정 어드레스에서 두개 이상의 불량 셀이 존재하여도 리페어가 가능한 반도체 메모리 장치.
  2. 메모리 셀들이 연결된 컬럼들이 포함된 IO 블록들;
    상기 IO 블록들마다 구비되며 상기 컬럼들 중 불량 셀이 연결된 불량 컬럼을 대체하기 위한 다수의 리페어 컬럼들을 포함하는 리던던시 블록들;
    상기 리던던시 블록들과는 별도로 구비된 여분의 리던던시 블록;
    불량 셀이 선택되는 불량 어드레스 정보와 불량 컬럼이 어느 IO 블록에 포함되어 있는지에 대한 정보가 저장되며, 입력 어드레스가 불량 어드레스와 일치하는지 판단하는 어드레스 비교부;
    상기 어드레스 비교부의 출력에 따라 상기 IO 블록과 그에 대응하는 상기 리던던시 블록의 컬럼 중 하나만을 선택하여 선택된 컬럼으로부터 전달된 데이터만을 출력하는 선택부들; 및
    상기 어드레스 비교부의 출력에 따라 상기 선택부들에 의해 선택된 데이터들을 출력하거나, 상기 선택부들에 의해 선택된 데이터들 중 불량 셀로부터 출력된 데이터를 상기 여분의 리던던시 블록으로부터 출력된 데이터로 대체하여 출력하는 IO 멀티플렉서를 포함하며,
    상기 입력 어드레스가 상기 불량 어드레스와 일치하면 상기 IO 블록들 대신 상기 리던던시 블록으로부터 출력되는 데이터들이 출력되도록 상기 어드레스 비교부가 상기 선택부들을 제어하거나, 상기 IO 블록들로부터 출력되는 데이터들 중 불량 셀로부터 출력된 데이터만을 상기 여분의 리던던시 블록으로부터 출력된 데이터로 대체하여 특정 어드레스에서 두개 이상의 불량 셀이 존재하여도 리페어가 가능한 반도체 메모리 장치.
  3. 제 2 항에 있어서,
    상기 불량 컬럼을 상기 리던던시 블록의 상기 리페어 컬럼으로 대체할 수 없는 경우에 상기 선택부들은 상기 IO 블록들로부터 출력된 데이터들을 상기 IO 멀티플렉서로 전달하고, 상기 IO 멀티플렉서는 상기 불량 컬럼이 포함된 IO 블록에 대한 정보에 따라 상기 불량 셀로부터 출력된 데이터만을 상기 여분의 리던던시 블록으로부터 출력된 데이터로 대체하는 반도체 메모리 장치.
KR1020040072495A 2004-09-10 2004-09-10 복수의 불량 셀을 리페어할 수 있는 반도체 메모리 장치 KR20060023690A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040072495A KR20060023690A (ko) 2004-09-10 2004-09-10 복수의 불량 셀을 리페어할 수 있는 반도체 메모리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040072495A KR20060023690A (ko) 2004-09-10 2004-09-10 복수의 불량 셀을 리페어할 수 있는 반도체 메모리 장치

Publications (1)

Publication Number Publication Date
KR20060023690A true KR20060023690A (ko) 2006-03-15

Family

ID=37129801

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040072495A KR20060023690A (ko) 2004-09-10 2004-09-10 복수의 불량 셀을 리페어할 수 있는 반도체 메모리 장치

Country Status (1)

Country Link
KR (1) KR20060023690A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100855961B1 (ko) * 2006-07-28 2008-09-02 삼성전자주식회사 데이터 리던던시 메모리 셀 어레이와 로컬 리던던시 메모리셀 어레이를 모두 구비하는 반도체 메모리 장치 및 상기반도체 메모리 장치의 리던던시 방법.
KR101137771B1 (ko) * 2010-12-02 2012-04-24 한국과학기술원 내분비세포통신의 메커니즘에 기반한 디지털회로 자가고장복구 시스템 및 방법
US10971247B2 (en) 2018-03-29 2021-04-06 Samsung Electronics Co., Ltd. Semiconductor memory devices, memory systems, and methods of operating semiconductor memory devices

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100855961B1 (ko) * 2006-07-28 2008-09-02 삼성전자주식회사 데이터 리던던시 메모리 셀 어레이와 로컬 리던던시 메모리셀 어레이를 모두 구비하는 반도체 메모리 장치 및 상기반도체 메모리 장치의 리던던시 방법.
KR101137771B1 (ko) * 2010-12-02 2012-04-24 한국과학기술원 내분비세포통신의 메커니즘에 기반한 디지털회로 자가고장복구 시스템 및 방법
US10971247B2 (en) 2018-03-29 2021-04-06 Samsung Electronics Co., Ltd. Semiconductor memory devices, memory systems, and methods of operating semiconductor memory devices
US11335431B2 (en) 2018-03-29 2022-05-17 Samsung Electronics Co., Ltd. Semiconductor memory devices, memory systems, and methods of operating semiconductor memory devices
US11626185B2 (en) 2018-03-29 2023-04-11 Samsung Electronics Co., Ltd. Semiconductor memory devices, memory systems, and methods of operating semiconductor memory devices

Similar Documents

Publication Publication Date Title
JP5073166B2 (ja) Ｎａｎｄフラッシュメモリ装置及びそのマルチｉ／ｏリペア方法
US5337277A (en) Row redundancy circuit for a semiconductor memory device
US5548553A (en) Method and apparatus for providing high-speed column redundancy
US7227782B2 (en) NAND flash memory device capable of improving read speed
US7286399B2 (en) Dedicated redundancy circuits for different operations in a flash memory device
KR101282967B1 (ko) 리던던시 메모리 블록을 가지는 반도체 메모리 장치 및그의 셀 어레이 구조
US7218558B2 (en) Semiconductor memory devices having column redundancy circuits therein that support multiple memory blocks
US6950351B2 (en) Repair circuit
KR100633595B1 (ko) 반도체 메모리 장치 및 그 구동 방법
US8995212B2 (en) Column repair circuit
US9202596B2 (en) Semiconductor device, semiconductor repair system including the same, and method for operating the semiconductor device
KR20060023690A (ko) 복수의 불량 셀을 리페어할 수 있는 반도체 메모리 장치
JP2009099165A (ja) 半導体記憶装置
KR20090007859A (ko) 플래시 메모리 소자 및 그의 리페어 방법
US6754865B2 (en) Integrated circuit
US6934203B2 (en) Semiconductor memory device for improving redundancy efficiency
KR19980063955A (ko) 반도체 기억 장치
TWI528371B (zh) 半導體記憶裝置及其操作方法
KR20050037144A (ko) 메모리 장치의 컬럼 리페어 회로
KR960012792B1 (ko) 컬럼 리던던시 회로
KR100772092B1 (ko) 반도체 메모리 장치
KR100725089B1 (ko) 리던던시 회로
KR100855961B1 (ko) 데이터 리던던시 메모리 셀 어레이와 로컬 리던던시 메모리셀 어레이를 모두 구비하는 반도체 메모리 장치 및 상기반도체 메모리 장치의 리던던시 방법.
KR101497543B1 (ko) 리던던시 워드라인을 공유하는 반도체 메모리 장치
JP2008102987A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination