JP4900680B2 - 半導体メモリ試験装置 - Google Patents

半導体メモリ試験装置 Download PDF

Info

Publication number
JP4900680B2
JP4900680B2 JP2006235839A JP2006235839A JP4900680B2 JP 4900680 B2 JP4900680 B2 JP 4900680B2 JP 2006235839 A JP2006235839 A JP 2006235839A JP 2006235839 A JP2006235839 A JP 2006235839A JP 4900680 B2 JP4900680 B2 JP 4900680B2
Authority
JP
Japan
Prior art keywords
fail
memory
buffer memory
data
failures
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006235839A
Other languages
English (en)
Other versions
JP2008059688A (ja
Inventor
憲一 中垣
隆尋 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP2006235839A priority Critical patent/JP4900680B2/ja
Priority to KR1020070070721A priority patent/KR20080020468A/ko
Priority to TW096130107A priority patent/TW200828331A/zh
Publication of JP2008059688A publication Critical patent/JP2008059688A/ja
Application granted granted Critical
Publication of JP4900680B2 publication Critical patent/JP4900680B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31932—Comparators

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

本発明は、半導体メモリ試験装置に関し、詳しくは試験時間の短縮に関する。
図４は従来の半導体メモリ試験装置におけるフェイルデータの転送構成例図である。図４において、半導体メモリデバイス１（以下ＤＵＴという）の試験にあたっては、ファンクションテスト実行により得たＤＵＴ１のフェイルデータは、パターン発生器２から出力されるアドレス情報に基づいてフェイルメモリ３に取り込まれる。
フェイルカウンタ４は、ファンクションテストごとの統計データや不良解析のためのフェイル状況を取得するために、フェイルメモリ３に取り込まれたフェイルの数をカウントする。その後、フェイルメモリ３のフェイルデータはバッファメモリ５に転送され、図示しないリダンダンシＣＰＵによるリペア演算が行われる。
図５は図４の動作の流れを示すフロー図であり、（ａ）はフェイルメモリ３側の処理を示し、（ｂ）はバッファメモリ５側の処理を示している。フェイルメモリ３側の処理としては、フェイルメモリ３に対するフェイルデータの取り込み→フェイルカウント→バッファメモリ５へのコピーが周期的に実行される。バッファメモリ５側の処理としては、バッファメモリ５へのコピーとリダンダンシ演算が周期的に実行される。
図５において、１回のフェイルデータの取り込みからリダンダンシ演算までの一連の処理に着目すると、フェイルメモリ３側におけるフェイルメモリ３に対するフェイルデータの取り込み→フェイルカウント→バッファメモリ５へのコピーと、バッファメモリ５側におけるバッファメモリ５へのコピーとリダンダンシ演算が逐次的に実行される。フェイルデータの取り込み処理時間をＴ１、フェイルカウント処理時間をＴ２、バッファメモリ５へのコピー処理時間をＴ３、リダンダンシ処理時間をＴ４とすると、１回のフェイルデータの取り込みからリダンダンシ演算までの一連の処理時間ＴＡは、
ＴＡ＝Ｔ１＋Ｔ２＋Ｔ３＋Ｔ４
になる。
ここで、フェイルカウンタ４によるフェイルデータ取り込み後のフェイルカウントは、ファンクションテストごとの統計データや不良解析のためのフェイル状況を取得するために必要な処理であるため削除することができない。そのため、フェイルメモリ３に取り込まれたフェイル数のカウント処理が終了するまでバッファメモリ５へのフェイルデータ転送を行うことができず、次のバッファメモリ側の処理は待機しなければならない。
仮に、フェイルカウント処理をバッファメモリ５への転送後にバッファメモリ側で行ったとしても、リダンダンシＣＰＵによるリペア演算の時間が増加することになって半導体メモリ試験装置全体としての試験時間は減少せず、検査時間を短縮する上でのボトルネックとなっていた。
特許文献１には、フェイルメモリからバッファメモリへフェイルデータを転送する構成の半導体メモリ試験装置の一例が記載されている。
特開２００２−３６７３９６
本発明の課題は、半導体メモリの試験時間（不良解析時間）を短縮することにある。
上記課題を解決する請求項１に記載の発明は、フェイルメモリからバッファメモリへフェイルデータを転送するように構成された半導体メモリ試験装置において、フェイルデータのビット幅（ページ）と等しい数のカウンタよりなり、バッファメモリへのフェイルデータの転送と同時にページ毎の総フェイル数をカウントするフェイルカウンタ部を設けたことを特徴とする。
請求項２記載の発明は、フェイルメモリからバッファメモリへフェイルデータを転送するように構成された半導体メモリ試験装置において、フェイルデータのビット幅（ページ）と等しい数のカウンタよりなり、バッファメモリへのフェイルデータの転送と同時にページ毎の総フェイル数をカウントするフェイルカウンタ部と、救済可能なフェイル数（閾値）が格納された閾値レジスタと、前記フェイルカウンタ部におけるページ毎の総フェイル数のカウント値と閾値レジスタから入力される救済可能なフェイル数（閾値）とを比較する前記フェイルカウンタ部のカウンタと等しい数の比較器よりなる比較部を設けたことを特徴とする。
本発明によれば、バッファメモリへのフェイルデータの転送と同時にページ毎の総フェイル数をカウントすることにより、半導体メモリの試験時間（不良解析時間）を短縮することができる。
以下、図面を参照して、本発明の実施形態について説明する。図１は本発明の一実施例を示す構成図であり、図４と共通する部分には同一の符号を付けている。
図１において、ファンクションテスト実行により得たＤＵＴ１のフェイルデータは、パターン発生器２から出力されるアドレス情報に基づいてフェイルメモリ３に格納される。
ファンクションテスト実行後、フェイルメモリ３に格納されたフェイルデータは、バッファメモリ５に転送される。このとき、フェイルカウンタ部６は、バッファメモリ５へ転送されるフェイルデータのフェイル数をカウントする。ここで、フェイルカウンタ部６は、フェイルデータのビット幅（ページ）と等しい数のカウンタ６１〜６Ｎを有するものであり、これらカウンタ６１〜６Ｎはバッファメモリ５への転送と同時にページ毎の総フェイル数をカウントする。そして、バッファメモリ５への転送後、図示しないリダンダンシＣＰＵによるリペア演算が行われる。
図２は図１の動作の流れを示すフロー図であり、（ａ）はフェイルメモリ３側の処理を示し、（ｂ）はバッファメモリ５側の処理を示している。フェイルメモリ３側の処理としては、フェイルメモリ３に対するフェイルデータの取り込み→バッファメモリ５へのコピーとフェイルカウントの同時処理が周期的に実行される。バッファメモリ５側の処理としては、バッファメモリ５へのコピーとフェイルカウントの同時処理→リダンダンシ演算が周期的に実行される。
図２において、１回のフェイルデータの取り込みからリダンダンシ演算までの一連の処理に着目すると、フェイルメモリ３側におけるフェイルメモリ３に対するフェイルデータの取り込み→バッファメモリ５へのコピーとフェイルカウントの同時処理と、バッファメモリ５側におけるバッファメモリ５のコピーとフェイルカウントの同時処理→リダンダンシ演算が周期的に実行される。フェイルデータの取り込み処理時間をＴ１、バッファメモリ５へのコピーとフェイルカウントの同時処理時間をＴ５、リダンダンシ処理時間をＴ４とすると、１回のフェイルデータの取り込みからリダンダンシ演算までの一連の処理時間ＴＢは、
ＴＢ＝Ｔ１＋Ｔ５＋Ｔ４
になる。ここで、バッファメモリ５へのコピーとフェイルカウントの同時処理時間Ｔ５と図５のフェイルカウント処理時間Ｔ２とバッファメモリ５へのコピー処理時間Ｔ３とを加算した時間との関係は、Ｔ５＜(Ｔ２＋Ｔ３)にある。これにより、図５の一連の処理時間ＴＡと図２の一連の処理時間ＴＢはＴＡ＞ＴＢになり、図２の一連の処理時間ＴＢは図５の一連の処理時間ＴＡよりも短縮される。

図２に示すように、フェイルメモリ３に格納されたフェイルデータをバッファメモリ５へ転送するのと同時にフェイルカウンタ６によるフェイルカウントを実行することによりフェイルデータ取り込み後のフェイルカウント処理を待つことなくバッファメモリ５への転送を行うことができ、半導体メモリの試験・不良解析時間を短縮できる。
図３は本発明の他の実施例を示す構成図であり、図１と共通する部分には同一の符号を付けている。図３において、閾値レジスタ７は救済可能なフェイル数を格納するものである。比較部８には、バッファメモリ５への転送時に得られるフェイルカウンタ部６の各カウンタ６１〜６Ｎのフェイルカウント値と閾値レジスタ７から入力される救済可能なフェイル数（閾値）とを比較する複数の比較器８１〜８Ｎが設けられている。
比較部８を構成する各比較器８１〜８Ｎにおけるフェイルカウンタ部６の各カウンタ６１〜６Ｎのフェイルカウント値と閾値レジスタ７の閾値との比較結果から、リダンダンシ演算の対象となるページが救済可能かどうかを判断できる。
すなわち、閾値を超えたページはリダンダンシ演算による救済が不可能と判断してリダンダンシ演算の対象から外す。演算の対象から外すことにより、処理するページの数が減ることから、リダンダンシ演算の処理時間が削減できる。これにより、装置全体の試験時間をさらに短縮することが可能となる。
また、比較部による閾値との比較結果を使用することにより、バッファメモリ５のリダンダンシ演算の他に、フェイルメモリ３に対する不良解析に適用することもできる。具体的には、リダンダンシ演算と同様に、フェイルメモリ３に対する不良解析を行う際に、閾値を超えたページをフェイルメモリ３の不良解析対象から外すことで、フェイルメモリ側の解析時間が短縮できる。
さらに、閾値との比較にあたっては、専用の回路を用意する例を示したが、ソフトウエアによる比較演算結果を用いて不良解析やリダンダンシ処理の対象から外す処理を行うようにしてもよい。
本発明の一実施例を示す構成図である。 図１の動作の流れを示すフロー図である。 本発明の他の実施例を示す構成図である。 従来の半導体メモリ試験装置におけるフェイルデータの転送構成例図である。 図４の動作の流れを示すフロー図である。
符号の説明
１ ＤＵＴ
２ パターン発生器
３ フェイルメモリ
５ バッファメモリ
６ フェイルカウンタ部
７ 閾値レジスタ
８ 比較部


Claims (2)

  1. フェイルメモリからバッファメモリへフェイルデータを転送するように構成された半導体メモリ試験装置において、
    フェイルデータのビット幅（ページ）と等しい数のカウンタよりなり、バッファメモリへのフェイルデータの転送と同時にページ毎の総フェイル数をカウントするフェイルカウンタ部を設け、
    前記フェイルメモリ側におけるフェイルメモリに対するフェイルデータの取り込みおよびバッファメモリへのコピーとフェイルカウントの同時処理と、前記バッファメモリ側におけるバッファメモリへのコピーとフェイルカウントの同時処理とリダンダンシ演算が周期的に実行されることを特徴とする半導体メモリ試験装置。
  2. フェイルメモリからバッファメモリへフェイルデータを転送するように構成された半導体メモリ試験装置において、
    フェイルデータのビット幅（ページ）と等しい数のカウンタよりなり、バッファメモリへのフェイルデータの転送と同時にページ毎の総フェイル数をカウントするフェイルカウンタ部と、
    救済可能なフェイル数（閾値）が格納された閾値レジスタと、
    前記フェイルカウンタ部におけるページ毎の総フェイル数のカウント値と閾値レジスタから入力される救済可能なフェイル数（閾値）とを比較する前記フェイルカウンタ部のカウンタと等しい数の比較器よりなる比較部を設け、
    前記フェイルメモリ側におけるフェイルメモリに対するフェイルデータの取り込みおよびバッファメモリへのコピーとフェイルカウントの同時処理と、前記バッファメモリ側におけるバッファメモリへのコピーとフェイルカウントの同時処理とリダンダンシ演算が周期的に実行されることを特徴とする半導体メモリ試験装置。
JP2006235839A 2006-08-31 2006-08-31 半導体メモリ試験装置 Active JP4900680B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006235839A JP4900680B2 (ja) 2006-08-31 2006-08-31 半導体メモリ試験装置
KR1020070070721A KR20080020468A (ko) 2006-08-31 2007-07-13 반도체 메모리 시험 장치
TW096130107A TW200828331A (en) 2006-08-31 2007-08-15 Semiconductor memory test system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006235839A JP4900680B2 (ja) 2006-08-31 2006-08-31 半導体メモリ試験装置

Publications (2)

Publication Number Publication Date
JP2008059688A JP2008059688A (ja) 2008-03-13
JP4900680B2 true JP4900680B2 (ja) 2012-03-21

Family

ID=39242229

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006235839A Active JP4900680B2 (ja) 2006-08-31 2006-08-31 半導体メモリ試験装置

Country Status (3)

Country Link
JP (1) JP4900680B2 (ja)
KR (1) KR20080020468A (ja)
TW (1) TW200828331A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009093709A (ja) * 2007-10-04 2009-04-30 Nec Electronics Corp 半導体集積回路及びテスト方法
JP4962277B2 (ja) * 2007-11-12 2012-06-27 横河電機株式会社 半導体メモリ試験装置
JP5161964B2 (ja) * 2008-07-28 2013-03-13 株式会社アドバンテスト 試験装置および試験方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04186600A (ja) * 1990-11-21 1992-07-03 Hitachi Ltd Ｉｃメモリ試験装置
JP3547065B2 (ja) * 1996-11-19 2004-07-28 株式会社アドバンテスト メモリ試験装置
JP3547070B2 (ja) * 1997-09-19 2004-07-28 株式会社アドバンテスト 半導体メモリ試験装置
JPH1186595A (ja) * 1997-09-10 1999-03-30 Advantest Corp 半導体メモリ試験装置
JPH1196792A (ja) * 1997-09-19 1999-04-09 Advantest Corp 半導体試験装置
JPH11176194A (ja) * 1997-12-10 1999-07-02 Toshiba Corp 半導体試験装置
JPH11213695A (ja) * 1998-01-21 1999-08-06 Advantest Corp 半導体メモリ試験装置
JPH11238395A (ja) * 1998-02-20 1999-08-31 Advantest Corp メモリ試験装置
JPH11297094A (ja) * 1998-04-15 1999-10-29 Advantest Corp 半導体試験装置
JP2001256798A (ja) * 2000-03-14 2001-09-21 Nec Corp 半導体試験装置及び半導体試験方法並びにプログラムを記録した機械読み取り可能な記録媒体
JP2005259266A (ja) * 2004-03-11 2005-09-22 Advantest Corp 試験装置及び試験方法
JP4098264B2 (ja) * 2004-03-16 2008-06-11 株式会社アドバンテスト 試験装置及び試験方法
JP2006012253A (ja) * 2004-06-23 2006-01-12 Advantest Corp 試験装置及び試験方法
JP2007157264A (ja) * 2005-12-06 2007-06-21 Yokogawa Electric Corp メモリ試験装置

Also Published As

Publication number Publication date
TW200828331A (en) 2008-07-01
JP2008059688A (ja) 2008-03-13
KR20080020468A (ko) 2008-03-05

Similar Documents

Publication Publication Date Title
JP2010140127A (ja) データ転送処理装置及び方法
JP5983362B2 (ja) 試験方法、試験プログラム、および、試験制御装置
JP2007272687A (ja) 半導体集積回路のタイミング検証方法及びタイミング検証装置
JP4900680B2 (ja) 半導体メモリ試験装置
JP2010281695A (ja) 半導体集積回路
JP4793741B2 (ja) 誤り訂正回路、誤り訂正方法
JP2006331571A (ja) 半導体装置
TW201346529A (zh) 訊號處理電路以及使用該訊號處理電路的測試裝置
US7484147B2 (en) Semiconductor integrated circuit
CN111831328A (zh) 数据处理的方法及装置
JP6580279B2 (ja) テスト装置、テスト方法およびテストプログラム
JP5811859B2 (ja) ソースコードの静的解析装置、システム、方法、及びそのためのプログラム
JP2009093709A (ja) 半導体集積回路及びテスト方法
JP6874462B2 (ja) 情報処理装置、メモリ制御システム、メモリ制御方法およびメモリ制御プログラム
JP2008134808A (ja) 論理回路の機能検証装置、機能カバレッジアイテムの検証方法及びプログラム
US9542266B2 (en) Semiconductor integrated circuit and method of processing in semiconductor integrated circuit
US9885754B2 (en) Integrated circuit with self-verification function, verification method and method for generating a BIST signature adjustment code
CN112540866B (zh) 存储器装置及其数据存取方法
US20060093961A1 (en) Method of verifying electron beam data
JP2009043299A (ja) 半導体試験装置
JP2017136699A (ja) データ処理装置、画像形成装置および故障検査方法
JP5499682B2 (ja) 半導体集積回路、デバッグシステム、デバッグ方法、デバッグプログラム及び記録媒体
US9829536B2 (en) Performing on-chip partial good die identification
JP2008028271A (ja) 半導体集積回路装置のテスト方法、および半導体集積回路装置の検査装置
JP2010055350A (ja) メモリ検査回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110920

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111208

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111221

R150 Certificate of patent or registration of utility model

Ref document number: 4900680

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150113

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20180113

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20180113

Year of fee payment: 6

S201 Request for registration of exclusive licence

Free format text: JAPANESE INTERMEDIATE CODE: R314201

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20180113

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250