TW200828331A - Semiconductor memory test system - Google Patents

Description

200828331 九、發明說明： 【發明所屬之技術領域】 本發明侧於—半導體記憶體戦裝置，詳細而言係 可縮紐測試時間之半導體記憶體踯試裝置。 ’、外； 【先前技術】 你m圖=係習知之轉體記憶制峨置巾失效資料之傳送槿, 之咖！之失效資料1^=^將藉由執行功能檢查附 、兄，用之分析之她 其，失效記憶體3之失效十數 不之冗餘CPU進行额演算。^輯4體5，由未觸 圖5係顯示圖4之動作户您今、士&门 / 憶體3側之處理，（b)俜^ ’（a)係顯示失效! ，側之處理中，周期=處理。編 之處理中，周期性地執行著^至^:己憶體5。緩衝記憶體5相 餘演算。 者將失效㈣複製至緩衝記憶體5與万 圖5中，’若注意1次從恭 ： 理，可知依序執行荖·於生 效貧料至冗餘演算之一連串〆 S、體〜失效計數-將失效資料㈣L载失效貧料至失效 十思肢5側中，將失女警 、旻衣至緩衝記憶體5， ^ 5 ΐί 理時料複製錢衝記'_ ί 處理時間為 間丁八如下： 讀至几餘演算之-連串處理時 200828331 ΤΑ: Τ1+Τ2 + Τ3 + Τ4 係為亍之載入失效資料後之失效計 處理?束為止吾人無法將失S 下緩衝心隱體侧之處理必須待命 數， 之失效 資料傳送至緩 龄失效計數處理在傳送失效資料至緩衝記師5接六經 少，而成為欲^體之測試時間並未減 導體記憶測靖置之—例，該半 體。 \衣踩以讀從失效記憶體傳駐缓衝記憶 .【專利文獻1】日本特開2〇〇2 —3_6號公報 【發明内容】 本發明之課題在於提供一半導壯 導體記憶體測試時間（不良分析.時4體别轉置，可縮短半 解決謀顳之手种、 記，二 ，申請專利範圜第1項之發明係一種柳 。己k'脰測试裝置’從失效記憶體 種丰¥體 特徵在於：設有失效計緩衝記憶體，其 同時，將每頁之總失效數加以計^^失效讀至緩衝記憶體之 Μ申請專利細第2項之發縣 體記憶體測試裝置，其中該失效計數弟1項之半導 寬（頁數）同樣數目之計數哭。数°。邛具有與失效資料之位元 200828331 申睛專利範圍第3項蘇^ 從失效記Μ傳私效資^導體練_試裝置， 失效計數器部，在1 =，魏體’其特徵在於包含： 頁總失效數加以計^1料失效資駐緩衝記憶體之同時，將每 閾値暫存器，儲在古沉、士此 …比較部，比較該失效計^數器^效，（閾值）；及 從閾値暫存器所輪入之捕:二上，母頁總失效數之計數値與 申古主直刹μ .失效數（閾値）〇 體記憶體測試裝置請專利範圍第 3項之半導 寬（頁數）才目同數目^計^,部具有與失效資料之位元 之計數器相同數目的比較器7 ’以比較部具有與該失效計數器部 查3¾主敫果 依本發明’藉由傳送失效 失效數加以計數，可缩短丰衝記憶體之同時將每頁總 間）。 德體魏體之測試時間（不良分析時 【實施方式】 之最佳形| 乂 以下餐知、圖式說明本發明之實祐犯 一實施例構成圖，對與圖4共通之部顯示本發明之 圖1中，根據從模式產生哭2所於山。一付號。 功能=所狀翻由執行 緩衝記憶體5。此時，失效計數器部料傳送至 之失效資料失效數目加以計數。在此，^ ^至^^己憶體5 效資料之位元寬（賊）囉數目 4H6具有與失 器61〜6N在將失效資料傳送至緩衝將·; 200828331 效數目加以計數。然後，傳送至缓衝記憶體5後， 冗餘CPU進行顧演#。 〜之 圖2係顯示圖i之動作流程之流程圖，(a)顯示失效記 體3侧之處理，（b)顯示缓衝記憶體5侧之處理。失效記憶^^ 侧之處理中，周期性地執行著載入失效資料至失效圮情體^ ~蔣 二效資料複製至緩衝記憶體5與失效計數之同時處理了緩衝 5二側，肋性地齡賴失效:雜魏至_記怜i 5 —失效计數之同時處理4冗餘演算。 、 圖2中’注意1次從載入失效資料至冗餘演算之一 理，即周期性地執行著:失效記憶體3侧中，載入 趟 ，體3,失效資料複製至缓衝記憶體5與失效同$ 衝記㈣5侧中，將其複製至緩衝記憶體5盘失3 .，之同％處理—冗餘演算等動作。若令载效資^ _、=叶 ΤΒ = Τ1+Τ5 + Τ4 在此，將失效資料複製至緩衝記憶體5盥 理日守間T5以及@ 5之失效計數處理 2ς 寸處 緩衝記憶體5之處理時間Τ3相之削、f失办料硬製至 丁3)。藉此，圖5.之一連串處理’為T5<(叫 ΤΒ之關係為ΤΑ>ΤΒ，圖2之—連串/理^ 2 連串處理時間 串處理時間ΤΑ縮短。 連串處理日獨Τβ較圖5之-連 ^如圖2所示，藉由將儲存在失效記 ^ 緩衝記憶體5之同時，由失效計數哭二;之失效育料傳送至 待失效資㈣人後之失效計數處’則不需等 憶體5，可驗半導敎,輯、不^^核至緩衝記 圖3係顯示本發明之° 部分賦予同—符號。圖 成圖’對與圖1共通之 -中__杨7⑽縣可補救之失 效數目。於比較部8 < 緩衝記憶體5時所^數比較H 81〜8N，用以比較傳送至 效計數値與從閾値 f計數器部6之各計數器61〜6N之失 値）。 。7所輪入之可補救之失效數目（閾 從構成比較部8之夂 各計數器61〜晰 81〜8N巾，失效計數器部6之 果，可判斷成為冗餘清管與閾値暫存器7之閾値之比較結 亦即，超過鬧値象之頁是否可補救。 被剔除在冗餘演算之對参=判斷由冗餘演算不可能將其補救而 外，所處理之頁數減少，卜。猎由將其剔除在冗餘演算之對象 此，可更縮短裝置整體之減冗餘演算之處理時間。藉 且藉由使用由比較部祕:曰。 ' 憶體5之冗餘演算外，亦祖之與閾俊之比較結果，除緩衝記 良分析。具體而言，與 j於對於失效記憶體3所進行之不 t析時，藉由將超過閾値之生對失效記憶體3進行不良 象外，可縮短失效記憶體侧之分“間效記憶體3之不良分析對 口人已示在與閾値比較時，卷 由敕體所產生之比較演算钟 專用電路之例，但亦可使用 對象之處理。° 進仃剔除不良分析或冗餘處理之 【圖式簡單說明】 =1齡本㈣之1_之顧目。 圖2顯示圖1之動作流程之流程圖。 、圖3顯示本發私另—實麵之構. 圖4顯示習知之半導濟印愔 Θ 成例。 _ °思-測試裝置中失效資料之傳送構 圖5顯示圖4之動作流程之流程圖。 200828331 【主要元件符號說明】 1〜半導體記憶體裝置（DUT ) 2〜模式產生器 3〜失效記憶體 4〜失效計數器 5〜缓衝記憶體 6〜失效計數器部 61 ...6N〜計數器 7〜閾値暫存器 8〜比較部 81 ...8N〜比較器 T1〜載入失效貧料之處理時間 ’ T2〜失效計數處理時間 T3〜將失效資料複製至缓衝記憶體之處理時間 T4〜冗餘處理時間 T5〜將失效資料複製至緩衝記憶體與失效計數之同時處理時 間 ΤΑ、TB〜從載入失效資料至冗餘演算之一連串處理時間 10

Claims (1)

1. 200828331 十、申請專利範圍： 1. 一種半導體記憶體測試裝置，從失效記憶體傳送失效資料至 缓衝記憶體，其特徵在於：設有失效計數器部，在傳送失效 資料至緩衝記憶體之同時，將每頁之總失效數加以計數。 2. 如申請專利範圍第1項之半導體記憶體測試裝置，其中該失 效計數器部具有與失效資料之位元寬.（頁數）同樣數目之計 數器。 3. —種半導體記憶體測試裝置，從失效記憶體傳送失效資料至 緩衝記憶體，其特徵在於包含： 失效計數器部，在傳送失效資料至緩衝記憶體之同 時，將每頁總失效數加以計數； 閾値暫存器，儲存有可補救之失效數（閾値）；及 比較部，比較該失效計數器部中，每頁總失效數之計 數値與從閾値暫存器所輸入之可補救之失效數（閾値）。 4. 如申請專利範圍第3項之半導體記憶體測試裝置，其中該失效 計數器部具有與失效資料之位元寬（頁數）相同數目的計數 器；該比較部具有與該失效計數器部之計數器相同數目的比 較器。 十一、圖式: 11