JP5499682B2 - 半導体集積回路、デバッグシステム、デバッグ方法、デバッグプログラム及び記録媒体 - Google Patents

Description

本発明は、半導体集積回路、デバッグシステム、デバッグ方法、デバッグプログラム及び記録媒体に関し、詳細には、画像処理におけるデバッグ、評価、解析等を効率的に行う情報を取得することのできるマイクロコンピュータ、ＤＳＰ（Digital Signal Processor）、ＡＳＩＣ（Application Specific Integrated Circuit）等の半導体集積回路、デバッグシステム、デバッグ方法、デバッグプログラム及び記録媒体に関する。

複合装置、ファクシミリ装置、複写装置、プリンタ装置及びコンピュータ等の画像データの処理を行う画像処理装置においては、高機能化に伴って、搭載するソフトウェア及びハードウェア構成が大規模かつ複雑化し、問題が発生した場合の原因の究明が困難となってきているが、市場の要求にタイムリーに対応するためには、早急な原因究明が求められる。

画像処理装置には、近時、高機能な画像処理用の半導体集積回路、例えば、ＡＳＩＣが搭載され、ＡＳＩＣは、内部に複数の画像処理モジュールを搭載して、これらの複数のモジュールで画像処理した画像データを外部に出力する。

ところが、従来のＡＳＩＣは、入力画像データと出力画像データの状態のみが分かるだけで、ＡＳＩＣ内部での処理途中の画像データの状態を把握することができない。その結果、意図する画像データが出力されない場合に、ＡＳＩＣ内部のどの画像処理モジュールの処理段階で問題が発生しているのかを把握することができない。

そして、従来、複数の画像処理手段間の画像パスを転送される画像データのうち、指定された画像処理手段間の画像パスを流れる画像データを、デバッグ専用のバスを用いて取り出してデバッグする技術が提案されている（特許文献１参照）。

しかしながら、上記従来技術にあっては、複数の画像パスのうち指定された画像パスを流れる画像データを、デバッグ専用バスを用いて取り出してデバッグしているため、ＡＳＩＣ等の半導体集積回路に、デバッグ専用のインターフェイスを実装する必要があるとともに、複数個所のデータ値を比較してデバッグすることができず、デバッグ専用のインターフェイスを用いることなく、より高精度で利用性の高いデバッグ行う上で、改良の必要があった。

そこで、本発明は、専用のデバッグインターフェイスを用いることなく、一度に複数の処理段階のデータを比較して、デバッグを高精度に、かつ、効率的に行うことのできる半導体集積回路、デバッグシステム、デバッグ方法、デバッグプログラム及び記録媒体を提供することを目的としている。

上記目的を達成するため、本発明の半導体集積回路は、入力ポートから入力される画像データに対して、複数の画像処理モジュールが適宜の順序で所定の画像処理を施して出力ポートから外部に出力する半導体集積回路であって、前記入力ポート、前記複数の画像処理モジュールの少なくとも一方が出力する前記画像データの特徴量を生成する特徴量生成手段と、前記特徴量を保持する特徴量保持手段と、を備え、前記特徴量生成手段は、前記画像データの示す１つの画像を複数の画像領域に分割し、当該分割したそれぞれの画像領域で前記特徴量を生成し、更に、前記画像データに対して画像強調処理を施すための画像強調情報信号を生成するデータ処理モジュールと、前記データ処理モジュールの出力する前記画像強調情報信号についてのデータ特徴量を生成するデータ特徴量生成手段と、前記データ特徴量生成手段の生成する前記データ特徴量を保持するデータ特徴量保持手段と、を備えたことを特徴とする。

また、本発明のデバッグシステムは、入力ポートから入力される画像データに対して、複数の画像処理モジュールが適宜の順序で所定の画像処理を施して出力ポートから外部に出力する半導体集積回路にデバッガ装置からデバッグ用の画像データを入力して当該半導体集積回路のデバッグを行うデバッグシステムであって、前記半導体集積回路は、上記半導体集積回路であり、前記デバッガ装置は、前記半導体集積回路に前記デバッグ用の画像データを入力し、当該半導体集積回路の適宜の前記特徴量保持手段から前記特徴量を取得して当該半導体集積回路のデバッグを行うことを特徴とする。

さらに、本発明の半導体集積回路におけるデバッグ方法は、入力ポートから入力される画像データに対して、複数の画像処理モジュールが適宜の順序で所定の画像処理を施して出力ポートから外部に出力する半導体集積回路におけるデバッグ方法であって、特徴量生成手段により、前記入力ポート、前記複数の画像処理モジュールの少なくとも一方が出力する前記画像データの特徴量を生成する特徴量生成処理ステップと、特徴量保持手段により、前記特徴量生成処理ステップで生成される前記特徴量を保持する特徴量保持処理ステップと、を有し、前記特徴量生成処理ステップでは、前記特徴量生成手段により、前記画像データの示す１つの画像を複数の画像領域に分割し、当該分割したそれぞれの画像領域で前記特徴量を生成し、更に、データ処理モジュールにより、前記画像データに対して画像強調処理を施すための画像強調情報信号を生成するデータ処理ステップと、データ特徴量生成手段により、前記データ処理モジュールの出力する前記画像強調情報信号についてのデータ特徴量を生成するデータ特徴量生成ステップと、データ特徴量保持手段により、前記データ特徴量生成手段の生成する前記データ特徴量を保持するデータ特徴量保持ステップと、を有することを特徴とする。

加えて、本発明のデバッグプログラムは、上記半導体集積回路におけるデバッグ方法の前記特徴量生成処理ステップ、前記特徴量保持処理ステップ、前記データ処理ステップ、前記データ特徴量生成ステップ、及び前記データ特徴量保持ステップをコンピュータにより実行させることを特徴とする。

また、本発明の記録媒体は、上記デバッグプログラムをコンピュータが読み取り可能に記録したことを特徴とする。

本発明によれば、特徴量生成手段により画像データの示す１つの画像を複数の画像領域に分割したそれぞれの画像領域で特徴量を生成して保持する他、データ特徴量生成手段により画像データに対して画像強調処理を施すための画像強調情報信号のデータ特徴量を生成して保持するため、専用のデバッグインターフェイスを用いることなく、１回のデバッグ処理で画像データの画像における各画像領域に対してデバッグを高精度に、かつ、効率的に行うことができる。

本発明の第１実施例を適用したデバッグ時のＭＦＰコントローラボードのブロック構成図。 ハッシュ計算部の詳細なブロック構成部 ＣＲＣ部の回路構成図。 デバッガ端末のモニタ表示の一例を示す図。 有効領域計算部による有効領域計算処理を示すフローチャート。 本発明の第２実施例を適用した画像処理ＡＳＩＣのブロック構成図。 第２実施例のハッシュ計算部の詳細なブロック構成図。 第３実施例の画像処理ＡＳＩＣのブロック構成図。

以下、本発明の好適な実施例を添付図面に基づいて詳細に説明する。なお、以下に述べる実施例は、本発明の好適な実施例であるので、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明によって不当に限定されるものではなく、また、本実施の形態で説明される構成の全てが本発明の必須の構成要件ではない。

図１〜図５は、本発明の半導体集積回路、デバッグシステム、デバッグ方法、デバッグプログラム及び記録媒体の第１実施例を示す図であり、図１は、本発明の半導体集積回路、デバッグシステム、デバッグ方法、デバッグプログラム及び記録媒体の第１実施例を適用したＭＦＰコントローラボード１の要部ブロック構成図である。

図１において、ＭＦＰコントローラボード１は、スキャナ機能、プリンタ機能、ファクシミリ機能、データ送受信機能等の複数の機能を搭載したＭＦＰ（Multi Function Peripheral：複合装置）のコントローラボードに適用され、ＭＦＰの搭載する各機能を制御するとともに、画像処理を実行する。

ＭＦＰコントローラボード１は、ＣＰＵ（Central Processing Unit ）１１、ＲＡＭ（Random Access Memory）１２、画像処理ＡＳＩＣ（画像処理用半導体集積回路）１３及びＵＳＢホストポート１４等を搭載しており、ＣＰＵ１１とＲＡＭ１２及びコントローラボード１３は、応答を待たずに次の要求を発行できる高速のスプリットトランザクションのバス、例えば、ＰＣＩｅ（Peripheral Component Interconnect Express）で接続されている。

ＲＡＭ１２には、ＭＦＰの基本プログラムや本発明のデバッグプログラム及び必要なシステムデータが格納されるとともに、ＣＰＵ１１のワークメモリとして利用され、また、画像処理ＡＳＩＣ１３で処理された画像データを一時格納するメモリとして利用される。

ＣＰＵ１１は、ＲＡＭ１２内の基本プログラムに基づいてＲＡＭ１２をワークメモリとして利用しつつＭＦＰの各部を制御して、ＭＦＰとしての基本処理を実行するとともに、デバッグ時には、イーサネット（Ethernet：登録商標）等によって接続されるデバッガ端末１００からの命令によってＲＡＭ１２内のデバッグプログラムを立ち上げて、画像処理ＡＳＩＣ１３に後述するデバッグ方法を実行させる。

ＵＳＢホストポート１４は、ＭＦＰコントローラボード１がＭＦＰに搭載されているときには、ＭＦＰと画像データの授受を行うコンピュータ等の外部のＵＳＢホスト装置が接続され、図１に示すように、デバッグ時には、デバッガ端末１００が接続される。ＵＳＢホストポート１４は、該ＵＳＢホスト装置やデバッガ端末１００と通信するための物理的・電気的Ｉ／Ｆを制御する機能及びＵＳＢプロトコルを制御する機能を有し、ＵＳＢホスト装置やデバッガ端末１００と通信する。

画像処理ＡＳＩＣ１３は、画像データの処理、例えば、スキャナで読み取られた画像データ等の入力画像データに対して、プリンタで印刷出力するのに適した画像データへの画像処理、ネットワークを介したデータ転送に適した画像データへの画像処理、データ蓄積部へのデータ蓄積に適した画像処理等の画像処理を実行して、一旦ＲＡＭ１２に蓄積し、その後、図示しないプリンタ、ネットワークインターフェイス、あるいは、ハードディスク等に出力する。

画像処理ＡＳＩＣ１３は、画像データ入力側に配置されたＩ／Ｆ（インターフェイス）２１、縦列に接続されたアルゴ処理部２２ａ〜２２ｎ、画像データの出力側に配置されたＩ／Ｆ２３、ハッシュ計算部２４ａ〜２４ｎ+1及び結果保存レジスタ２５ａ〜２５ｎ+1等を搭載している。

Ｉ／Ｆ（入力ポート）２１には、ＭＦＰコントローラボード１外、例えば、ＭＦＰのスキャナや外部のコンピュータ等からの画像データが入力され、Ｉ／Ｆ２１は、該画像データを受け取って先頭のアルゴ処理部２２ａ及びハッシュ計算部２４ａに出力する。

各段のアルゴ処理部（画像処理モジュール）２２ａ〜２２ｎは、順次縦列に接続され、ＣＰＵ１１によって設定されたパラメータやレジスタ値に基づいて前段のＩ／Ｆ２１やアルゴ処理部２２ａ〜２２ｎ-1から入力される画像データに対して所定の画像処理を施して、次段のアルゴ処理部２２ｂ〜２２ｎまたはＩ／Ｆ２３に出力するとともに、次段のアルゴ処理部２２ｂ〜２２ｎまたはＩ／Ｆ２３との間に接続されているハッシュ計算部２２ｂ〜２２ｎ+1に出力する。アルゴ処理部２２ａ〜２２ｎは、入力される画像データに対して、例えば、γ補正処理、変倍処理、編集処理、補正処理等の画像処理を順次行う。

Ｉ／Ｆ（出力ポート）２３は、ＣＰＵ１１にＰＣＩｅによって接続され、画像処理の完了した画像データをＣＰＵ１１に転送する。

ＣＰＵ１１は、画像処理ＡＳＩＣ１３で画像処理の完了した画像データが送られてくると、該画像データを一旦ＲＡＭ１２に保管する。

ハッシュ計算部（特徴量生成手段）２４ａ〜２４ｎ+1は、Ｉ／Ｆ２１と先頭のアルゴ処理部２２ａとの間、各アルゴ処理部２２ａ〜２２ｎの間及び最終段のアルゴ処理部２２ｎとインターフェイス２３との間に接続され、それぞれ接続されているモジュール間の前段側のモジュールであるＩ／Ｆ２１またはアルゴ処理部２２ａ〜２２ｎ+1の出力する画像データのハッシュ値を生成（計算）して、生成結果を結果保存レジスタ２５ａ〜２５ｎ+1に保管する。この結果保存レジスタ２５ａ〜２５ｎ+1に保管されたハッシュ値は、ＣＰＵ１１が画像処理ＡＳＩＣ１３を制御することにより、ＣＰＵ１１によってリードされる。

ハッシュ計算部２４ａ〜２４ｎ+1は、図２に示すようにブロック構成されており、有効領域計算部３１とＣＲＣ部３２等を備えている。

有効領域計算部３１には、クロック、ライン同期信号MFlag[1]、画像終端信号MFlag[0]、画像データSData、主走査領域開始点area_xs、主走査領域終了点area_xe、副走査領域開始点area_ys、副走査領域終了点area_ye、リセット信号reset、データリセット選択信号clearmode、領域情報選択信号areamode及びデータ制御信号MCmdが入力され、ＣＲＣ部３２には、クロック、画像データMData、データ制御信号MCmd及び有効領域計算部３１からの計算対象領域信号Validとリセット信号resetが入力される。

有効領域計算部３１は、上記入力信号に基づいて、パラメータとコマンドから、ＣＲＣ部３２の計算対象領域信号ValidとＣＲＣ部３２に与えるリセット信号resetを生成して、ＣＲＣ部３２に出力する。

ＣＲＣ部３２は、４ビットの場合、例えば、図３に示すように、４つのフリップフロップＦＦ３２Ｆａ〜３２Ｆｄと２つのＸＯＲ回路３２Ｘａ、３２Ｘｂを組み合わせて構成され、先頭のＸＯＲ回路３２Ｘａに画像データMDataが入力されるとともに、最終段のフリップフロップ３２Ｆｄの出力が入力される。各フリップフロップ３２Ｆａ〜３２Ｆｄには、クロックClockが入力され、ＣＲＣ部３２は、各フリップフロップ３２Ｆａ〜３２Ｆｄが、入力データMDataをもとに、ハッシュ値としてＣＲＣ３２ビット符号を生成する。ＣＲＣ部３２は、有効領域計算部３１からの計算対象領域信号Valid、データ制御信号MCmd、画像データMData、クロックClock及び有効領域計算部３１からのリセット信号resetを入力信号として、計算対象領域信号Validがアサートされている状態で、画像データMDataが入力されると、入力されたデータ列のＣＲＣ３２符合（Result）を生成して、生成した結果であるＣＲＣ符号を結果保存レジスタ２５ａ〜２５ｎ+1に蓄積する。ＣＲＣ部３２は、有効領域計算部３１からのリセットreset信号がアサートされると、内部モジュールであるフリップフロップ３２Ｆａ〜３２Ｆｄに保持しているデータがクリアされる。

結果保存レジスタ２５ａ〜２５ｎ+1は、各ハッシュ計算部２４ａ〜２４ｎ+1のＣＲＣ部３２に接続され、ＣＲＣ部３２から出力されるＣＲＣ符号を保持する。

ＭＦＰコントローラボード１は、デバッグ時には、図１に示すように、デバッガ端末１００及びスキャナエミュレータ１１０が接続されて、デバッグ処理が行われる。

デバッガ端末１００は、通常のハードウェア構成のコンピュータ等が用いられ、ハードディスク（ＨＤＤ）１０１を搭載しているとともに、キーボード１０２や図示しないマウス等の入力デバイス及、モニタ１０３等の出力デバイス及びＭＦＰコントローラボード１及びスキャナエミュレータ１１０と接続して信号やデータの授受を行うＵＳＢポート、ネットワークポート、ＲＳ−２３２Ｃポート等の入出力ポート等を備えている。デバッガ端末１００は、ＭＦＰコントローラボード１とは、イーサネットやＵＳＢによって接続され、スキャナエミュレータ１１０とは、イーサネットやＲＳ−２３２Ｃによって接続される。デバッガ端末１００は、スキャナエミュレータ１１０の動作の制御とＭＦＰコントローラボード１のデバッグプログラム（評価プログラム）の制御を行い、内蔵するハードディスク１０１に、スキャナエミュレータ１１０がＭＦＰコントローラボード１側に出力する画像データの元となるデータを保持している。デバッガ端末１００は、モニタ１０３に、例えば、図４に示すように、スキャナエミュレータ、ＭＦＰコントローラボード１で動作しているプログラム動作状態等を表示出力し、キーボード１０２やマウス等の操作により、それらのプログラムの動作指示を行うことができる。

スキャナエミュレータ１１０は、ＭＦＰコントローラボード１の適用されるＭＦＰのスキャナユニットでの読み取りデータの入力を行う代わりに、デバッグ目的でＭＦＰコントローラボード１に接続されて、デバッガ端末１００からの指示に応じて、デバッガ端末１００のハードディスク１０１に保存されているデータを受け取って、ＭＦＰコントローラボード１に入力する。

すなわち、ＭＦＰコントローラボード１は、ＲＯＭ、ＥＥＰＲＯＭ（Electrically Erasable and Programmable Read Only Memory ）、ＥＰＲＯＭ、フラッシュメモリ、フレキシブルディスク、ＣＤ−ＲＯＭ（Compact Disc Read Only Memory ）、ＣＤ−ＲＷ（Compact Disc Rewritable ）、ＤＶＤ（Digital Versatile Disk）、ＳＤ（Secure Digital）カード、ＭＯ（Magneto-Optical Disc）等のコンピュータが読み取り可能な記録媒体に記録されている本発明のデバッグ方法を実行するデバッグプログラムを読み込んでＲＡＭ１２等に導入することで、後述する画像データに対して複数の画像処理モジュールであるアルゴ処理部２２ａ〜２２ｎで画像処理を施す場合の適否を、専用のデバッグインターフェイスを用いることなく、一度に複数の箇所のデータを比較して高精度・効率的に行うデバッグ方法を実行する画像処理用の半導体集積回路として構築されている。このデバッグプログラムは、アセンブラ、Ｃ、Ｃ＋＋、Ｃ＃、Ｊａｖａ（登録商標）等のレガシープログラミング言語やオブジェクト指向ブログラミング言語等で記述されたコンピュータ実行可能なプログラムであり、上記記録媒体に格納して頒布することができる。

そして、このＲＡＭ１２上に格納されているデバッグプログラムは、デバッガ端末１０１からの命令により動作して、画像処理ＡＳＩＣ１３の制御、ＲＡＭ１２上に展開されたデータと期待値との比較等の処理を行う。

次に、本実施例の作用を説明する。本実施例のＭＦＰコントローラボード１は、専用のデバッグインターフェイスを用いることなく、一度に複数の箇所のデータを比較してデバッグを高精度・効率的に行う。

すなわち、ＭＦＰコントローラボード１は、デバッグ時には、図１に示したように、デバッガ端末１００及びスキャナエミュレータ１１０に接続され、デバッガ端末１００の指示に応じて、スキャナエミュレータ１１０から入力される画像データに対するＩ／Ｆ２１及びアルゴ処理部２２ａ〜２２ｎでのデータ処理結果に対するハッシュ値を、各Ｉ／Ｆ２１及びアルゴ処理部２２ａ〜２２ｎの下流側に接続されているハッシュ計算部２４ａ〜２４ｎ+1で生成して、生成結果のハッシュ値を結果保持レジスタ２５ａに格納する。

このとき、デバッガ端末１００がＭＦＰコントローラボード１とスキャナエミュレータ１１０にキーボード１０２等からの指示操作に応じてデバッグ処理の指示信号を出力し、ＭＦＰコントローラボード１は、ＣＰＵ１１が、該デバッガ端末１００からのデバッグ処理指示信号に応じて、ＲＡＭ１２に格納されているデバッグプログラムを起動させて、ハッシュ計算部２４ａ〜２４ｎ+1の動作を制御する。デバッグプログラムは、各ハッシュ計算部２４ａ〜２４ｎ+1の演算結果に対する期待値を保持していて、画像転送後に、結果保存レジスタ２５ａ〜２５ｎ+1に保管されているＣＲＣ符号と期待値との比較を行う。

そして、ハッシュ計算部２４ａ〜２４ｎ+1は、上述のように、有効領域計算部３１とＣＲＣ部３２を備えており、有効領域計算部３１には、上述のように、クロック、ライン同期信号MFlag[1]、画像終端信号MFlag[0]、画像データSData、主走査領域開始点area_xs、主走査領域終了点area_xe、副走査領域開始点area_ys、副走査領域終了点area_ye、リセット信号reset、データリセット選択信号clearmode、領域情報選択信号areamode及びデータ制御信号MCmdが入力される。有効領域計算部３１は、これらの入力信号に基づいて、パラメータとコマンドから、ＣＲＣ部３２の計算対象領域信号ValidとＣＲＣ部３２に与えるリセット信号resetを生成して、ＣＲＣ部３２に出力する。ＣＲＣ部３２には、クロック、画像データMData、データ制御信号MCmd及び有効領域計算部３１からの計算対象領域信号Validとリセット信号resetが入力され、ＣＲＣ部３２は、入力データMDataをもとに、ハッシュ値としてＣＲＣ３２ビット符号を生成して、結果保存レジスタ２５ａ〜２５ｎ+1に保管する。

そして、ハッシュ計算部２４ａ〜２４ｎ+1の有効領域計算部３１は、図５に示すように、計算対象領域信号Validとリセット信号resetを生成して、ＣＲＣ部３２に出力する有効領域計算処理を行う。すなわち、有効領域計算部３１は、データ制御信号MCmdをチェックして、データ制御信号MCmdがアイドル状態（MCmd［2:0］＝IDLE）であるか、ライト状態（MCmd［2:0］＝WR）であるかチェックし（ステップＳ１０１）、データ制御信号MCmdがライト状態となったことをトリガとして、動作を開始して、領域情報選択信号areamodeが有効（areamode＝1）であるか、無効（areamode＝0）であるかチェックする（ステップＳ１０２）。

ステップＳ１０２で、areamode＝0（領域情報無効）であると、有効領域計算部３１は、計算対象領域信号Validをアサート状態（Valid＝true）にし（ステップＳ１０３）、areamode＝1（領域情報有効）であると、area*信号と送出している画素の位置関係から、計算対象領域信号Validをアサート状態にするかネゲート状態にするかを決定する（ステップＳ１０４）。すなわち、有効領域計算部３１は、領域情報選択信号areamodeが領域情報有効（areamode＝1）であると、画素位置ｘが、主走査領域開始点area_xsと主走査領域終了点area_xeの間（area_xs≦ｘ≦area_xe）にあり、かつ、副走査領域開始点area_ysと副走査領域終了点area_yeの間（area_ys≦ｘ≦area_ye）にあるかチェックし（ステップＳ１０４）、画素位置が主走査領域開始点area_xsと主走査領域終了点area_xeの間と副走査領域開始点area_ysと副走査領域終了点area_yeの間のいずれか、または、双方から外れているときには、計算対象領域信号Validをアサート状態（Valid＝true）にする（ステップＳ１０３）。有効領域計算部３１は、画素位置が主走査領域開始点area_xsと主走査領域終了点area_xeの間にあり、かつ、副走査領域開始点area_ysと副走査領域終了点area_yeの間にあるときには、計算対象領域信号Validをネゲート状態（Valid＝false）にする（ステップＳ１０５）。

有効領域計算部３１は、計算対象領域信号Validの状態設定を完了すると（ステップＳ１０３、１０５）、主走査カウンタｘのカウント値を「１」だけインクリメント（ｘ＝ｘ＋１）して（ステップＳ１０６）、ライン同期信号MFlag[1]がアサート（ライン同期信号MFlag[1]＝EOF）されているかチェックし（ステップＳ１０７）、アサートされておらずネゲート状態のときには、ステップＳ１０１に戻って、データ制御信号MCmdのチェックから上記同様に処理する（ステップＳ１０１〜Ｓ１０７）。

ステップＳ１０７で、ライン同期信号MFlag[1]がアサートされているときには、有効領域計算部３１は、主走査カウンタｘをリセット（ｘ＝０）し、副走査カウンタｙのカウント値を「１」だけインクリメント（ｙ＝ｙ＋１）して（ステップＳ１０８）、画像終端信号MFlag[0]がアサート（画像終端信号MFlag[0]＝EOF）されているかチェックする（ステップＳ１０９）。

ステップＳ１０９で、画像終端信号MFlag[0]がアサートされていないときには、有効領域計算部３１は、ステップＳ１０１に戻って、データ制御信号MCmdのチェックから上記同様に処理し（ステップＳ１０１〜Ｓ１０９）、画像終端信号MFlag[0]がアサートされているときには、副走査カウンタｙをリセット（ｙ＝０）し（ステップＳ１１０）、データリセット選択信号clearmodeをチェックする（ステップＳ１１１）。

ステップＳ１１１で、データリセット選択信号clearmodeが「０」のときには、有効領域計算部３１は、ステップＳ１０１に戻って、データ制御信号MCmdのチェックから上記同様に処理し（ステップＳ１０１〜Ｓ１１１）、データリセット選択信号clearmodeが「１」のときには、ＣＲＣ部３２に対してリセット信号resetのパルスを送出した後（ステップＳ１１２）、ステップＳ１０１に戻って、データ制御信号MCmdのチェックから上記同様に処理する（ステップＳ１０１〜Ｓ１１２）。

そして、ＣＲＣ部３２は、有効領域計算部３１からの計算対象領域信号Validがアサートされている状態で、画像データMDataが入力されると、入力されたデータ列のＣＲＣ符合（Result）を生成して、生成した結果であるＣＲＣ符号を結果保存レジスタ２５ａ〜２５ｎ+1に蓄積する。ＣＲＣ部３２は、有効領域計算部３１からのリセットreset信号がアサートされると、内部モジュールであるフリップフロップ３２Ｆａ〜３２Ｆｄに保持しているデータがクリアされる。

なお、上記説明においては、ハッシュ計算部２４ａ〜２４ｎ+1は、画像データの示す１つの画像を１つの画像領域として、特徴量であるハッシュ値を生成しているが、１つの画像を複数の画像領域に分割してそれぞれの画像領域におけるハッシュ値を生成してもよい。

このようにすると、１回のデバッグ処理で、画像データの画像における複数の画像領域に対してデバッグすることができる。

そして、デバッグプログラムは、各ハッシュ計算部２４ａ〜２４ｎ+1の演算結果に対する期待値を保持しており、ＣＰＵ１１は、デバッガ端末１００からの指示命令に応じて、デバッグプログラムによって、画像データ転送後に、結果保存レジスタ２５ａ〜２５ｎ+1の保管している各ハッシュ値であるＣＲＣ符号と該期待値との比較を行って、比較結果をデバッガ端末１００に出力する。

デバッガ端末１００は、ＭＦＰコントローラボード１から送られてきたＣＲＣ符号と期待値との比較結果であるデバッグ結果をモニタ１０３に表示出力する等の方法で報知出力する。

このように、本実施例のＭＦＰコントローラボード１の画像処理ＡＳＩＣ１３は、Ｉ／Ｆ２１から入力される画像データに対して、複数のアルゴ処理部２２ａ〜２２ｎが適宜の順序で所定の画像処理を施してＩ／Ｆ２３から外部に出力するが、このＩ／Ｆ２１及びアルゴ処理部２２ａ〜２２ｎの出力する画像データの特徴量をハッシュ計算部２４ａ〜２４ｎ+1で生成し、生成した各特徴量をそれぞれ結果保存レジスタ２５ａ〜２５ｎ+1に保持している。

したがって、デバッグ時に、デバッガ端末１００からスキャナエミュレータ１１０を介して画像処理ＡＳＩＣ１３にデバッグ用の画像データを入力することで、各ハッシュ計算部２４ａ〜２４ｎ+1が特徴量を生成して、結果保持レジスタ２５ａ〜２５ｎ+1に保存し、デバッガ端末１００が適宜の結果保持レジスタ２５ａ〜２５ｎ+1から特徴量を取り出すことで、画像処理ＡＳＩＣ１３の複数の画像処理段階の特徴量を検査することができる。その結果、デバッグ専用のインターフェイスを用いることなく、デバッグを高精度にかつ効率的に行うことができる。

また、本実施例の画像処理ＡＳＩＣ１３は、前記ハッシュ計算部２４ａ〜２４ｎ+1が、前記特徴量として、画像データに関するハッシュ値を生成している。

したがって、少ないデータ量で高精度なデバッグ処理を行うことができる。

さらに、本実施例の画像処理ＡＳＩＣ１３は、ハッシュ計算部２４ａ〜２４ｎ+1が、画像データの終端データに基づいて結果保持レジスタ２５ａ〜２５ｎ+1の保持する特徴量をリセットしている。

したがって、画像データの終端毎に適切に特徴量（ハッシュ値）を結果保持レジスタ２５ａ〜２５ｎ+1に保存することができ、より一層高精度に、かつ、効率的にデバッグすることができる。

そして、本実施例の画像処理ＡＳＩＣ１３は、Ｉ／Ｆ２１以降全てのアルゴ処理部２２ａ〜２２ｎのハッシュ値（特徴量）をハッシュ計算部２４ａ〜２４ｎ+1で生成して、結果保持レジスタ２５ａ〜２５ｎ+1に保存しているので、画像パスを画像データが通過したかを確認することができるとともに、どの画像処理段階で問題があるかを正確に確認することができる。

図６及び図７は、本発明の半導体集積回路、デバッグシステム、デバッグ方法、デバッグプログラム及び記録媒体の第２実施例を示す図であり、図６は、本発明の半導体集積回路、デバッグシステム、デバッグ方法、デバッグプログラム及び記録媒体の第２実施例を適用したＭＦＰコントローラボード上の画像処理ＡＳＩＣ４０のブロック構成図である。

なお、本実施例は、上記第１実施例のＭＦＰコントローラボード１と同様のＭＦＰコントローラボード１に搭載された画像処理ＡＳＩＣ４０に適用されたものであり、本実施例の説明においては、上記第１実施例と同様の構成部分には、同一の符号を付して、その説明を省略又は簡略化する。また、画像処理ＡＳＩＣ４０の搭載されるＭＦＰコントローラボード１は、画像処理ＡＳＩＣ４０のデバッグ時には、第１実施例の場合と同様に、デバッガ端末１００及びスキャナエミュレータ１１０が画像処理ＡＳＩＣ４０を搭載するＭＦＰコントローラボード１に接続される。

そこで、本実施例の説明においては、上記第１実施例と同様の構成部分には、同一の符号を付すとともに、図示しない部分についても、必要に応じて、第１実施例で用いた符号をそのまま用いて説明する。

図６において、画像処理ＡＳＩＣ４０は、第１実施例の画像処理ＡＳＩＣ１３と同様のＩ／Ｆ２１、アルゴ処理部２２ａ〜２２ｎ、Ｉ／Ｆ２３、ハッシュ計算部２４ａ〜２４ｎ+1、結果保存レジスタ２５ａ〜２５ｎ+1を搭載しているとともに、最大画素値保持部４１ａ〜４１ｎ+1、結果保存レジスタ４２ａ〜４２ｎ+1、期待値比較部４３ａ〜４３ｎ+1、期待値レジスタ４４ａ〜４４ｎ+1及び割り込みコントローラ４５を搭載している。

最大画素値保持部４１ａ〜４１ｎ+1は、インターフェイス２１と先頭のアルゴ処理部２２ａとの間、各アルゴ処理部２２ａ〜２２ｎの間及び最終段のアルゴ処理部２２ｎとインターフェイス２３との間に、ハッシュ計算部２４ａ〜２４ｎ+1に並列に接続され、結果保存レジスタ４２ａ〜４２ｎ+1は、各最大画素値保持部４１ａ〜４１ｎ+1に接続されている。最大画素値保持部４１ａ〜４１ｎ+1は、画像データの画素値の最大値を保持し、保持した最大画素値を結果保存レジスタ４２ａ〜４２ｎ+1に保存する。上記最大画素値保持部４１ａ〜４１ｎ+1及び結果保存レジスタ４２ａ〜４２ｎ+1は、全体として最大画素値検出手段として機能している。

ハッシュ計算部２４ａ〜２４ｎ+1は、第１実施例の場合と同様に、それぞれ接続されているモジュール間の前段側のモジュールであるＩ／Ｆ２１またはアルゴ処理部２２ａ〜２２ｎ+1の出力する画像データのハッシュ値を計算して、計算結果を結果保存レジスタ２５ａ〜２５ｎ+1に保管するが、図７に示すように、有効領域計算部３１が、ハッシュ計算完了信号を出力する。すなわち、有効領域計算部３１は、図５のステップＳ１０９において、画像終端信号MFlag[0]がアサートされていないこと（MFlag[0]＝１（＝EOF））を検出したタイミングで、ハッシュ計算完了信号を期待値比較部４３ａ〜４３ｎ+1に送出（アサート）する。

結果保存レジスタ２５ａ〜２５ｎ+1には、それぞれ期待値比較部４３ａ〜４３ｎ+1が接続されており、期待値比較部４３ａ〜４３ｎ+1には、それぞれ期待値レジスタ４４ａ〜４４ｎ+1が接続されている。

期待値レジスタ（期待値保持手段）４４ａ〜４４ｎ+1は、画像処理ＡＳＩＣ４０の起動前に、デバッガ端末１００から期待値が設定される。

この期待値は、画像処理ＡＳＩＣ４０のアルゴリズムと同様の画像処理ＡＳＩＣのアルゴリズムで生成される特徴値であるハッシュ値であり、画像処理ＡＳＩＣ４０の処理に問題がないときには、画像処理ＡＳＩＣ４０のＩ／Ｆ２１、アルゴ処理部２２ａ〜２２ｎ+1で処理された画像データのハッシュ計算部２４ａ〜２４ｎ+1で生成された特徴値であるハッシュ値と一致するハッシュ値である。

期待値比較部（比較手段）４３ａ〜４３ｎ+1は、画像処理ＡＳＩＣ４０の起動後、ハッシュ計算完了信号がアサートされると、結果保存レジスタ２５ａ〜２５ｎ+1のハッシュ計算部２４ａ〜２４ｎ+1の計算結果であるハッシュ値と期待値比較レジスタ４４ａ〜４４ｎ+1の期待値を比較し、ハッシュ値と期待値が異なっていると、割り込み信号Ｈａ〜Ｈｎ+1を割り込みコントローラ４５に出力する。

割り込みコントローラ４５は、各期待値比較部４３ａ〜４３ｎ+1から割り込み信号Ｈａ〜Ｈｎ+1が入力され、該割り込み信号Ｈａ〜Ｈｎ+1が入力されると、画像処理ＡＳＩＣ１の外部、すなわち、デバッガ端末１００に割り込み信号を出力する。また、割り込みコントローラ４５は、期待値比較部４３ａ〜４３ｎ+1のうちどの期待値比較部４３ａ〜４３ｎ+1から割り込み信号が入力されたかの特定情報を保持するレジスタ（特定情報保持手段）を有しており、デバッガ端末１００からこのレジスタの保持する期待値比較部４３ａ〜４３ｎ+1を特定する特定情報を取得することで、画像データに対するいずれの段階で割り込みが発生したかを知ることができる。

次に、本実施例の作用を説明する。本実施例の画像処理ＡＳＩＣ４０は、各アルゴ処理部２２ａ〜２２ｎ及びＩ／Ｆ２１の出力する最大画素値に対するハッシュ値と予め設定されている期待値を比較して、相異があると割り込みを発生する。

すなわち、画像処理ＡＳＩＣ４０を搭載するＭＦＰコントローラボード１は、デバッグ時に、デバッガ端末１００及びスキャナエミュレータ１１０が接続され、画像処理ＡＳＩＣ４０の起動前に、デバッガ端末１００は、画像データの最大画素値の場合にＩ／Ｆ２１及び各アルゴ処理部２２ａ〜２２ｎ+1の出力する画像データに対するハッシュ値の期待値を、設定操作に応じて、画像処理ＡＳＩＣ４０の各期待値レジスタ４４ａ〜４４ｎ+1に格納する。

画像処理ＡＳＩＣ４０は、Ｉ／Ｆ２１及び各アルゴ処理部２２ａ〜２２ｎ+1の出力側に最大画素値保持部４１ａ〜４１ｎ+1とハッシュ計算部２４ａ〜２４ｎ+1が接続されており、各ハッシュ計算部２４ａ〜２４ｎ+1が、各最大画素値保持部４１ａ〜４１ｎ+1が検出して結果保持レジスタ４２ａ〜４２ｎ+1に保存している画像データ中の最大画素値に対するハッシュ値を生成して結果保持レジスタ２５ａ〜２５ｎ+1に保管するとともに、ハッシュ値生成が完了したことを通知するために、ハッシュ計算完了信号を期待値比較部４３ａ〜４３ｎ+1に出力する。

期待値比較部４３ａ〜４３ｎ+1は、この結果保存レジスタ２５ａ〜２５ｎ+1のハッシュ値と期待値レジスタ４４ａ〜４４ｎ+1の期待値と比較し、ハッシュ値と期待値に相異があると、割り込みコントローラ４５に割り込みを発生する。

割り込みコントローラ４５は、割り込み信号保持レジスタを備えており、期待値比較部４３ａ〜４３ｎ+1から割り込み信号Ｈａ〜Ｈｎ+1が入力されると、割り込み信号保持レジスタにどの期待値比較部４３ａ〜４３ｎ+1から割り込み信号が入ったかの特定情報を保持するとともに、デバッガ端末１００に割り込み信号を出力する。

デバッガ端末１００は、画像処理ＡＳＩＣ４０の割り込みコントローラ４５から割り込み信号が送られてくると、該割り込み信号の発生源である期待値比較部４３ａ〜４３ｎ+1によるＣＲＣ符号と期待値との比較結果であるデバッグ結果をモニタ１０３に表示出力する等の方法で報知出力する。

したがって、デバッガ端末１００は、割り込みコントローラ４５の割り込み信号保持レジスタの保持する特定情報を取得することで、画像データに対するいずれの段階で割り込みが発生したかを知ることができる。

このように、本実施例の画像処理ＡＳＩＣ４０は、ハッシュ計算部２４ａ〜２４ｎ+1の生成する特徴量であるハッシュ値の期待値を、外部（デバッガ端末１００）からの設定入力に応じてハッシュ計算部２４ａ〜２４ｎ+1毎に期待値レジスタ４４ａ〜４４ｎ+1に保持し、期待値比較部４３ａ〜４３ｎ+1が、結果保持レジスタ２５ａ〜２５ｎ+1の保持するハッシュ値と期待値レジスタ４４ａ〜４４ｎ+1の保持する期待値を比較して比較結果を割り込みコントローラ４５に出力している。

したがって、画像処理ＡＳＩＣ４０内において、期待した画像処理が適切に行われているか否かを容易に確認することができ、問題のある画像処理部分を適切かつ確実に特定することができる。

また、本実施例の画像処理ＡＳＩＣ４０は、割り込みコントローラ４５が、期待値比較部４３ａ〜４３ｎ+1による特徴量であるハッシュ値と期待値との比較結果が異なるハッシュ計算部２４ａ〜２４ｎ+1を特定する特定情報である割り込み信号Ｈａ〜Ｈｎ+1を保持するレジスタを備えている。

したがって、外部からどのハッシュ計算部２４ａ〜２４ｎ+1の生成したハッシュ値に以上があるかを簡単かつ容易に確認することができ、デバッグ処理をより一層簡単かつ高精度に行うことができる。

さらに、本実施例の画像処理ＡＳＩＣ４０は、画像データの最大画素値を最大画素値保持部４１ａ〜４１ｎ+1で検出して、結果保持レジスタ４２ａ〜４２ｎ+1に保持し、ハッシュ計算部２４ａ〜２４ｎ+1で該最大画素値におけるハッシュ値を生成している。

したがって、画像データの最大画素値に対する画像処理の適否を容易かつ高精度に判定することができる。

図８は、本発明の半導体集積回路、デバッグシステム、デバッグ方法、デバッグプログラム及び記録媒体の第３実施例を適用したＭＦＰコントローラボード上の画像処理ＡＳＩＣ５０のブロック構成図である。

なお、本実施例は、上記第１実施例のＭＦＰコントローラボード１と同様のＭＦＰコントローラボード１に搭載された画像処理ＡＳＩＣ５０に適用されたものであり、本実施例の説明においては、上記第１実施例と同様の構成部分には、同一の符号を付して、その説明を省略又は簡略化する。また、画像処理ＡＳＩＣ５０の搭載されるＭＦＰコントローラボード１は、画像処理ＡＳＩＣ５０のデバッグ時には、第１実施例の場合と同様に、デバッガ端末１００及びスキャナエミュレータ１１０が画像処理ＡＳＩＣ４０を搭載するＭＦＰコントローラボード１に接続される。

図８において、画像処理ＡＳＩＣ５０は、第１実施例の画像処理ＡＳＩＣ１３と同様のＩ／Ｆ２１、Ｉ／Ｆ２３を備えているとともに、縦列に複数接続されたアルゴ処理部２２ａ〜２２ｎの一部（図８では、最終段）として、補正アルゴ処理部２２ｍを備えており、また、Ｉ／Ｆ２１及び各アルゴ処理部２２ａ・・・及び補正アルゴ処理部２２ｍには、ハッシュ計算部２４ａ・・・及びハッシュ計算部２４ｍが接続されている。また、各ハッシュ計算部２４ａ・・・及びハッシュ計算部２４ｍには、結果保持レジスタ２５ａ・・・及び結果保持レジスタ２５ｍが接続されている。

また、アルゴ処理部２２ａ〜２２ｍの接続パスの途中に、補正信号生成部（データ処理モジュール）５１が接続されており、補正信号生成部５１の出力は、補正アルゴ処理部２２ｍに入力される。補正処理生成部５１の出力には、ハッシュ計算部（データ特徴量生成手段）２４ｘが接続されており、ハッシュ計算部２４ｘには、結果保持レジスタ（データ特徴量保持手段）２５ｘが接続されている。

補正信号生成部５１は、画像の強調情報を生成して、画像データではない画像強調情報信号（画像データ以外のデータ）を補正アルゴ処理部２２ｍ及びハッシュ計算部２４ｘに出力する。

ハッシュ計算部２４ｘは、補正信号生成部５１の出力する画像強調情報信号のハッシュ値を生成（計算）して、生成結果を結果保存レジスタ２５ｘに保管する。

補正アルゴ処理部２２ｍは、補正信号生成部５１から入力される画像強調情報信号に基づいて、前段のアルゴ処理部２２ｍ-1から入力される所定のアルゴ処理済みの画像データに対して画像処理を施して、Ｉ／Ｆ２３及びハッシュ計算部２４ｍに出力する。ハッシュ計算部２４ｍは、補正アルゴ処理部２２ｍの画像処理した画像データのハッシュ値を計算して、計算結果を結果保存レジスタ２５ｍに保管する。

画像処理ＡＳＩＣ５０を搭載するＭＦＰコントローラボード１のＣＰＵ１１は、結果保存レジスタ２５ａ・・・及び結果保存レジスタ２５ｘ、結果保存レジスタ２５ｍに保管されたハッシュ値を、リードする。

次に、本実施例の作用を説明する。本実施例の画像処理ＡＳＩＣ５０は、画像データ以外のデータのハッシュ値をも生成して、画像処理ＡＳＩＣ５０内でのデータ処理の評価を行う。

すなわち、画像処理ＡＳＩＣ５０は、画像処理を行う複数のアルゴ処理部２２ａ・・・及び補正アルゴ処理部２２ｍが縦列に接続されており、このアルゴ処理部２２ａ・・・及び補正アルゴ処理部２２ｍの接続パスに、補正信号生成部５１が接続されている。この補正信号生成部５１は、画像データではなく、画像強調情報信号を生成して補正アルゴ処理部２２ｍに出力し、補正アルゴ処理部２２ｍがこの画像強調情報信号に基づいて、前段のアルゴ処理部２２ｍ-1から入力される画像データに対して画像強調処理を施してＩ／Ｆ２３に出力する。

そして、Ｉ／Ｆ２１及びアルゴ処理部２２ａ・・・及び補正アルゴ処理部２２ｍに接続されているハッシュ計算部２４ａ・・・及び２４ｍは、第１実施例と同様に、画像データに対するハッシュ値を生成して結果保存レジスタ２５ａ・・・及び結果保存レジスタ２５ｍに保存する。

ところが、ハッシュ計算部２４ｘは、補正信号生成部５１が出力するのが画像データ以外の画像強調情報信号であるが、この画像強調情報信号のハッシュ値を生成して、結果保存レジスタ２５ｘに保存する。

そして、画像処理ＡＳＩＣ５０を搭載するＭＦＰコントローラボード１のＣＰＵ１１が、結果保存レジスタ２５ａ・・・及び結果保存レジスタ２５ｘ、結果保存レジスタ２５ｍに保管されたハッシュ値をリードし、外部のデバッガ端末１００に出力する。

このように、本実施例の画像処理ＡＳＩＣ５０は、画像データ以外のデータを処理するデータ処理モジュールである補正信号生成部５１、補正信号生成部５１の出力するデータの特徴量であるハッシュ値を生成するデータ特徴量生成手段であるハッシュ計算部２４ｘ及びハッシュ計算部２４ｘの生成するハッシュ値２５ｘを保持するデータ特徴量保持手段である結果保存レジスタ２５ｘを備えている。

したがって、画像処理ＡＳＩＣ５０の画像データ以外のデータを処理するモジュールのデータ処理についても特徴量を生成して、デバッグ専用のインターフェイスを用いることなく、デバッグを高精度にかつ効率的に行うことができる。

なお、上記各説明においては、画像処理ＡＳＩＣ１３、４０、５０のＩ／Ｆ２１、アルゴ処理部２２ａ〜２２ｎ+1、２２ｍ、Ｉ／Ｆ２３が、縦列（直列）に接続されている場合について説明したが、縦列に接続されているものに限るものではなく、並列に接続されていたり、直列と並列が混在していても、同様に適用することができる。

以上、本発明者によってなされた発明を好適な実施例に基づき具体的に説明したが、本発明は上記実施例で説明したものに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

本発明は、画像処理におけるデバッグ、評価、解析等を効率的に行う情報を取得することのできるマイクロコンピュータ、ＤＳＰ、ＡＳＩＣ等の半導体集積回路、デバッグシステム、デバッグ方法、デバッグプログラム及び記録媒体に利用することができる。

１ ＭＦＰコントローラボード
１１ ＣＰＵ
１２ ＲＡＭ
１３ 画像処理ＡＳＩＣ
１４ ＵＳＢホストポート
２１ Ｉ／Ｆ
２２ａ〜２２ｎ アルゴ処理部
２３ Ｉ／Ｆ
２４ａ〜２４ｎ+1 ハッシュ計算部
２５ａ〜２５ｎ+1 結果保存レジスタ
３１ 有効領域計算部
３２ ＣＲＣ部
ＦＦ３２Ｆａ〜３２Ｆｄ フリップフロップ
３２Ｘａ、３２Ｘｂ ＸＯＲ回路
４０ 画像処理ＡＳＩＣ
４１ａ〜４１ｎ+1 最大画素値保持部
４２ａ〜４２ｎ+1 結果保存レジスタ
４３ａ〜４３ｎ+1 期待値比較部
４４ａ〜４４ｎ+1 期待値レジスタ
４５ 割り込みコントローラ
５０ 画像処理ＡＳＩＣ
２２ｍ 補正アルゴ処理部
２４ｍ ハッシュ計算部
２４ｘ ハッシュ計算部
２５ｍ 結果保持レジスタ
２５ｘ 結果保存レジスタ
１００ デバッガ端末
１０１ ハードディスク
１０２ キーボード
１０３ モニタ
１１０ スキャナエミュレータ

特開２００７−４３５７１号公報

Claims (10)

1. 入力ポートから入力される画像データに対して、複数の画像処理モジュールが適宜の順序で所定の画像処理を施して出力ポートから外部に出力する半導体集積回路であって、
   前記入力ポート、前記複数の画像処理モジュールの少なくとも一方が出力する前記画像データの特徴量を生成する特徴量生成手段と、前記特徴量を保持する特徴量保持手段と、を備え、
   前記特徴量生成手段は、前記画像データの示す１つの画像を複数の画像領域に分割し、当該分割したそれぞれの画像領域で前記特徴量を生成し、
   更に、前記画像データに対して画像強調処理を施すための画像強調情報信号を生成するデータ処理モジュールと、前記データ処理モジュールの出力する前記画像強調情報信号についてのデータ特徴量を生成するデータ特徴量生成手段と、前記データ特徴量生成手段の生成する前記データ特徴量を保持するデータ特徴量保持手段と、を備えたことを特徴とする半導体集積回路。
2. 請求項１記載の半導体集積回路において、前記特徴量は、前記画像データに関するハッシュ値であることを特徴とする半導体集積回路。
3. 請求項１又は２記載の半導体集積回路において、前記特徴量生成手段は、前記画像データの終端データに基づいて前記特徴量保持手段の保持する前記特徴量をリセットすることを特徴とする半導体集積回路。
4. 請求項１〜３の何れか１項記載の半導体集積回路において、前記特徴量生成手段の生成する前記特徴量の期待値を外部からの設定入力に応じて当該特徴量生成手段毎に保持する期待値保持手段と、前記特徴量保持手段の保持する前記特徴量と前記期待値保持手段の保持する前記期待値とを比較して比較結果を出力する比較手段と、を備えたことを特徴とする半導体集積回路。
5. 請求項４記載の半導体集積回路において、前記比較手段による前記比較結果が異なる前記特徴量生成手段を特定する特定情報を保持する特定情報保持手段を備えたことを特徴とする半導体集積回路。
6. 請求項１〜５の何れか１項記載の半導体集積回路において、前記画像データの最大画素値を検出する最大画素値検出手段を備え、前記特徴量生成手段は、前記最大画素値における前記特徴量を生成することを特徴とする半導体集積回路。
7. 入力ポートから入力される画像データに対して、複数の画像処理モジュールが適宜の順序で所定の画像処理を施して出力ポートから外部に出力する半導体集積回路にデバッガ装置からデバッグ用の画像データを入力して当該半導体集積回路のデバッグを行うデバッグシステムであって、
   前記半導体集積回路は、請求項１〜６の何れか１項記載の半導体集積回路であり、
   前記デバッガ装置は、前記半導体集積回路に前記デバッグ用の画像データを入力し、当該半導体集積回路の適宜の前記特徴量保持手段から前記特徴量を取得して当該半導体集積回路のデバッグを行うことを特徴とするデバッグシステム。
8. 入力ポートから入力される画像データに対して、複数の画像処理モジュールが適宜の順序で所定の画像処理を施して出力ポートから外部に出力する半導体集積回路におけるデバッグ方法であって、
   特徴量生成手段により、前記入力ポート、前記複数の画像処理モジュールの少なくとも一方が出力する前記画像データの特徴量を生成する特徴量生成処理ステップと、
   特徴量保持手段により、前記特徴量生成処理ステップで生成される前記特徴量を保持する特徴量保持処理ステップと、を有し、
   前記特徴量生成処理ステップでは、前記特徴量生成手段により、前記画像データの示す１つの画像を複数の画像領域に分割し、当該分割したそれぞれの画像領域で前記特徴量を生成し、
   更に、データ処理モジュールにより、前記画像データに対して画像強調処理を施すための画像強調情報信号を生成するデータ処理ステップと、
   データ特徴量生成手段により、前記データ処理モジュールの出力する前記画像強調情報信号についてのデータ特徴量を生成するデータ特徴量生成ステップと、
   データ特徴量保持手段により、前記データ特徴量生成手段の生成する前記データ特徴量を保持するデータ特徴量保持ステップと、を有することを特徴とする半導体集積回路におけるデバッグ方法。
9. 請求項８記載の半導体集積回路におけるデバッグ方法の前記特徴量生成処理ステップ、前記特徴量保持処理ステップ、前記データ処理ステップ、前記データ特徴量生成ステップ、及び前記データ特徴量保持ステップをコンピュータにより実行させるためのデバッグプログラム。
10. 請求項９記載のデバッグプログラムを記録したことを特徴とするコンピュータが読み取り可能な記録媒体。

Images