KR20010076937A

KR20010076937A - 내장 메모리를 위한 자기 복구 회로를 구비하는 집적회로반도체 장치 및 메모리 복구 방법

Info

Publication number: KR20010076937A
Application number: KR1020000004376A
Authority: KR
Inventors: 박진영; 김헌철
Original assignee: 윤종용; 삼성전자 주식회사
Priority date: 2000-01-28
Filing date: 2000-01-28
Publication date: 2001-08-17
Also published as: GB2358721A; JP2001216797A; GB2358721B; GB0013911D0; CN1224973C; TW451473B; CN1307341A; KR100354437B1; US6574757B1; JP4789303B2

Abstract

여기에 개시된 내장 메모리를 위한 자기 복구 회로를 구비하는 집적회로 반도체 장치는, 내장 메모리에 발생된 불량 셀의 로우 및 칼럼의 복구를 수행하기 위해 요구되는 정보들을 저장하기 위한 로우 및 칼럼 필 엔트리들을 포함한다. 상기 로우 및 칼럼 필 엔트리들은, 내장 메모리의 로우/칼럼 리던던시의 개수에 따라서 그 크기가 결정되며, 불량 셀이 발생된 위치에 대응되는 로우 및 칼럼 어드레스 정보들을 각각 저장함과 동시에 상대방의 필 엔트리를 가리키는 포인터를 내장한다. 상기 자기 복구 회로는, 불량 셀의 복구를 수행하기 위해 복구될 정보들만 필 엔트리들에 남겨 놓고 나머지 정보들은 삭제한 후, 최종적으로 남겨진 필 엔트리 정보에 의해서 내장 메모리에 발생된 불량 셀에 대한 로우 및 칼럼 복구를 수행한다.

Description

내장 메모리를 위한 자기 복구 회로를 구비하는 집적회로 반도체 장치 및 메모리 복구 방법{AN INTEGRATED CIRCUIT SEMICONDUCTOR DEVICE HAVING BUILT-IN SELF-REPAIR CIRCUIT FOR EMBEDDED MEMORY AND A METHOD FOR REPAIRING THE MEMORY}

본 발명은 내장 메모리(embedded memory)를 위한 자기 진단 및 복구에 관한 것으로, 좀 더 구체적으로는 내장 메모리를 위한 자기 복구 회로(built in self repair circuit ; BISR)를 구비하는 집적회로 반도체 장치 및 메모리 복구 방법에 관한 것이다.

최근 들어 코어 기반 집적회로(core-based integrated circuit) 설계가 증가하고 있는데, 이는 시스템 온 칩(system on a chip ; SOC) 설계가 새로운 설계 경향으로 널리 인식되고 있음을 의미한다. 따라서, 상기와 같은 집적회로 설계에서, 중앙처리장치(central processing unit ; CPU)를 비롯한 메모리 코어 또는 아날로그 코어들이 자주 이용되고 있으며, 다양한 종류의 코어들을 여러 개 내장한 집적회로들이 개발되고 있는 추세에 있다.

근래 들어, 시스템 온 칩(SOC) 형태를 취하고 있는 회로(circuit)나 시스템들은 더욱 높은 용량(capacity)을 가진 내장 메모리들을 필요로 한다. 예를 들면, CPU와 같이 복잡한 칩 내부의 데이터 전송 대역폭(bandwidth)을 끌어올리기 위해서 이와 같은 요구가 점차 증가되고 있다.

오늘날, 반도체 제조 기술의 발전은 다이(die) 사이즈를 유지하면서 높은 메모리 용량을 획득할 수 있게 되었다. 그러나, 회로 내에 내장된 메모리는, 그 구조가 매우 복잡하고 다른 로직 블록들에 비해 더욱 많은 신호들을 공유하기 때문에, 더 높은 불량 발생 가능성을 가지게 되었다. 이러한 문제점을 해결하기 위해서, 설계 기술자들은 내장 메모리에 리던던시(redundancy)를 추가하게 되었다.

일반적으로, 반도체 메모리 장치들은 외부 메모리 테스터(external memory tester) 또는 자동 테스트 장치(Automatic Test Machine ; ATE)를 사용해서 소프트웨어적으로 복구 알고리즘을 수행하여 상기 반도체 메모리 장치에 발생된 불량이 복구 가능한지 여부를 판별한 후, 물리적 복구(physical repair)(일반적으로, Laser Zapping)를 수행한다. 이와 같은 방법으로 SOC를 테스트하기 위해서는, SOC에 내장된 코어(core)에 대한 테스트와 SOC에 내장된 메모리에 대한 테스트가 별도로 수행되어야 하는 문제가 발생될 뿐만 아니라, 테스트를 수행하기 위한 외부 핀들이 SOC 상에 추가적으로 요구되는 문제가 발생된다. 그 결과, 테스트 과정이 복잡해질 뿐만 아니라 칩의 생산 단가가 증가하게 된다.

이와 같은 문제점들을 해결하기 위해서, SOC 내부에는 SOC 자체를 테스트하기 위한 자기 진단 회로(Built In Self Test ; BIST)와, 자기 진단 회로에 의한 검사 결과를 가지고 검출된 불량 셀에 대한 복구(repair)가 가능한지 여부를 판단하고, 그 판단 결과에 따라 소프트웨어(software)적으로 칩 내부에서의 자체적인 복구를 수행하는 자기 복구 회로(Built In Self Repair ; BISR)를 구비한다. 자기 복구 회로는 기존의 테스트 장비와 달리, 물리적 복구를 수행하지 않고 칩 자체에 복구 알고리즘을 탑재하여 불량 셀에 대한 복구 가능 여부를 스스로 판별한 후, 상기불량이 복구 가능한 경우 소프트웨어적으로 논리적 복구(logical repair)를 수행한다. 이와 같은 내장된 메모리에 대한 자기 진단(self test) 및 자기 복구(self repair)의 구현은, SOC로 발전해 나가고 있는 요즘의 프로세서(processor) 설계 기술에서 빼놓을 수 없는 부분이 되어가고 있다. 이와 같은 자기 진단 회로 및 자기 복구 회로를 구비한 시스템들은, 1999년 7월, Shaik 등에 의해 취득된 U. S. Pat. No. 5,920,515, "REGISTER-BASED REDUNDANCY CIRCUIT AND METHOD FOR BUILT-IN SELF-REPAIR IN A SEMICONDUCTOR MEMORY DEVICE"와, 1999년 11월 Irrinki 등에 의해 취득된 U. S. Pat. No. 5,987,632, "METHOD OF TESTING MEMORY OPERATIONS EMPLOYING SELF-REPAIR CIRCUITRY AND PERMANENTLY DISABLING MEMORY LOCATIONS"에 개시되어 있다.

일반적으로, 리던던시 셀(redundancy cell)을 이용한 불량 셀의 복구는, 불량이 발생한 셀의 워드 라인(word line),즉 로우 어드레스(row address)와, 비트 라인(bit line), 즉 칼럼 어드레스(column address)를 가지고 소프트웨어를 통해 이진 검색 트리(binary search tree)를 구성하면서 각 케이스 별로(case by case) 깊이 우선 검색(Depth First Search ; DFS)을 수행하여 어떤 워드 라인과 비트 라인을 리던던시로 대체할 것인가를 결정한다. 그러나, 이러한 작업을 수행하는 데에는 O(2ⁿ)의 시간이 걸린다. 이는, 하나의 연산(예를 들면, 곱셈 연산)이 수행되는 시간을 n으로 보았을 때 2ⁿ의 시간이 걸리는 것을 의미한다. 즉, 복구를 하기 위해 걸리는 시간은, 로우 리던던시(row redundancy), 칼럼 리던던시(columnredundancy), 그리고 불량의 분포에 대해 지수함수를 이루므로, 리던던시 개수가 많고 불량이 많이 발생할 경우 상기 방법이 효과적이지 못하다는 것을 알 수 있다. 이러한 성격의 문제를 NP 완전(NP-Completness) 문제라 한다. 이를 해결하기 위해서는, 주어진 문제의 해를 결정적인 알고리즘에 의하지 않고 시행착오를 통해 축적된 경험적인 지식을 동원하여 구하는 휴리스틱(Heuristic) 방법이 사용된다. 만일 이러한 문제에 대하여 알고리즘을 만들려고 한다면 문제의 범위를 극히 제한하는 방법이 가장 유효할 것이고, 문제의 범위를 극히 제한하지 않는 한 하드웨어로의 구현은 불가능하다.

따라서, 기존의 몇몇 자기 복구 회로를 내장한 SOC 장치들은 대부분 복구될 수 있는 범위를 크게 제약하고 있다. 예를 들면, 로우 리던던시와 칼럼 리던던시의 개수를 '1' 이하로 하여 구현하는 경우가 있다. 각각의 리던던시가 1개 혹은 1쌍일 경우의 자기 복구 회로는 무척 단순해진다. 그러나, 이 경우는 1개의 로우와 1개의 칼럼밖에 복구할 수 없는 한계를 가지게 된다.

그러나, 점점 더 높은 용량(capacity)의 내장 메모리들을 필요로 하는 SOC 시스템들의 경향에 비추어 볼 때, 상기 내장 메모리에서 발생할 수 있는 불량 셀들을 복구하기 위해서는 더 많은 수의 리던던시가 추가되어야 한다. 왜냐하면, 만약 SOC의 내장 메모리에서 발생된 불량 셀들이 충분히 복구되지 않을 경우에는, CPU와 같은 고가의 코어에서 불량이 발생되지 않았음에도 불구하고, 저가의 메모리에서 발생된 불량에 의해 SOC 전체가 불량으로 판정될 수 있기 때문이다. 따라서, 상기와 같은 문제점을 해결하기 위해서, 다중 리던던시를 가지는 내장 메모리에 발생된불량을 정확하게 복구할 수 있는 새로운 자기 복구 회로 및 그것의 메모리 복구 방법이 요구된다.

따라서, 본 발명의 목적은 상술한 문제점을 해결하기 위해 제안된 것으로, 다중 리던던시를 가진 내장 메모리의 불량을 더욱 정확하게 복구할 수 있는 자기 복구 회로를 구비하는 집적회로 반도체 장치 및 그것의 메모리 복구 방법을 제공하는데 있다.

도 1은 본 발명의 일 실시예에 의한 집적회로 반도체 장치의 구성을 보여주기 위한 블록도;

도 2는 종래 기술에 의한 필 엔트리의 구성을 보여주기 위한 도면;

도 3a는 본 발명에 의한 로우 필 엔트리의 구성을 보여주기 위한 도면;

도 3b는 본 발명에 의한 칼럼 필 엔트리의 구성을 보여주기 위한 도면;

도 4a 및 4b는 도 3a 및 3b에 도시된 각각의 엔트리에 포함된 데이터 저장 영역들의 구성을 보여주기 위한 도면;

도 5는 도 1에 도시된 내장 메모리 상에 불량이 발생된 일례를 보여주기 위한 도면;

도 6a 내지 도 6j는 도 5에 도시된 내장 메모리 상에 발생된 불량 셀에 대한 어드레스 등의 정보를 도 3a 및 도 3b에 도시된 로우 및 칼럼 필 엔트리에 저장하는 방법을 보여주기 위한 도면;

도 7a 내지 도 7f는 도 6a 내지 도 6j에 도시된 방법에 의해 저장된 로우 및칼럼 필 엔트리 정보를 바탕으로 상기 내장 메모리 상에 발생된 불량 셀들의 복구 방법을 결정하는 과정을 보여주기 위한 도면;

도 8은 도 7a 내지 도 7f에 도시된 과정에 의해 결정된 복구 방법에 의해서 불량 셀들이 복구된 결과를 보여주기 위한 도면;

도 9는 도 1에 도시된 자기 복구 회로의 동작 수순은 간략하게 보여주기 위한 흐름도;

도 10a 및 도10b는 도 9에 도시된 흐름도 중 로우 필 엔트리 및 칼럼 필 엔트리를 형성하는 방법에 대한 수순을 상세하게 보여주기 위한 흐름도;

도 11a 및 도 11b는 도 9에 도시된 흐름도 중 로우 필 엔트리 및 칼럼 필 엔트리 정보를 이용하여 로우 및 칼럼 리던던시를 이용한 복구 방법을 결정하는 수순을 상세하게 보여주기 위한 흐름도; 그리고

도 12는 본 발명에 의한 불량 셀의 복구 결과와 종래 기술에 의한 불량 셀의 복구 결과를 보여주기 위한 도면.

*도면의 주요 부분에 대한 부호의 설명*

10 : 자기 진단 회로 11 : 자기 진단 제어기

12 : 어드레스 발생기 13 : 데이터 발생기

14 : 비교기 20 : 자기 복구 회로

21 : 자기 복구 제어기 22 : 어드레스 체커

23 : 제 1 필 로직 24 : 제 2 필 로직

25 : 로우 필 엔트리 26 : 칼럼 필 엔트리

27 : 얼로케이션 로직 30 : 내장 메모리

31 : 로우 리던던시 32 : 칼럼 리던던시

상술한 바와 같은 본 발명의 목적을 달성하기 위한 본 발명의 특징에 의하면, 본 발명에 의한 집적회로 반도체 장치는, 다수 개의 로우 리던던시와 다수 개의 칼럼 리던던시를 구비한 내장 메모리와, 메모리의 불량을 검출하기 위한 자기 진단 회로, 그리고 자기 진단 회로로부터 검출된 불량에 대한 정보들을 로우 및 칼럼별로 구분하여 저장한 후 이를 바탕으로 상기 불량에 대한 복구 방법을 결정하고, 복구된 어드레스들을 내장 메모리로 발생하기 위한 자기 복구 회로를 포함한다.

여기서, 상기 자기 복구 회로는, 자기 복구 회로의 제반 동작을 제어하기 위한 자기 복구 제어기와, 다수 개의 데이터 저장 영역들을 포함하는 다수 개의 엔트리들로 구성된 제 1 및 제 2 저장 수단들과, 메모리로부터 발생된 불량의 로우 어드레스 및 불량의 개수를 제 1 저장 수단에 저장하기 위한 제 1 로직과, 메모리로부터 발생된 불량의 칼럼 어드레스 및 불량의 개수를 제 2 저장 수단에 저장하기위한 제 2 로직과, 상대편 저장 수단의 위치 정보를 제 1 또는 제 2 저장 수단에 저장하고, 상기 불량에 대한 복구 방법의 결정시에는 해당 위치 정보가 나타내는 상대편 저장 수단에 저장된 불량의 개수를 하나씩 감소시키기 위한 제 3 로직, 그리고 상기와 같이 결정된 복구 방법에 의해서 복구된 로우 및 칼럼 어드레스를 메모리로 발생하기 위한 어드레스 체커를 포함한다.

상술한 바와 같은 본 발명의 목적을 달성하기 위한 본 발명의 다른 특징에 의하면, 본 발명에 의한 자기 복구 회로의 불량 셀 복구 방법은, 메모리에서 검출된 불량에 대한 로우/칼럼 어드레스, 불량의 개수 및 상기 불량에 대응되는 칼럼/로우 어드레스를 저장하고 있는 상대편 저장 수단의 위치 정보를 저장하기 위한 다수 개의 엔트리들로 구성된 제 1 및 제 2 저장 수단을 형성하는 단계와, 메모리에 구비된 로우 또는 칼럼 리던던시 개수만큼 엔트리들을 선택하여 상기 불량에 대한 복구 방법을 결정하되, 상기 엔트리들 중 저장된 불량의 개수가 많은 엔트리부터 선택하고, 선택된 엔트리가 나타내는 상대편 저장 수단의 엔트리에 저장된 불량의 개수를 하나씩 감소시키는 단계, 그리고 상기 결정된 복구 방법에 응답해서 복구된 어드레스를 상기 메모리로 발생하는 단계를 포함한다.

(실시예)

이하 본 발명에 따른 실시예를 첨부된 도면 도 1 내지 도 12를 참조하여 상세히 설명한다.

본 발명의 신규한 집적회로 반도체 장치는, 내장 메모리에 발생된 불량 셀에 대한 로우 및 칼럼의 복구를 수행하기 위해 요구되는 정보를 저장하기 위한 로우및 칼럼 필 엔트리들을 포함한다. 상기 로우 및 칼럼 필 엔트리들은, 내장 메모리의 로우/칼럼 리던던시의 개수에 따라서 그 크기가 결정되며, 불량 셀이 발생된 위치에 대응되는 로우 및 칼럼 정보를 각각 저장함과 동시에 상대방의 필 엔트리를 가리키는 포인터를 내장한다. 상기 자기 복구 회로는, 상기와 같이 구성된 필 엔트리들의 정보를 바탕으로 복구될 정보들만 필 엔트리들에 남겨 놓고 나머지 정보들은 삭제한다. 그리고, 최종적으로 로우 및 칼럼 필 엔트리에 남겨진 정보들에 의해서 내장 메모리에 발생된 불량 셀에 대한 로우 및 칼럼 복구가 수행된다.

도 1은 본 발명의 일 실시예에 의한 집적회로 반도체 장치의 구성을 보여주기 위한 블록도이다. 도 1에 도시된 집적회로 반도체 장치는, 다중 리던던시를 가진 내장 메모리에 발생된 불량 셀들의 복구를 수행하기 위한 자기 복구 회로를 구비한 SOC 시스템이다. 도 1을 참조하면, SOC 시스템은 그 내부에 내장된 메모리(30)와, 상기 내장 메모리(30)를 포함하는 SOC 시스템 자체를 테스트하기 위한 자기 진단 회로(10)와, 자기 진단 회로(10)로부터의 테스트 결과에 따라 SOC 시스템을 자체적으로 복구하기 위한 자기 복구 회로(20)를 포함한다.

자기 진단 회로(10)에는 자기 진단 제어기(BIST controller ; 11), 어드레스 발생기(address generator ; 12), 데이터 발생기(data generator ; 13), 그리고 비교기(comparator ; 14)가 포함된다. 그리고, 자기 복구 회로(20)에는 자기 복구 제어기(BISR controller ; 21), 어드레스 체커(address checker ; 22), 제 1 필 로직(first fill logic ; 23), 제 2 필 로직(second fill logic ; 24), 로우 필 엔트리(row fill entry ; 25), 칼럼 필 엔트리(column fill entry ; 26), 그리고 얼로케이션 로직(allocation logic ; 27)이 포함된다. SOC 시스템에 내장된 상기 메모리(30)는 M×N 크기를 가지는 메모리로서, 다수 개(예를 들면, R개)의 로우 리던던시(31)와 다수 개(예를 들면, C개)의 칼럼 리던던시(32)를 포함한다. 여기서, 필 엔트리들은(25, 26) 내장된 메모리(30) 상에 발생된 불량에 대한 로우 및 칼럼 어드레스를 저장하기 위한 다수 개의 엔트리들로 구성된 내장 메모리로서, 불량 어드레스 메모리(failure address memory ; FAM)라고도 한다. 도면에 도시된 SOC의 자기 진단 회로(10) 및 자기 복구 회로(20)에 의한 상기 내장 메모리(30)의 테스트 및 복구 동작은 다음과 같다.

먼저, 자기 진단 회로(10)의 어드레스 발생기(12)와 데이터 발생기(13)는 자기 진단 제어기(11)의 제어에 의해 어드레스(Addr)와 데이터(Din)를 메모리(30)로 발생하고, 메모리(30)는 자기 진단 회로(10)로부터 입력되는 어드레스(Addr)와 데이터(Din)에 응답해서 출력 데이터(Dout)를 비교기(14)로 출력한다. 이 때 비교기(14)는, 데이터 발생기(13)로부터 발생된 데이터(Din)와 메모리로부터 입력된 데이터(Dout)를 비교하여 해당 어드레스에 불량이 발생되었는지 여부를 판별한다.

자기 진단 회로(10)가 검출된 불량 발생 정보를 자기 복구 회로(20)의 자기 복구 제어기(21)로 전달하면, 제 1 및 제 2 필 로직(23, 24)은, 자기 복구 제어기(21)의 제어에 응답해서, 로우 필 엔트리(25)와 칼럼 필 엔트리(26) 각각에 불량 셀이 발생된 어드레스와, 해당 어드레스와 동일한 어드레스에서 발생된 불량 셀의 개수를 저장한다. 나중에 상세히 설명되겠지만, 본 발명에 의한 로우 필 엔트리(25)와 칼럼 필 엔트리(26) 각각은, 상대방의 필 엔트리를 구성하고 있는 엔트리의 위치를 지정하기 위한 포인터를 내장한다, 그 결과, 로우/칼럼 필 엔트리(25, 26)에 저장된 각각의 로우/칼럼 어드레스에 대응되는 칼럼/로우 어드레스가 저장된 상대방 칼럼/로우 필 엔트리(26, 25)의 엔트리 위치를 파악할 수 있다. 이러한 포인터는, 도 1에 도시된 얼로케이션 로직(27)에 의해 로우 및 칼럼 필 엔트리(25, 26)에 저장된다. 이와 같은 방법에 의해, 상기 메모리(30)에서 발생된 불량 셀에 대한 정보가 상기 로우 및 칼럼 필 엔트리(25, 26)에 모두 저장되면, 자기 복구 제어기(21)는, 먼저 로우 및 칼럼 필 엔트리(25, 26)들 중 전체 엔트리 개수가 적은 필 엔트리를 선택한다. 그리고, 선택된 필 엔트리를 구성하고 있는 엔트리들 중 저장된 불량 셀의 개수가 많은 엔트리부터 선택하여, 불량 셀에 대한 복구 방법을 결정한다. 선택된 필 엔트리의 복구 방법이 결정되면, 이와 동일한 방법으로 나머지 필 엔트리에 대한 복구 방법을 결정한다. 복구 방법을 결정하기 위한 상기 엔트리의 선택시, 얼로케이션 로직(27)은 상기 자기 복구 제어기(21)의 제어에 응답해서, 선택된 엔트리가 나타내는 상대편 엔트리에 저장된 불량 셀의 개수를 하나씩 줄여주는 동작을 수행한다. 이 때, 만약 감소된 불량 셀의 개수가 0이 되면, 해당 엔트리 전체는 얼로케이션 로직(27)에 의해 삭제된다. 이와 같은 과정에 의해, 메모리(30)에 발생된 불량 셀에 대한 복구 방법이 결정되면, 자기 복구 회로(20)는 불량 셀이 발생된 위치의 어드레스를 받아들여 이를 복구된 어드레스(Repaired Address)로 변환하여 메모리(30)로 발생한다.

이와 같은 자기 복구 회로(20)의 동작에 의해서, 상기 메모리(30)에 구비된로우/칼럼 리던던시(31, 32)를 이용한 복구가 SOC 자체적으로 수행된다. 다음에 상세히 설명하겠지만, 앞에서 설명한 바와 같은 로우 및 칼럼 필 엔트리들(25, 26)을 사용한 본 발명에 의한 불량 셀의 복구 방법은, 상기 로우/칼럼 리던던시(31, 32)의 개수에 상관없이 높은 복구율(repair recovery)을 제공한다.

도 2는 종래 기술에 의한 필 엔트리의 구성을 보여주기 위한 도면이다. 도 2에 도시된 바와 같이, 종래의 자기 복구 회로는 불량 셀의 로우 및 칼럼 어드레스 정보를 한꺼번에 저장하기 위한 필 엔트리를 구비한다. 일반적으로, R개의 로우 리던던시와 C개의 칼럼 리던던시를 구비한 내장 메모리에 대한 자기 복구를 수행하기 위해 저장해야 할 불량 셀의 개수는 2×R×C개이다. 따라서, 상기 필 엔트리의 전체 엔트리 개수는 2×R×C개로 구성된다. 이러한 방법으로 필 엔트리를 구성하는 경우, 상기 필 엔트리 하나에 로우 및 칼럼 정보 모두를 저장하여 복구 알고리즘을 수행해야 하기 때문에, 불량 셀의 개수가 많아지고 메모리의 리던던시 개수가 많아질수록 복구 알고리즘을 구현하는데 많은 제약이 따르게 된다.

도 2를 참조하여 상기 필 엔트리의 구성을 살펴보면, 'Valid'는 현재의 엔트리가 유효한지 여부를 나타내는데 사용되며, 'Row Address'는 불량 셀의 로우 어드레스를, 'Row Hit Count'는 해당 로우에 존재하는 현재까지의 불량 셀의 개수를, 'Column Address'는 불량 셀의 칼럼 어드레스를, 그리고 'Column Hit Count'는 해당 칼럼에 존재하는 현재까지의 불량 셀의 개수를 각각 나타내는데 사용된다. 그리고, 'Row Must'(로우 복구)는 해당 엔트리에 저장된 불량 셀들을 복구하기 위해서는 로우 리던던시를 사용해야 함을 나타내고, 'Column Must'(칼럼 복구)는 해당 엔트리에 저장된 불량 셀들을 복구하기 위해서는 칼럼 리던던시를 사용해야 함을 나타낸다.

나중에 상세히 설명하겠지만, 상기와 같은 구조를 가지는 필 엔트리를 사용하여 내장 메모리의 불량 셀을 복구하기 위한 종래의 자기 복구 회로는, 상기 메모리의 불량 셀의 개수가 증가하고 상기 메모리에 구비된 로우/칼럼 리던던시가 증가함에 따라 복구율이 떨어지는 문제점을 가지고 있다. 따라서, 본 발명에 의한 자기 복구 회로(20)는 자기 복구를 위한 불량 셀의 어드레스 정보를 저장하기 위한 필 엔트리를 로우 및 칼럼 별로 각각 구성함과 동시에 상대방 엔트리에 대한 정보를 함께 저장함으로써, 불량 셀의 개수가 증가하고 상기 메모리에 구비된 로우/칼럼 리던던시가 증가하더라도 정확하게 불량 셀들을 복구하고자 한다. 본 발명에 의한 로우 및 칼럼 필 엔트리의 구성은 다음과 같다.

도 3a는 본 발명에 의한 로우 필 엔트리의 구성을 보여주기 위한 도면이다. 도 3a를 참조하면, R개의 로우 리던던시와 C개의 칼럼 리던던시를 구비한 내장 메모리의 경우, 본 발명에 의한 로우 필 엔트리(25)에 저장될 전체 엔트리의 개수는 R+R×C개이다.

도면을 참조하면, 'Valid'는 현재의 엔트리가 유효한지 여부를, 'Row Address'는 불량 셀의 로우 어드레스를, 그리고 'Row Hit Count'는 해당 로우에 존재하는 현재까지의 불량 셀의 개수를 각각 나타내는데 사용된다. 여기서, 상기 'Row Hit Count'값은, 해당 로우에 존재하는 현재까지의 불량 셀의 개수가 상기 메모리(30)에 구비된 칼럼 리던던시의 개수(즉, C) 보다 커지면 더 이상 증가하지 않는 특징을 가진다. 'Column Fill Entry Pointer'는 불량 셀이 발견될 때의 칼럼 정보가 칼럼 필 엔트리(26)의 몇 번째 엔트리에 저장되어 있는지를 나타내는 포인터로서, 칼럼 리던던시의 개수인 C개만큼 할당된다. 그리고, 'Row Must'(로우 복구)는 해당 엔트리에 저장된 불량 셀들을 복구하기 위해 로우 리던던시가 사용되어야 함을 나타내는데 사용된다.

도 3b는 본 발명에 의한 칼럼 필 엔트리를 보여주기 위한 도면이다. 도 3b를 참조하면, R개의 로우 리던던시와 C개의 칼럼 리던던시를 구비한 내장 메모리의 경우, 본 발명에 의한 칼럼 필 엔트리(26)에 저장될 전체 엔트리의 개수는 C+C×R개이다.

도면을 참조하면, 'Valid'는 현재의 엔트리가 유효한지 여부를, 'Column Address'는 불량 셀의 칼럼 어드레스를, 그리고 'Column Hit Count'는 해당 칼럼에 존재하는 현재까지의 불량 셀의 개수를 각각 나타내는데 사용된다. 여기서, 상기 'Column Hit Count'값은, 해당 칼럼에 존재하는 현재까지의 불량 셀의 개수가 상기 메모리(30)에 구비된 로우 리던던시의 개수(즉, R) 보다 커지면 더 이상 증가하지 않는 특징을 가진다. 그리고, 'Row Fill Entry Pointer'는 불량 셀이 발견될 때의 로우 정보가 로우 필 엔트리의 몇 번째 엔트리에 저장되어 있는지를 나타내는 포인터로서, 로우 리던던시의 개수인 R개만큼 할당되며, 'Column Must'(칼럼 복구)는 해당 엔트리에 저장된 불량 셀들을 복구하기 위해 칼럼 리던던시가 사용되어야 함을 나타내는데 사용된다.

도 4a 및 4b는 도 3a 및 3b에 도시된 각각의 엔트리에 포함된 데이터 저장영역들의 구성을 보여주기 위한 도면이다. 도면을 참조하면, 각각의 엔트리들을 구성하고 있는 데이터 저장 영역들의 크기가 도시되어 있다. 일례로, 'Valid'는 각각 1 비트로 구성되고, 내장 메모리(30)가 M×N의 크기로 구성될 때, 'Row Address'는 log₂M 비트로, 'Column Address'는 log₂N 비트로 구성된다. 'Row Hit Count'는비트로, 'Column Hit Count'는비트로 구성되며, 'Column Fill Entry Pointer'는비트로 C개가 구성되고, 'Row Fill Entry Pointer'는비트로 R개가 구성된다. 그리고 'Row Must' 및 'Column Must'는 각각 1 비트로 구성된다.

이와 같은 데이터 저장 영역들의 구성 외에도, 상기 'Column Fill Entry Pointer'는 칼럼 리던던시 개수에 해당되는 비트(즉, C 비트)만큼 할당되고, 상기 'Row Fill Entry Pointer'는 로우 리던던시 개수에 해당되는 비트(즉, R 비트)만큼 할당되어, 불량 셀의 위치 정보를 저장하고 있는 상대방 엔트리를 가리키는 비트 플래그(bit flag)로 사용될 수 있다. 여기서, 상기 'Column Fill Entry Pointer' 및 상기 'Row Fill Entry Pointer'를 구성하고 있는 각각의 비트는, 불량 셀에 대한 로우 도는 칼럼 어드레스 정보가 상대방 필 엔트리의 몇 번째 엔트리에 저장되어 있는지에 대한 정보를 나타낸다. 따라서, 상기 'Column Fill Entry Pointer' 및 'Row Fill Entry Pointer'의 몇 번째 비트가 '1'로 세팅되어 있는지를 살펴보면 불량 셀에 대한 로우 도는 칼럼 어드레스 정보가 상대방 필 엔트리의 몇 번째 엔트리에 저장되어 있는지를 알 수 있다.

그리고, 상기 'Row Hit Count' 및 'Column Hit Count'는, '상대편 리던던시 개수+1' 만큼의 비트를 각각 할당한 후, 불량 셀의 개수가 증가할 때마다 초기에 '1'로 세팅시킨 최하위 비트(least significant bit ; LSB)를 왼쪽으로 한 비트씩 쉬프트 시키는 방식으로도 구현할 수 있다. 이 경우, 'Row Hit Count'는 'C+1' 비트로, 'Column Hit Count'는 'R+1' 비트로 각각 구성되며, 각각의 'Hit Count'들의 최하위 비트(LSB)는 앞에서 설명한 바와 같이 초기에 '1'로 세팅된다. 이 경우, 만약 불량 셀이 발견되지 않으면 각각의 'Hit Count'들의 LSB는 '1' 상태를 유지함으로써 불량 셀이 발생되지 않았음을 알리고, 만약 불량 셀이 발견되면 '1'로 세팅된 비트가 왼쪽으로 쉬프트하게 된다. 따라서, '1'로 세팅된 비트의 위치에 의해서 해당 로우 또는 칼럼에서 현재까지 발생된 불량 셀의 개수를 알 수 있다.

도 5는 도 1에 도시된 내장 메모리 상에 불량이 발생된 일례를 보여주기 위한 도면이다. 예를 들어, 내장 메모리(30)에 불량 셀들이 발생되었을 경우, 불량이 발생된 메모리(30A)의 불량 셀들의 분포는 도 5와 같다. 이 때, 불량 셀이 발견되는 순서는 a, b, c,..., j 이다. 이 경우, 예를 들어, 메모리에 구비된 로우 리던던시가 3개(즉, R=3)이고 칼럼 리던던시가 2개(즉, C=2) 라고 가정할 때, 본 발명에 의한 자기 복구 회로의 불량 셀 복구 방법은 다음과 같다.

도 6a 내지 도 6j는 도 5에 도시된 내장 메모리 상에 발생된 불량 셀에 대한 어드레스 등의 정보를 도 3a 및 도 3b에 도시된 로우 및 칼럼 필 엔트리에 저장하는 방법을 보여주기 위한 도면이다.

먼저 도 6a를 참조하면, 상기 메모리(30A)에 구비된 로우 리던던시가 3개(즉, R=3)이고 칼럼 리던던시가 2개(즉, C=2)이므로, 로우 필 엔트리의 전체 엔트리 개수는 9개(즉, 3+3×2=9)가 되고 칼럼 필 엔트리의 전체 엔트리 개수는 8개(즉, 2+2×3=8)가 된다. 이 때, 칼럼 리던던시가 2개(즉, C=2)이므로 로우 필 엔트리(25)의 칼럼 필 엔트리 포인터는 2개(Col. Entry Ptr1, Col. Entry Ptr2)가 할당된다. 그리고 로우 리던던시가 3개(즉, R=3)이므로 칼럼 필 엔트리(26)의 로우 필 엔트리 포인터는 3개(Row Entry Ptr1, Row Entry Ptr2, Row Entry Ptr3)가 할당된다.

로우 필 엔트리(25)를 참조하면, 제 1 불량 셀(a)이 발견되면, 상기 제 1 불량 셀(a)의 로우 어드레스가 엔트리에 저장되어 있는지 여부를 판별한다. 이 경우, 제 1 불량 셀(a)의 로우 어드레스(즉, 1)는 로우 필 엔트리(25)에 저장되어 있지 않으므로, 로우 필 엔트리(25)의 제 1 엔트리가 유효(valid)해지면서 제 1 불량 셀(a)의 로우 어드레스(즉, 1)가 로우 어드레스(Row Address)란에 기입된다. 그리고, 현재까지 상기 로우에서 발견된 불량 셀의 개수는 총 1개이므로 로우 히트 카운트(Row Hit Count)란에 '1'이 기입된다. 이 때, 상기 제 1 불량 셀(a)의 칼럼 어드레스 정보는 칼럼 필 엔트리(26)의 제 1 엔트리에 기입되므로, 칼럼 필 엔트리 포인터(Col. Entry Ptr1)란에 '1'이 기입된다.

이어서, 칼럼 필 엔트리(26)를 참조하면, 제 1 불량 셀(a)이 발견되면, 상기 제 1 불량 셀(a)의 칼럼 어드레스가 엔트리에 저장되어 있는지 여부를 판별한다. 이 경우, 제 1 불량 셀(a)의 칼럼 어드레스(즉, 3)는 칼럼 필 엔트리(26)에 저장되어 있지 않으므로, 칼럼 필 엔트리(26)의 제 1 엔트리가 유효해지면서 제 1 불량셀(a)의 칼럼 어드레스(즉, 3)가 칼럼 어드레스(Column Address)란에 기입된다. 그리고, 현재까지 상기 칼럼에서 발견된 불량 셀의 개수는 총 1개이므로 칼럼 히트 카운트(Column Hit Count)란에 '1'이 기입된다. 이 때, 상기 제 1 불량 셀(a)의 로우 어드레스 정보는 로우 필 엔트리(25)의 제 1 엔트리에 기입되어 있으므로, 로우 필 엔트리 포인터(Row Entry Ptr1)란에 '1'이 기입된다.

이어서 도 6b에 도시된 로우 필 엔트리(25)를 참조하면, 제 1 불량 셀(a)에 이어 제 2 불량 셀(b)이 발견되면, 상기 제 2 불량 셀(b)의 로우 어드레스가 엔트리에 저장되어 있는지 여부를 판별한다. 이 경우, 제 2 불량 셀(b)의 로우 어드레스(즉, 1)는 이미 로우 필 엔트리(25)의 제 1 엔트리에 저장되어 있으므로, 제 1 엔트리를 공유하여 상기 제 2 불량 셀(b)의 불량 정보를 저장하되, 로우 어드레스가 동일하므로 로우 어드레스(Row Address)란의 데이터 값은 변경하지 않고 그대로 둔다. 그리고, 현재까지 상기 로우(즉, 1)에서 발견된 불량 셀의 개수는 총 2개이므로 로우 히트 카운트(Row Hit Count)란에 '2'가 기입된다. 이 때, 상기 제 2 불량 셀(b)의 칼럼 어드레스 정보는 칼럼 필 엔트리(26)의 제 2 엔트리에 기입되므로, 칼럼 필 엔트리 포인터(Col. Entry Ptr2)란에 '2'가 기입된다.

이어서, 도 6b에 도시된 칼럼 필 엔트리(26)를 참조하면, 제 2 불량 셀(b)이 발견되면, 상기 제 2 불량 셀(b)의 칼럼 어드레스가 엔트리에 저장되어 있는지 여부를 판별한다. 이 경우, 제 2 불량 셀(b)의 칼럼 어드레스(즉, 5)는 칼럼 필 엔트리(26)에 저장되어 있지 않으므로, 칼럼 필 엔트리(26)의 제 2 엔트리가 유효해지면서, 제 2 불량 셀(b)의 칼럼 어드레스(즉, 5)가 칼럼 어드레스(Column Address)란에 기입된다. 현재까지 상기 칼럼에서 발견된 불량 셀의 개수는 총 1개이므로 칼럼 히트 카운트(Column Hit Count)란에 '1'이 기입된다. 이 때, 상기 제 2 불량 셀(b)의 로우 어드레스 정보는 로우 필 엔트리(25)의 제 1 엔트리에 기입되어 있으므로, 로우 필 엔트리 포인터(Row Entry Ptr1)란에 '1'이 기입된다.

그러나, 앞에서 설명한 경우처럼 상기 메모리(30A)에 구비된 로우 리던던시가 3개(즉, R=3)이고 칼럼 리던던시가 2개(즉, C=2)인 경우, 만약 상기 로우(즉, 1)에서 3개 이상의 불량 셀이 발견된다면(즉, 'Row Hit Count' 값이 칼럼 리던던시 개수를 초과하게 되면), 이 불량 셀들은 칼럼 리던던시의 복구 범위를 초과하게 되므로 로우 리던던시를 사용해야만 복구가 가능하다. 따라서, 이와 같이 임의의 로우에서 칼럼 리던던시 개수를 초과하는 불량이 발견되면, 해당 로우의 'Row Must'란은 '1'로 세팅되고 해당 로우에 저장되어 있는 불량 셀들의 칼럼 어드레스를 저장하고 있는 칼럼 필 엔트리의 'Column Hit Count' 값은 각각 '1'씩 줄어든다. 그리고 나서, 상기 로우 엔트리의 칼럼 필 엔트리 포인터들이 삭제되고, 다음 로우에 대한 불량 셀의 체크가 수행된다. 이와 같은 동작은, 로우 필 엔트리(25)를 예로 들어 설명했지만, 이는 칼럼 필 엔트리(26)에서도 역시 동일하게 수행된다.

상기와 같은 방법을 도 6c 내지 도 6j에 대해 반복하여 수행하면, 도 6j에 도시된 바와 같은 로우 필 엔트리(25)와 칼럼 필 엔트리(26)가 얻어지게 된다. 일단 상기와 같은 로우 필 엔트리(25)와 칼럼 필 엔트리(26)가 얻어지게 되면, 본 발명에 의한 자기 복구 회로(20)는 상기 엔트리들(25, 26)을 바탕으로 하여 불량 셀에 대한 복구 방법을 결정하고, 자체적인 복구를 수행한다. 본 발명에 의한 불량셀의 복구 방법의 결정 과정은 다음과 같다.

도 7a 내지 도 7f는 도 6a 내지 도 6j에 도시된 방법에 의해 저장된 로우 및 칼럼 필 엔트리 정보를 바탕으로 상기 내장 메모리 상에 발생된 불량 셀들의 복구 방법을 결정하는 과정을 보여주기 위한 도면이다. 본 발명에 의한 자기 복구 회로(20)는 로우 및 칼럼 필 엔트리들(25, 26)에 저장된 불량 셀의 어드레스 정보들을 바탕으로 해당 엔트리에 포함된 불량 셀에 대한 복구 방법을 결정해 가면서 이에 대응되는 상대편 엔트리에 저장된 불량 셀의 개수를 감소시켜준다. 이와 같은 방법에 의해 최종적으로 로우 및 칼럼 필 엔트리(25, 26)에 남겨진 정보들에 의해서 로우/칼럼 리던던시를 이용한 최적의 복구가 수행된다. 복구가 수행된 이후, 상기 자기 복구 회로(20)는 불량 셀이 발생된 위치의 어드레스를 받아들여 이를 복구된 어드레스(Repaired Address)로 변환하여 메모리(30)로 발생한다.

이와 같은 복구 방법의 결정을 위해 상기 엔트리들(25, 26)은, 메이저(major) 엔트리와 마이너(minor) 엔트리로 구분된다. 이 때, 메이저 엔트리와 마이너 엔트리는 상기 메모리(30)에 구비된 로우 및 칼럼 리던던시 개수에 의해서 결정된다. 예를 들어, 로우 리던던시의 개수가 3 (즉, R=3)이고, 칼럼 리던던시의 개수가 2 (즉, C=2)인 경우, 로우 필 엔트리(25)가 메이저 엔트리가 되고 칼럼 필 엔트리(26)가 마이너 엔트리가 된다. 복구가 수행될 정보들만 로우 및 칼럼 필 엔트리들(25, 26)에 남겨두고 나머지 정보들을 한꺼번에 제거하기 위해서는, 마이너 엔트리부터 선택하여 아래와 같은 동작을 수행한다.

먼저, 도 7a를 참조하면, 마이너 엔트리인 칼럼 필 엔트리(26)에 포함된 다수 개의 엔트리들 중 불량의 개수를 나타내는 칼럼 히트 카운트 값이 가장 큰 제 1 엔트리가 선택된다. 선택된 제 1 엔트리는, 칼럼 리던던시를 이용하여 복구하는 것으로 결정된다. 상기 제 1 엔트리에 저장된 불량 셀의 로우 어드레스에 대한 정보들은 로우 필 엔트리 포인터(Row Entry Ptr1, Row Entry Ptr2, Row Entry Ptr3)란에 표시되어 있다. 상기 엔트리 포인터(Row Entry Ptr1, Row Entry Ptr2, Row Entry Ptr3)란을 참조하면, '1, 3, 6'이 저장되어 있는데, 이는 로우 필 엔트리(25)의 제 1, 제 3 및 제 6 엔트리에 상기 제 1 엔트리에 저장된 불량 셀의 로우 어드레스에 대한 정보들이 저장되어 있다는 것을 의미한다(화살표 참조).

상기 칼럼 필 엔트리(26)의 제 1 엔트리는 앞에서 설명한 바와 같이 칼럼 리던던시를 이용하여 복구되므로, 칼럼 복구(Column Must)란에는 '1'이 기입되고, 로우 필 엔트리 포인터(Row Entry Ptr1, Row Entry Ptr2, Row Entry Ptr3)란은 삭제된다. 그리고, 상기 로우 필 엔트리(25)의 제 1, 제 3 및 제 6 엔트리에 저장된 로우 히트 카운트 값이 각각 '1' 씩 줄어든다. 이 경우, 만약 줄어든 로우 히트 카운트 값이 '0'이 되면, 해당되는 엔트리는 삭제된다. 예를 들면, 상기 로우 필 엔트리(25)의 제 1 엔트리의 로우 히트 카운트 값은 '2'에서 '1'로 줄어들고, 상기 로우 필 엔트리(25)의 제 3 및 제 6 엔트리의 로우 히트 카운트 값들은 '1'에서 '0'으로 줄어든다. 그 결과, 상기 제 3 및 제 6 엔트리 전체가 로우 필 엔트리(25)에서 삭제된다.

도 7b는 앞에서 설명한 과정이 수행된 이후의 결과를 나타내고 있다. 도 7b를 참조하면, 마이너 엔트리인 칼럼 필 엔트리(26)에 포함된 다수 개의 엔트리 중에서 칼럼 복구(Column Must)로 지정되지 않은 엔트리 중 칼럼 히트 카운트 값이 가장 큰 제 2 엔트리가 선택된다. 선택된 제 2 엔트리는, 칼럼 리던던시를 이용하여 복구하는 것으로 결정된다. 상기 제 2 엔트리에 저장된 불량 셀의 로우 어드레스에 대한 정보들은 로우 필 엔트리 포인터(Row Entry Ptr1, Row Entry Ptr2, Row Entry Ptr3)란에 표시되어 있다. 상기 엔트리 포인터(Row Entry Ptr1, Row Entry Ptr2, Row Entry Ptr3)란을 참조하면, '1, 4, 5'가 저장되어 있는데, 이는 로우 필 엔트리(25)의 제 1, 제 4 및 제 5 엔트리에 상기 제 2 엔트리에 저장된 불량 셀의 로우 어드레스에 대한 정보들이 저장되어 있다는 것을 의미한다(화살표 참조).

도 7a에서 수행된 과정과 마찬가지로, 칼럼 필 엔트리(26)의 제 2 엔트리의 칼럼 복구(Column Must)란 에는 칼럼 리던던시를 이용하여 복구하는 것을 나타내는 '1'이 기입되고, 로우 필 엔트리 포인터(Row Entry Ptr1, Row Entry Ptr2, Row Entry Ptr3)란은 삭제된다. 그리고, 상기 로우 필 엔트리(25)의 제 1, 제 4 및 제 5 엔트리에 저장된 로우 히트 카운트 값이 각각 '1' 씩 줄어든다. 예를 들면, 상기 로우 필 엔트리(25)의 제 1 엔트리의 로우 히트 카운트 값은 '1'에서 '0'으로 줄어든 후 엔트리 전체가 삭제되고, 제 4 및 제 5 엔트리의 로우 히트 카운트 값들은 '2'에서 '1'로 줄어든다.

앞에서 설명한 바와 같이, 마이너 엔트리를 우선적으로 선택하는 이유는, 마이너 리던던시 개수가 적으므로 선택하는 회수가 적고, 각각의 마이너 엔트리 선택시 이에 대응되는 더 많은 메이저 엔트리의 히트 카운트 값을 줄여 나감으로써 복구 사이클(repair cycle)을 줄일 수 있기 때문이다.

도 7c는 앞에서 설명한 과정이 수행된 이후의 결과를 나타내고 있다. 도 7c를 참조하면, 내장 메모리에 구비된 2개의 칼럼 리던던시에 의한 복구 방법이 모두 선택되었음을 알 수 있다. 따라서, 이제부터는 메이저 엔트리를 기준으로 하여, 앞에서 수행되었던 일련의 과정들이 반복되어 수행된다.

먼저, 메이저 엔트리인 로우 필 엔트리(25)에 포함된 다수 개의 엔트리 중 불량의 개수를 나타내는 로우 히트 카운트 값이 가장 큰 제 2 엔트리가 선택된다. 선택된 제 2 엔트리는, 로우 리던던시를 이용하여 복구하는 것으로 결정된다. 상기 제 2 엔트리에 저장된 불량 셀의 칼럼 어드레스에 대한 정보들은 칼럼 필 엔트리 포인터(Col. Entry Ptr1, Col. Entry Ptr2)란에 표시되어 있다. 상기 엔트리 포인터(Col. Entry Ptr1, Col. Entry Ptr2)란을 참조하면, '3, 4'가 저장되어 있는데, 이는 칼럼 필 엔트리(26)의 제 3 및 제 4 엔트리에 상기 제 2 엔트리에 저장된 불량 셀의 칼럼 어드레스에 대한 정보들이 저장되어 있다는 것을 의미한다(화살표 참조).

이 때, 로우 필 엔트리(25)의 제 2 엔트리의 로우 복구(Row Must)란에는 로우 리던던시를 이용하여 복구하는 것을 나타내는 '1'이 기입되고, 칼럼 필 엔트리 포인터(Col. Entry Ptr1, Col. Entry Ptr2)란은 삭제된다. 그리고, 상기 칼럼 필 엔트리(26)의 제 3 및 제 4 엔트리에 저장된 칼럼 히트 카운트 값이 각각 1 씩 줄어든다. 예를 들면, 상기 칼럼 필 엔트리(26)의 제 3 엔트리의 칼럼 히트 카운트 값은 '2'에서 '1'로 줄어들고, 상기 4 엔트리의 칼럼 히트 카운트 값은 '1'에서 '0'으로 줄어든 후, 제 4 엔트리 전체가 삭제된다.

앞에서 설명한 바와 같은 과정을 도 7d 내지 도7e에 나타낸 바와 같이 반복해서 수행하게 되면, 결국은 도 7f에 도시된 바와 같은 결과가 얻어진다. 도 7f를 참조하면, 상기 내장 메모리에 구비된 로우 리던던시 및 칼럼 리던던시 개수만큼 불량 셀 정보가 로우 필 엔트리(25)와 칼럼 필 엔트리(26) 각각에 최종적으로 남겨져 있음을 알 수 있다. 그 결과, 로우 필 엔트리(25)에 어드레스 정보가 저장된 불량 셀들은 로우 리던던시를 사용하여 복구되고, 칼럼 필 엔트리(26)에 어드레스 정보가 저장된 불량 셀들은 칼럼 리던던시를 사용하여 복구된다. 이 때, 만약 상기 로우 또는 칼럼 엔트리(25, 26)에 로우 복구 또는 칼럼 복구로 지정되지 않은 유효 엔트리가 존재한다면, 이 엔트리에 저장된 불량 셀은 복구 불가능한 경우에 해당된다.

이와 같이 복구가 불가능한 경우는, 불량 셀의 위치 분포가 특정한 위치에 대해 모든 방향으로 대칭을 이룰 때 등이며, 이런 셀들은 그 위치 분포에 따라 본 발명을 적용 시켰을 때 복구 가능하다고 판별될 수도 있고, 복구 불가능하다고 판별될 수도 있다. 그러나, 이러한 유형의 불량의 발생 빈도는 극히 낮은 경우로서, 나중에 복구 결과 그래프를 통해 상세히 설명하겠지만, 본 발명에 의한 자기 복구 회로 및 그것의 자기 복구 방법은 대부분의 불량에 대하여 복구를 수행할 수 있고, 복구율 또한 높게 나타난다.

도 8은 도 7a 내지 도 7f에 도시된 과정에 의해 결정된 불량 셀 복구 방법에 의해서 불량 셀들이 복구된 결과를 보여주기 위한 도면이다. 도 8을 참조하면, a 내지 j의 위치에 불량 셀들이 존재하던 내장 메모리(30A)는 상기 메모리에 구비되어 있는 로우 및 칼럼 리던던시에 의해서 도 8에 도시된 메모리(30B)와 같이 복구될 수 있다.

도 9는 도 1에 도시된 자기 복구 회로(20)의 동작 수순은 간략하게 보여주기 위한 흐름도이다. 도 9를 참조하면, 본 발명에 의한 자기 복구 회로(20)는 단계 S20에서 도 6a 내지 도 6j와 같은 과정을 거쳐 로우 필 엔트리(25) 및 칼럼 필 엔트리(26) 각각을 형성한다. 이어서, 단계 S40에서는 단계 S20에 의해 형성된 상기 로우 필 엔트리(25) 및 칼럼 필 엔트리(26) 정보를 이용해서 도 7a 내지 도 7f에 도시된 과정과 같이, 복구 효율이 가장 높은 엔트리부터 선택하여 상기 불량에 대한 복구 방법을 결정하고, 이에 대응되는 상대편 엔트리에 저장된 히트 카운트 값(즉, 불량의 개수)을 '1'씩 줄여줌으로써, 복구가 수행될 정보들만 최종적으로 남겨 준다. 여기서, 상기 복구 효율은 상기 엔트리에 저장된 불량의 개수가 많을수록 높아지는 특징을 가진다. 이어서, 자기 복구 회로(20)는 단계 S60에서 불량 셀에 대한 논리적 복구를 수행하고, 복구된 어드레스(Repaired Address)를 메모리로 발생한다.

도 10a 및 도10b는 도 9에 도시된 흐름도 중 로우 필 엔트리 및 칼럼 필 엔트리를 형성하는 방법에 대한 수순을 상세하게 보여주기 위한 흐름도이다.

먼저 도 10a를 참조하면, 단계 S21에서는 메모리 전체에 대한 불량 체크가 완료되었는지 여부를 판별한다. 판별 결과, 만약 메모리 전체에 대한 불량 체크가 완료되었으면 도 11a에 도시된 단계 S41로 진행하고, 만약 메모리 전체에 대한 불량 체크가 완료되지 않았으면 수순은 다음 질문을 위한 단계 S22로 진행하여 메모리에 불량 셀(F1)이 발생되었는지 여부를 판별한다. 판별 결과, 만약 상기 메모리에 불량 셀(F1)이 발생되었으면 수순은 단계 S23으로 진행하여 불량 셀(F1)의 로우 어드레스가 로우 필 엔트리에 존재하는지 여부를 판별한다. 만약 불량 셀(F1)의 로우 어드레스가 로우 필 엔트리에 존재한다면 수순은 단계 S24로 진행하여 로우 필 엔트리에 포함된 로우 히트 카운트(Row Hit Count) 값을 '1'만큼 증가시킨다. 그리고 단계 S25에서는 불량 셀(F1)의 칼럼 어드레스가 저장될 칼럼 필 엔트리 위치를 로우 필 엔트리에 포함된 칼럼 필 엔트리 포인터(Column Fill Entry Pointer)에 저장한 후 도 10b에 도시된 단계 S26으로 진행한다.

상기 단계 S23에서의 판별 결과, 만약 불량 셀(F1)의 로우 어드레스가 로우 필 엔트리에 존재하지 않는다면 수순은 단계 S29로 진행하여 로우 필 엔트리에 오버플로우가 발생되었는지 여부를 판별한다. 판별 결과, 만약 로우 필 엔트리에 오버플로우가 발생되지 않았다면 단계 S30에서 불량 셀(F1)의 로우 어드레스를 로우 필 엔트리에 저장한 후, 단계 S25로 진행하여 불량 셀(F1)의 칼럼 어드레스가 저장될 칼럼 필 엔트리 위치를 로우 필 엔트리에 포함된 칼럼 필 엔트리 포인터에 저장한다. 그리고, 도 10b에 도시된 단계 S26으로 진행한다. 그러나, 만약 로우 필 엔트리에 오버플로우가 발생되었다면 상기 불량 셀(F1)은 복구 불가능한 것으로 판별한다.

도 10b를 참조하면, 단계 S26에서는 불량 셀(F1)의 칼럼 어드레스가 칼럼 필 엔트리에 존재하는지 여부를 판별한다. 판별 결과, 만약 불량 셀(F1)의 칼럼 어드레스가 칼럼 필 엔트리에 존재한다면 수순은 단계 S27로 진행하여 칼럼 필 엔트리에 포함된 칼럼 히트 카운트(Column Hit Count) 값을 '1'만큼 증가시킨다. 이어서, 수순은 단계 S28로 진행하여 불량 셀(F1)의 로우 어드레스가 기입된 로우 필 엔트리의 위치를 칼럼 필 엔트리의 로우 필 엔트리 포인터(Row Fill Entry Pointer)에 저장한 후 도 10a에 도시된 단계 S21로 되돌아간다.

상기 단계 S26에서의 판별 결과, 만약 불량 셀(F1)의 칼럼 어드레스가 칼럼 필 엔트리에 존재하지 않는다면 수순은 단계 S31로 진행하여 칼럼 필 엔트리가 오버플로우 되었는지 여부를 판별한다. 판별 결과, 만약 칼럼 필 엔트리가 오버플로우 되지 않았으면 단계 S32에서 불량 셀(F1)의 칼럼 어드레스를 칼럼 필 엔트리에 저장한 후 수순은 단계 S28로 진행한다. 그러나, 만약 칼럼 필 엔트리가 오버플로우 되었으면 상기 불량 셀(F1)은 복구 불가능한 것으로 판별한다.

도 11a 및 도 11b는 도 9에 도시된 흐름도 중 로우 필 엔트리 및 칼럼 필 엔트리 정보를 이용하여 로우 및 칼럼 리던던시를 이용한 복구 방법을 결정하는 수순을 상세하게 보여주기 위한 흐름도이다. 로우 및 칼럼 리던던시를 이용한 복구 방법을 결정하기에 앞서 본 발명에 의한 자기 복구 회로(20)는 로우 및 칼럼 필 엔트리 각각에 대해서 복구가 수행 될 정보들만 남겨두고 나머지 정보들은 삭제하는 과정을 거치게 된다.

먼저 도 11a를 참조하면, 단계 S41에서는, 복구 가능한 정보를 제외한 정보들을 한꺼번에 많이 삭제하기 위해서 로우 필 엔트리와 칼럼 필 엔트리를 메이저 엔트리(major entry)와 마이너 엔트리(minor entry)로 구분한다. 여기서, 내장 메모리에 구비된 로우 및 칼럼 리던던시 개수가 메이저 엔트리와 마이너 엔트리를 구분하는 기준이 된다.

이어서 단계 S42에서는 마이너 엔트리가 리던던시 개수만큼 로우 복구(Row Must) 또는 칼럼 복구(Column Must)로 복구 방법이 지정되었는지 여부를 판별한다. 판별 결과, 만약 마이너 엔트리가 리던던시 개수만큼 복구 방법이 지정되었으면 수순은 도 11b에 도시된 단계 S51로 진행하고, 만약 마이너 엔트리가 리던던시 개수만큼 복구 방법이 지정되지 않았으면 수순은 단계 S43으로 진행한다. 단계 S43에서는, 복구 방법이 지정되지 않은 마이너 엔트리 중 히트 카운트(Hit Count) 값이 가장 큰 엔트리를 선택하여 로우 복구 또는 칼럼 복구로 복구 방법을 지정한다. 이어서 단계 S44에서는, 선택된 마이너 엔트리에 대한 정보를 저장하고 있는 메이저 엔트리들의 히트 카운트 값을 '1'씩 줄여준다. 그리고 단계 S45에서는 히트 카운트 값이 줄어든 메이저 엔트리의 히트 카운트 값이 '0'인지 여부를 판별하고, 만약 메이저 엔트리의 히트 카운트 값이 '0'이면 단계 S46에서 해당 엔트리 전체를 삭제한다. 그리고 메이저 엔트리의 히트 카운트 값이 '0'이 아니면 수순은 단계 S42로 되돌아간다.

이어서 도 11b를 참조하면, 단계 S51에서는 메이저 엔트리가 리던던시 개수만큼 로우 복구 또는 칼럼 복구로 복구 방법이 지정되었는지 여부를 판별한다. 판별 결과, 만약 메이저 엔트리가 리던던시 개수만큼 복구 방법이 지정되지 않았으면 수순은 단계 S52로 진행한다. 단계 S52에서는, 복구 방법이 지정되지 않은 메이저 엔트리 중 히트 카운트 값이 가장 큰 엔트리를 선택하여 로우 복구 또는 칼럼 복구로 복구 방법을 지정한다. 이어서 단계 S53에서는, 선택된 메이저 엔트리에 대한정보를 저장하고 있는 마이너 엔트리들의 히트 카운트 값을 '1'씩 줄여준다. 그리고 단계 S54에서는 히트 카운트 값이 줄어든 마이너 엔트리의 히트 카운트 값이 '0'인지 여부를 판별하고, 만약 마이너 엔트리의 히트 카운트 값이 '0'이면 단계 S55에서 해당 엔트리 전체를 삭제한다. 그리고 메이저 엔트리의 히트 카운트 값이 '0'이 아니면 수순은 단계 S51로 되돌아간다.

단계 S51에서의 판별 결과, 만약 메이저 엔트리가 리던던시 개수만큼 로우 복구 또는 칼럼 복구로 복구 방법이 지정되었으면 수순은 단계 S56으로 진행하여 복구 방법이 지정되지 않은 유효 엔트리가 존재하는지 여부를 판별한다. 판별 결과, 만약 그러한 조건을 만족하는 엔트리가 존재한다면 그 엔트리에 대응되는 불량 셀은 복구 불가능하고, 만약 그러한 조건을 만족하는 엔트리가 존재하지 않는다면 모든 불량 셀은 복구 가능한 것으로 판별한다.

도 12는 본 발명에 의한 불량 셀의 복구 결과와 종래 기술에 의한 불량 셀의 복구 결과를 보여주기 위한 도면이다. 도 12를 참조하면, 'A'로 표시된 그래프는 본 발명에 의한 자기 복구 회로의 복구 결과를 나타내는 그래프이고, 'B'로 표시된 그래프는 종래 기술에 의한 자기 복구 회로의 복구 결과를 나타내는 그래프이다. 이 그래프들(A, B)은 각각 내장 메모리의 로우 리던던시가 3개이고 칼럼 리던던시가 2개인 경우에 대한 그래프이다. 상기 복구 결과 그래프는, 각각의 불량 셀의 개수(즉, 6개∼12개)에 대하여 1천만번씩, 총 7천만번의 모의 실험을 수행한 결과를 나타내고 있다.

이 경우, 종래 기술 및 본 발명에 의한 자기 복구 회로의 모의실험(simulation) 결과는 내장 메모리에 6개 내지 12개의 불량 셀이 존재하는 경우에 대해서만 나타내고 있다. 여기서, 불량 셀에 대한 복구 시뮬레이션을 '6'부터 시작한 이유는, 로우 리던던시와 칼럼 리던던시의 전체 합이 '5'이기 때문에, 5개 이하의 불량 셀이 발생한 경우에 대해서는 어떤 복구 방법을 사용하더라도 충분히 복구가 가능하기 때문이다. 그리고, 자기 복구 회로의 불량 셀에 대한 복구 시뮬레이션을 '12'까지 수행한 이유는, 로우 리던던시가 3개이고 칼럼 리던던시가 2개인 경우, 본 발명에 의한 자기 복구 회로는 물론 종래의 그 어떤 자기 복구 회로도 '2×R×C' (즉, 2×3×2=12) 개를 초과하는 불량 셀에 대해서는 복구가 불가능하기 때문이다. 따라서, '12'를 초과하는 불량 셀의 복구에 대해서는 고려하지 않는다.

도면에 도시된 바와 같이, 'B'로 표시된 종래 기술에 의한 자기 복구 회로의 복구 결과 그래프는 'A'로 표시된 본 발명에 의한 자기 복구 회로의 복구 결과 그래프에 비해 불량 셀의 개수가 증가할수록 복구율(Repair Coverage)이 급격하게 떨어지는 것을 알 수 있다. 이에 비해 본 발명에 의한 복구 결과는 불량 셀의 개수가 증가하더라도 거의 일정한 복구율을 유지한다.

도면을 참조하면, 본 발명에 의한 복구 결과 그래프(A)는, 불량 셀의 개수가 11개일 경우 보다 12개일 경우 복구율이 더 높게 나타나는 것을 알 수 있다. 그 이유는, 마이너 리던던시로 복구해야 하는 마이너 엔트리(예를 들면, 칼럼 필 엔트리) 중 히트 카운트 값이 메이저 리던던시 개수(예를 들면, R=3) 이상인 것이 최소한 마이너 리던던시 개수(예를 들면, C=2) 이상 존재하기 때문에, 마이너 리던던시로 복구하기 위해서 마이너 엔트리를 선택하는 정확도가 더 높아지기 때문이다. 그리고, 메이저 리던던시로 복구해야 하는 메이저 엔트리(예를 들면, 로우 필 엔트리) 중 히트 카운트 값이 마이너 리던던시 개수(예를 들면, C=2) 이상인 것이 최소한 메이저 리던던시 개수(예를 들면, R=3) 이상 존재하기 때문에, 메이저 리던던시로 복구하기 위해서 메이저 엔트리를 선택하는 정확도가 더 높아지기 때문이다.

앞에서 설명한 바와 같이, 종래 기술에 의한 복구 결과(B)는 불량 셀의 개수가 증가할수록 복구율이 급격하게 떨어지고, 본 발명에 의한 복구 결과(A)는 불량 셀의 개수가 증가하더라도 거의 일정한 복구율을 유지하는 특징을 가진다. 그 외에도, 종래 기술에 의한 복구 방법은 내장 메모리에 구비된 로우 및 칼럼 리던던시의 개수에 많은 제약을 받지만, 본 발명에 의한 자기 복구 회로 및 그에 의한 불량 셀 복구 방법은 내장 메모리에 구비된 로우 및 칼럼 리던던시의 개수에 제약을 거의 받지 않는 특징을 가진다.

따라서, 본 발명에 의한 자기 복구 회로는, 내장 메모리가 다수 개의 로우/칼럼 리던던시를 구비하는 경우는 물론, 내장 메모리에 발생된 불량 셀의 개수가 증가하는 경우에도 거의 일정한 복구율을 유지할 수 있다. 그러므로, 다중 리던던시를 가진 내장 메모리의 불량 셀을 더욱 정확하게 복구할 수 있다.

이상에서, 본 발명에 따른 회로의 구성 및 동작을 상기한 설명 및 도면에 따라 도시하였지만 이는 예를 들어 설명한 것에 불과하며 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 변화 및 변경이 가능함은 물론이다.

이상과 같은 본 발명에 의하면, 다중 리던던시를 가진 내장 메모리에 발생된불량 셀을 더욱 정확하게 복구할 수 있다.

Claims

집적회로 반도체 장치에 있어서:

다수 개의 로우 리던던시와 다수 개의 칼럼 리던던시를 구비한 내장 메모리와;

상기 메모리의 불량을 검출하기 위한 자기 진단 회로; 그리고

상기 자기 진단 회로로부터 검출된 상기 불량에 대한 정보들을 로우 및 칼럼별로 구분하여 저장하고, 상기 정보들에 응답해서 상기 불량에 대한 복구 방법을 결정하고, 그리고 상기 복구 방법에 의해 복구된 어드레스들을 상기 내장 메모리로 발생하기 위한 자기 복구 회로를 포함하되,

상기 자기 복구 회로는,

상기 자기 복구 회로의 제반 동작을 제어하기 위한 자기 복구 제어기와,

다수 개의 데이터 저장 영역들을 포함하는 다수 개의 엔트리들로 구성되어, 상기 메모리에 발생된 불량의 로우 어드레스들과, 해당 로우에서 발생된 불량의 개수를 저장하기 위한 제 1 저장 수단과,

상기 자기 복구 제어기의 제어에 응답해서, 상기 로우 어드레스들과 상기 불량의 개수를 상기 제 1 저장 수단에 저장하기 위한 제 1 로직과,

다수 개의 데이터 저장 영역들을 포함하는 다수 개의 엔트리들로 구성되어, 상기 메모리에 발생된 불량의 칼럼 어드레스들과, 해당 칼럼에서 발생된 불량의 개수를 저장하기 위한 제 2 저장 수단과,

상기 자기 복구 제어기의 제어에 응답해서, 상기 칼럼 어드레스들과 상기 불량의 개수를 상기 제 2 저장 수단에 저장하기 위한 제 2 로직과,

상기 불량에 대한 정보들의 저장시, 상기 자기 복구 제어기의 제어에 응답해서, 상기 제 1 또는 제 2 저장 수단에 저장된 로우/칼럼 어드레스에 대응되는 칼럼/로우 어드레스가 저장된 상대편 저장 수단의 위치 정보를 상기 제 1 또는 제 2 저장 수단에 저장하고, 그리고 상기 불량에 대한 복구 방법의 결정시, 상기 자기 복구 제어기의 제어에 응답해서, 상기 위치 정보가 나타내는 상대편 저장 수단에 저장된 불량의 개수를 하나씩 감소시키기 위한 제 3 로직, 그리고

상기 자기 복구 제어기의 제어에 응답해서, 복구된 로우 및 칼럼 어드레스를 상기 메모리로 발생하기 위한 어드레스 체커를 포함하는 것을 특징으로 하는 내장 메모리를 위한 자기 복구 회로를 구비하는 집적회로 반도체 장치.
제 1 항에 있어서,

상기 자기 복구 제어기는,

상기 제 1 및 제 2 저장 수단들 중 엔트리 개수가 적은 저장 수단에 저장되어 있는 불량에 대한 복구 방법을 먼저 결정하고, 엔트리 개수가 많은 저장 수단에 저장되어 있는 불량에 대한 복구 방법을 나중에 결정하는 것을 특징으로 하는 내장 메모리를 위한 자기 복구 회로를 구비하는 집적회로 반도체 장치.
제 1 항에 있어서,

상기 자기 복구 제어기는,

로우 또는 칼럼 리던던시 개수만큼 상기 제 1 또는 제 2 저장 수단을 구성하고 있는 엔트리들을 선택하여 상기 복구 방법을 결정하되, 상기 엔트리들 중 저장된 불량의 개수가 많은 엔트리부터 선택하는 것을 특징으로 하는 내장 메모리를 위한 자기 복구 회로를 구비하는 집적회로 반도체 장치.
제 3 항에 있어서,

상기 제 3 로직은,

상기 엔트리의 선택시, 상기 자기 복구 제어기의 제어에 응답해서, 선택된 엔트리가 나타내는 상대편 저장 수단의 엔트리에 저장된 불량의 개수를 하나씩 감소시키되, 감소된 불량의 개수가 0이면 해당 엔트리 전체를 삭제하는 것을 특징으로 하는 내장 메모리를 위한 자기 복구 회로를 구비하는 집적회로 반도체 장치.
제 1 항에 있어서,

상기 제 1 저장 수단에 포함된 각각의 엔트리는,

해당 엔트리가 유효함을 나타내는 정보를 저장하기 위한 제 1 저장 영역과;

상기 메모리에서 발생된 불량 셀의 로우 어드레스를 저장하기 위한 제 2 저장 영역과;

상기 제 2 저장 영역에 저장된 상기 로우 어드레스와 동일한 로우 어드레스에 존재하는 불량 셀의 개수를 저장하기 위한 제 3 저장 영역과;

상기 제 2 저장 영역에 저장된 불량 셀의 로우 어드레스에 대응되는 칼럼 어드레스가 상기 제 2 저장 수단의 몇 번째 엔트리에 저장되어 있는지에 대한 위치 정보를 저장하기 위한 제 4 저장 영역; 그리고

해당 엔트리에 저장된 불량 셀에 대한 복구 정보를 저장하기 위한 제 5 저장 영역을 포함하는 것을 특징으로 하는 내장 메모리를 위한 자기 복구 회로를 구비하는 집적회로 반도체 장치.
제 5 항에 있어서,

상기 메모리에 구비된 상기 로우 리던던시의 개수가 R이고 상기 칼럼 리던던시의 개수가 C일 때, 상기 제 3 저장 영역은비트로 구성되고, 그리고 상기 제 4 저장 영역은비트로 C개가 구성되는 것을 특징으로 하는 내장 메모리를 위한 자기 복구 회로를 구비하는 집적회로 반도체 장치.
제 5 항에 있어서,

상기 메모리에 구비된 상기 로우 리던던시의 개수가 R이고 상기 칼럼 리던던시의 개수가 C일 때, 상기 제 3 저장 영역은 최하위 비트가 '1'로 세팅된 (C+1) 비트로 구성되어, 동일 로우에 존재하는 불량 셀의 개수가 증가할 때마다 상기 제 3 저장 영역을 구성하고 있는 상기 비트들이 좌측으로 쉬프트 되고, 그리고 상기 제 4 저장 영역은 C 비트로 구성되어, 각각의 비트가 상기 위치 정보를 나타내기 위한비트 플래그로 사용되는 것을 특징으로 하는 내장 메모리를 위한 자기 복구 회로를 구비하는 집적회로 반도체 장치.
제 1 항에 있어서,

상기 제 2 저장 수단에 포함된 각각의 엔트리는,

해당 엔트리가 유효함을 나타내는 정보를 저장하기 위한 제 1 저장 영역과;

상기 메모리에서 발생된 불량 셀의 칼럼 어드레스를 저장하기 위한 제 2 저장 영역과;

상기 제 2 저장 영역에 저장된 상기 칼럼 어드레스와 동일한 칼럼 어드레스에 존재하는 불량 셀의 개수를 저장하기 위한 제 3 저장 영역과;

상기 제 2 저장 영역에 저장된 불량 셀의 칼럼 어드레스에 대응되는 로우 어드레스가 상기 제 2 저장 수단의 몇 번째 엔트리에 저장되어 있는지에 대한 위치 정보를 저장하기 위한 제 4 저장 영역; 그리고

해당 엔트리에 저장된 불량 셀에 대한 복구 정보를 저장하기 위한 제 5 저장 영역을 포함하는 것을 특징으로 하는 내장 메모리를 위한 자기 복구 회로를 구비하는 집적회로 반도체 장치.
제 8 항에 있어서,

상기 메모리에 구비된 상기 로우 리던던시의 개수가 R이고 상기 칼럼 리던던시의 개수가 C일 때, 상기 제 3 저장 영역은비트로 구성되고, 그리고 상기 제 4 저장 영역은비트로 R개가 구성되는 것을 특징으로 하는 내장 메모리를 위한 자기 복구 회로를 구비하는 집적회로 반도체 장치.
제 8 항에 있어서,

상기 메모리에 구비된 상기 로우 리던던시의 개수가 R이고 상기 칼럼 리던던시의 개수가 C일 때, 상기 제 3 저장 영역은 최하위 비트가 '1'로 세팅된 (R+1) 비트로 구성되어, 동일 칼럼에 존재하는 불량 셀의 개수가 증가할 때마다 상기 제 3 저장 영역을 구성하고 있는 상기 비트들이 좌측으로 쉬프트 되고, 그리고 상기 제 4 저장 영역은 R 비트로 구성되어, 각각의 비트가 상기 위치 정보를 나타내기 위한 비트 플래그로 사용되는 것을 특징으로 하는 내장 메모리를 위한 자기 복구 회로를 구비하는 집적회로 반도체 장치.
다수 개의 로우 리던던시와 다수 개의 칼럼 리던던시를 구비한 내장 메모리의 자기 복구 수행 방법에 있어서:

상기 메모리에서 검출된 불량에 대한 로우/칼럼 어드레스와, 상기 어드레스와 동일한 로우/칼럼에서 발생된 불량의 개수 및 상기 불량의 로우/칼럼 어드레스에 대응되는 칼럼/로우 어드레스를 저장하고 있는 상대편 저장 수단의 위치 정보를 각각 저장하기 위한 다수 개의 엔트리들로 구성된 제 1 및 제 2 저장 수단을 형성하는 단계와;

로우 또는 칼럼 리던던시 개수만큼 상기 제 1 또는 제 2 저장 수단을 구성하고 있는 엔트리들을 선택하여 상기 불량에 대한 복구 방법을 결정하되, 상기 엔트리들 중 저장된 불량의 개수가 많은 엔트리 순서대로 선택하고, 상기 엔트리의 선택시, 선택된 엔트리가 나타내는 상대편 저장 수단의 엔트리에 저장된 불량의 개수를 하나씩 감소시키는 단계; 그리고

상기 결정된 복구 방법에 응답해서 복구된 어드레스를 상기 메모리로 발생하는 단계를 포함하는 것을 특징으로 하는 내장 메모리를 위한 자기 복구 회로를 구비하는 집적회로 반도체 장치의 메모리 복구 방법.
제 11 항에 있어서,

상기 제 1 저장 수단은, 다수 개의 데이터 저장 영역들로 구성된 다수 개의 엔트리들을 포함하며, 각각의 엔트리는,

해당 엔트리가 유효함을 나타내는 정보를 저장하기 위한 제 1 저장 영역과;

상기 메모리에서 발생된 불량 셀의 로우 어드레스를 저장하기 위한 제 2 저장 영역과;

상기 제 2 저장 영역에 저장된 상기 로우 어드레스와 동일한 로우 어드레스에 존재하는 불량 셀의 개수를 저장하기 위한 제 3 저장 영역과;

상기 제 2 저장 영역에 저장된 불량 셀의 로우 어드레스에 대응되는 칼럼 어드레스가 상기 제 2 저장 수단의 몇 번째 엔트리에 저장되어 있는지에 대한 위치정보를 저장하기 위한 제 4 저장 영역; 그리고

해당 엔트리에 저장된 불량 셀에 대한 복구 정보를 저장하기 위한 제 5 저장 영역을 포함하는 것을 특징으로 하는 내장 메모리를 위한 자기 복구 회로를 구비하는 집적회로 반도체 장치의 메모리 복구 방법.
제 11 항에 있어서,

상기 제 2 저장 수단은, 다수 개의 데이터 저장 영역들로 구성된 다수 개의 엔트리들을 포함하며, 각각의 엔트리는,

해당 엔트리가 유효함을 나타내는 정보를 저장하기 위한 제 1 저장 영역과;

상기 메모리에서 발생된 불량 셀의 칼럼 어드레스를 저장하기 위한 제 2 저장 영역과;

상기 제 2 저장 영역에 저장된 상기 칼럼 어드레스와 동일한 칼럼 어드레스에 존재하는 불량 셀의 개수를 저장하기 위한 제 3 저장 영역과;

상기 제 2 저장 영역에 저장된 불량 셀의 칼럼 어드레스에 대응되는 로우 어드레스가 상기 제 2 저장 수단의 몇 번째 엔트리에 저장되어 있는지에 대한 위치 정보를 저장하기 위한 제 4 저장 영역; 그리고

해당 엔트리에 저장된 불량 셀에 대한 복구 정보를 저장하기 위한 제 5 저장 영역을 포함하는 것을 특징으로 하는 내장 메모리를 위한 자기 복구 회로를 구비하는 집적회로 반도체 장치의 메모리 복구 방법.
제 12 항 또는 제 13 항에 있어서,

상기 제 1 및 제 2 저장 수단을 형성하는 단계는,

상기 메모리에 불량이 발생한 경우, 상기 불량의 로우 어드레스가 상기 제 1 저장 수단에 저장되어 있는지 여부를 판별하는 단계와;

판별 결과, 상기 불량의 로우 어드레스가 상기 제 1 저장 수단에 저장되어 있으면 상기 로우 필 엔트리의 제 3 저장 영역에 저장된 불량 셀의 개수를 1 만큼 증가시킨 후, 상기 불량의 칼럼 어드레스가 저장될 상기 제 2 저장 수단의 위치 정보를 상기 제 4 저장 영역에 저장하는 단계와;

판별 결과, 상기 불량의 로우 어드레스가 상기 제 1 저장 수단에 저장되어 있지 않으면 상기 제 1 저장 수단에 상기 불량의 로우 어드레스를 저장한 후, 상기 불량의 칼럼 어드레스가 저장될 상기 제 2 저장 수단의 위치 정보를 상기 제 4 저장 영역에 저장하는 단계와;

상기 불량의 칼럼 어드레스가 상기 제 2 저장 수단에 저장되어 있는지 여부를 판별하는 단계와;

판별 결과, 상기 불량의 칼럼 어드레스가 상기 제 2 저장 수단에 저장되어 있으면 상기 제 2 저장 수단의 제 3 저장 영역에 저장된 불량 셀의 개수를 1 만큼 증가시킨 후, 상기 불량의 로우 어드레스가 저장된 상기 제 1 저장 수단의 위치 정보를 상기 제 4 저장 영역에 저장하는 단계; 그리고

판별 결과, 상기 불량의 칼럼 어드레스가 상기 제 2 저장 수단에 저장되어 있지 않으면 상기 제 2 저장 수단에 상기 불량의 칼럼 어드레스를 저장한 후, 상기불량의 로우 어드레스가 저장된 상기 제 1 저장 수단의 위치 정보를 상기 제 4 저장 영역에 저장하는 단계를 포함하는 것을 특징으로 하는 내장 메모리를 위한 자기 복구 회로를 구비하는 집적회로 반도체 장치의 메모리 복구 방법.
제 11 항에 있어서,

상기 복구 방법을 결정하는 단계는,

상기 제 1 및 2 저장 수단들 중 전체 엔트리 개수가 적은 저장 수단을 선택하는 단계와;

선택된 상기 저장 수단을 구성하고 있는 엔트리들 중 동일한 로우 또는 칼럼에서 발생된 불량의 개수가 가장 많은 엔트리를 선택하여 상기 불량에 대한 복구 방법을 결정하고, 선택된 상기 엔트리가 나타내는 상대편 저장 수단의 엔트리에 저장된 불량의 개수를 하나씩 감소시키기 위한 제 1 복구 단계와;

상기 제 1 복구 단계를 해당 로우 또는 칼럼 리던던시 개수만큼 반복하여 수행하는 단계와;

상기 제 1 및 2 저장 수단들 중 전체 엔트리 개수가 많은 저장 수단을 선택하는 단계와;

선택된 상기 저장 수단을 구성하고 있는 엔트리들 중 동일한 로우 또는 칼럼에서 발생된 불량의 개수가 가장 많은 엔트리를 선택하여 상기 불량에 대한 복구 방법을 결정하고, 선택된 상기 엔트리가 나타내는 상대편 저장 수단의 엔트리에 저장된 불량의 개수를 하나씩 감소시키기 위한 제 2 복구 단계; 그리고

상기 제 2 복구 단계를 해당 로우 또는 칼럼 리던던시 개수만큼 반복하여 수행하는 단계를 포함하는 것을 특징으로 하는 내장 메모리를 위한 자기 복구 회로를 구비하는 집적회로 반도체 장치의 메모리 복구 방법.
제 15 항에 있어서,

상기 불량에 대한 복구 방법은, 상기 로우 리던던시를 사용하는 것을 특징으로 하는 내장 메모리를 위한 자기 복구 회로를 구비하는 집적회로 반도체 장치의 메모리 복구 방법.
제 15 항에 있어서,

상기 불량에 대한 복구 방법은, 상기 칼럼 리던던시를 사용하는 것을 특징으로 하는 내장 메모리를 위한 자기 복구 회로를 구비하는 집적회로 반도체 장치의 메모리 복구 방법.
제 15 항에 있어서,

상기 제 1 및 제 2 복구 단계는,

상대편 엔트리에 저장된 불량의 개수가 감소되어 0이 되면, 해당 엔트리 전체를 삭제하는 단계를 각각 포함하는 것을 특징으로 하는 내장 메모리를 위한 자기 복구 회로를 구비하는 집적회로 반도체 장치의 메모리 복구 방법.