CN114171103B - 失效位元的修补方案的确定方法 - Google Patents
失效位元的修补方案的确定方法 Download PDFInfo
- Publication number
- CN114171103B CN114171103B CN202010955742.5A CN202010955742A CN114171103B CN 114171103 B CN114171103 B CN 114171103B CN 202010955742 A CN202010955742 A CN 202010955742A CN 114171103 B CN114171103 B CN 114171103B
- Authority
- CN
- China
- Prior art keywords
- failure
- redundant circuit
- combination
- circuit
- redundant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/44—Indication or identification of errors, e.g. for repair
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本申请提供一种失效位元的修补方案的确定方法,应用于包含多个子域的芯片,该芯片还包括冗余电路,该冗余电路用于修补子域中的失效位元,该方法包括:在为子域中的当前待修补的目标失效位元确定一个或者多个可用冗余电路之后,从冗余电路的可靠性列表中获取各可用冗余电路的可靠性值,该冗余电路的可靠性列表中包括多个冗余电路的可靠性值,根据该可用冗余电路的可靠性值确定子域中的目标失效位元的修补方案。其中,冗余电路的可靠性值是对已经发生的失效位元以及冗余电路中新失效位元所在的冗余电路的关系进行大数据分析得到的,通过该方法为子域中失效位元分配的冗余电路的可靠性高,从而提高了失效位元的修补效率和修补准确率。
Description
技术领域
本发明涉及集成电路技术领域,尤其涉及一种失效位元的修补方案的确定方法。
背景技术
芯片在研制、生产和使用过程中产生的失效问题不可避免,可以通过晶圆测试(circuit probe或者chip probe,简称CP)获知芯片中的失效位元(fail bit,FB)位置。
目前可以采用冗余(redundancy,简称RD)电路对芯片中的失效位元进行修补处理然而,也有可能在晶圆测试之后产生失效位元,将在晶圆测试之后产生的失效位元称为新失效位元(new fail bit,NFB)。
RD电路中若产生NFB,相当于对失效位元修补失败,从而导致失效位元的修补效率和修补准确率较低。
发明内容
本发明提供一种失效位元的修补方案的确定方法,用以解决失效位元的修补效率和修补准确率较低的问题。
本申请第一方面提供一种失效位元修补方案的确定方法,应用于包含多个子域的芯片,所述芯片还包括冗余电路,所述冗余电路用于修补所述子域中的失效位元,包括:
获取所述芯片的晶圆测试结果,所述晶圆测试结果中包括所述芯片中的失效位元的位置信息,所述芯片中的失效位元包括所述子域中的失效位元和所述冗余电路中的失效位元;
确定修补所述晶圆测试结果中的所述子域中的目标失效位元的可用冗余电路;
从预先获取的冗余电路的可靠性列表中获取所述可用冗余电路的可靠性值,所述冗余电路的可靠性列表中包括多个冗余电路的可靠性值;
根据所述可用冗余电路的可靠性值确定所述目标失效位元的修补方案。
可选的,从预先获取的冗余电路的可靠性列表中获取所述可用冗余电路的可靠性值之前,还包括:建立所述冗余电路的可靠性列表。
可选的,所述建立所述冗余电路的可靠性列表,包括:
根据数据库中存储的所述芯片中的失效单元的测试数据以及已经检测到的失效模式的统计数据,确定所述芯片中的每个冗余电路的可靠性值,其中,所述失效模式的统计数据中包括多个失效组合的标识和失效组合的总发生次数,所述失效组合由新失效位元所在的冗余电路以及所述新失效位元所在的冗余电路的统计范围内的至少一个失效位元组成,所述芯片中的失效位元测试数据中包括多个晶圆测试结果;
将所述芯片中的每个冗余电路的可靠性值存储到所述冗余电路的可靠性列表中。
可选的,所述根据数据库中存储的所述芯片中的失效单元的测试数据以及已经检测到的失效模式的统计数据,确定所述芯片中的每个冗余电路的可靠性值,包括:
根据所述失效单元的测试数据判断所述芯片中的当前冗余电路是否存在失效位元;
若所述当前冗余电路中存在失效位元,则确定所述当前冗余电路的可靠性值;
若所述当前冗余电路中不存在失效位元,则初始化n的取值为2,确定所述当前冗余电路的n元失效组合并获取n元失效模式的统计数据,所述当前冗余电路的n元失效组合由所述当前冗余电路以及所述当前冗余电路的统计范围内的至少一个失效位元组成;
根据所述当前冗余电路的n元失效组合和所述n元失效模式的统计数据,计算所述当前冗余电路的n元不可靠值;
当所述当前冗余电路的n元不可靠值等于最大值时,则确定所述当前冗余电路的可靠性值;
当所述当前冗余电路的n元不可靠值小于最大值时,将n加1,判断n是否大于m,m为n的最大取值;
当n不大于m时,返回执行确定所述当前冗余电路的n元失效组合并获取n元失效模式的统计数据的步骤;
当n大于m时,根据所述当前冗余电路的m-1个n元不可靠值确定所述当前冗余电路的可靠性值。
可选的,所述当前冗余电路的n元失效组合中包括多个n元的失效组合,所述根据所述当前冗余电路的n元失效组合和所述n元失效模式的统计数据,计算所述当前冗余电路的n元不可靠值,包括:
针对所述当前冗余电路的第i个n元失效组合,当所述第i个n元失效组合属于所述n元失效模式时,则确定所述第i个n元失效组合的不可靠性最大,当所述第i个n元失效组合不属于所述n元失效模式时,则根据以下公式计算所述第i个n元失效组合的不可靠性:fn(xi,qi)=qi×max(q)-1,其中,xi表示第i个n元失效组合,qi表示所述第i个n元失效组合的总出现次数,max(q)表示所述当前冗余电路的多个n元失效组合的总出现次数中的最大值;
取所述当前冗余电路的n元失效组合的不可靠值的总和以及不可靠值的最大值中的较大值作为所述当前冗余电路的n元不可靠值。
可选的,所述根据所述当前冗余电路的m-1个n元不可靠值确定所述当前冗余电路的可靠性值,包括:
根据以下公式计算所述当前冗余电路的可靠性值M:
其中,L表示所述当前冗余电路的n元不可靠值。
可选的,所述方法还包括:
从数据库中获取n元失效组合的统计数据,所述n元失效组合的统计数据中包括各失效组合的标识以及失效组合的总发生次数;
根据所述n元失效组合的统计数据,确定所述n元失效组合对应的n元失效模式。
可选的,所述根据所述n元失效组合的统计数据,确定所述n元失效组合对应的n元失效模式,包括:
获取第一门限值;
确定总出现次数大于所述第一门限值的失效组合为所述n元失效组合对应的n元失效模式。
可选的,所述获取第一门限值包括:
按照所述n元失效组合中的各个失效组合的总出现次数从大到小对所述n元失效组合进行排序;
对排序后的失效组合组成的序列进行微分,得到微分序列;
获取所述微分序列中的最大值所在的位置,所述最大值所在的位置处的总出现次数为所述第一门限值。
可选的,所述从数据库中获取n元失效组合的统计数据之前,还包括:
获取n元失效组合的组合数据,所述n元失效组合的组合数据中包括组成失效组合的冗余电路和冗余电路的统计范围内的失效位元的位置关系,以及冗余电路的类型;
从所述n元失效组合的组合数据中获取各失效组合的出现次数;
根据所述各失效组合的出现次数更新所述n元失效组合的统计数据。
可选的,所述获取n元失效组合的组合数据,包括:
从所述芯片的新失效单元的测试数据中,获取未检测过的目标新失效单元的信息,所述目标新失效单元的信息包括所述目标新失效单元所在的目标冗余电路的类型和位置信息,所述新失效单元测试数据中包括多个芯片的冗余电路中发生的新失效单元的信息,所述新失效单元的信息包括新失效单元所在的冗余电路的类型和位置信息;
根据所述失效单元的测试数据确定所述目标新失效单元所在的目标冗余电路的分析范围内的失效单元;
使用所述目标新失效单元和所述目标冗余电路的分析范围内的失效单元组成所述n元失效组合,其中,所述n元失效组合包括所述目标新失效单元和n-1个失效单元。
可选的,当所述目标冗余电路为冗余字线时,所述目标冗余电路的分析范围为所述目标冗余电路所属的目标全域以及所述目标全域的相邻全域,其中,位于字线方向上的多个连续子域构成所述芯片的一个全域。
可选的,当所述目标冗余电路为冗余位线时,所述目标冗余电路的分析范围为所述目标冗余电路所属的目标子域以及所述目标子域的相邻子域,其中,位于字线方向上的多个连续子域构成所述芯片的一个全域。
本申请提供的失效位元的修补方案的确定方法,在为子域中的当前待修补的目标失效位元确定一个或者多个可用冗余电路之后,从冗余电路的可靠性列表中获取各可用冗余电路的可靠性值,该冗余电路的可靠性列表中包括多个冗余电路的可靠性值,根据该可用冗余电路的可靠性值确定子域中目标失效位元的修补方案。其中,冗余电路的可靠性值是对已经发生的失效位元以及新失效位元所在的冗余电路的关系进行大数据分析都得到的,通过该方法为子域中的失效位元分配的冗余电路的可靠性高,从而提高了失效位元的修补效率和修补准确率。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分,示出了符合本申请的实施例,并与说明书一起用于解释本申请的原理。
图1为本申请实施例适用的芯片的一种结构示意图;
图2为本申请提供的芯片检测和修补过程的示意图;
图3为冗余字线的分析范围的示意图;
图4为冗余位线的分析范围的示意图;
图5为2元失效组合的示意图;
图6为3元失效组合的示意图;
图7为本申请实施例一提供的失效位元的修补方案的确定方法的流程图;
图8为本申请实施例二提供的冗余电路的可靠性值的确定方法流程图;
图9为本申请实施例三提供的失效模式的确定方法的流程图;
图10为第一门限值的确定方式的一种动态变换示意图;
图11为本申请实施例四提供的建立统计数据的方法的流程图;
图12为本申请实施例五提供的建立统计数据的方法的流程图。
通过上述附图,已示出本申请明确的实施例,后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本申请构思的范围,而是通过参考特定实施例为本领域技术人员说明本申请的概念。
具体实施方式
这里将详细地对示例性实施例进行说明,其示例表示在附图中。下面的描述涉及附图时,除非另有表示,不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反,它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
在一个芯片中,通常包含大量的位元(bit)。示例性的,一个典型的动态随机存取存储器(Dynamic Random Access Memory,简称DRAM)芯片有多达6千4百万个位元,这些位元可以按行和列的方式形成阵列,通过字线(word line)和位线(bit line)可以寻址阵列中的位元。
在DRAM芯片的制造过程中,形成的芯片中主要矩阵中的某些位元可能存在着缺陷,即所谓的失效位元(Fail Bit,简称FB)。为了提高芯片的成品率,通常会在芯片上制作冗余电路,冗余电路可以替代有缺陷的失效位元,使得存储电路可以正常使用。
冗余位元也称为备用电路,冗余电路又分为全域冗余电路(Global Redundancy,GR)和子域冗余电路(Local Redundancy,LR),全域冗余电路用于修补所属目标全域以及所述目标全域的相邻全域中的任一子域中的失效位元,子域冗余电路用于修补为所述目标冗余电路所属的目标子域以及所述目标子域的相邻子域中的失效位元。全域冗余电路可以为冗余字线(Redundant Word Line,简称RWL),也称为列冗余电路,子域冗余电路可以为冗余位线(Redundant Bit Line,简称RBL),也称为行冗余电路。
本申请实施例中,子域是对FB进行修补时的最小修补单位(或者称为最小修补区域),全域是比子域更大的修补单位,一个全域由字线方向上的多个连续子域构成。
图1为本申请实施例适用的芯片的一种结构示意图,参照图1,芯片100包括主要矩阵区110和冗余单元区120,冗余单元区120用于对主要矩阵区110进行修补。由于芯片100中含有的位元数量较多,为了提高修补的效率,可以将芯片100的主阵列,即主要矩阵区110划分为多个子域111,每个子域111可以包含一定数量的位元。冗余单元区120包括全域冗余电路121和子域冗余电路122,其中,全域冗余电路121用于修补任一子域111中的失效位元,子域冗余电路122用于修补指定的子域111中的失效位元,例如,如图1所示,子域冗余电路122’只能修补子域111’中的失效位元。
可选的,参照图1所示,全域冗余电路121为列冗余电路,可以用于替换字线,从而修补该字线上的失效位元,并且一条全域冗余电路121可以同时修补一个字线上的多个失效位元;而子域冗余电路122为行冗余电路,可以用于替换位线,从而修补该位线上的失效位元,并且一条子域冗余电路122可以同时修补一个位线上的多个失效位元。
现有技术中,在晶圆测试阶段会检测到芯片中的所有FB,芯片的子域和冗余电路都可能发生FB,所以,晶圆测试得到的FB包括芯片的子域中的FB和芯片的冗余电路中的FB。在冗余分配阶段,为所述子域中的FB分配对应的冗余电路进行修补,但是在晶圆测试之后所述冗余电路中也有可能产生FB,若为所述子域中的FB分配的冗余电路产生了新失效位元(new fail bit,NFB),则导致所述子域中的FB的修补失败。
本申请实施例中,将晶圆测试阶段检测到的失效的位元称为FB,将晶圆测试之后产生的失效位元称为新失效位元(New Fail Bit,NFB),可以理解,还可以通过其他名称区分两个不同阶段产生的失效位元,例如,将晶圆测试阶段检测到的失效位元称为第一类FB,将晶圆测试之后产生的失效位元称为第二类FB,或者,将晶圆测试阶段检测到的失效位元称为第一FB,将晶圆测试之后产生的失效位元称为第二FB,本实施例不对此进行限制。
本申请实施例为了避免在冗余分配阶段为所述子域中的FB分配可能发生NFB的冗余电路,对芯片的FB的测试结果(即晶圆测试结果)和NFB的测试结果进行统计,得到FB的测试数据(也可以称为FB的历史测试数据)和NFB的测试数据(也可以称为NFB的历史测试数据),通过对芯片的FB的测试数据和NFB的测试数据进行大数据分析,挖掘出所有冗余电路在晶圆测试后形成的NFB受所述芯片在晶圆测试时形成的FB位置分布影响的状况,并将这些状况形成失效模式(也可以称为位元失效模式),进而根据失效模式得到每个冗余电路的可靠性值,后续可以根据冗余电路的可靠性值确定当前晶圆测试得到子域中的FB的修补方案,即优先分配可靠性高的冗余电路给子域中的FB,从而提高了所述子域中的FB的修补效率和修补准确率。
图2为本申请提供的芯片检测和修补过程的示意图,如图2所示,该芯片制造过程包括:晶圆测试阶段、冗余电路的优劣检测阶段、冗余电路的分配阶段以及其他测试阶段。
通过晶圆测试获取到晶圆测试结果,晶圆测试结果中包括芯片中的FB的位置信息,该芯片中的FB包括子域中的FB和冗余电路中的FB,FB的位置信息被存储到应用数据库中,应用数据库中包括第一数据库和第二数据库,第一数据库中存储有的FB测试数据和NFB的测试数据,FB的位置信息具体存储到FB的测试数据中。第二数据库中存储有2元失效模式的统计数据、3元失效模式的统计数据和冗余电路的可靠性列表。
NFB的测试数据中包括芯片的历史NFB测试结果,NFB的测试结果是在对FB进行修补之后测量得到的,即在图2中的其他测试阶段对芯片进行测量得到的。在其他测试阶段子域中的位元和冗余电路中的位元同样都可能发生NFB,所以芯片的NFB同样包括子域中的NFB和冗余电路中的NFB。NFB的测试结果中包括NFB的信息,该冗余电路中的NFB的信息包括NFB的位置、NFB所在的冗余电路的类型和位置信息。冗余电路的类型可以包括:冗余字线和冗余位线。
冗余电路的优劣检测阶段是本申请新增的阶段,现有技术中在晶圆测试之后直接执行冗余电路的分配阶段。本申请实施例中,通过增加冗余电路的优劣检测阶段,可以得到芯片中的每个冗余电路的可靠性值,后续在冗余电路的分配阶段,根据冗余电路的可靠性值为子域中FB分配冗余电路。
可选的,将冗余电路优劣的检测阶段划分为两个子阶段:失效模式建立阶段和失效模式实施阶段。
可选的,失效模式建立阶段包括以下四个过程:定时器的启动、冗余电路的分析范围的定义、统计数据的建立和失效模式的挖掘。
定时器的启动过程是为了获取更多未知的失效模式或者更新已建立失效模式的出现次数,通过定时器可以在固定时间启动,以获取更多未知的失效模式或者更新已建立失效模式的出现次数。由于芯片的FB的测试数据和NFB的测试数据是不断更新的,所以,可能会出现更多未知的失效模式,并且已建立的失效模式也可能在失效模式建立之后出现在其他芯片中,所以已建立失效模式的出现次数也是不断变化的,二者都需要不断更新。
冗余电路的分析范围的定义过程是为了定义各种类型的冗余电路受所述芯片的FB位置影响的范围,其中,该分析范围可以依芯片不同而改变。常见的冗余电路的类型包括:冗余字线和冗余位线。
当冗余电路冗余字线时,示例性的,冗余电路的分析范围为冗余电路所属的全域(也称为section)以及冗余电路所属全域的相邻全域,冗余电路所属的全域可以称为目标全域。图3为冗余字线的分析范围的示意图,如图3所示,芯片的位元在位线方向上被划分为多个区域,芯片的位元在字线方向上没有被划分,通过该划分方式形成多个全域。
参考图3,假设冗余电路所属的全域为N,那么,全域N的相邻全域有两个分别为:全域N-1和全域N-1。
当冗余电路为冗余位线时,示例性的,冗余电路的分析范围为冗余电路所属的子域以及冗余电路所属子域的相邻子域,冗余电路所属的子域可以称为目标子域。图4为冗余位线的分析范围的示意图,如图4所示,芯片的位元在位线方向上被划分为多个区域,芯片的位元在字线方向也被划分为多个区域,通过该划分方式形成多个子域。
对于图3和图4,可知,子域是比全域更小的区域,一个全域在字线方向上可以被划分为多个更小区域从而形成子域,或者说位于字线方向上的多个连续子域构成一个全域,图4所示示例中,每个全域包括4个相同大小的子域,这里只是举例说明,一个全域包括的子域的数量本实施例不对此进行限制。
参考图4,冗余电路所属的子域共有4个相邻子域,分别为冗余电路所属的子域的上下左右相邻的子域,可以理解,当冗余电路位于芯片的边缘位置时,冗余电路所属的子域的相邻子域的个数可能小于4个,例如,当冗余电路位于全域N的第一行时,冗余电路的上方没有子域,所以冗余电路只有3个相邻子域,当备用电位于全域N-3的第一行时,冗余电路的左方和上方都没有子域,所以冗余电路只有2个相邻子域。
本实施例中,全域中可能有冗余字线,也可能没有冗余字线,根据全域内是否有冗余字线将全域划分为两类:一类全域中包括主要矩阵(main array,简称MA)和冗余位线,不包括冗余字线。另一类全域中包括MA、冗余位线和冗余字线。
相应的,芯片中的冗余电路也包括子域冗余电路和全域冗余电路,子域冗余电路只可以修补相对应的子域中的FB,全域冗余电路可以修补相对应的全域中的任意子域中的FB。
统计数据的建立是为了获取所述冗余电路中的NFB的测试数据中的每个NFB所在的冗余电路以及NFB所在的冗余电路的统计范围内的FB形成的失效组合。将当前检测的NFB称为目标NFB,从NFB测试数据中读取到该目标NFB的信息,该目标NFB的信息包括目标NFB所在的冗余电路的类型和冗余电路的位置,目标NFB所在的冗余电路可以称为目标冗余电路。
根据该目标冗余电路的类型,确定该目标冗余电路的分析范围,从芯片中的FB的测试数据中获取该目标冗余电路的分析范围内的FB。根据目标冗余电路和该目标冗余电路的分析范围内的FB形成失效组合,其中,每个失效组合中包括该目标冗余电路和该目标冗余电路的分析范围内的至少一个FB组成。
根据失效组合中包括的元素(包括NFB和FB)个数,可以形成n元失效组合,n的取值为2到m,m的最大取值与该目标冗余电路分析范围内的FB个数有关,例如,该目标冗余电路分析范围内的FB个数为4个,那么m的最大取值为5。在实际使用过程中,n的取值可以小于m的最大取值,例如,通常情况下n取2和3即可满足要求,即针对每个NFB,只需要确定其对应的2元失效组合和3元失效组合。
图5为2元失效组合的示意图,如图5所示,该目标冗余电路的分析范围内共有4个FB,NFB所在的冗余电路分别与该分析范围内的一个FB形成一个2元失效组合,总共可以形成4个2元失效组合。
图6为3元失效组合的示意图,如图6所示,该目标冗余电路的分析范围内共有4个FB,NFB所在的冗余电路分别与该分析范围内的两个FB形成一个3元失效组合,总共可以形成6个3元失效组合。
这里只是举例说明,当该目标冗余电路的分析范围内共有4个FB时,还可以形成4元失效组合和5元失效组合,4元失效组合由NFB所在的冗余电路和该分析范围内的3个FB组成,5元失效组合由NFB所在的冗余电路和该分析范围内的4个FB组成。但是,随着失效组合包括的元素数量的增加形成的失效组合的个数在减小,例如,当m为5时,4元失效组合的数量为2个,5元失效组合的数量为1个。
在确定n元失效组合之后,保存n元失效组合的组合数据,可以将n元失效组合的组合数据存储到大数据分析平台中。示例性的,大数据分析平台中存储有2元失效组合的组合数据、3元失效组合的组合数据,还存储有2元失效组合的统计数据以及3元失效组合的统计数据。
其中,失效组合的组合数据用于描述NFB所在的冗余电路的类型,冗余电路与FB的相对位置关系。示例性的,2元失效组合的组合数据以<x1,x2,x3>的排列方式存储,其中,x1表示NFB所在的冗余电路的类型,当NFB所在的冗余电路的类型为冗余字线时,x2表示FB所属的全域相对于NFB所在的冗余电路所属的全域的相对位置,当NFB所在的冗余电路的类型为冗余位线时,x2表示FB所属的子域相对于NFB所在的冗余电路所属的子域的相对位置,x3为FB位置与NFB所在的冗余电路的最小距离。
示例性的,3元失效组合的组合数据以<x1,x2,x3,x4>的排列方式存储,其中,x1表示NFB所在的冗余电路的类型,当NFB所在的冗余电路的类型为冗余字线时,x2表示FB所属的全域相对于NFB所在的冗余电路所属的全域的相对位置,当NFB所在的冗余电路的类型为冗余位线时,x2表示FB所属的子域相对于NFB所在的冗余电路所属的子域的相对位置,x3为两个FB中较低位的FB的位置与NFB所在的冗余电路的最小距离,x4为两个FB中较高位的FB的位置与NFB所在的冗余电路的最小距离,较低位和较高位是相对于同一位线的位置来说。
在将NFB的测试数据中的所有NFB都检测之后,根据n元失效组合的组合数据更新n元失效组合的统计数据,n元失效组合的统计数据用于统计每种失效组合的总出现次数,n元失效组合的统计数据会对每种失效组合分配一个唯一的标识或者编号,用于唯一标识一种失效组合。
示例性的,根据2元失效组合的组合数据确定2元失效组合中的每种失效组合的出现次数,其中,2元失效组合中包括一种或者多种不同的失效组合,可以通过结构化查询语言(structured query language,简称SQL)语法获得每种失效组合的出现次数,如果2元失效组合的统计数据中存在该种失效组合,则将该种失效组合的出现次数累加到统计数据中该种失效组合的总出现次数上。如果2元失效组合的统计数据中不存在该种失效组合,则为该种失效组合分配编号或者标识,则将该种失效组合的出现次数作为该种失效组合的总出现次数。按照同样的方法更新3元失效组合的统计数据,这里不再赘述。
在失效模式的挖掘过程中,根据n元失效组合的统计数据得到n元失效模式,并存储n元失效模式的统计数据,n元失效组合的统计数据中包括多个失效组合,只有满足一定条件的失效组合才能作为失效模式,例如,将n元失效组合的统计数据中总出现次数大于门限值的失效组合作为n元失效模式,所以,n元失效模式的统计数据包括每种失效组合的编号和总出现次数。
例如,可以根据2元失效组合的统计数据得到2元失效模式,根据3元失效组合的统计数据得到3元失效模式。假设2元失效组合的统计数据中共包括10种失效组合,其中,只有4种失效组合的总出现次数大于门限值,则将总出现次数大于门限值的4个失效组合确定为2元失效模式。
在失效模式实施阶段根据已经获取到的失效模式为芯片中的每个冗余电路确定或者预估一个可靠性值,该可靠性值的范围可以为0-1,可靠性值为0表示冗余电路绝对不可靠,可靠性值越大表示冗余电路越可靠,冗余电路的可靠性越大说明冗余电路产生NFB的可能性越小,冗余电路可靠性值越小说明冗余电路产生NFB的可能性越大。
芯片中的每个冗余电路的可靠性值可以存储到冗余电路的可靠性列表中,后续可以根据冗余电路的可靠性列表中的各冗余电路的可靠性值为子域中的FB分配冗余电路,优先为子域中的FB分配可靠性高的冗余电路,可靠性越高的冗余电路后续产生NFB的可能性越低,从而提高了FB的修补效率和修补准确率。
图7为本申请实施例一提供的失效位元的修补方案的确定方法的流程图,本实施例的方法应用在包含多个子域的芯片中,例如图1所示芯片中,该芯片还包括冗余电路,冗余电路用于修补子域中的FB。如图7所示,本实施例的方法可以包括以下步骤:
S101、获取芯片的晶圆测试结果,该晶圆测试结果中包括芯片中的FB的位置信息,芯片中的FB包括子域中的FB和冗余电路中的FB。
该晶圆测试结果可以是从测试程序或者测试模块直接获得的结果,也可以是从数据库中的芯片中的FB的测试数据中获取到的,测试程序或者模块进行晶圆测试之后,将晶圆测试结果保存到数据库中。
S102、确定修补该晶圆测试结果中的目标子域中的FB的可用冗余电路。
该晶圆测试结果中可能包括多个子域中的FB的位置信息,可以按照一定的顺序依次从晶圆测试结果中选择一个子域中的FB作为当前待修补的目标FB,并确定修补该目标FB的可用冗余电路。其中,在确定修补该目标FB的可用冗余电路时,可以采用已有的任意一种方法确定修补该目标FB的可用冗余电路,本实施例并不对此进行限制,例如,根据该目标FB的位置,以及芯片中剩余未被分配的冗余电路的数量和类型,确定修补该目标FB的可用冗余电路。修补该目标FB的可用冗余电路的数量为一个或者多个。
S103、从预先获取的冗余电路的可靠性列表中获取该可用冗余电路的可靠性值,该冗余电路的可靠性列表中包括多个冗余电路的可靠性值。
该冗余电路的可靠性列表中包括芯片中的多个冗余电路的可靠性值,示例性的,可靠性值的取值可以为0-1,取值越大说明可靠性越高,从该冗余电路的可靠性列表中可以获取到可用冗余电路的可靠性。
其中,该冗余电路的可靠性列表可以由其他设备建立之后发送给执行本实施例所述方法的电子设备,也可以是由执行本实施例所述方法的电子设备建立的。
可选的,在步骤S103之前建立该冗余电路的可靠性列表,示例性的,可以根据数据库中存储的芯片中的失效单元的测试数据以及已经检测到的失效模式的统计数据,建立该冗余电路的可靠性列表。根据数据库中存储的芯片中的FB的测试数据以及已经检测到的失效模式的统计数据确定芯片中的每个冗余电路的可靠性值,将芯片中的每个冗余电路的可靠性值存储到该冗余电路的可靠性列表中。
该失效模式的统计数据中包括失效组合的标识和失效组合的总发生次数,一个失效组合由NFB所在的冗余电路以及该NFB所在的冗余电路的统计范围内的至少一个FB组成,该芯片中的FB的测试数据中包括多个晶圆测试结果。该失效模式是对已经发生的冗余电路中的NFB和该NFB所在的冗余电路的统计范围内的FB进行统计得到的。
S104、根据该可用冗余电路的可靠性值确定子域中的目标FB的修补方案。
确定子域中的目标FB的修补方案是指从可用冗余电路中为该子域中的目标FB选择一个目标冗余电路,将该目标冗余电路作为子域中的目标FB的修补电路。
当子域中的目标FB具有多个可用冗余电路时,从该多个可用冗余电路中选择可靠性最高的冗余电路作为目标冗余电路,当子域中的目标FB只有一个可用冗余电路时,将该可用冗余电路确定为目标冗余电路。
本实施例中,在为子域中的当前待修补的目标FB确定一个或者多个可用冗余电路之后,从冗余电路的可靠性列表中获取各可用冗余电路的可靠性值,该冗余电路的可靠性列表中包括多个冗余电路的可靠性值,根据该可用冗余电路的可靠性值确定子域中的目标FB的修补方案。通过该方法为子域中的FB分配的用于修补的冗余电路的可靠性高,从而提高了FB的修补效率和修补准确率。
在实施例一的基础上,本实施例中将详细介绍如何建立冗余电路的可靠性列表,即如何根据芯片中的FB的测试数据以及已经检测到的失效模式的统计数据,确定芯片中的每个冗余电路的可靠性值。图8为本申请实施例二提供的冗余电路的可靠性值的确定方法流程图,如图8所示,本实施例提供的方法包括以下步骤:
S201、判断当前冗余电路是否存在FB。
可以依序对芯片中的每个冗余电路执行本实施例的方法,先从数据库中读取芯片中的FB的测试数据,根据当前冗余电路的位置以及芯片中的FB的位置,确定当前冗余电路中是否存在FB,如果当前冗余电路中不存在FB则执行步骤S202,如果当前冗余电路中存在FB则执行步骤S208。
S202、初始化n的取值为2,并设置n的最大取值为m。
本实施例中,n的取值为2≤n≤m,m为整数。
S203、确定当前冗余电路的n元失效组合并获取n元失效模式的统计数据。
当前冗余电路的n元失效组合由当前冗余电路以及当前冗余电路的统计范围内的至少一个FB组成,本步骤中确定当前冗余电路的n元失效组合的具体方式可参照前述统计数据的建立阶段确定冗余电路的n元失效组合的方式,这里不再赘述。
当n的取值为2时,为当前冗余电路确定2元失效组合,并从数据库中读取2元失效模式,当n的取值为3时,为当前冗余电路确定3元失效组合,并从数据库中读取3元失效模式。
S204、根据当前冗余电路的n元失效组合和n元失效模式的统计数据,计算当前冗余电路的n元不可靠值。
示例性的,根据当前冗余电路的n元失效组合和n元失效模式的统计数据,确定当前冗余电路的每个n元失效组合的不可靠值,然后根据当前冗余电路的n元失效组合的不可靠值的总和,计算当前冗余电路的n元不可靠值。
当前冗余电路的n元失效组合中可以包括多个n元的失效组合,例如,当前冗余电路的2元失效组合中包括多个2元的失效组合,各失效组合中均包括两个元素,但是各失效组合中的FB的位置不同。
相应的,针对当前冗余电路的第i个n元失效组合,当第i个n元失效组合属于n元失效模式时,则确定第i个n元失效组合的不可靠性最大,可选的,不可靠性的最大值可以为1。当第i个n元失效组合不属于n元失效模式时,则根据以下公式计算第i个n元失效组合的不可靠性:fn(xi,qi)=qi×max(q)-1,其中,xi表示第i个n元失效组合,qi表示第i个n元失效组合的总出现次数,max(q)表示当前冗余电路的多个n元失效组合的总出现次数中的最大值,max(q)-1表示max(q)的负一次方。
根据当前冗余电路的n元失效组合的不可靠值的总和,计算当前冗余电路的n元不可靠值,可以为:取当前冗余电路的n元失效组合的不可靠值的总和以及不可靠值的最大值中的较大值作为当前冗余电路的n元不可靠值。
示例性的,不可靠值的最大值为1,则当前冗余电路的n元不可靠值Q可以通过如下公式表示:L表示当前冗余电路的中包括的n元失效组合的个数。
S205、判断当前冗余电路的n元不可靠值是否等于最大值。
在当前冗余电路的n元不可靠值等于最大值时,执行步骤S208。当所述当前冗余电路的n元不可靠值小于最大值时,执行步骤S206。
S206、将n加1。
n加1即切换失效组合,从2元失效组合切换到3元失效组合,或者,从3元失效组合切换到4元失效组合。
S207、判断n是否大于m。
如果n不大于m,则返回执行S203,如果n大于m,则执行S208。
S208、确定当前冗余电路的可靠性值。
可选的,根据当前冗余电路的m-1个n元不可靠值确定当前冗余电路的可靠性值,例如,当m取4时,通过上述步骤计算得到当前冗余电路的2元不可靠值、3元不可靠值以及4元不可靠值,则根据当前冗余电路的2元不可靠值、3元不可靠值和4元不可靠值确定当前电路的可靠性值。
示例性的,可以通过如下公式计算当前冗余电路的可靠性值M:
其中,L表示当前冗余电路的n元不可靠值,2≤n≤m。
如果当前冗余电路存在FB,也会执行步骤S208,该情况下,当前冗余电路存在FB,说明当前冗余电路的2元不可靠值和3元不可靠值均为最大,如果不可靠值的最大值为1,则根据M的计算公式得到当前冗余电路的可靠性值M为0,即当前冗余电路存在FB时,当前冗余电路的可靠性值最小。可选的,如果当前冗余电路存在FB,也可以不通过公式M计算,直接确定当前冗余电路的可靠性值最小。
同样,在当前冗余电路的n元不可靠值等于最大值时,也执行步骤S208,该情况下,根据M的计算公式得到当前冗余电路的可靠性值M也为0。当n的取值为2时,当前冗余电路的2元不可靠值等于最大值,则不会执行冗余电路的3元不可靠值的计算,此时,冗余电路的3元不可靠值可以认为是0。
S209、将当前冗余电路的可靠性值存储到冗余电路的可靠性列表中
在实施例一和实施例二的基础上,本申请实施例三提供一种n元失效模式的确定方法,图9为本申请实施例三提供的失效模式的确定方法的流程图,如图9所示,本实施例提供的方法包括以下步骤:
S301、初始化n的取值为2,并设置n的最大取值为m。
S302、获取n元失效组合的统计数据。
n元失效组合的统计数据存储在数据库中,n元失效组合的统计数据中包括各失效组合的标识以及失效组合的总发生次数。
S303、按照n元失效组合中的各个失效组合的总出现次数从大到小对n元失效组合进行排序。
以n的取值为2为例进行说明,假设2元失效组合中包括10个失效组合,则将该10个2元失效组合按照总出现次数从大到小进行排列。
S304、对排序后的失效组合组成的序列进行微分,得到微分序列。
S305、获取该微分序列中的最大值所在的位置,该最大值所在的位置处的总出现次数为第一门限值。
S306、确定总出现次数大于第一门限值的失效组合为n元失效组合对应的n元失效模式。
图10为第一门限值的确定方式的一种动态变换示意图,如图10所示,图10(a)为对n元失效组的总出现次数排序后的示意图,10(b)为对图(a)进行微分后的示意图,10(c)为第一门限值的示意图。
本实施例中,通过步骤S303至S304动态获取第一门限值,可选的,第一门限值也可以是一个固定值,或者,通过其他方式获取。
S307、将n+1。
S308、判断n是否大于m。
如果n不大于m,则返回执行S302,如果n大于m,则结束,通过循环执行上述流程,可以获取到2元至m元的所有失效模式。
在实施例一至实施例三的基础上,本申请实施例四提供一种建立统计数据的方法,建立统计数据的过程即获取n元失效组合的组合数据和统计数据的过程,图11为本申请实施例四提供的建立统计数据的方法的流程图,如图11所示,本实施例提供的方法包括以下步骤:
S401、从NFB的测试数据中,获取未检测过的目标NFB的信息。
按照顺序依次从NFB的测试数据中读取NFB,当前读取到的NFB为目标NFB,该目标NFB的信息包括NFB所在的目标冗余电路的类型和位置信息,其中,NFB的测试数据中包括芯片的冗余电路中发生的NFB的信息,NFB的信息包括NFB所在的冗余电路的类型和位置信息。
S402、根据FB的测试数据确定目标NFB所在的目标冗余电路的分析范围内的FB。
S403、使用目标NFB和目标冗余电路的分析范围内的FB组成n元失效组合,其中,该n元失效组合包括目标冗余电路和该分析范围内的n-1个FB。
失效组合的最小组合元素数量为2,失效组合的最大组合元素数量与目标冗余电路的分析范围内的FB的数量有关,假设目标冗余电路的分析范围内的FB的数量为M,则失效组合的最大组合元素的数量为1+M,假设M为4,则失效组合的最大组合元素的数量为5,即总共可以组成2元失效组合、3元失效组合、4元失效组合和5元失效组合。
S404、存储n元失效组合的组合数据,n元失效组合的组合数据中包括组成失效组合的冗余电路和冗余电路的统计范围内的FB的位置关系,以及冗余电路的类型。
示例性的,2元失效组合的组合数据以<x1,x2,x3>的排列方式存储,3元失效组合的组合数据以<x1,x2,x3,x4>的排列方式存储,其中,x1表示冗余电路的类型,x2,x3,x4用于表示冗余电路和冗余电路的统计范围内的FB的位置关系。
S405、从n元失效组合的组合数据中获取各失效组合的出现次数。
S406、根据各失效组合的出现次数更新n元失效组合的统计数据。
n元失效组合的统计数据中包括已经检测到的n元失效组合的标识以及总出现次数,当步骤S404中获取到的某个失效组合已经存在时,则将该失效组合的出现次数累加到n元失效组合的统计数据中存在的该失效组合的总出现次数上,如果S404中获取到的某个失效组合不存在,则为该失效组合生成标识,将该失效组合的标识和出现次数增加到n元失效组合的统计数据中。
在实施例四的基础上,本申请实施例五以n的最大取值为3为例,即n的取值为2和3,说明n元失效组合的组合数据和统计数据的建立过程,图12为本申请实施例五提供的建立统计数据的方法的流程图,如图12所示,本实施例提供的方法包括以下步骤:
S501、获取未检测过的目标NFB的信息,以及目标NFB所在的目标冗余电路的分析范围内的FB的信息。
从NFB的测试数据中读取未检测过的目标NFB的信息,以及从FB的测试数据中读取NFB所在的目标冗余电路的分析范围内的FB的信息。
S502、判断目标冗余电路中是否包含FB。
根据目标冗余电路的分析范围内的FB的信息,可以判断目标冗余电路中是否包含FB,如果目标冗余电路中包含FB,则执行505,如果目标冗余电路中不包含FB,则执行S503。
S503、获取2元失效组合,将2元失效组合的组合数据存储到大数据分析平台中。
假设目标冗余电路的分析范围内有4个FB,则可以组成4个2元失效组合,每个2元失效组合由目标冗余电路中的NFB和一个FB组成。
S504、获取3元失效组合,将3元失效组合的组合数据存储到大数据分析平台中。
当目标冗余电路的分析范围内有4个FB时,则可以组成6个3元失效组合,每个3元失效组合由目标冗余电路中的NFB和两个FB组成。
S505、判断是否存在未检测过的NFB。
如果存在未检测过的NFB,则将返回执行步骤S501,如果不存在未检测过的NFB,则执行步骤S506。
S506、根据2元失效组合的组合数据更新大数据分析平台中的2元失效组合的统计数据。
从2元失效组合的统计数据中获取各失效组合的出现次数,根据各失效组合的出现次数更新大数据分析平台中的2元失效组合的统计数据,如果某个失效组合已经存在于2元失效组合的统计数据,则将该失效组合的出现次数累加到2元失效组合的统计数据中相同的失效组合的总出现次数上,如果某个失效组合不存在于2元失效组合的统计数据中,则将该失效组合分配一个标识,并将该失效组合的标识和失效次数增加到2元失效组合的统计数据中。
S507、根据3元失效组合的组合数据更新大数据分析平台中的3元失效组合的统计数据。
从3元失效组合的统计数据中获取各失效组合的出现次数,根据各失效组合的出现次数更新大数据分析平台中的3元失效组合的统计数据,具体更新过程与2元失效组合的统计数据相同,这里不再赘述。
此外,上述附图仅是根据本发明示例性实施例的方法所包括的处理的示意性说明,而不是限制目的。易于理解,上述附图所示的处理并不表明或限制这些处理的时间顺序。另外,也易于理解,这些处理可以是例如在多个模块中同步或异步执行的。
本领域技术人员在考虑说明书及实践这里公开的发明后,将容易想到本申请的其它实施方案。本发明旨在涵盖本申请的任何变型、用途或者适应性变化,这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本申请未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的,本申请的真正范围和精神由下面的权利要求书指出。
应当理解的是,本申请并不局限于上面已经描述并在附图中示出的精确结构,并且可以在不脱离其范围进行各种修改和改变。本申请的范围仅由所附的权利要求书来限制。
Claims (10)
1.一种失效位元的修补方案的确定方法,应用于包含多个子域的芯片,所述芯片还包括冗余电路,所述冗余电路用于修补所述子域中的失效位元,其特征在于,包括:
获取所述芯片的晶圆测试结果,所述晶圆测试结果中包括所述芯片中的失效位元的位置信息,所述芯片中的失效位元包括所述子域中的失效位元和所述冗余电路中的失效位元;
确定修补所述晶圆测试结果中的所述子域中的目标失效位元的可用冗余电路;
从预先获取的冗余电路的可靠性列表中获取所述可用冗余电路的可靠性值,所述冗余电路的可靠性列表中包括多个冗余电路的可靠性值;
根据所述可用冗余电路的可靠性值确定所述目标失效位元的修补方案;
所述从预先获取的冗余电路的可靠性列表中获取所述可用冗余电路的可靠性值之前,还包括:
建立所述冗余电路的可靠性列表;
所述建立所述冗余电路的可靠性列表,包括:
根据数据库中存储的所述芯片中的失效单元的测试数据以及已经检测到的失效模式的统计数据,确定所述芯片中的每个冗余电路的可靠性值,其中,所述失效模式的统计数据中包括多个失效组合的标识和失效组合的总发生次数,所述失效组合由新失效位元所在的冗余电路以及所述新失效位元所在的冗余电路的统计范围内的至少一个失效位元组成,所述芯片中的失效位元测试数据中包括多个晶圆测试结果;
将所述芯片中的每个冗余电路的可靠性值存储到所述冗余电路的可靠性列表中;
所述根据数据库中存储的所述芯片中的失效单元的测试数据以及已经检测到的失效模式的统计数据,确定所述芯片中的每个冗余电路的可靠性值,包括:
根据所述失效单元的测试数据判断所述芯片中的当前冗余电路是否存在失效位元;
若所述当前冗余电路中存在失效位元,则确定所述当前冗余电路的可靠性值;
若所述当前冗余电路中不存在失效位元,则初始化n的取值为2,确定所述当前冗余电路的n元失效组合并获取n元失效模式的统计数据,所述当前冗余电路的n元失效组合由所述当前冗余电路以及所述当前冗余电路的统计范围内的至少一个失效位元组成;
根据所述当前冗余电路的n元失效组合和所述n元失效模式的统计数据,计算所述当前冗余电路的n元不可靠值;
当所述当前冗余电路的n元不可靠值等于最大值时,则确定所述当前冗余电路的可靠性值;
当所述当前冗余电路的n元不可靠值小于最大值时,将n加1,判断n是否大于m,m为n的最大取值;
当n不大于m时,返回执行确定所述当前冗余电路的n元失效组合并获取n元失效模式的统计数据的步骤;
当n大于m时,根据所述当前冗余电路的m-1个n元不可靠值确定所述当前冗余电路的可靠性值。
2.根据权利要求1所述的失效位元的修补方案的确定方法,其特征在于,所述当前冗余电路的n元失效组合中包括多个n元的失效组合,所述根据所述当前冗余电路的n元失效组合和所述n元失效模式的统计数据,计算所述当前冗余电路的n元不可靠值,包括:
针对所述当前冗余电路的第i个n元失效组合,当所述第i个n元失效组合属于所述n元失效模式时,则确定所述第i个n元失效组合的不可靠性最大,当所述第i个n元失效组合不属于所述n元失效模式时,则根据以下公式计算所述第i个n元失效组合的不可靠性:,其中,/>表示第i个n元失效组合,/>表示所述第i个n元失效组合的总出现次数,/>表示所述当前冗余电路的多个n元失效组合的总出现次数中的最大值;
取所述当前冗余电路的n元失效组合的不可靠值的总和以及不可靠值的最大值中的较大值作为所述当前冗余电路的n元不可靠值。
3.根据权利要求1或2所述的失效位元的修补方案的确定方法,其特征在于,所述根据所述当前冗余电路的m-1个n元不可靠值确定所述当前冗余电路的可靠性值,包括:
根据以下公式计算所述当前冗余电路的可靠性值M:其中,L表示所述当前冗余电路的n元不可靠值。
4.根据权利要求2所述的失效位元的修补方案的确定方法,其特征在于,所述方法还包括:
从数据库中获取n元失效组合的统计数据,所述n元失效组合的统计数据中包括各失效组合的标识以及失效组合的总发生次数;
根据所述n元失效组合的统计数据,确定所述n元失效组合对应的n元失效模式。
5.根据权利要求4所述的失效位元的修补方案的确定方法,其特征在于,所述根据所述n元失效组合的统计数据,确定所述n元失效组合对应的n元失效模式,包括:
获取第一门限值;
确定总出现次数大于所述第一门限值的失效组合为所述n元失效组合对应的n元失效模式。
6.根据权利要求5所述的失效位元的修补方案的确定方法,其特征在于,所述获取第一门限值包括:
按照所述n元失效组合中的各个失效组合的总出现次数从大到小对所述n元失效组合进行排序;
对排序后的失效组合组成的序列进行微分,得到微分序列;
获取所述微分序列中的最大值所在的位置,所述最大值所在的位置处的总出现次数为所述第一门限值。
7.根据权利要求4所述的失效位元的修补方案的确定方法,其特征在于,所述从数据库中获取n元失效组合的统计数据之前,还包括:
获取n元失效组合的组合数据,所述n元失效组合的组合数据中包括组成失效组合的冗余电路和冗余电路的统计范围内的失效位元的位置关系,以及冗余电路的类型;
从所述n元失效组合的组合数据中获取各失效组合的出现次数;
根据所述各失效组合的出现次数更新所述n元失效组合的统计数据。
8.根据权利要求7所述的失效位元的修补方案的确定方法,其特征在于,所述获取n元失效组合的组合数据,包括:
从所述芯片的新失效单元的测试数据中,获取未检测过的目标新失效单元的信息,所述目标新失效单元的信息包括所述目标新失效单元所在的目标冗余电路的类型和位置信息,所述新失效单元测试数据中包括多个芯片的冗余电路中发生的新失效单元的信息,所述新失效单元的信息包括新失效单元所在的冗余电路的类型和位置信息;
根据所述失效单元的测试数据确定所述目标新失效单元所在的目标冗余电路的分析范围内的失效单元;
使用所述目标新失效单元和所述目标冗余电路的分析范围内的失效单元组成所述n元失效组合,其中,所述n元失效组合包括所述目标新失效单元和n-1个失效单元。
9.根据权利要求8所述的失效位元的修补方案的确定方法,其特征在于,当所述目标冗余电路为冗余字线时,所述目标冗余电路的分析范围为所述目标冗余电路所属的目标全域以及所述目标全域的相邻全域,其中,位于字线方向上的多个连续子域构成所述芯片的一个全域。
10.根据权利要求8所述的失效位元的修补方案的确定方法,其特征在于,当所述目标冗余电路为冗余位线时,所述目标冗余电路的分析范围为所述目标冗余电路所属的目标子域以及所述目标子域的相邻子域,其中,位于字线方向上的多个连续子域构成所述芯片的一个全域。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010955742.5A CN114171103B (zh) | 2020-09-11 | 2020-09-11 | 失效位元的修补方案的确定方法 |
PCT/CN2021/100004 WO2022052542A1 (zh) | 2020-09-11 | 2021-06-15 | 失效位元的修补方案的确定方法和装置 |
US17/412,372 US11776654B2 (en) | 2020-09-11 | 2021-08-26 | Fail bit repair solution determination method and device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010955742.5A CN114171103B (zh) | 2020-09-11 | 2020-09-11 | 失效位元的修补方案的确定方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114171103A CN114171103A (zh) | 2022-03-11 |
CN114171103B true CN114171103B (zh) | 2023-09-12 |
Family
ID=80476054
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010955742.5A Active CN114171103B (zh) | 2020-09-11 | 2020-09-11 | 失效位元的修补方案的确定方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN114171103B (zh) |
WO (1) | WO2022052542A1 (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116313875B (zh) * | 2023-05-24 | 2023-10-13 | 长鑫存储技术有限公司 | 失效位元处理方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20040038230A (ko) * | 2002-10-31 | 2004-05-08 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 리던던시 회로 및 그를 이용한 페일구제방법 |
CN102157203A (zh) * | 2010-02-12 | 2011-08-17 | 台湾积体电路制造股份有限公司 | 存储器电路及其操作方法 |
CN107039084A (zh) * | 2017-03-01 | 2017-08-11 | 上海华虹宏力半导体制造有限公司 | 带冗余单元的存储器芯片的晶圆测试方法 |
CN110968985A (zh) * | 2018-09-30 | 2020-04-07 | 长鑫存储技术有限公司 | 集成电路修补算法确定方法及装置、存储介质、电子设备 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6920525B2 (en) * | 2002-07-19 | 2005-07-19 | International Business Machines Corporation | Method and apparatus of local word-line redundancy in CAM |
US20050066226A1 (en) * | 2003-09-23 | 2005-03-24 | Adams R. Dean | Redundant memory self-test |
DE102005001520A1 (de) * | 2005-01-13 | 2006-07-27 | Infineon Technologies Ag | Integrierte Speicherschaltung und Verfahren zum Reparieren eines Einzel-Bit-Fehlers |
JP5642567B2 (ja) * | 2011-01-18 | 2014-12-17 | ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. | 半導体装置及びその製造方法 |
CN103077749A (zh) * | 2012-12-24 | 2013-05-01 | 西安华芯半导体有限公司 | 一种适用于静态随机存储器的冗余容错内建自修复方法 |
-
2020
- 2020-09-11 CN CN202010955742.5A patent/CN114171103B/zh active Active
-
2021
- 2021-06-15 WO PCT/CN2021/100004 patent/WO2022052542A1/zh active Application Filing
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20040038230A (ko) * | 2002-10-31 | 2004-05-08 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 리던던시 회로 및 그를 이용한 페일구제방법 |
CN102157203A (zh) * | 2010-02-12 | 2011-08-17 | 台湾积体电路制造股份有限公司 | 存储器电路及其操作方法 |
CN107039084A (zh) * | 2017-03-01 | 2017-08-11 | 上海华虹宏力半导体制造有限公司 | 带冗余单元的存储器芯片的晶圆测试方法 |
CN110968985A (zh) * | 2018-09-30 | 2020-04-07 | 长鑫存储技术有限公司 | 集成电路修补算法确定方法及装置、存储介质、电子设备 |
Also Published As
Publication number | Publication date |
---|---|
CN114171103A (zh) | 2022-03-11 |
WO2022052542A1 (zh) | 2022-03-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100354437B1 (ko) | 내장 메모리를 위한 자기 복구 회로를 구비하는 집적회로반도체 장치 및 메모리 복구 방법 | |
CN106205730B (zh) | 智能自修复器件和方法 | |
CN101086899B (zh) | 用以提升存储器装置的可靠度的系统及其方法 | |
KR20020093642A (ko) | 메모리 테스트 정보를 저장하기 위한 방법 및 장치 | |
US7856576B2 (en) | Method and system for managing memory transactions for memory repair | |
US20120257467A1 (en) | Memory repair analysis apparatus, memory repair analysis method, and test apparatus | |
US8601330B2 (en) | Device and method for repair analysis | |
CN114171103B (zh) | 失效位元的修补方案的确定方法 | |
US20060125549A1 (en) | Semiconductor device employing fuse circuit and method for selecting fuse circuit system | |
US11200962B2 (en) | Memory devices having spare column remap storages and methods of remapping column addresses in the memory devices | |
US7020033B2 (en) | Semiconductor memory apparatus and self-repair method | |
US7016242B2 (en) | Semiconductor memory apparatus and self-repair method | |
US20030101389A1 (en) | Method for reconfiguring a memory | |
CN105225698A (zh) | 一种列修复方法和装置 | |
US8310888B2 (en) | Repair fuse device | |
US7565585B2 (en) | Integrated redundancy architecture and method for providing redundancy allocation to an embedded memory system | |
US7000156B2 (en) | Devices for storing and accumulating defect information, semiconductor device and device for testing the same | |
US20220334913A1 (en) | Method and apparatus for repairing fail location | |
CN115223878A (zh) | 失效位置的修补方法和装置 | |
CN115688656A (zh) | 仿真方法、装置、计算机设备及存储介质 | |
US11776654B2 (en) | Fail bit repair solution determination method and device | |
CN100576348C (zh) | 决定内存模块修补方案之方法及测试装置 | |
CN116302717A (zh) | Dram冗余资源布局下的修复策略产生方法及其实现装置 | |
CN112257383B (zh) | 标准单元的检测方法 | |
KR100327332B1 (ko) | 내장 메모리를 위한 내장형 자기 복구 방법 및 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |