CN101101795B - 非挥发性记忆体阵列 - Google Patents

Abstract

本发明有关于一种非挥发性记忆体阵列，包括N条位元线、M条第一字元线、M×N个第一记忆胞、一第二字元线、N个第二记忆胞、一感测放大器、N个第一晶体管、N个第二晶体管以及一致能线，其中M及N为自然数。第二记忆胞以及第一晶体管用以控制相应位元线与感测放大器间开路与否，第二晶体管以及致能线则用以控制非挥发性记忆体阵列测试结果的写入。本发明能够在第一次晶圆测试阶段将功能错误的位元线与感测放大器之间形成开路，以省略激光锻烧以及二次晶圆测试的步骤。

Description

非挥发性记忆体阵列

技术领域

本发明涉及一种非挥发性记忆体阵列，特别是涉及一种无热熔丝的非挥发性记忆体阵列。

背景技术

非挥发性记忆元件，例如快闪记忆体，包括一可以储存电荷的悬浮栅极以及电荷出入控制单元。快闪记忆体可以应用在电脑中的基本输出入系统(BIOS)，高密度非挥发性记忆体阵列的应用范围则包括可携式终端设备中的大容量记忆装置、固态相机以及个人电脑的界面卡等。非挥发性记忆体阵列具有许多优点，例如快速存取时间、低功率损耗且强固耐用。非挥发性记忆体阵列在制造完成后需经过测试，对于有瑕疵的记忆单元，必须加以修复或隔离，以避免影响到整个非挥发性记忆体阵列。

现有的非挥发性记忆体阵列如图1所示。如图1所示，非挥发性记忆体阵列包括感测放大器101、金属熔丝103、位元线105、第一字元线111以及记忆胞113。其中，每一位元线105均经由一金属熔丝103而和感测放大器101电性连接。字元线111和位元线105交错排列并经由位元线105和字元线111来控制记忆胞113。由于每一条位元线的架构均相同，现以位元线105a及其相应的电路为范例作说明。

由图1可知，位元线105a、经由金属熔丝103a和感测放大器117电性连接，M条字元线111与位元线105a以控制m个记忆胞113a。记忆胞113a的功能为储存资料，并且将储存之资料放置于位元线105a上，金属熔丝103a将位元线105a上的信号传达至感测放大器117，以利感测放大器117放大位元线上的信号。

当非挥发性记忆体阵列制作完成时，通常会有一晶圆测试程序以测试位元线105a，若是晶圆测试机台侦测到位元线105a功能错误，会以激光锻烧的手段将金属熔丝103a烧断，将位元线105a与感测放大器117之间开路，使位元线105a无法被使用，以避免位元线105a的功能错误干扰到非挥发性记忆体阵列的整体运作。

然而，采用激光锻烧的手法进行非挥发性记忆体阵列的修复需增加了许多测试上的程序，例如，首先需要第一次晶圆测试步骤(circuit probing)以测试位元线105好坏，接着，则是将功能错误的位元线105a以激光锻烧金属熔丝103a部份。最后，必须再进行第二次的晶圆测试步骤以确认该激光锻烧是否成功在位元线105a及感测放大器117之间形成开路。这些步骤使得晶圆测试变得较为复杂。

所以需要一个新的非挥发性记忆体阵列架构，能将功能异常的位元线与感测放大器形成开路，并简化非挥发性记忆体阵列的测试。

由此可见，上述现有的非挥发性记忆体阵列在结构与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切的结构能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新型的一种非挥发性记忆体阵列，便成为当前业界极需改进的目标。

有鉴于上述现有的非挥发性记忆体阵列存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新型的一种非挥发性记忆体阵列，能够改进一般现有的非挥发性记忆体阵列，使其更具有实用性。经过不断的研究、设计，并经过反复试作样品及改进后，终于创设出确具实用价值的本发明。

发明内容

本发明的目的在于，克服现有的非挥发性记忆体阵列存在的缺陷，而提供一种新型的一种非挥发性记忆体阵列，所要解决的技术问题是使其能够在第一次晶圆测试阶段将功能错误的位元线与感测放大器之间形成开路，以省略激光锻烧以及二次晶圆测试的步骤，从而更加适于实用。

本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种非挥发性记忆体阵列，其至少包括：N条位元线及M条第一字元线成交错排列以控制M×N个第一记忆胞，其中M及N为自然数；一第二字元线跨过该些位元线；N个修复电路，其中所述的每一个修复电路，至少包括：一第二记忆胞；一第一晶体管，该第一晶体管的源/漏极分别电性连接该位元线以及该感测放大器，该第一晶体管的栅极则电性连接该第二记忆胞；及一第二晶体管，该第二晶体管的第一源/漏极分别电性连接该第二记忆胞、该第一晶体管栅极，该第二晶体管的第二源/漏极电性连接该感测放大器；以及一感测放大器，其中每一该些修复电路电性连接一位元线、该第二字元线及该感测放大器。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的非挥发性记忆体阵列，其中所述的第二记忆胞为储存元件。

前述的非挥发性记忆体阵列，其中所述的储存元件至少包括一第三晶体管以及一储存电容，该第二字元线连接至每一该些第三晶体管栅极。

前述的非挥发性记忆体阵列，其更包括至少一条致能线，连接于该些第二晶体管栅极，用以控制该非挥发性记忆体阵列测试结果的写入。

前述的非挥发性记忆体阵列，其除错方法包括如下步骤：

关闭该些第一晶体管及该些第二晶体管；

自该第二字元线写入一第一电位在该些第二记忆胞以开启该些第一晶体管；

藉由自动测试装置量测由该感测放大器所放大的该些位元线信号；以及

连接至少一该致能线在该些第二晶体管栅极，写入第一电位至至少一该致能线以开启该第二晶体管，使得该自动测试装置得以分别写入第一电位或第二电位至该些第二记忆胞以分别控制该些第一晶体管的开启与关闭，进而分别控制该些位元线与感测放大器之间的导通与否。

本发明的目的及解决其技术问题还采用以下技术方案来实现的.依据本发明提出的一种一种修复电路，适用于非挥发性记忆体阵列，非挥发性记忆体阵列包括字元线、位元线及由字元线及位元线控制的第一记忆胞，其至少包括：一第二字元线，该第二字元线跨过该位元线；一第二记忆胞，电性连接该第二字元线；一第一晶体管，该第一晶体管的源/漏极分别电性连接一位元线以及一感测放大器，该第一晶体管的栅极则电性连接该第二记忆胞；一第二晶体管，该第二晶体管的第一源/漏极分别电性连接该第二记忆胞、该第一晶体管栅极，该第二晶体管的第二源/漏极电性连接该感测放大器.

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的修复电路，其中所述的第二记忆胞为储存元件。

前述的修复电路，其中所述的储存元件至少包括一第三晶体管以及一储存电容，该第二字元线连接至每一该些第三晶体管栅极。

前述的修复电路，其更包括一致能线，连接于该第二晶体管的栅极。

本发明与现有技术相比具有明显的优点和有益效果。由以上可知，为了达到上述目的，本发明提供了一种非挥发性记忆体阵列结构，此非挥发性记忆体阵列结构包括：N条位元线及M条第一字元线成交错排列以控制M×N个第一记忆胞，其中M及N为自然数；N个修复电路；以及一感测放大器。修复电路一端连接感测放大器，另一端连接点分别连接一位元线及第二字元线。

每一修复电路包括一第二字元线；一第二记忆胞；一第一晶体管；一第二晶体管。其中，第一晶体管的源/漏极分别电性连接一相应位元线以及感测放大器，栅极则电性连接一第二记忆胞的一端，第二记忆胞另一端则电性连接于跨过位元线的第二字元线；第二晶体管的源/漏极分别电性连接相应的第二记忆胞以及感测放大器。而。此外，更可包括一致能线电性连接每一第二晶体管的栅极。

在一个非挥发性记忆体阵列中，每一位元线通常用来实现特定的布林函数运算，这些布林函数的输入为字元线的特定组合，输出则为位元线上的电位。所以对于特定的字元线输入值，每一位元线会有特定的输出。在第一次晶圆测试时，自动测试设备会量测一位元线上的每一个第一记忆胞，进而了解位元线上是否具有功能异常的记忆胞。

因此依照本发明一较佳实施例，在第一次晶圆测试阶段，自动测试设备会测试每一位元线上的所有第一记忆胞，若位元线上的第一记忆胞的功能均正常，则写入一第一电位至第二记忆胞以开启第一晶体管，将功能正确的位元线上的电位传达至感测放大器，若位元线上具有功能异常的第一记忆胞，则写入一第二电位以关闭第一晶体管，将具有功能异常的第一记忆胞的位元线与感测放大器之间形成开路。将第一电位及第二电位写入第二记忆胞的方式是藉由致能线来同时开启第二晶体管，再将第一电位及第二电位分别写入不同的第二记忆胞内。

如以上所述，本发明在第一次晶圆测试阶段就已将功能错误的位元线与感测放大器间形成开路，故不再需要激光锻烧以及第二次晶圆测试的步骤，使得晶圆测试程序简单化。

借由上述技术方案，本发明一种非挥发性记忆体阵列至少具有下列优点：

(1)在第一次的晶圆测试时，可以直接决定位元线的资料是否可以传送至感测放大器，也就是说在第一次晶圆测试时，若是位元线的功能正确，会写入第一电位至第二记忆胞以打开第一晶体管，反之则写入第二电位至第二记忆胞以关闭第一晶体管。

(2)不再需要激光锻烧金属熔丝以及第二次的晶圆测试步骤。

(3)可减少非挥发性记忆体阵列测试成本，缩短生产时间。

综上所述，本发明新颖的非挥发性记忆体阵列，能够在第一次晶圆测试阶段将功能错误的位元线与感测放大器之间形成开路，以省略激光锻烧以及二次晶圆测试的步骤.本发明具有上述诸多优点及实用价值，其不论在装置结构或功能上皆有较大的改进，在技术上有显著的进步，并产生了好用及实用的效果，且较现有的非挥发性记忆体阵列具有增进的功效，从而更加适于实用，并具有产业的广泛利用价值，诚为一新颖、进步、实用的新设计.

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。

附图说明

图1为现有技术的非挥发性记忆体阵列示意图。

图2为本发明具自动开路功能非挥发性记忆体阵列的一较佳实施例示意图。

图3为本发明较佳实施例的第二记忆胞内部结构图。

101：感测放大器

103：金属熔丝

105：位元线

111：字元线

113：第一记忆胞

117：单一感测放大器

103a：金属熔丝

105a：位元线

113a：第一记忆胞

117a：单一感测放大器

203：位元线

205：第一记忆胞

206：修复电路

207：第二字元线

209：第二记忆胞

211：第一晶体管

213：第二晶体管

215：感测放大器

217：致能线

219：第一晶体管211栅极

221：第一晶体管211、第二晶体管213源/漏极

203a：位元线

205a：第一记忆胞

206a：修复电路

209a：第二记忆胞

211a：第一晶体管

213a：第二晶体管

215a：单一感测放大器

219a：第一晶体管211a栅极

221a：第一晶体管211a、第二晶体管213a源/漏极

223a：第一晶体管源/漏极

301a：储存电容

303a：第三晶体管

305a：电源端

307a：栅极端点

309a：储存电容一端

具体实施方式

为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的一种非挥发性记忆体阵列其具体实施方式、结构、特征及其功效，详细说明如后。

参阅图2，其绘示依照本发明较佳实施例的一种具有开路功能的非挥发性记忆体阵列结构图。其中非挥发性记忆体阵列包括M条第一字元线201、N条位元线203、M×N个第一记忆胞205、N个修复电路206以及感测放大器215。每一修复电路206包括一第二字元线207、一第二记忆胞209、一第一晶体管211及一第二晶体管213。其中第一晶体管211的源/漏极223以及221分别电性连接一相应位元线203以及感测放大器215，第一晶体管211的栅极219则电性连接一相应第二记忆胞209。第二晶体管213的源/漏极219电性连接一相应第二记忆胞，源/漏极221则电性连接感测放大器215，而第二记忆胞209亦电性连接于跨过位元线203的第二字元线207。另外，更包括致能线217电性连接第二晶体管213的栅极。

由于每一条位元线203的架构均相同，现以位元线203a及其相应的电路为范例作说明。每一修复电路206a包括第二字元线207、一第二记忆胞209a、一第一晶体管211a及一第二晶体管213a。其中，第二记忆胞209a电性连接至第二字元线207、第一晶体管211a的栅极以及第二晶体管213a源/漏极219a；第一晶体管211a的源/漏极223a连接至位元线203a，源/漏极221a则电性连接至第二晶体管213a源/漏极以及单一感测放大器215a。

在非挥发性记忆体阵列内，每一位元线会实现特定逻辑运算，也就是实现特定布林函数。在非挥发性记忆体阵列制作完成之时，为了确认每一位元线是否正确地执行此一逻辑运算功能，自动测试设备会量测每一位元线上的每一个第一记忆胞，进而了解位元线上是否具有功能异常的记忆胞，分为几个步骤：

1、打开第一晶体管211a，关闭第二晶体管213a由自动测试设备测试位元线203a上是否具有功能异常的记忆胞。第二字元线207会写入第一电位至第二记忆胞209a将第一晶体管211a打开并且由致能线217写入第二电位关闭第二晶体管213a，使得自动测试设备能够测试位元线203a。

2、写入第一或第二电位至第二记忆胞209a以纪录相应位元线的功能是否正确.当本实施例的非挥发性记忆体阵列测试完成，首先由致能线217写入第一电位以打开第二晶体管213a，使得自动测试设备能够写入第一或第二电位至第二记忆胞209，若是位元线203a功能正确则写入第一电位以开启第一晶体管211a，反之则写入第二电位以关闭第一晶体管211a.

3、关闭第二晶体管213a。由致能线217写入第二电位关闭第二晶体管213a，使位元线203a与单一感测放大器215a间的连接完全由第二记忆胞209a与第一晶体管211a控制。

当本实施例的非挥发性记忆体阵列第一次晶圆测试完成，即可开始读取或写入本实施例的非挥发性记忆体阵列。若是位元线203a的功能正确，第二记忆胞209a会将第一晶体管211a打开使得位元线203a内的资料能够传送至单一感测放大器215a，反之则关闭第一晶体管211a，使位元线203a与单一感测放大器215a间呈现开路的状态，结果与使用激光锻烧金属熔丝相同，所以不用再以激光修复锻烧金属熔丝。

参阅图3，其绘示一种第二记忆胞209a内部电路图。第二记忆胞内部电路尚有多种形式，在此仅列举其中一种作为测试非挥发性记忆体阵列的说明。第二记忆胞209a内部则包括一第三晶体管303a以及储存电容301a。第三晶体管303a的源/漏极311a电性连接电源端305a，储存电容301a的一端309a则电性连接至第三晶体管303a的源/漏极以及第二晶体管源/漏极219a，而储存电容301a的另一端接地。晶体管303a的栅极端307a电性连接第二字元线207，源/漏极309则电性连接第一晶体管211a的栅极219a。

当自动测试设备量测位元线203a上的每一个第一记忆胞，进而了解位元线203a上是否具有功能异常的第一记忆胞205a时需要打开第一晶体管209a，因此会先由第二字元线207(也就是第三晶体管栅极307a)写入第一电位以打开第三晶体管303a，使得电源端305a能够对储存电容301a充电至第一电位以打开第一晶体管209a。

当位元线203a测试完毕，第二记忆胞209a会被用来纪录位元线203a上是否具有功能异常的第一记忆胞205a，因此第二字元线207(也就是栅极端点307a)会先写入第二电位以关闭晶体管303a，自动测试设备则将第一或第二电位写入储存电容301a，用以控制往后第一晶体管211a的开启与关闭。若位元线203a功能正确，自动测试设备会写入第一电位至储存电容301a以打开第一晶体管211a，反之则写入第二电位以关闭第一晶体管。

当本实施例的非挥性记忆体阵列第一次晶圆测试结束，位元线203a与单一感测放大器215a之间已呈现应有的电性连接或开路状态，这个状态是依据位元线203a上的所有第一记忆胞205a的功能是否正常而决定。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (9)

1.一种非挥发性记忆体阵列，其特征在于至少包括：

N条位元线及M条第一字元线成交错排列以控制M×N个第一记忆胞，其中M及N为自然数；

一第二字元线跨过该些位元线；

N个修复电路，其中所述的每一个修复电路，至少包括：

一第二记忆胞；

一第一晶体管，该第一晶体管的源/漏极分别电性连接该位元线以及该感测放大器，该第一晶体管的栅极则电性连接该第二记忆胞；及

一第二晶体管，该第二晶体管的第一源/漏极分别电性连接该第二记忆胞、该第一晶体管栅极，该第二晶体管的第二源/漏极电性连接该感测放大器；以及

一感测放大器，其中每一该些修复电路电性连接一位元线、该第二字元线及该感测放大器。

2.根据权利要求1所述的非挥发性记忆体阵列，其特征在于其中所述的第二记忆胞为储存元件。

3.根据权利要求2所述的非挥发性记忆体阵列，其特征在于其中所述的储存元件至少包括一第三晶体管以及一储存电容，该第二字元线连接至每一该些第三晶体管栅极。

4.根据权利要求1所述的非挥发性记忆体阵列，其特征在于其更包括至少一条致能线，连接于该些第二晶体管栅极，用以控制该非挥发性记忆体阵列测试结果的写入。

5.根据权利要求4所述的非挥发性记忆体阵列的除错方法，其特征在于其包括如下步骤：

关闭该些第一晶体管及该些第二晶体管；

自该第二字元线写入一第一电位在该些第二记忆胞以开启该些第一晶体管；

藉由自动测试装置量测由该感测放大器所放大的该些位元线信号；以及

连接至少一该致能线在该些第二晶体管栅极，写入第一电位至至少一该致能线以开启该第二晶体管，使得该自动测试装置得以分别写入第一电位或第二电位至该些第二记忆胞以分别控制该些第一晶体管的开启与关闭，进而分别控制该些位元线与感测放大器之间的导通与否。

6.一种修复电路，适用于非挥发性记忆体阵列，非挥发性记忆体阵列包括字元线、位元线及由字元线及位元线控制的第一记忆胞，其特征在于其至少包括：

一第二字元线，该第二字元线跨过该位元线；

一第二记忆胞，电性连接该第二字元线；

一第一晶体管，该第一晶体管的源/漏极分别电性连接一位元线以及一感测放大器，该第一晶体管的栅极则电性连接该第二记忆胞；

一第二晶体管，该第二晶体管的第一源/漏极分别电性连接该第二记忆胞、该第一晶体管栅极，该第二晶体管的第二源/漏极电性连接该感测放大器。

7.根据权利要求6所述的修复电路，其特征在于其中所述的第二记忆胞为储存元件。

8.根据权利要求7所述的修复电路，其特征在于其中所述的储存元件至少包括一第三晶体管以及一储存电容，该第二字元线连接至每一该些第三晶体管栅极。

9.根据权利要求7所述的修复电路，其特征在于其更包括一致能线，连接于该第二晶体管的栅极.

Images