TW451473B - Integrated circuit semiconductor device having built-in self-repair circuit for embedded memory and method for repairing the memory - Google Patents

Description

451473 6239pif.doc/006 B7 五、發明說明U ) 本發明是有關於一種半導體積體電路元件中之記憶 體電路之內建自測試(BIST)與內建自修復(BISR)之電路與 方法。 最近’以核心爲基礎(core-based)之積體電路(1〇)&曰十 係獲得許多注意，如單晶片系統(SOC)設計型成爲新設計 趨勢。因此，記憶體核或類比核，如中央處理器(CPU)核 係經常用於1C設計。具SOC設計之趨勢，複雜電路或系 統晶片，如CPU需要較高容量之嵌入式記憶體以增進系統 頻寬。 現在技術係能達到高記憶體容量，且需要相當小的 小片（die)尺寸。因爲電路中之嵌入式記憶體具有相當較高 複雜性，且比起其他邏輯方塊分享更多信號，其具有較高 錯誤率。爲解決此問題，設計者通常增加冗餘至嵌入式記 憶體。 在決定錯誤記憶體單元可修復與否之後，半導體記 憶元件係由外部記憶體測試機或透過軟體修復演算法來實 際修復所偵測錯誤記憶體單元（比如經由雷射摧毀）之自動 測試設備(ATE)做測試。爲根據上述方法測試SOC，核與 嵌入式記憶體必需各自測後，且爲此原因，需要額外之外 部接腳。因此，SOC測試變得更複雜，且SOC之製造成本 較高。 爲解決此問題，SOC通常包括內建式自測試(BIST)電 路以執行自測試，以及內建式自修復（BISR)電路以執行自 修復。BISR電路包括修復演算法以決定是否錯誤記憶體 5 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (諳先閲讀背面之注辛？W.項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 a\ --— —— — — — — i I ---->1 - —21 — — — — — — — — — — ! ^5147 3 6239pif.doc/006 A7 B7 五.、發明說明（1) 單元是否可修復，並經由軟體執行邏輯修復。如上述般， BISR電路之修復方法係不同於外部記憶體測試機或執行 實際修復之ATE。上述自測試與自修復之實施例在SOC發 展中之最近處理器設計技術中，變成必要部份。BIST電路 與BISR電路之例子可於：Shaik等人，於1999年7月核 淮之美國專利號 5920515，”REGISTER-BASED REDUNDANCY CIRCUIT AND METHOD FOR BUILT-IN SELF-REPAIR IN A SEMICONDUCTOR MEMORY DEVICE ； 以及Irrinki等人，於1999年11月核淮之美國專利號 5987632 > "METHOD DF TESTING MEMORY OPERATIONS EMPLOYING ^ft^EPAIR CIRCUITRY AND PERMANENTLY^^^k’早LING MEMORY LOCATIONS”。 一般餘單元之修復方法係藉由軟體建構 具錯誤記憶體^£之字元線(也就是列位址）以及位元線(也 就是行位址）之二進位搜索樹，依各案例，經由深度先搜 索（DFS)來決定錯誤記憶體單元之哪一字元線與位元線要 被冗餘單元所取代。在此例中，此技術消耗測試時間之 0(2η)，代表此動作花費2η時間，假設需要執行一次動作(比 如乘法)之時間爲η。所需時間形成列與行冗餘以及錯誤記 憶體單元分佈之指數函數。因此，當冗餘數量大且記憶體 包括許多錯誤記憶體單元時，修復方法係不夠的。此問題 係稱爲”ΝΡ-完整”問題。爲解決此問題，係使用嘗試錯誤 法。此嘗試錯誤法經由嘗試錯誤所得之實驗知識解決給定 問題。如果在ΝΡ完整問題中採用任何演算法，其能將問 6 本紙張尺度適用中國國家標準（CNS>A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) ^--------訂—ί 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作杜印製 451473 623 9pif.doc/006 五、發明說明（> ) 題範圍限定在相當窄限制中。在此例中，無法在不限定此 限制下，對硬體實施NP-完整問題。 爲此，嵌入BISR電路之某些SOC.制定了待修復之限 制。比如，列與行冗餘之數量係各別制定在1內。在各別 冗餘係一或一對之例中，BISR電路之架構變得簡單。在 此例中，SOC之限定爲，SOC只能修復一個列與一個行。 然而，考慮SOC需要具更高容量之嵌入式記憶體之 趨勢，係需要額外冗餘以修復出現於嵌入式記憶體中之任 何額外錯誤記憶體單元。如果嵌入式記憶體中之錯誤記憶 體單元未完全修復，SOC之可靠度係由較便宜之嵌入式記 憶體中之錯誤記憶體單元所負面影響，即使較貴之核心， 如CPU係無錯誤。 因而，需要新BISR電路與修復方法以較精準方式修 ^--—-----—----——-- 1具有多重冗餘嵌入式記憶體中之錯誤記憶體單元。 因此，本發明之目的之一係提供具有多重冗餘之嵌 入式記憶體之BISR電路之半導體積體電路元件。 因此，本發明之另一目的係提供具有多重冗餘之嵌 入式記憶體之BISR電路之修復方法。 爲達成上述目的，根據本發明之觀點之一，提供一 種半導體積體電路裝置，包括：一嵌入式記憶體，包括複 數個列與行冗餘；一內建式自測試電路，用以偵測該記憶 體之錯誤記憶體單元；以及一內建式自修復電路，利用分 割資訊成列與行資訊以儲存所偵測到之錯誤記憶體單元資 訊，回應於該列資訊與行資訊以決定該錯誤記憶體單元之 7 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ' — — — —— — — — — — 1— — — — — — — II ΒΙΙ111ΙΙ1 I I I I I I . (請先閱讀背面之注意事項再填寫本頁) 45147s 6239pif.doc/006 B? 五、發明說明（f) 修復方法’以及回應於所決定之修復方法產生該記憶體之 修復後位址。 該內建式自修復電路較好包括：一內建式自修復控 制器，以控制該內建式自修復電路之操作；一第一資料儲 存裝置，包括具有複數個資料欄位之複數個入口，用以儲 存該錯誤記憶體單元之列位址與發生於一共用列位址之該 錯誤記憶體單兀數量；一第一邏輯單元，在該內建式自修 復控制器之控制下，以儲存該錯誤記憶體單元之該列位址 與數量至該第一資料儲存裝置：一第二資料儲存裝置，包 括具有複數個資料欄位之複數個入口，用以儲存該錯誤記 憶體單元之行位址與發生於該相同行位址之該錯誤記憶體 單元數量；一第二邏輯單元，在該內建式自修復控制器之 控制下，以儲存該錯誤記憶體單元之該行位址與數量至該 第二資料儲存裝置；一第三邏輯單元，用以儲存相對資料 儲存裝置之入口位置，該相對資料儲存裝置係儲存相關於 該第一與第二資料儲存裝置之列與行位址之行與列位址， 以及在該內建式自修復控制器之控制下，減少儲存於該相 對資料儲存裝置之入口位置中之錯誤記憶體單元數量；以 及一位址檢查器，在該內建式自修復控制器之控制下，回 應於該錯誤記憶體單元之該列與行位址而產生修復後列與 行位址至該記憶體。 該內建式自修復電路根據哪一個該第一與第二資料 儲存裝置具有較少個入口，先決定該第一資料儲存裝置或 該第二資料儲存裝置之一之該修復方法。該內建式自修復 g <請先間讀背面之注意事項再填寫本頁) ^------I--訂---I-----線· 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 451473 6239pifpdoc/006 A7 B7 ----. 五、發明說明（f) 電路藉由依照所儲存之錯誤記憶體單元之數量’選擇構成 該第一或第二資料儲存裝置之入口，以決定該第一或第二 資料儲存裝置之該修復方法。 I 閱 背 面 當選擇一個或更多個入口以決定該修復方法時’該 第三邏輯單元將儲存於由該所選擇入口所指定之該相對資 料儲存裝置中錯誤記憶體單元之數量減少1 ’且當減少鰌 誤記憶體單元之數量爲〇時’刪除該相對資料儲存裝置之 該入口。 訂 線 經濟部智慧財產局員工消費合作杜印製 包括於該第一資料儲存裝置中之各入口包括：一第 一資料欄位，用以指示儲存於該入口之列資料之有效性； 一第二資料欄位，用以儲存該錯誤記憶體單元之列位址； 一第三資料欄位，用以儲存具有相同於儲存於該第二資料 欄位之列位址之錯誤記憶體單元之數量；一第四資料概 位，用以儲存該第二資料儲存裝置之該入口位置，該第= 資料儲存裝置係儲存相關於儲存於該第二資料欄位中之誇亥 錯誤記憶體單元之列位址之該行位址；以及一第五資料攔 位，用以儲存該錯誤記憶體單元之所決定之修復方法。當 該記憶體包括R個列冗餘與C個行冗餘時，該第三資料欄 位包括Li〇g2c」+i個位元，以及該第四資料欄位包括 「log2(C+CR)1個位元。當該記憶體包括R個列冗餘與c個 行冗餘時，該第三資料欄位包括C+1個位元，每當偵測到 具有相同列位址之該錯誤記憶體單元時，其設爲丨之最小 位元係向左位移’以及該第四資料欄位包括用以當成位元 旗幟而指示該入口位置之C個位元。 本紙張尺度適用中固國家標準<CNS)A4規格（210 X 297公釐〉 45 1 47 3 6239pif.doc/006 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（厶） 包括於該第二資料儲存裝置中之各入口包括：一第 一資料欄位，用以指示儲存於該入口之行資料之有效性； —第二資料欄位，用以儲存該錯誤記憶體單元之行位址； 一第三資料欄位’用以儲存具有相同於儲存於該第二資料 攔位之行位址之錯誤記憶體單元之數量；一第四資料攔 位’用以儲存該第一資料儲存裝置之該入口位置，該第二 資料儲存裝置係儲存相關於儲存於該第二資料欄位中之該 錯誤記憶體單元之該行位址之該列位址；以及一第五資料 欄位，用以儲存該錯誤記憶體單元之所決定之修復方法。 當該記憶體包括R個列冗餘與C個行冗餘時，該第 三資料欄位包括Llog2R」+l個位元，以及該第四資料欄位係 包括「bg2(R+RC)1位元。當該記憶體包括R個列冗餘與C 個行冗餘時，該第三資料攔位包括R+1個位元，每當偵測 到具有相同行位址之該錯誤記憶體單元時，其設爲1之最 小位元係向左位移，以及該第四資料欄位包括用以當成位 元旗幟而指示該入口位置之R個位元。 根據本發明之另一觀點，提供一種具有複數個冗餘 之嵌入式記憶體之內建式自修復電路之自修復方法，包括 下列步驟：分別將列與行資訊塡入至第一與第二資料儲存 裝置’其中該列與行資訊分別包括錯誤記憶體單元之列與 行位址，具有相同列與行位址之該錯誤記憶體單元數量， 以及相關於該各別列與行位址之儲存行與行位址之相對資 料儲存裝置之入口位置；藉由依照儲存於該入口中之該錯 誤記億體單元數量選擇包括於該第一或該第資料儲存裝置 (請先閲讀背面之注意事項再填寫本頁) -·π 訂---------線J、

-t— n I i n n «I I 本紙張尺度適用中國國家標準（CNS)A4規格（2〗0 X 297公釐） 451473 6239pif-doc/oog A7 --- B7 五、發明說明（q) (請先閲讀背面之注意^項再填寫本頁) 呻之一入口，決定同多於列或行冗餘數量之該錯誤記憶體 單元之修復方法，以及減少儲存於該選擇入口所指定之該 相對資料儲存裝置之該入口位置中之該錯誤記憶體單元數 量；以及根據所決定之修復方法產生修復位址至該記憶 體。 在較佳實施例中，第一資料儲存裝置中之各入口包 括：一第一資料欄位，用以指示儲存於該入口之列資料之 有效性；一第二資料欄位，用以儲存該錯誤記憶體單元之 列位址；一第三資料攔位，用以儲存具有相同於儲存於該 第二資料欄位之列位址之錯誤記憶體單元之數量；一第四 資料欄位，用以儲存該第二資料儲存裝置之該入口位置， 該第二資料儲存裝置係儲存相關於儲存於該第二資料欄位 中之該錯誤記憶體單元之該列位址之該行位址；以及一第 五資料欄位，用以儲存該錯誤記憶體單元之所決定之修復 方法。 經濟部智慧財產局員工消費合作社印製 包括於該第二資料儲存裝置中之各入口包括：一第 一資料欄位，用以指示儲存於該入口之行資料之有效性； 一第二資料攔位，用以儲存該錯誤記憶體單元之行位址； 一第三資料欄位，用以儲存具有相同於儲存於該第二資料 欄位之行位址之錯誤記憶體單元之數量；一第四資料欄 位’用以儲存該第一資料儲存裝置之該入口位置’該第二 資料儲存裝置係儲存相關於儲存於該第二資料欄位中之該 錯誤記憶體單元之該行位址之該列位址；以及一第五資料 攔位，用以儲存該錯誤記憶體單元之所決定之修復方法。 本紙張尺度適用令國國家標準（CNS)A4規格（210 x 297公釐） 經濟部智慧財產局員工消費合作社印製 '4 5 1 47 6239pif- doc/ 0 06 A7 ____ _ 一___B7 五、發明說明（》） 將列/行資訊塡入至該第一/第二資料儲存裝置之步驟 包括：決定是否一錯誤記憶體單元之一列位址係儲存於該 第一資料儲存裝置；如果該錯誤記憶體單元之該列位址係 儲存於該第一資料儲存裝置，將儲存於該第一資料儲存裝 置中之該第三資料欄位中之錯誤記憶體單元數量增加1， 並儲存該第二資料儲存裝置之一入口位置至該第四資料欄 位；如果該錯誤記憶體單元之該列位址係未儲存於該第一 資料儲存裝置，儲存該列位址至該第一資料儲存裝置，並 儲存該第二資料儲存裝置之該入口位置至該第四資料欄 位；決定是否該錯誤記憶體單元之一行位址係儲存於該第 二資料儲存裝置；如果該錯誤記憶體單元之該行位址係儲 存於該第二資料儲存裝置，將儲存於該第二資料儲存裝置 中之該第三資料欄位中之錯誤記憶體單元數量增加1，並 儲存該第一資料儲存裝置之一入口位置至該第四資料欄 位；以及如果該錯誤記憶體單元之該行位址係未儲存於該 第二資料儲存裝置，儲存該行位址至該第二資料儲存裝 置，並儲存該第一資料儲存裝置之該入口位置至該第四資 料欄位；決定是否一錯誤記憶體單元之一列位址係儲存於 該第一資料儲存裝置；如果該錯誤記憶體單元之該列位址 係儲存於該第一資料儲存裝置，將儲存於該第一資料儲存 裝置中之該第三資料欄位中之錯誤記憶體單元數量增加 1，並儲存該第二資料儲存裝置之一入口位置至該第四資 料欄位；如果該錯誤記憶體單元之該列位址係未儲存於該 第一資料儲存裝置，儲存該列位址至該第一資料儲存裝 12 本紙張尺度適用+國國家標準（CNS)A4規格（2〗〇 X 297公楚） (請先閱讀背面之注意事項再填寫本頁) 一-------丨訂--------- 線丨_^--------Λ----!------------- 45 1 47 3 6233pif.doc/005 A7 ___B7 五、發明說明（Ί) 置’並儲存該第二資料儲存裝置之該入口位置至該第四資 料攔位；決定是否該錯誤記憶體單元之一行位址係儲存於 該第二資料儲存裝置；如果該錯誤記憶體單元之該行位址 係儲存於該第二資料儲存裝置，將儲存於該第二資料儲存 裝置中之該第三資料欄位中之錯誤記憶體單元數量增加 1，並儲存該第一資料儲存裝置之一入口位置至該第四資 料欄位；以及如果該錯誤記憶體單元之該行位址係未儲存 於該第二資料儲存裝置，儲存該行位址至該第二資料儲存 裝置’並儲存該第一資料儲存裝a之該入口位置至該第四 資料攔位。 決定修復方法之步驟包括下列步驟：（a)選擇具較少 個入口之該第一資料儲存裝置或該第二資料儲存裝置之 —;(b)藉由依照該錯誤記憶體單元數量選擇該入口以決定 所選擇之資料儲存裝置之一修復方法；⑷減少儲存於該選 擇入口所指定之該相對資料儲存裝置中之該入口位置中之 該錯誤記憶體單元數量；（d)重複該(b)與(c)步驟，重複次 數係同多於相關於所選擇資料儲存裝置之列/行資料之數 量；（e)選擇具較多個入口之該第一資料儲存裝置或該第二 資料儲存裝置之一；以及⑹重複該⑻與(c)歩驟，重複次 數係同多於相關於所選擇資料儲存裝置之列/行資料之數 量。 所決定之修復方法較好應用該冗餘及/或行冗餘。當 減少後之該錯誤記憶體單元數量爲0時’該相對資料儲存 裝置之該入口係被刪除。 13 本紙張尺度適用中國國家標準（CMS)A4規格（2〗0 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) ;π 經濟部智慧財產局員工消費合作社印製 ^h · I n I I I I n a ~I ^ n I I I f I 1 ^ I I ^ I n I n I I I I . 經濟部智慧財產局員工消費合作社印製 45 1 47 3 A7 6239pif.d〇c/006 _____B7_________ 五、發明說明（p) 爲讓本發明之上述目的、特徵、和優點能更明顯易 懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明 如下： 圖式之簡單說明： 第1圖繪示本發明較佳實施例之半導體積體電路元件 之方塊圖： 第2圖繪示傳統塡滿入口之架構； 第3A圖繪示本發明較佳實施例之列塡滿入口之架 構； 第3B圖繪示本發明較佳實施例之行塡滿入口之架 構； 第4A圖繪示第3A圖中之列塡滿入口之一之架構； 第4B圖繪示第3B圖中之行塡滿入口之一之架構； 第5圖繪示第1圖所示之嵌入式記憶體中發生之錯誤 記憶體單元之一例； 第6A-6J圖繪示將相關於第5圖所示之錯誤記憶體單 元之資訊儲存至第3A與3B圖所示之列與行塡滿入口之過 程； 第7A-7F圖繪示根據儲存於第6A-6】圖所示之列與行 塡滿入口中之資訊來決定第5圖所示之錯誤記憶體單元之 修復方法之步驟； 第8圖繪示第7A-7F圖所示之步驟所決定之修復方法 之嵌入式記憶體之修復結果； 第9圖繪示第1圖所示之BISR電路之流程圖； {請先閱讀背面之注$項再填寫本頁) ，} · ----— II 訂----ml 本紙張尺度適用中國國家標準（CNS)A4規格<210 x 297公釐） 451473 6239pif.d〇c/006 A7 __B7___ 五、發明說明（/i ) 第10A與10B圖繪示儲存錯誤記憶體單元之資訊至 第3A與3B圖所示之列與行塡滿入口之詳細流程圖； 第11A與11B圖繪示第..9圖所示之決定錯誤記憶體 單元之修復方法之詳細流程圖；以及 第12圖繪示使用第3A與3B圖所示之列與行塡滿入 口以及第2圖所示之傳統塡滿入口之BISR電路之修復覆 蓋範圍。 標號說明： 10 : BIST 電路 11 : BIST控制器 12 :位址產生器 13 :資料產生器 14 :比較器 20 : BISR 電路 21 : BISR控制器 22 :位址檢査器 23 :第一塡滿邏輯 24 :第二塡滿邏輯 ， 25:列塡滿入口 26:行塡滿入口 27 :配置邏輯 30 :嵌入式記憶體 31 :列冗餘 32 :行冗餘 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閲讀背面之注意事項再填窝本頁) 經濟部智慧財產局員工消費合作社印製 -—i ϋ n —Bi n I λ— .^1 I ] n f ϋ _ 45 1 47 3 6239pif.d〇c/006 A7 ____B7___ 五、發明說明（I之） 齩佳實施例 此較佳實施例之描敘僅爲描敘用，且其非用於限定。 在下列詳細描敘中，數個特殊細節係用以提供本發明之全 盤了解。然而，明顯地，對熟知此技者而言，本發明可在 不具備這些特殊細節下實施。 第1圖係根據本發明之較佳實施例之半導體積體電路 元件之方塊圖。參照第1圖，SOC系統包括：嵌入式記憶 體30，用以測試包括嵌入式記憶體30之SOC系統之BIST 電路10,以及回應於該BIST電路10之測試結果而修復SOC 系統之BISR電路20。 嵌入式記憶體30係由MXN個記憶體單元所組成， 以及包括複數個列冗餘(redundancy)3K比如R個冗餘）以及 複數個行冗餘32(比如C個冗餘）。 BIST電路10包括BIST控制器11，位址產生器12， 資料產生器13與比較器Η。BISR電路20包括BISR控制 器21，位址檢查器22，第一塡滿(fiU)邏輯23，第二塡滿 邏輯24，列塡滿入口（fill entry)25，行塡滿入口 26以及配 置邏輯27。列塡滿入口 25與行塡滿入口 26係內部記憶體， 其包括複數個入口以儲存發生於嵌入式記憶體30中之列 與行錯誤記憶體單元資訊。在許多情況下，列塡滿入口 25 或行塡滿入口 26係稱爲錯誤位址記憶體(FAM)。BIST電 路10與BISR電路20對嵌入式記憶體30之測試與修復動 作係如下所述。 16 (請先閱讀背面之注意事項再填窝本頁) in 訂---------線 經濟部智慧財產局員工消費合作杜印製 1 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） 4 ^ T 47 3 6239pif.doc/006 A7 ____J7___ 五、發明說明（〇) BIST控制器11根據其實施之測試演算法而控制所有 BIST動作。位址產生器12產生位址Addr以傳輸至嵌入式 記憶體30。位址ADDR係包括列位址以及行位址。資料產 生器13產生輸入資料Din以比較於讀出資料Dout。比較 器Η比較輸人資料Din與讀出資料Dout，如果發生錯誤， 並產生錯誤記憶體單元資訊至BISR電路20之BISR控制 器21。 BISR電路20通常連同BIST電路10—起操作。BISR 控制器21控制所有BISR操作。藉由接收從BIST電路10 傳來之錯誤記憶體單元資訊而開始操作。在較佳實施例 中，當BISR電路20在操作中，BIST電路10停止操作， 並等待BISR操作之完成。 經濟部智慧財產局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 當BIST電路10提供錯誤記憶體單元資訊給BISR控 制器21，第一塡滿邏輯23與第二塡滿邏輯24分別儲存錯 誤之位址與數量至列塡滿入口 25與行塡滿入口 26。列塡 滿入口 25與行塡滿入口 26分別包括用以指定相對之列塡 滿入口 25與行塡滿入口 26之入口位置之指標，其將於底 下詳細描敘。藉由使用此指標，可證實儲存相關於錯誤記 憶體單元資訊之列/行位址之行/列位址相對列塡滿入口 25 或行塡滿入口 26之入口位置。個別指標係由配置邏輯27 所儲存。 在完成儲存錯誤記憶體單元資訊至列塡滿入口 25與 行塡滿入口 26後，BISR控制器21選擇列塡滿入口 25或 行塡滿入口 26之一。所選擇入口所具有入口係小於未選 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐〉 經濟部智慧財產局員工消費合作社印製 5 1 4?3 6239pif.doc/006 A7 _B7___ 五、發明說明（4) 擇入口。此外，BISR控制器21藉由依錯誤記憶體單元之 儲存數量而選擇個別入口，以決定所選擇列或行塡滿入口 之修復方法。如果完成決定所選擇滿入口之修復方法’相 同過程可執行於另一個列塡滿入口 25或行塡滿入口 26’ 反之亦然。 當選擇入口以決定修復方法時，配置邏輯27在BISR 控制器21之控制下，將儲存於由所選擇入口指定之相對 入口中之錯誤記憶體單元之數量減少1。在此例中，如果 錯誤記憶體單元之數量減少成0,相關入口係由配置邏輯 27所刪除。在完成根據上述方法之決定錯誤記憶體單元之 修復方法後，BISR電路20回應於錯誤記憶體單元之位址 而產生並提供修復後位址至嵌入式記憶體30。 根據BISR電路20之上述操作，錯誤記憶體單元可 利用嵌入式記憶體30之列/行冗餘而自修復於SOC中。根 攄本發明之修復方法，其使用列塡滿入口 25與行塡滿入 口 26，不管列冗餘31或行冗餘32之數量，可提供高修復 覆蓋範圍。 第2圖繪示傳統塡滿入口之結構。傳統BISR電路包 括儲存錯誤記憶體單元之列與行位址資料之塡滿入口。一 般而言，當嵌入式記憶體包括R個列冗餘與C個行冗餘時， 要儲存塡滿入口中之位址資料之錯誤記憶體單元之數量是 2XRXC。因此，塡滿入□之數量是2XRXC，如第2圖所 示。在此例中，因爲修復演算法係由儲存於相同塡滿入口 中之錯誤記憶體單元之列與行位址所執行，當錯誤記憶體 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公楚） (請先閱讀背面之注$項再填寫本頁) ^OJ ·1 ϋ I -------·——h------------ 451473 6239pif.doc/006 A7 ___ B7 五、發明說明（γ) 單元與冗餘之數量增加時，執行修復演算法之限制係成比 率增加。 參照第2圖，”有效”欄位代表資訊有效性。”列位址” 欄位係用以儲存錯誤記憶體單元之列位址’以及”列命中 計數”欄位係用以儲存有相同列位址之偵測到錯誤記憶體 單元之數量。”行位址”欄位係用以儲存錯誤記憶體單元之 行位址，以及”行命中計數”欄位係用以儲存有相同行位址 之偵測到錯誤記憶體單元之數量。此外，當列/行決定成需 要修復時，”列/行必需(Must)”欄位係被設定。在此例中’ 其問題在於，當錯誤記憶體單元之數量與列/行冗餘之數量 增加時，使用塡滿入口之傳統BISR之錯誤回復率係成比 率減少。 因此，根據本發明，BISR電路20(第1圖）藉由分別 將錯誤記憶體單元資料分割至列塡滿入口與行塡滿入口以 執行自修復，而構建列塡滿入口與行塡滿入口。硬體成本 係因而減少。此外，各別列與行入口儲存相對之塡滿入口 資訊，使得BISR電路20可正確地修復錯誤記憶體單元’ 即使列/行冗餘增加下。列塡滿入口 25與行塡滿入口 26之 架構係如下描敘。 第3A圖繪示本發明較佳實施例之列塡滿入口 25之 架構。在嵌入式記憶體30包括R個列冗餘與C個行冗餘 之情況下，列塡滿入口 25之總數量是R+RXC。 參照第3A圖，”有效”欄位代表資訊有效性。”列位 址，，欄位係用以儲存錯誤記憶體單元之列位址，以及”列命 19 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -I I — I I ·1111111_ ^^ /^1 — — — — — — — — — — — — — — — — 本紙張尺度適用中國國家標準<CNS)A4規格（210 X 297公釐） 5 Μ 7 3 6239pif.doc/006 五、發明說明（0) 中計數”欄位係用以儲存此次偵測有相同列位址之錯誤記 憶體單元之數量。在此例下，如果具有相同列位址之錯誤 記憶體單元之數量大於嵌入式記憶體30之行冗餘之數量 (亦即，C)，”列命中計數”之値並不再增加。”行塡滿入口 指標”攔位係用以指定相關於儲存於”列位址”欄位中之列 位址之儲存行位址之行塡滿入口位置之指標。”行塡滿入 口指標”欄位係指定與C 一樣多，相關於冗餘數量。此外， 當列決定要用列冗餘修復時，係設定”列必需”欄位。 第3B圖繪示本發明較佳實施例之行塡滿入口 26之 架構。在嵌入式記憶體30包括R個列冗餘與C個行冗餘 之情況下，行塡滿入口 26之總數量是C+CXR。 參照第3B圖，”有效”欄位代表資訊有效性。”行位址” 欄位係用以儲存錯誤記憶體單元之行位址，以及”行命中 計數”攔位係用以儲存此次偵測有相同行位址之錯誤記憶 體單元之數量。在此例下，如果具有相同行位址之錯誤記 憶體單元之數量大於嵌入式記憶體30之列冗餘之數量(亦 即，R)，”行命中計數”之値並不再增加。”列塡滿入口指標” 欄位係用以指定相關於儲存於”行位址”欄位中之行位址之 儲存列位址之列塡滿入口位置之指標。”列塡滿入口指標” 欄位係指定成與R —樣多，相關於冗餘數量。此外，當行 決定要用行冗餘修復時，係設定”行必需”欄位。 第4A圖繪示第3A圖所示之某一列塡滿入口 25之結 構。參照第4A圖，其繪示組成列塡滿入口 25A之各欄位 之大小。 20 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 ^1 _ίι ϋ n · l ϋ I I I \ ϋ n _ϋ n l*n n n ϋ I I I n ϋ n A7 B7 4* 5 r 4 7 3 6239pif.^〇c/Q〇6 五、發明說明（〇) 比如，”有效”欄位係包括1位元。如果嵌入式記憶體 30由]VI XN個記憶單元所組成，”列位址”欄位係包括l〇g2M 個位元，，’列命中計數”攔位係包括Li〇g2c」+i個位元，”行 塡滿入口指標”攔位係包括「l〇g2(C+CR)]個位元’ ”列必需” 欄位係包括1個位元。列塡滿入口 25A包括行塡滿入Π指 標之C個單位。 第4B圖繪示第圖所示之某一行塡滿入口 26之結 構。參照第4B圖’其繪示組成行塡滿入口 26A之各攔位 之大小。 比如，”有效”欄位係包括1位元。如果嵌入式記憶體 30由MXN個記憶單元所組成，”行位址”欄位係包括log2N 個位元，”行命中計數”欄位係包括Llog2R」+l個位元，”列 塡滿入口指標”攔位係包括「l〇g2(R+RC)1個位元，”行必需” 欄位係包括1個位元。行塡滿入口 26A包括行塡滿入口指 標之C個單位。 除了上述結構，”行塡滿入口指標”包括相關於嵌入式 記憶體30之行冗餘數量之C個位元，而”列塡滿入口指標” 包括相關於嵌入式記憶體30之列冗餘數量之R個位元。” 列塡滿入口指標”或”行塡滿入口指標”係當成位元旗標， 以指示儲存錯誤記憶體單元之列/行位址之相對入口之位 置。在此例中，”列塡滿入口指標”與”行塡滿入口指標”之 各位元代表相關於目前入口之行或列位址之列或行位址儲 存於相對入口之處。目前入口可藉由搜索在”列塡滿入口 指標”或”行塡滿入口指標”中之位元中有哪些位元被設爲1 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公笼） (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 ^ i -----訂.！-----—)Y — linn.---!_!!!. 經濟部智慧財產局員工消費合作社印製 451473 6239pif.doc/006 五、發明說明（tf) 而證實。 此外，”列命中計數”與”行命中計數”包括”相對冗餘 之數量+1”個位元，而”列命中計數”與”行命中計數”之最小 位元(LSB)係分別設爲1。比如，”列命中計數”包括C+1個 位元，而”行命中計數”包括R+1個位元。在此例中，當錯 誤記憶體單元係偵測於相同列或行位址時，標示爲1之位 元係向左位移。比如，如果任何錯誤記憶體單元係未偵測 於相同列或行位址，”列命中計數”或”行命中計數”之LSB 維持1之値。然而，如果任何錯誤記憶體單元係偵測於相 同列或行位址，標示爲1之位元係向左位移次數係相同於 錯誤記憶體單元發生於相同位址之數量。因此，具有相同 位址之錯誤記憶體單元之數量可由標示爲1之位元位置獲 得證實。 第5圖繪示發生於第1圖所吊之嵌入式記憶體30之 錯誤記憶體單元分佈之例子。參照第5圖’各字母a-j代 表錯誤記憶體單元之偵測順序。比如’如果列冗餘之數量 爲3(亦即R=3)而行冗餘之數量爲2(亦即C=2)，根據本發 明之錯誤記憶體單元之修復方法係如下所敘。 第6A至圖繪示儲存相關於第5圖所示之錯誤記憶 體單元a-j之資料至第3A與3B圖所示之列塡滿入口 25與 行塡滿入口 26之步驟。 先參照第6A圖，因包括於嵌入式記憶體30A中之列 冗餘之數量是3(亦即R=3)以及包括於嵌入式記憶體30A 中之行冗餘之數量是2(亦即C=2) ’列塡滿入口 25係包括 22 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閲讀背面之注意事項再填寫本頁) --訂1 線 . 經濟部智慧財產局員工消費合作社印製 451473 6239pif-doc/006 A7 五、發明說明（/?) 9(亦即3+3*2=9)個入口，而行塡滿入口 26係包括8(2+2*3=8) 個入口。在此例中，”行塡滿入口指標”欄位係設爲2 ’跟 行冗餘(亦即C=2)之數量一樣多，如行入口指標1與行入 口指標2。此外，”列塡滿入口指標”欄位係設爲3 ’跟列 冗餘(亦即R=2)之數量一樣多，如列入口指標1，列入口指 標2與列入口指標3。在第6A至6J圖中，黑色圓圏代表 已偵測之錯誤記憶體單元，而白色圓圏代表未偵測之錯誤 記憶體單元。 參照第6A圖之列塡滿入口 25，當第一錯誤記憶體單 元，’a”被偵測到時，係決定是否第一錯誤記憶體單元”a”之 列位址是儲存於列塡滿入口 25。在此例中，列位址(也就 是，1)是尙未儲存於列塡滿入口 25中，使得第一入口變成 有效，而第一錯誤記憶體單元”a”之列位址是儲存至”列位 址”(也就是Row addr.)欄位。到此爲止，在第一列所偵測 到錯誤記憶體單元之數量是1，使得”列命中計數”(亦即Row Hit Cnt)攔位是塡入1。第一錯誤記憶體單元”a”之行位址(也 就是3)將儲存於列塡滿入口 25之第一入口。因此，第一” 行塡滿入口指標”(也就是Col. Entry Ptr.)欄位是塡入1。 繼續參照第6A圖之行塡滿入口 26，在儲存第一錯誤 記憶體單元”a”之列資訊後’係決定是否第一錯誤記憶體 單元”a”之行位址是儲存於行塡滿入口 26。在此例中’行 位址(也就是，3)是尙未儲存於行塡滿入口 26中’使得第 一入口變成有效’而第一錯誤記憶體單元”a”之行位址是 儲存至”行位址（也就是Col. addr.)欄位。到此爲止’在第 23 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁)

• n I ----訂！----線. 經濟部智慧財產局員工消費合作社印製 45 1 473 623 9pif.doc/006 A7 --- B7 五、發明說明（>) 三行所偵測到錯誤記憶體單元之數量是1，使得”行命中計 數”(亦即Col, Hh Cut)欄位是塡入1。第一錯誤記憶體單 元”a”之列位址將儲存於列塡滿入口 25之第一入口。因此’ 第一”列塡滿入口指標”(也就是Row Entry Ptr·)攔位是塡入 1 ° 參照第6B圖之列塡滿入口 25，當在偵測第一錯誤記 憶體單元”a”之後偵測到第二錯誤記憶體單元”b” ’係決定 是否第二錯誤記憶體單元”b”之列位址是儲存於列塡滿入 口 25中。在此例中，列位址(也就是1)是已儲存於列塡滿 入口 25之第一入口，使得”列位址”(也就是Row Addr.)欄 位未改變，而”列命中計數”(也就是Row Hit Cnt)値係更新 爲2。第二錯誤記憶體單元”b”之行位址將儲存於行塡滿入 口 26之第二入口。因此，第二”行塡滿入口指標”(也就是 Col. Entry Ptr. 2)欄位是塡入 2。 繼續參照第6B圖之行塡滿入口 26，在儲存第一錯誤 記憶體單元”b”之列資訊後，係決定是否第二錯誤記憶體 單元”b”之行位址(也就是5)儲存於行塡滿入口 26。在此例 中，行位址(也就是5)係未儲存於行塡滿入口 26。因此， 行塡滿入口 26之第二入口變得有效，而行位址(也就是5) 係儲存於第二入口之”行位址”(也就是Col. Addr.)欄位。到 此爲此，在第5行之所偵測到錯誤記憶體單元之數量是1， 使得”行命中計數”(Col. Hit Cnt)欄位是塡入1。第二錯誤記 憶體單元”b”之列位址是儲存於列塡滿入口 25之第一入 口。因此，第一”列塡滿入口指標”(Row Entry Ptr. 1)欄位是 24 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） I---------11^ i I-----訂ί—i—^ ιΛ—yl <請先閱讀背面之注意事項再填寫本頁) 451473 6239pif.doc/006 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（叫） 塡入1。 然而，當列冗餘之數量是3(也就是R=3)且行冗餘之 數量是2(也就是C=2)，如果在一列中偵測到有多於3個錯 誤記憶體單元（就是如果”列命中計數”値超過行冗餘之數 量），錯誤記憶體單元必需用列冗餘修復’因爲錯誤記憶 體單元之數量超過行冗餘之修復範圍。換句話說’如果在 某一列之錯誤記憶體單元之數量超過行冗餘之數量’ ”列 必需”欄位必需設爲1。同時，儲存相關於列位址之行位址 之行塡滿入口 26之各別”行命中計數”値係減少1。此外， 列塡滿入口 25之”行塡滿入口指標”係被刪除，接著進行 下一列之錯誤檢查。上述操作是以列塡滿入口 25爲例做 說明。然而，相同於列塡滿入口 25之過程可對行塡滿入 口 26進行。 如果儲存相關錯誤記憶體單元之資訊之步驟係如第 6C至6：[圖般重複，儲存整體錯誤記憶體單元之列塡滿入 口 25與行塡滿入口 26可如第6J圖般獲得。在完成將錯誤 記憶體單元資訊儲存至列塡滿入口 25與行塡滿入口 26之 後，根據本發明之BISR電路20利用所儲存之資訊決定錯 誤記憶體單元之修復方法，並經由所決定修復方法修復錯 誤記憶體單元。根據本發明之決定錯誤記憶體單元之修復 方法係如下所述。 第7A至7F圖係根據第6A至6；[圖所示之列塡滿入 口 25與行塡滿入口 26所決定第5圖中之錯誤記憶體單元 a-j之修復方法之步驟。在決定儲存於列塡滿入口 25或行 25 (請先閱讀背面之注意事項再填寫本頁) 訂---- λ—J--------·——1------------ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 3 A7 47 6239pif.d〇c/006 五、發明說明（U) 塡滿入口 26中之錯誤記憶體單元a-j之修復方法中，根據 本發明之BISR電路20減少儲存於相對塡滿入口中之錯誤 記憶體單元之數量。在完成決定修復方法後，錯誤記憶體 單元a-j係由儲存顧列塡滿入口 25與行塡滿入〇 26中之 資訊所修復。在修復之後，BISR電路20產生修復位址至 嵌入式記憶體30。 爲決定修復方法，列塡滿入口 25與行塡滿入口 26係 由設置於嵌入式記憶體30中之列與行冗餘之數量而分類 爲主入口與副主入。比如，如果列冗餘之數量是3(也就是 R=3)且行冗餘之數量是2(也就是C=2)，列塡滿入口 25係 指定爲主入口，而行塡滿入口 26係指定爲副入口。爲減 少處理時間，副入口係先選擇。 參照第7A圖，定義爲副入口之行塡滿入口 26之第 —入口係被選擇，因爲第一入口包括指示錯誤記憶體單元 數量之最高”行命中計數”値（參照圓圈）。儲存於所選擇之 第一入口行塡滿入口之相關於行位址（也就是3)之錯誤記 憶體單元係決定用行冗餘修復。相關於行位址（也就是3) 之錯誤記憶體單元之列位址係分別存於列入口指標1 ’列 入口指標2與列入口指標3中。參照第7A圖之行塡滿入 口 26，1，3與6係分別存於列入口指標1，列入口指標2 與列入口指標3中。這代表，相關於行位址(也就是3)之 錯誤記憶體單元之列位址係分別儲存於第一，第三與第六 列塡滿入口（參照箭頭）。 如上述般，因爲行塡滿入口 26之第一入口係用行冗 26 fIHII — 1111 — ^ yw^*lllllil ^ - --------1 yTP (請先閱讀背面之注意事項再填寫本頁) 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 451473 6239pif,doc/006 A7 B7 五、發明說明（衫） (請先閱讀背面之江意事項再填寫本頁) 餘修復，”行必需”(也就是Col. Must)欄位係設爲1，且儲 存於列入口指標1，列入口指標2與列入口指標3中之値 係被刪除。此外，儲存於第一，第三與第六列塡滿入口中 之”列命中計數”(也就是Row Hit Cnt.)値係分別減1。在此 例中，如果所減少之”列命中計數”値變爲0，入口係被刪 除。 比如，儲存於第一列塡滿入口之”列命中計數”値變爲 1，且儲存於第三列塡滿入口與第六列塡滿入口之”列命中 計數”値變爲〇。因此，第三列塡滿入口與第六列塡滿入口 係皆被刪除。上述過程之結果係繪示於第7B圖中。 經濟部智慧財產局員工消費合作社印製 參照第7B圖，因爲第二入口包括在尙未決定修復方 法之行塡滿入口 26中之最高”行命中計數”値(參照圓圈）’ 第二行塡滿入口係被選擇。相關於儲存於所選擇之行塡滿 入口中之行位址（也就是5)之錯誤記憶體單元係決定用行 冗餘修復。相關於行位址（也就是5)之錯誤記憶體單元之 列位址係分別存於列入口指標1，列入口指標2與列入口 指標3欄位中。參照第7B圖之行塡滿入口 26，1 ’ 4與5 係分別存於列入口指標1，列入口指標2與列入口指標3 欄位中。這代表，相關於行位址(也就是5)之錯誤記憶體 單元之列位址係分別儲存於第一，第四與第五列塡滿入口 (參照箭頭）。 因爲行塡滿入口 26之第二入口係用行冗餘修復’ ”行 必需，，(也就是Col. Must)欄位係設爲1 ’且儲存於列入口指 標1、列入口指標2與列入口指標3中之値係被刪除。此 27 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 1 473 6239pif.doc/006 五、發明說明（叫） 外，儲存於第一，第四與第五列塡滿入口中之”列命中計 數”(也就是Row Hit Cnt.)値係分別減1。 比如，儲存於第一列塡滿入口之”列命中計數”値變爲 0，且儲存於第四與第五列塡滿入口之”列命中計數”値變 爲1。因此，第一列塡滿入口係被刪除。上述過程之結果 係繪示於第7C圖中。 參照第7C圖，副入口（也就是行塡滿入口 26)之修復 方法係決定成跟兩個行冗餘一樣多。在決定副入口之修復 方法後，使用列冗餘之主入口之修復方法係決定成跟列冗 餘之數量一樣多。 首先，選擇定義成主入口之列塡滿入口 25之第一入 口，因爲第二入口包括代表錯誤記憶體單元數量之列高” 列命中計數”値(參照圓圈）。相關於所選擇之入口列塡滿入 口之列位址（也就是2)之錯誤記憶體單元係決定用列冗餘 修復。相關於列位址之錯誤記憶體單元之行位址係分別存 於行入口指標與行入口指標2欄位中。參照第7C圖，3與 4係分別存於行入口指標1與行入口指標2欄位中。這代 表，相關於列位址(也就是2)之錯誤記憶體單元之行位址 係分別儲存於第三與第四行塡滿入口中（參照箭頭）。 因爲列塡滿入口 25之第二入口係用列冗餘修復，”列 必需”(也就是Row Must)欄位係設爲1 ’且儲存於行入口指 標1與行入口指標2欄位中之値係被刪除。此外’儲存於 第三與第四行塡滿入口中之”行命中計數”(也就是Col_ Hit Cnt.)値係分別減1。在此例中，如果所減少之”行命中計數” 28 (請先閱讀背面之注意事項再填寫本頁) 訂： --線· 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 45147s 6239pif.doc/006 A7 _____B7_____ 五、發明說明（><) 値變爲ο，入口係被刪除。 比如，儲存於第三行塡滿入口之”行命中計數”値變爲 1，且儲存於第四行塡滿入口之”行中計數”値變爲0。因此， 第四行塡滿入口係被刪除。上述過程之結果係繪示於第7D 圖中。 如果決定錯誤記憶體單元之修復方法之上述步驟係 重複，如第7D至7Ε圖所示，整體錯誤記憶體單元之修復 方法可獲得如第7F圖所示般。 參照第7F圖，要修復之錯誤記憶體單元資訊係分別 保留於列塡滿入口 25與行塡滿入口 26中。所保留之資訊 相關於列與行冗餘之數量。由列塡滿入口 25所指定之錯 誤記憶體單元係用列冗餘修復，而由行塡滿入口 26所指 定之錯誤記憶體單元係用行冗餘修復。同時’如果未決定 修復方法之有效入口存在於列塡滿入口 25或行塡滿入口 26 中，相關於此入口之錯誤記憶體單元係決定成無法修復之 錯誤記憶體單元。 比如，如果錯誤記憶體單元係基於特殊單元而對稱 式分佈於各個方向中，錯誤記憶體單元係無法修復。根據 本發明，這些單元係由單元之位置而決定可修復或無法修 復。然而，出現錯誤記憶體單元之此種分佈之機率是非常 低的。因此，根據本發明之BISR電路與修復方法可修復 大部份之錯誤記憶體單元。此外，BISR電路與修復方法 具有高修復覆蓋範圍。 第8圖繪示根據第7Α至7F圖所示之步驟所決定之 29 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐〉 ------------,1)--------訂---------線—「Υ (請先閲讀背面之注意事項再填寫本頁) 45 1 47 3 6239pif.doc/006 A7 ____B7___ 五、發明說明（4) 修復方法之第1圖所示之嵌入式記憶體之修復結果。參照 第8圖，包括錯誤記憶體單元a-j嵌入式記憶體30A可被 嵌入式記憶體30A之列與行冗餘所修復°記憶體之修復結 果係顯不於第8圖中之嵌入式日己憶體30B。 第9圖繪示第1圖所示之BISR電路20之操作流程圖。 參照第9圖，在步驟S20時，根據本發明之BISR電路20 分別儲存錯誤記憶體單元資訊至列塡滿入口 25與行塡滿 入口 26。在步驟S40中，依照修復率，由選擇列塡滿入口 25與行塡滿入口 26之入口而決定各別入口之修復方法’ 且儲存於相關於所選擇入口之相對塡滿入口之錯誤數量係 減少1。因此，要修復之資訊可保留於列塡滿入口 25與行 塡滿入口 26中。在此例中，當選擇到儲存大量錯誤之入 口，修復率係增加。接著，在步驟S60中’ BISR電路20 經由錯誤記憶體單元之邏輯對產生修復位址至嵌入式記憶 體30。 第10Α與10Β圖係繪示將錯誤記憶體單元資訊儲存 至如第9圖所示之列塡滿入口 25與行塡滿入口 26之詳細 流程圖。參照第10Α圖，在步驟S21時，係決定是否完成 嵌入式記憶體30之錯誤檢查。如果是，此流程接續至第11Α 圖之步驟S41。如果不是，流程接續至下個詢問步驟S22， 其中係決定是否錯誤記憶體單元F1是偵測於嵌入式記憶 體30中。如果是，流程接續至步驟S23，其中決定是否錯 誤記憶體單元F1之列位址存在於列塡滿入口 25中。如果 是，在步驟S24中，”列命中計數”値係增加1，且流程接 30 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 〔請先閱讀背面之注意事項再填寫本頁) } Γ R- m n It R> K KB"-I, · ί If n n i·· ί I · 經濟部智慧財產局員工消費合作社印製 A7 B7 4 5147 3 6239pif.doc/D06 五、發明說明（w) 續至步驟S25。 然而，在步驟S23時，如果錯誤記憶體單元F1之列 位址未存在於列塡滿入口 25中，流程接續至步驟S29。在 步驟S29時，係決定是否列塡滿入口 25已滿溢(overflow)。 如果是，錯誤記憶體單元F1係決定爲無法修復。如果不 是，在步驟S30中，錯誤記憶體單元F1之列位址係儲存 於列塡滿入口 25之一，接著’流程接續至步驟S25。在步 驟S25中，要儲存錯誤記憶體單元F1之行位址之行塡滿 入口係儲存於列塡滿入口中，且流程接續至第10B圖中之 步驟S26。 參照第10B圖，在步驟S26中，係決定是否錯誤記 憶體單元F1之行位址存在於行塡滿入口 26中，如果是， 在步驟S27中，，，行命中計數”値係增加1，且流程接續至 步驟S28。如果不是，在步驟S31中，係決定行塡滿入口 26是否滿溢。如果是，錯誤記憶體單元F1是決定爲無法 修復。如果不是，在步驟S32中，錯誤記憶體單元F1之 行位址係儲存於行塡滿入口 26之一，接著，流程接續至 步驟S28。在步驟S28中，要儲存錯誤記憶體單元F1之列 位址之列塡滿入口係儲存於行塡滿入口中，且流程跳回至 第10A圖中之步驟S26。 第11A與11B圖係繪示決定第9圖所示之錯誤記憶 體單元之修復方法之詳細流程。首參照第11A圖，在步驟 S41時，列塡滿入口 25與行塡滿入口 26係利用列與行冗 餘之數量來分類爲主入口與副入口。在步驟S42時，係決 ------------/'-^c--------訂---------線产..--.- (請先閱讀背面之注意事項再填寫本頁)

經濟部智慧財產局員工消費合作社印M 本紙張尺度適用中國國家標準（CNS)A4規格<210 X 297公釐） A7 B7 451473 6 23 9pif. doc/0 06 五、發明說明（β) 定是否副入口之修復方法係決定成跟列/行冗餘數量一樣 多。如果是，流程接續至第11B圖所示之步驟S51。如果 不是，流程接續至步驟S43 ’其中副入口之一係依照”命中 計數”値來選擇，且所選擇入口之修復方法係決定。接著， 在步驟S44時，由所選擇副入口所指定之主入口之”命中 計數”値係減少1。在步驟S45中’係決定是否減少後”命 中計數”値爲〇。如果是’流程接續至步驟S46 ’其中具有 爲0之”命中計數”値之主入口係被刪除。如果不是，流程 跳回至步驟S42。 接著，參照第11B，在步驟S51中’係決定是否主入 口之修復方法係決定成跟列/行冗餘數量一樣多。如果是， 流程接續至第11B圖所示之步驟S56 ’其中係決定是否未 決定修復方法之有效入口存在於主入口或副入口中。如果 是，入口係決定爲無法修復的。如果不是’入口係決定爲 可修復入口。 在步驟S51中，如果主入口之修復方法係不決定成與 列/行冗餘數量一樣多，流程接續至步驟S52。在步驟S52 中，主入口之一係”命中計數”値來選擇，且決定所選擇入 口之修復方法。接著，在步驟S53時，由所選擇主入口所 指定之副入口之”命中計數”値係減少1。在步驟S54中’ 係決定是否減少後”命中計數”値爲0。如果是’流程接續 至步驟S55，其中具有爲0之”命中計數”値之相關副入口 係被刪除，且流程跳回至步驟S51。如果不是，流程跳回 至步驟S42。 32 本紙張尺度適用令國國家標準（CNS)A4規格（21〇 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) --------訂---------線. 經濟部智慧財產局員Η消費合作社印製 經濟部智慧財產局員工消費合作社印製 45 1 47 3 9pif.doc/006 A7 ------- 五、發明說明（”） 第12圖顯示BISR電路之修復覆蓋範圍之實驗結果^ 參照第12圖，”A”與”B”係分別繪示利闬第3A、3B圖所示 之列塡滿入口 25與行塡滿入口 26以及利用第2圖所示之 傳統塡滿入口所得之BISR電路之修復覆蓋範圍。X軸代 表插入至稀少陣列中之错誤數量。Y軸代表修復覆蓋範圍。 此圖繪示當嵌入式記憶體30之列與行冗餘之數量分別爲3 與2時之實驗結果。爲獲得第12圖所示之結果，一千萬 個模擬係進行於錯誤之各數量中（比如6〜12)，使得模擬數 量總和爲七千萬個。 此模擬係進行於錯誤數量爲6〜12之例子中。如果錯 誤數量爲5 ’适5個錯著可在任何方法下足量修復，因爲 列與行冗餘之總和是5。因此，模擬係從當錯誤數量爲6 時開始。此外，當嵌入式記憶體30之列與行冗餘之數量 分別爲3與2時，根據本發明之BISR電路與根據傳統方 法之BISR電路無法修復多於2XRXC個錯誤(也就是2X3 X2=12)。因此，超過12個錯誤之修復覆蓋範圍是不考慮 的。 如第12圖所示，傳統方法之修復覆蓋範圍（參照B) 快速地下降’相於本發明之修復覆蓋範圍(參照A)。然而， 本發明之修復覆蓋範圍幾乎維持固定等級，雖然錯誤數量 增加。 參照第12圖之”A”，本發明在錯誤數量爲12之修復 覆蓋範圍係大於在錯誤數量爲11之修復覆蓋範圍。當錯 誤數量是12時，具有命中計數値大於主冗餘（比如，r=3) 33 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -,ν--------訂---------線.，Ύ (請先閲讀背面之注意事項再填寫本頁) 451473 6239pif.doc/006 A7 ___ B7 五、發明說明（>) 之入口之存在係多於在副入口（比如行塡滿入口）中之副入 口（比如_ C=2)之數量，使得選擇入口以用副冗餘來修復錯 誤之機率係增加。此外，具有命中計數値大於副冗餘（比 如，02)之入口之存在係多於在主入口（比如列塡滿入口） 中之主入口（比如R=3)之數量，使得選擇入口以用主冗餘 來修復錯誤之機率係增加。因此，在本發明在錯誤數量是 12之修復覆蓋範圍係大於錯誤數量是11之修復覆蓋範圔° 如第12圖所示，傳統方法之修復覆蓋範圍(也就是”B’） 係成比例於錯誤數量之增加而快速減少。然而，本發明= 修復覆蓋範圍(也就是”Α”)維持固定等級，雖然錯誤數暈^ 加。此外，傳統方法之修復覆蓋範圍(也就是”Β”)係受限於 嵌入式記憶體之列與行冗餘之數量。然而，本發明之修復 覆蓋範圍(也就是” Α”)係不受冗餘數量之影響。 因此，根據本發明之BISR電路可維持幾乎固定修復 覆蓋範圍，雖然冗餘數量與錯誤數量增加。因此’ BISR 電路可更正確地用多重冗餘來修復發生於嵌入式記憶體中 之錯誤記憶體單元。 綜上所述，雖然本發明已以一較佳實施例揭露如上’ 然其並非用以限定本發明，任何熟習此技藝者，在不脫離 本發明之精神和範圍內’當可作各種之更動與潤飾’因此 本發明之保護範圍當視後附之申請專利範圍所界定者爲 準。 34 (請先閱讀背面之注意事項再填寫本頁) ,w*------訂·---1---"線1-.:" 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 χ 297公釐）

Claims (1)

1. A8 B8 C8 6239pif-doc/006 六、申請專利範圍 1·—種半導體積體電路裝置，包括： ~嵌入式記憶體，包括複數個列與行冗餘； —內建式_自測試電路，用以偵測該記憶體之錯誤記 憶體單元；以及 一內建式自修復電路·利用分割資訊成列與行資訊 以儲存所偵測到之錯誤記憶體單元資訊，回應於該列資訊 與行資訊以決定該鍇誤記憶體單元之修復方法，以及回應 於所決定之修復方法產生該記憶體之修復後位址，其中該 內建式自修復電路包括： 一內建式自修復控制器，以控制該內建式自修復 電路之操作； 一第一資料儲存裝置，包括具有複數個資料欄位 之複數個入口，用以儲存該錯誤記憶體單元之列位址與發 生於一共用列位址之該錯誤記憶體單元數量； 一第一邏輯單元，在該內建式自修復控制器之控 制下’以儲存該錯誤記憶體單元之該列位址與數量至該第 一資料儲存裝置； 一第二資料儲存裝置，包括具有複數個資料攔位 之複數個入口’用以儲存該錯誤記憶體單元之行位址與發 生於該相同行位址之該錯誤記憶體單元數量； 一第二邏輯單元，在該內建式自修復控制器之控 制下，以儲存該錯誤記憶體單元之該行位址與數量窆該緒 二資料赫麵； ^ 一第三邏輯單元’用以儲存相對資料儲存裝置之 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 — ——— — — — ·11111111 1 - - I - - - IS1 - - - ! - - - »i --- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 4514?3 6239pif.doc/006 A8 B8 C8 六、申請專利範圍 入口位置，該相對資料儲存裝置係儲存相關於該第一與第 二資料儲存裝置之列與行位址之行與列位址，以及在該內 建式自修復控制器之控制下，減少儲存於該相對資料儲存 裝置之入口位置中之錯誤記憶體單元數量；以及 一位址檢查器，在該內建式自修復控制器之控制 下，回應於該錯誤記憶體單元之該列與行位址而產生修復 後列與行位址至該記憶體。 2.如申請專利範圍第1項所述之半導體積體電路裝 置，其中該內建式自修復電路根據哪一個該第一與第二資 料儲存裝置具有較少個入口 ’先決定該第一資料儲存裝置 或該第二資料儲存裝置之一之該修復方法。 _ 3,如申請專利範圍第1項所述之半導體積體電路裝 置，該內建式自修復電路藉由依照所儲存之錯誤記憶體單 元之數量，選擇構成該第一或第二資料儲存裝置之入口， 以決定該第一或第二資料儲存裝置之該修復方法。 4. 如申請專利範圍第3項所述之半導體積體電路裝 置，其中當選擇一個或更多個入口以決定該修復方法時， 該第三邏輯單元將儲存於由該所選擇入口所指定之該相對 資料儲存裝置中錯誤記憶體單元之數量減少1，且當減少 錯誤記憶體單元之數量爲0時，刪除該相對資料儲存裝置 之該入口。 5. 如申請專利範圍第1項所述之半導體積體電路裝 置，其中包括於該第一資料儲存裝置中之各入口包括： 一第一資料欄位，用以指示儲存於該入口之列 36 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 iv.» . - . -I- B— 一SJ» 1 n I .-. .- - - -- 1 i i I ϋ n ϋ ϋ n n ϋ I I I n 1 1 本紙張尺度適用中國國家標準（CNS)A4規格<210 X 297公釐） 經濟部智慧財產局員工消費合作杜印製 45 1 47 〇 as 〇 B8 &239pif.doc/006 C8 _ DS 六、申請專利範圍 資料之有效性； 一第二資料欄位，用以儲存該錯誤記憶體單元 之列位址；‘ 一第三資料攔位，用以儲存具有相同於儲存於 該第二資料欄位之列位址之錯誤記憶體單元之數量； —第四資料攔位，用以儲存該第二資料儲存裝 置之該入口位置，該第二資料儲存裝置係儲存相關於儲存 於該第二資料欄位中之該錯誤記憶體單元之列位址之該行 位址；以及 一第五資料欄位，用以儲存該錯誤記憶體單兀 之所決定之修復方法。 6. 如申請專利範圍第5項所述之半導體積體電路裝 置’其中當該記憶體包括R個列冗餘與C個行冗餘時’該 第二資料欄位包括Li〇g2c」+i個位元，以及該第四資料欄位 包括「log2(C+CR)"l個位元。 7. 如申請專利範圍第5項所述之半導體積體電路裝 置，其中當該記憶體包括R個列冗餘與C個行冗餘時，該 第三資料欄位包括C+1個位元，每當偵測到具有相同列位 址之該錯誤記憶體單元時，其設爲1之最小位元係向左位 移’以及該第四資料攔位包括用以當成位元旗幟而指示該 入口位置之c個位元。 8. 如申請專利範圍第1項所述之半導體積體電路裝 置’其中包括於該第二資料儲存裝置中之各入口包括： 一第一資料欄位，用以指示儲存於該入口之行 37 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 111訂·!------I . ------ A8 B8 C8 D8 S23Yp±f,d〇c/Q06 六、申請專利範圍 資料之有效性； (請先閱讀背面之注意事項再填寫本頁) 一第二資料欄位，用以儲存該錯誤記憶體單元 之行位址； ’ —第三資料欄位，用以儲存具有相同於儲存於 該第二資料欄位之行位址之錯誤記憶體單元之數量； 一第四資料欄位，用以儲存該第一資料儲存裝 置之該入口位置，該第二資料儲存裝置係儲存相關於儲存 於該第二資料欄位中之該錯誤記憶體單元之該行位址之該 列位址；以及 一第五資料欄位，用以儲存該錯誤記憶體單元 之所決定之修復方法。 9.如申請專利範圍第8項所述之半導體積體電路裝 置’其中當該記憶體包括R個列冗餘與C個行冗餘時，該 第三資料攔位包括Ll〇g2R」+l個位元，以及該第四資料欄位 係包括「l〇g2(R+RC)1位元。 經濟部智慧財產局員工消費合作社印製 10·如申請專利範圍第8項所述之半導體積體電路 裝置’其中當該記憶體包括R個列冗餘與C個行冗餘時， 該第三資料欄位包括R+1個位元，每當偵測到具有相同行 位址之該錯誤記憶體單元時，其設爲丨之最小位元係向左 位移’以及該第四資料欄位包括用以當成位元旗幟而指示 該入口 iu置之R個位元。 1L 一種具有複數個冗餘之嵌入式記憶體之內建式 自修復電路之自修復方法，包括下列步驟： 分別將列與行資訊塡入至第一與第二資料儲存 38 本紙張尺度剌中國國家^ (CNS)A4規格（210 X 297公楚） AS E8 C8 D8 ^5]4?3 6239pif.d〇c/006 六、申請專利範圍 裝置，其中該列與行資訊分別包括錯誤記憶體單元之列與 行位址，具有相同列與行位址之該錯誤記憶體單元數量’ 以及相關於該各別列與行位址之儲存行與行位址之相對資 料儲存裝置之入口位置； 藉由依照儲存於該入口中之該錯誤記憶體單元 數量選擇包括於該第一或該第資料儲存裝置中之一入口， 決定同多於列或行冗餘數量之該錯誤記憶體單元之修復方 法，以及減少儲存於該選擇入口所指定之該相對資料儲存 裝置之該入口位置中之該錯誤記憶體單元數量；以及 根據所決定之修復方法產生修復位址至該記憶 saM 體。 12.如申請專利範圍第11項所述之方法，其中包括 於該第一資料儲存裝置中之各入口包括： —第一資料欄位，用以指示儲存於該入口之列 資料之有效性； 一第二資料欄位，用以儲存該錯誤記憶體單元 之列位址； 一第三資料欄位，用以儲存具有相同於儲存於 該第二資料欄位之列位址之錯誤記憶體單元之數量； —第四資料欄位，用以儲存該第二資料儲存裝 置之該入口位置，該第二資料儲存裝置係儲存相關於儲存 於該第二資料欄位中之該錯誤記憶體單元之該列位址之該 行位址；以及 一第五資料欄位，用以儲存該錯誤記憶體單元 39 本紙張尺度適用中賴家“（CNS)A4規格（21& (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 一SJ· I n I n n I ^ί- n ϋ n ϋ n *1 D I n ϋ ϋ ϋ ϋ 297公釐） 4 5 1 4 7 3 '23 * d〇c/0 〇 6 A8 B8 C8 D8 六、申請專利範圍 之所決定之修復方法。 13. 如申請專利範圍第12項所述之方法，其中將列/ 行資訊塡入至該第一 /第二資料儲存裝置之步驟包括： 決定是否一錯誤記憶體單元之一列位址係儲存 於該第一資料儲存裝置； 如果該錯誤記憶體單元之該列位址係儲存於該 第一資料儲存裝置，將儲存於該第一資料儲存裝置中之該 第三資料欄位中之錯誤記憶體單元數量增加1，並儲存該 第二資料儲存裝置之一入口位置至該第四資料攔位； 如果該錯誤記憶體單元之該列位址係未儲存於 該第一資料儲存裝置，儲存該列位址至該第一資料儲存裝 置，並儲存該第二資料儲存裝置之該入口位置至該第四資 料攔位； 決定是否該錯誤記憶體單元之一行位址係儲存 於該第二資料儲存裝置： 如果該錯誤記憶體單元之該行位址係儲存於該 第二資料儲存裝置，將儲存於該第二資料儲存裝置中之該 第三資料欄位中之錯誤記憶體單元數量增加1，並儲存該 第一資料儲存裝置之一入口位置至該第四資料欄位；以及 如果該錯誤記憶體單元之該行位址係未儲存於 該第二資料儲存裝置，儲存該行位址至該第二資料儲存裝 置’並儲存該第一資料儲存裝置之該入口位置至該第四資 料攔位。 14. 如申請專利範圍第11項所述之方法，其中包括 40 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公楚〉 (請先閱讀背面之注意事項再填寫本頁) 訂---------線！ 經濟部智慧財產局員X消費合作社印製 Y— i I I i 1 4514?3 A8 B8 6239pif,doc/006 CS ______ D8 六、申請專利範圍 於該第二資料儲存裝置中之各入口包括·‘ 一第一資料欄位，用以指示儲存於該入口之行 資料之有效性； 一第二資料欄位，用以儲存該錯誤記憶體單元 之行位址； 一第三資料欄位，用以儲存具有相同於儲存於 該第二資料欄位之行位址之錯誤記憶體單元之數量； —第四資料攔位，用以儲存該第一資料儲存裝 置之該入口位置，該第二資料儲存裝置係儲存相關於儲存 於該第二資料欄位中之該錯誤記憶體單元之該行位址之該 列位址；以及 一第五資料欄位，用以儲存該錯誤記憶體單元 之所決定之修復方法。 15.如申請專利範圍第14項所述之方法，其中將列/ 行資訊塡入至該第一 /第二資料儲存裝置之步驟包括： 決定是否一錯誤記憶體單元之一列位址係儲存 於該第一資料儲存裝置； 如果該錯誤記憶體單元之該列位址係儲存於該 第一資料儲存裝置，將儲存於該第一資料儲存裝置中之該 第三資料欄位中之錯誤記憶體單元數量增加1，並儲存該 第二資料儲存裝置之一入口位置至該第四資料欄位； 如果該錯誤記憶體單元之該列位址係未儲存於 該第一資料儲存裝置，儲存該列位址至該第一資料儲存裝 置，並儲存該第二資料儲存裝置之該入口位置至該第四資 41 本紙張尺度適用中國國家標準(CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂---------線. 經濟部智慧財產局員工消費合作社印製 A8B8C8D8 4 5 1 47 3 6239pif.d〇c/006 六、申請專利範圍 料欄位： 決定是否該錯誤記憶體單元之一行位址係儲存 於該第二資料儲存裝置； 如果該錯誤記憶體單元之該行位址係儲存於該 第二資料儲存裝置，將儲存於該第二資料儲存裝置中之該 第三資料欄位中之錯誤記憶體單元數量增加1，並儲存該 第一資料儲存裝置之一入口位置至該第四資料欄位；以及 如果該錯誤記憶體單元之該行位址係未儲存於 該第二資料儲存裝置，儲存該行位址至該第二資料儲存裝 置’並儲存該第一資料儲存裝置之該入口位置至該第四資 料欄位。 16.如申請專利範圍第11項所述之方法，其中決定 修復方法之步驟包括下列步驟： (a) 選擇具較少個入口之該第一資料儲存裝置或 該桌一資料儲存裝置之一； (b) 藉由依照該錯誤記憶體單元數量選擇該入口 以決定所選擇之資料儲存裝置之一修復方法； (c) 減少儲存於該選擇入口所指定之該相對資料 儲存裝置中之該入口位置中之該錯誤記憶體單元數量； (d) 重複該(b)與(c)歩驟，重複次數係同多於相關 於所選擇資料儲存裝置之列/行資料之數量； (e) 選擇具較多個入口之該第一資料儲存裝置或 該第一資料儲存裝置之一；以及 (d)重複該⑻與(c)尜驟，重複次數係同多於相關 本紙張尺度挪中國國家M (CNS)A4現格（21G X 297¾^ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 --------訂·------- I ^111111111111——— — — — — — — — — 3ί * 4 1— 5 fr A8B8C8D8 六、申請專利範圍 於所選擇資料儲存裝置之列/行資料之數量。 17. 如申請專利範圍第16項所述之方法，其中所決 定之修復方法應用該列冗餘。 18. 如申請專利範圍第16項所述之方法’其中所決 定之修復方法應用該行冗餘。 19. 如申請專利範圍第16項所述之方法’其中當減 少後之該錯誤記憶體單元數量爲〇時’該相對資料儲存裝 置之該入口係被刪除。 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 · 111111! I!V—11! — 11--11 43 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）