JPS62500319A

JPS62500319A - 集積回路用テスタおよび遠隔ピン電子回路

Info

Publication number: JPS62500319A
Application number: JP60503988A
Authority: JP
Inventors: ピーターソン，ジヨン　エル; スワツプ，モービン
Original assignee: モトロ−ラ・インコ−ポレ−テツド
Priority date: 1984-10-01
Filing date: 1985-09-09
Publication date: 1987-02-05
Also published as: EP0196310A1; KR930000545B1; KR880700274A; WO1986002167A1

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】集積回路用テスタおよび遠隔ビン電子回路発明の分野本発明は一般に自動式集積回路用テスタの試験ヘッドで用いられる電子装置に関する。特に、本発明は、自動式集積回路用テスタの駆動・測定回路が試験ヘッドから比較的太ぎく離れて配置されることを許容する低装置計数回路に関する。

発明の背景半導体集積回路の製造においては各種段階でこれ等の回路を試験することが非常に重要なステップになる。特に、集積回路が複雑になり、また回路基板など・＼の接続に要するビン数が増すにつれ、上記の回路を試験する必要性が急速に増してくる。

ピン数の犬ぎた集積回路を試験する場合、必要な試験ヘッドの大きさが大きな問題になる。最新の自動式テスタは、一連の駆動条件と測定応答を与えることかでさる駆動・測定ユニットにより被試装置の各ビンを試験するように構成され〔いる。その場合に、信号の劣化やその他の問題を除くために、上記の駆動・測定ユニットな被試ビ／にできるだけ近づけるようにしなければならない。

従って、上記の駆動・測定ユニットには多くの８１能が組込まれ、また上記のテスタはエリ多くのビ／を試験するＬうに設計されることになり、試験ヘッドの物理的大ぎざは処理でざない程急速に大きくなる。これ等の問題は最新のテスタの動作速度の増加に工り一層厳しくたつ〔いる。即ち、上記のようにテスタの動作速度の増加に伴い、試験ヘッドのスイッチング速度も大きくなり、信号妨害や信号品質などの問題が一層面倒になつＣ来ている。

発明の要約以上より本発明は改良式自動化集積回路用テスタを提供することを目的とする。

本発明は更に、自動式集積回路用テスタの試験ヘッドで用いられる改良式電子回路を提供することを目的とする。

更に本発明は、自動式集積回路用テスタの駆動・測定ユニットが上記試験ヘッドから離れ〔配置されることを許す低い装置計数回路を提供することを目的とする。

本発明によれば、上記の目的、その他の目的、並びに利点は、試験ヘッドから遠位に配置された駆動・測定ユニットを備えた集積回路用テスタにエリ達成される。即ち７被試ビンに近接配置された試験ヘッドにおけるスイッチノブ装置が、各種試験条件の間を高速スイッチング可能に構成される。更に１つ以上の駆動回路が設けられ。

試験ヘッドにこれ等の駆動回路を結合する配線上の信号が被試ピノに必要なものエリはるかに低速度でスイッチされるように構成される。

図面の簡単な説明第１図は、集積回路用テスタを示すブロック図を示す。

第２図は、本発明の原理による集積回路テスタの１部を示す詳細なブロック図を示す。

発明の詳細説明第１図は通常の集積回路用テスタの概略ブロック図である。このテスタの構成要素の殆んどのものはキャビネット１０に収容されている。これ等のキャビネット１０に収容された構成要素は通常はテスタの基本制御構造とテスタの他の部分への、および外部コンピュータへのイノ様に構成される。通常は７１個以上のオペレータインタフェースコンソール１２が設けられ、テスタキャビネット１０に結合される。実際の回路試験はテスタキャビネット１０に結合した１つ以上の試験ヘッド１４で実施される。この試験ヘッド１４の各々は、被試装置を試験用電子回路に結合するノケット１５を備えている。このような結合は他の手段１例えばプローバ（ｐｒｏｂｅｒ　）によつ〔もよい。

高速の多重ビン集積回路の場合は、試験の実施に必要な強制・測定回路が試験ヘッド１４内で比較的大きな部分を占める必要があることが知られ〔いる。これは干渉やタイミングおよびその他の問題を回避するために要求される。高速集積回路試験を行う場合は、多くの要件の中で特に、パルスエツジのタイミングを正確にとり、比較的小さな電流と電圧を正確に測定し、更に状態間を迅速にスイッチする必要がある。配線が長い場合これ等の動作を行うのは特に困難である。この場合、波状装置のピンに上記駆動・測定回路を近接配置しζ配線を短くする方法がしく用いられている。実施する試験が複雑になり、ビン数が増えるにつれて試験−ラド１４が大ざくなり、従ってそのコストが急速に増加してしまう。

第２シ１は本発明の特定の実施例を示す詳細なブロック図である。本発明によると低い装置計数回路２０が設けられ、これは波状装置の各ピン２１−！−駆動・測定ＣＦＡＭ）ユニット２２に結合し、このユニットは試験ヘッドから約１０フイートまでの距離に配置される。この回路２０は試験ヘッドにお（丈るソケット或いはプローバの各ピン２１に対し”Ｃ反復使用される。テスタの残部と同じ容器内に。

また？よ他の都合の艮い場所に遠隔Ｆ　ＡＭ　２２を配置することかでざる。通 ′虐行われるように、遠隔にＡＭ２２はンルテブレクサ点２６で試験ヘッドの個数分だけ多重化される。

第２図に示した本発明の特定の実施例によると、遠隔配置ＦＡＭ２２は高レンジと低レンジの２つのレンジにわたって’ｒｕ　ｂｉＥとＥ圧を駆動し、測定することができる。第１対の゛屯界効果トラノジスタ、即ちＦＩＥＴ　２５．２６を用いて高レンジ駆動・測定回路と低レンジ駆動測定回路の間がライン１さｎる。

ＦＥＴ　２５のゲートは遠隔配置ＦＡＭ　２２から旨スイッチラインに接続される。ＦＥＴ２５のソースは高レンジ駆動・測定ライン２７に接続される。公知のように。

ＦＥＴのゲートはソースとドレインの間の導Ｎ率を制御する。従って、この遠隔配置ＦＡＭ２２は高レンジ駆動・測定フィン２７をＦｇＴ　２５を介しＣピン２１　に選択的に結合し、そ？Ｌを解除することができる。ＦＥＴ２６のゲートは遠隔間、１　Ｆ’ＡＪ１４２２からライツカ低うインＫｌ＆続される。ＦｇＴ　２６のドレインはビ／２１に結合される。史にＦＥＴ　２６のソースは低レンジ駆動・測定ライン２８に接続される。従つこ、遠隔間ｆＦＡＭ２２は低レンジ駆動・測定ライン２８をＦＥＴ　２６を介し〔ピン２１に選択的に結合し、これを解除することができる。

ＦＥＴ　２５　、２６は遠隔配置ＦＡＭ　２２の駆動・測定の篩レンジおよび低レンジの間の高速スイッチとして用いられる。

これ等の装置から得られた電圧利得はライン２７と２８上の低速信号が比較的間遠でスイッチされることを可能にする。上記ＦＥＴ　２５，２６　、および以下に述べるその他のＦｇＴの各々は非常に低いキャパシタンスの装置で６ることか好まれる。これは、キャパシタンスがスイッチング速度を制限することによる。

この点から、多くのディスク’Ｊ　−ト半導体製造菜者により市販されているＶＭＯＳ装置が特に用いられる。

次に、第２対のＦＥＴ　３０．３１が電流駆動・測定回路のピン２１への結合を制御するために用いられる。ＦＥＴ　！１０のゲートが遠隔間ｔＦＡＭ２２から高電流駆動ラインに接続される。ＦＥＴ　３０のドレインが高レンジ駆動・測定ライン２７に接続される。更にＦＥＴ３０のソースが高レンジ電流駆動・測定ライン６２に接続される。従つ〔、遠隔配置ＦＡＭ２２は、その駆動低電流ライン ■ＦＥＴ　３０を介しＣ１高電流駆動・測定ライン３２の高レンジ駆動・測定ライン２７への結合を制御することができる。

同様に、ＦＥＴ３１のゲートが遠隔間［ＦＡＭ　２２から駆動低電流ラインに接続される。ＦＥＴ３１のドレインが低レンジ駆動・測定ライン２８に接続される。史に、ＦＥＴ３１のソースが低レンジ電流駆動・測定ライン３６に接続される。かくシ〔、遠隔配置ＦＡＭ２２は、その低電流駆動ラインとＦｇＴ　３１を通し〔、低電流駆動・測定ライン３３の低レンジ駆動・測定ライン２８の結合を制御することができる。

ＦＥＴ　３０と３１は、ＵＩ単なスイッチとし〔動作する他にＩｔ駆動用の共通ケートイ／ビーダンスコンバータトシＣも作用する。即ち、　ＦＥＴ　３０．３１は飽和スイッチとして動作されるエリ、′＠電流駆動時は能動装置としく動作される。こ八により、ライン３２と５３はＦＥＴ　３０，３１で高インピーダンスを「見る」ことになり、またライン２７と２８は低インピーダンスを１見る」ことになる。

電圧駆動径路を制御するために第５対のＦＥＴ　３５．３６が用いられる。ＦＥＩＮＴ　３５のゲートは遠隔配置ＦＡＭ３２の高電圧′ｌ！Ａ動ライクラインされる。ＦＥＴ　３５のドレイ／は扁レンジ駆動・測定ライ／２７に接続される。

Ｆ’ＥＴ　３５の７−スは尚レンジ電圧駆動ライン５７に接続される。従って。

遠隔配置ＦＡＭ　２２は、その高電圧駆動ラインとＦＥＴ　３５を介して、高レンジ電圧駆動ライン６７０制レンジ駆動・測定ライン２７への結合を制御することができる。

ＦＥＴ　５６のゲートは遠隔配置ＦＡＭ　２２から低電圧駆動ラインに接続される。ＦＥＴ　３６のドレインは低レンジ駆動・測定ライン２８に接続される。Ｐ ’ｓ；Ｔ３６のソースは低レンジ電圧駆動ライン６８に接続される。従つ°Ｃ１遠隔配置ＦＡＭ　２２　ｒｃ、その低電圧駆動ラインとＦｇＴ　３６を介し〔。

低レンジ電圧駆動ライン６８の低し／ジ駆動・測定ライ／２８への結合を制御することができる。

ＦＥＴ３５と３６は、スイッチとし′〔動作する他に、電流駆動時に電圧コンブライアントクラフグとしこ機能する寄生ダイオードを有しＣいる。ＦＥＴ　３５と３６は文に非常に低レベルの越流測定を増強するｉ能をイする。この測定は、ピンと低電流レベルの測定装置の間の全〔の漂遊容置の充電に必要な時間のために、通常はゆつくＱし〔いる。ＦＥＴ　３５或いは３６は試験を開始する時点では単に４通状態にされる。これは全′Ｃの容量を非常に迅速に充電する低インピーダンス路を与え１次に、ＦＥＴ３５または６６は非導通にされ、実際の測定が行われる。

コンデンサ４０はラインの又流イノビーダンスを下げるために高レンジ電圧駆動ライン５７と接地の間に接続される。同様に、コンデンサ４１は低レンジ電圧駆動ライン３８と接地の間に接続される。

１対の同軸ケーブル４５　、４６は高および低レンジの駆動・測定回路をそれぞれＦＥＴスイライに結合する。シールドリボンケーブルなどの他の伝送線を同軸グープルの代りに用かでもよい。同軸ケーブル４５の中心４線の１端が高レッジ電流駆動・測定ライン３２に接続され、他端が遠隔配置Ｆ’ＡＭ　２２に入るライン５０に接続δｎる。同軸ケーブル４５の外部、或いはシールド導体の１端が高レンジ電圧駆動ライン６７に、他端が遠隔配ｆｉ　ＦＡＭ　２２に入るライン５１に接続される。同様に、同軸ケーブル４６の中心４体の１端が低レッジ電流駆動・測定ライ／６３に。

他端が遠隔配置ＦＡＭ　２２に入るライン５２に接続される。

同軸ケーブル４６の外部、或いはシールド導体の１端が低レンジ電圧駆動ライｙ　３８に、他端が遠隔配置ＦＡＭ　２２に入るライン５６に接続される。

高レンジ電流駆動回路により駆動される電流のアナログ値に対応するディジタルワードがテスタの池の部分からＤ／Ａ変換器５５に供給される。変換されたアナログ値は駆動筒電流回路５６に供給される。駆動高電流回路５６は単にプロゲラ７プルな電流源である。回路５６は、変換器５５から受信された、テスタにエリ規定される屯流値を「駆動ゴする。高電流駆動回路５６の出力はライン５０に、従り′〔同軸ケーブル４５の中心導体に接続さ九る。

ＦＥＴ　２５と３０がライツ″ｆ−高ラインおＬび高電流駆動ラインにより決定される工うに、導通状態である限りは、高電流駆動回路５６により規定される電流駆動条件がビン２１に適用されろことになる。遠隔配置ＦＡＭ　２２に入るライン５０も高電流測定回路５７に接続される。この高電流測定回路は着た、ライン５１　から基準入力を受け、このライン５１は同軸ケーブル４５の外部導体に接続される。

高電流測定回路５７の出力は、カリプレータ５８を通し乙テスタの高電流測定回路に接続される。

島レンジ駆動回路を介し〔ビン２１に与えられる電圧駆動条件はＩ）／Ａ変換器６０にディジタル的に供給される。

上記アナログ信号は、変換されると、制電圧駆動回路６１に供給される。この高電圧駆動回路６１はプログラム可能な電圧源である。上記回路６１は規定された ′９圧値を「駆動」する。高電圧駆動回路６１の出力はライン５１に。

従つ”〔同軸ケーブル４５の外部導体に接続される。ＦＥＴ２５と３５が導通し〔いる限り、制電圧駆動回路６１　により規定される電圧駆動条件がビン２１　に与えられる。

低レンジ駆動・測定回路は上記高レンジの場合と同様に与えられろ。低レッジ電流駆動条件がＩ）／Ａ変換器６５に、従つ゛〔低電圧駆動回路６６に与えられる。低電流駆動回路６６の出力はライン５２に、従つＣ同軸ケーブル４６の中心導体に結合される。低レンジの電流測定は低電流測定回路６７により行われ、この回路はライン５２　、５５からの入力を受け、その出力をカリブレータロ日に与える。

ＰＥＴ　２６と４１は、低レンジ電流駆動・測定の実施のために導通し〔なければならない。

低レッジ電流駆動条件はＤ／Ａ変換器７ｏに、従って低電圧駆動回路７１に結合される。この低電圧駆動回路７１の出力はライン５３に、従っ゛〔同軸ケープ／Ｉ／４６の外部導体に結合される。ＦｇＴ　２６．３６は、低レンジでの電圧駆動を行うために導通状態でなければならない。

ビン２１における電圧検出はフオａワ増幅器７５により行われ、この増幅器は、１方の入力がビン２１　に接続され、他方の入力がそれ自身の出力に接続されＣいる。′磁圧７オａワ７５の出力は同軸ケーブル７６の中心導体を通し゛〔遠隔配［ＦＡＭ２２の電圧測定回路に接続される。上記同軸グープル７６の外部導体は接地される。

若干の駆動・測定ユニットと上記回路を組合わせると。

低コスト試験ヘッドによる集積回路の高速試験が可能になる。全てのスイッチングは、低容ｇ　ＦｇＴのゲートに粘合され、これにエリラインの長さの効果を低減させるラインにＬり行われる。更に、低電流レベルを迅速に測定する機能が与えられる。上記好ましい実施例によると。

高レンジＦＥＴは成るチャネル形（Ｐチャネル）でちるが。

低レンジＦＥＴは上記と反対のチャネル形（Ｎチャネル〕である。これは９例えば、正の電流と電圧を高レンジ回路により駆動・測定したい場合、また負電流と電圧を高レンジ回路で駆動・測定したい場合に、更に負電流と電圧を低レンジ回路で駆動・測定したい場合に有用である。

以上記載したように１本発明により自動式集積回路テスタの改良が与えらｎる。

ビン当り１つ以上の駆動・測定回路を用い、またビン部位での高入力インピーダンススイツカを利用することにエリ、局遮スイッチング試験が達成される。これ等の駆動・測定ユニットが試験ヘッドから除去きれ、ビン毎に低装置計数回路により置代えられ、上記低装置計数回路は高速スイッチングを与え駆動・測定ユニットへの長いラインの効果を相殺するように動作する。これにより試験ヘッドのコストが低減される。

国際調査報告

Claims

【特許請求の範囲】

（１）集積回路用テスタであつて，該テスタは，集積回路のピンに試験条件を課す少なくとも２つの駆動（ｆｏｒｃｉｎｇ）回路と，前記ピンの近傍に配置され且つ前記駆動回路に結合されて，該少なくとも２つの駆動回路の１つを前記ピンに選択的に結合し，これにより前記ピンにおける異なる試験条件の間のスイツチング速度が、前記駆動回路のいずれか１つが試験条件の間で変化する速度より大きくなるように構成されたスイツチ手段とからなる集積回路用テスタ。
（２）前記少なくとも２つの駆動回路を収容する第１キヤビネツトと，前記集積回路と前記スイツチ手段との結合手段より構成された少なくとも１つの試験ヘツドと，前記第１キヤビネツトを前記少なくとも１つの試験ヘツドに接続するケーブル手段とから吏に構成される請求の範囲第１項に記載の集積回路用テスタ。
（３）前記スイツチ手段は少なくとも１つの電界効果トランジスタよりなる請求の範囲第２項に記載の集積回路用テスタ。
（４）前記スイツチ手段は前記駆動回路の各々と前記ピンの間に結合された電界効果トランジスタよりなる請求の範囲第１項に記載の集積回路用テスタ。
（５）集積回路用テスタであつて，該テスタは，少なくとも２つの駆動（ｆｏｒｃｉｎｇ）回路より構成された少なくとも１つの駆動（ｆｏｒｃｅ）・測定ユニツトと，該少なくとも１つの駆動・測定ユニツトから遠位に配置され、該少なくとも１つの駆動・測定ユニツトに集積回路を結合する手段より構成された少なくとも１つの試験ヘツドと，該試験ヘツド部位に配置されて、前記少なくとも２つの駆動回路の１つを前記集積回路に結合し、且つ前記駆動・測定ユニツトにより制御されるスイツチ手段とから構成された集積回路用テスタ。
（６）前記スイツチ手段は、駆動・測定ユニツトと前記集積回路の間に結合された少なくとも１つのＦＥＴスイツチよりなる請求の範囲第５項に記載の集積回路用テスタ。
（７）前記少なくとも１つの駆動・測定ユニツトは、前記集積回路の複数個のピンの各々に供する駆動・測定ユニツトよりなる請求の範囲第５項に記載の集積回路用テスタ。
（８）前記駆動・測定ユニツトの各々は，電流駆動（ｆｏｒｃｉｎｇ）回路と電流測定回路と，電圧駆動（ｆｏｒｃｉｎｇ）回路とから構成された高レンジ（ｈｉｇｈ　ｒａｎｇｅ）部分と，電流駆動回路と，電流測定回路と，電圧駆動回路とから構成された低レンジ（ｌｏｗ　ｒａｎｇｅ）部分と，電圧検出回路とから構成されてなる請求の範囲第７項に記載の集積回路用テスタ。
（９）前記スイツチ手段は，前記駆動・測定回路の各々と前記集積回路の間に結合されたＦＥＴからなる請求の範囲第８項に記載の集積回路用テスタ。
（１０）前記スイツチ手段は，前記高レンジ電流駆動・測定回路に結合されたソースを備えた第１ＦＥＴと，前記高レンジ電圧駆動回路に結合されたソースを備えた第２ＦＥＴと，前記第１および第２ＦＥＴのドレインに結合されたソースと前記集積回路に結合されたドレインとを備えた第３ＦＥＴと，前記低レンジ電流駆動・測定回路に結合されたソースを備えた第４ＦＥＴと，前記低レンジ電圧駆動・測定回路に結合されたソースを備えた第５ＦＥＴと，前記第４および第５ＦＥＴのドレインに結合されたソースと前記集積回路に結合されたドレインとを備えた第６ＦＥＴとから構成されてなる請求の範囲第８項に記載の集積回路用テスタ。