DE60034435T2

DE60034435T2 - Kostengünstige konfiguration zur überwachung und steuerung von einer parametrischen messeinheit in einem automatischen testgerät

Info

Publication number: DE60034435T2
Application number: DE60034435T
Authority: DE
Inventors: Ernest P. Weston WALKER; Ronald A. Dunstable Sartschev; Allan M. Billerica RYAN; Eric D. Wakefield BLOM
Original assignee: Teradyne Inc
Current assignee: Teradyne Inc
Priority date: 1999-02-05
Filing date: 2000-02-03
Publication date: 2008-01-10
Anticipated expiration: 2020-02-04
Also published as: CN1339111A; EP1157279B1; JP4503187B2; WO2000046609A1; EP1157279A1; US6374379B1; JP2002541432A; CN1248001C; DE60034435D1; KR100676192B1; KR20010101971A

Description

Diese Erfindung betrifft im Allgemeinen ein automatisches Testgerät und im Besonderen den Gebrauch programmierbarer, digitaler Vorrichtungen zur Überwachung und Steuerung von parametrischen Messeinheiten in einem automatischen Testgerät.
Automatische Testgeräte (auch "Tester" genannt) werden weitgehend zum Testen von Halbleitervorrichtungen, Leiterplatten und anderen elektronischen Bauteilen und Anordnungen verwendet. Viele Tester, insbesondere die, die zum Testen von Halbleitervorrichtungen verwendet werden, basieren auf einer sogenannten "Pin-Slice"-Architektur. Solche Tester bestehen im Allgemeinen aus mehreren Pin-Slice-Schaltkreisen, von denen jeder einem separaten Pin an einem Messobjekt zugeordnet ist. Des Weiteren besteht im Allgemeinen jeder Pin-Slice-Schaltkreis aus Schaltungen zum Erzeugen und Messen von Signalen an dem ihm zugeordneten Pin des Messobjektes.
Ein typischer Tester kann Signale an hunderten bis hin zu wenigen tausend Pins erzeugen und messen, wobei jeder Pin über seine eigene Pin-Slice-Schaltung verfügt. Das bedeutet, dass eine Pin-Slice-Schaltung hunderte bis tausende Male in einem Tester dupliziert wird. Daher ist es sehr wichtig, dass Tester platz- und kosteneffiziente Pin-Slice-Schaltkreise verwenden.
Zudem ist es während einer typischen Testreihe oft notwendig, einen oder mehrere analoge Vergleichsspannungspegel, die in jedem Pin-Slice-Schaltkreis verwendet werden, zu verändern. Dies ist besonders bei der Durchführung parametrischer Tests der Ansteuerungs- und Empfangspegel eines Messobjektes der Fall.
Zum Beispiel kann eine Folge von Vergleichsspannungspegeln erzeugt und bestimmten Abschnitten der Pin-Slice-Schaltkreise bereitgestellt werden. Wenn der Vorgang der Erzeugung und Bereitstellung von Änderungen der Vergleichsspannungspegel sehr zeitintensiv ist, könnte es sehr lange dauern, bis die Testreihe vollständig durchgeführt ist. Dies gilt vor allem dann, wenn für die Testreihe die Erzeugung von Folgen hunderter verschiedener Vergleichsspannungspegel vonnöten ist. Es ist folglich sehr wichtig, dass Tester die gewünschte Änderung der Vergleichsspannungspegel zügig übermitteln und neue Vergleichsspannungspegel zügig erzeugen.
Jedoch müssen Pin-Slice-Schaltkreise Signale auch mit großer Genauigkeit erzeugen und messen, da jegliche Ungenauigkeit der Signalpegel, die von Pin-Slice-Schaltkreisen erzeugt oder gemessen werden, im Allgemeinen die Genauigkeit der Testergebnisse beeinflusst. Es ist besonders wichtig, dass Pin-Slice-Schaltkreise während parametrischer Tests stabile Spannungs- und Strompegel erzeugen. Des Weiteren müssen Pin-Slice-Schaltkreise Signale erzeugen und messen, deren Pegel mit den zu testenden Halbleitervorrichtungen kompatibel sind.
Ein Weg, diesen gegensätzlichen Anforderungen zu entsprechen, ist, Pin-Slice-Schaltkreise aus einer Kombination von Bauteilen verschiedener Technologien zu gestalten. Es wurden zum Beispiel Pin-Slice-Schaltkreise gestaltet, die aus einer Kombination von CMOS- und Bipolar-Bauteilen bestehen.
Vornehmlich aufgrund des geringen Energiebedarfs von CMOS-Bauteilen, hat sich die CMOS-Technologie für viele Hersteller von Computer und elektronischen Vorrichtungen bewährt. Folglich sind CMOS-Bauteile weit verbreitet und relativ günstig. Des Weiteren hat das Streben nach immer schnelleren und kleineren Computer und elektronischen Vorrichtungen dazu geführt, dass auch CMOS-Bauteile im Laufe der Jahre bedeutend kleiner geworden sind. Entsprechend erfolgte die Gestaltung von Teilen der Pin-Slice-Schaltkreise basierend auf der CMOS-Technologie, um dadurch die Schaltkreise günstiger und kompakter zu machen.
Jedoch haben Schaltkreise auf CMOS-Basis den Nachteil, dass sie zu instabilen und unberechenbaren Zeitkennwerten führen können. Zum Beispiel hat sich gezeigt, dass sich die Zeitkennwerte identischer CMOS-Schaltkreise von Bauteil zu Bauteil unterscheiden.
Des Weiteren hat sich gezeigt, dass sich die Zeitkennwerte von CMOS-Bauteilen temperaturabhängig verändern. Zum Beispiel steigt der Energiebedarf von CMOS-Bauteilen, wenn die Frequenz der von den CMOS-Bauteilen verarbeiteten Signale steigt, was zu einer Erwärmung der Bauteile führt. Dieser Temperaturanstieg kann zu Verzögerungen in der Übertragung durch die CMOS-Bauteile führen.
Im Allgemeinen wirkt sich dieses Defizit der CMOS-Technologie nicht ernsthaft auf die Leistung der meisten Computer oder elektronischen Geräte aus, da CMOS-Schaltkreise in diesen Vorrichtungen für gewöhnlich über einen internen Taktgeber synchronisiert werden. Solche synchronen Herstellungsverfahren werden häufig zur Verbesserung der Stabilität und Berechenbarkeit elektronischer Schaltkreise verwendet.
Obwohl einige Abschnitte der Pin-Slice-Schaltkreise ebenfalls über einen Taktgeber im Tester synchronisiert werden können, kann das Timing anderer Abschnitte der Pin-Slice-Schaltkreise nicht auf ähnliche Weise synchronisiert werden. Zum Beispiel werden die Zeitpunkte, zu denen Pin-Slice-Schaltkreise Signale an Pins eines Messobjektes erzeugen und messen, normalerweise von dem Messobjekt bestimmt und nicht durch einen internen Taktgeber des Testers.
Folglich müssen beim Einsatz der CMOS-Technologie zur Umsetzung einer Schaltung, die Timingsignale in Pin-Slice-Schaltkreisen erzeugt, im Allgemeinen Kompensationsverfahren zur Verbesserung der Zeitkennwerte der CMOS-Schaltung angewendet werden. Solche Kompensationsverfahren sind in der US-Patentanmeldung Nr. 08/510079 , Patentinhaber TERADYNE^® Inc., Boston, Massachusetts, USA, beschrieben.
Ein weiterer Grund dafür, dass in manchen Fällen die Umsetzung signalgenerierender Abschnitte der Pin-Slice-Schaltkreise nicht unter Verwendung der CMOS-Technologie erfolgt, ist, dass CMOS-Schaltkreise im Allgemeinen über geringe Ausgangsleistungen verfügen.
Aus diesen Gründen verwenden herkömmliche Tester zur Umsetzung der signalerzeugenden und signalmessenden Abschnitte von Pin-Slice-Schaltkreisen oft die Bipolar-Technologie. Im Allgemeinen sind Zeitkennwerte von Schaltkreisen auf Bipolar-Basis stabiler und berechenbarer als die von CMOS-Schaltkreisen. Des Weiteren können Bipolar-Schaltkreise im Allgemeinen Signale mit höheren Leistungspegeln ansteuern und messen, als CMOS-Schaltkreise.
Solch ein herkömmlicher Tester 100 ist in 1 dargestellt. Der Tester 100 beinhaltet eine Testsystemsteuerung 110, die einen Spezialcomputer (nicht abgebildet) beinhaltet; und einen Speicher 124, der Testergebnisse und zur Steuerung des Testers 100 benötigte Informationen speichert. Die Umsetzung der Testsystemsteuerung 110 und der Speicher 124 basiert normalerweise auf der CMOS-Technologie, da die Testsystemsteuerung 110 und des Speichers 124 gewöhnlich über einen internen Taktgeber im Testsystem synchronisiert werden. Des Weiteren müssen weder die Testsystemsteuerung 110 noch der Speicher 124 Signale mit hohen Leistungspegeln ansteuern oder empfangen.
Der Tester 100 beinhaltet zudem mehrere Pin-Slice-Schaltkreise 114 zur Erzeugung und Messung von Signalen an einzelnen Pins eines Messobjektes 112, welches beispielsweise eine einzelne Halbleitervorrichtung oder eines einer Vielzahl von Plättchen einer Halbleiterscheibe sein kann.
Jeder Pin-Slice-Schaltkreis 114 verfügt gewöhnlich über Abschnitte, die entweder auf der CMOS- oder Bipolar-Technologie basieren. Zum Beispiel beinhalten die Pin-Slice-Schaltkreise 114 Zeitgeber 116, die auf Basis der CMOS-Technologie implementiert werden können. In diesem Fall werden gewöhnlich die zuvor erwähnten Kompensationsverfahren angewendet, um die Zeitkennwerte der CMOS-Schaltkreise zu verbessern. Die Zeitgeber 116 erzeugen als Reaktion auf Befehle der Testsystemsteuerung 110 Zeitsignale, um die Zeitpunkte zu ermitteln, zu denen Ansteuerungs-/Empfangskanäle 118 digitale Signale an Pins des Messobjektes 112 ansteuern oder messen.
Die Ansteuerungs-/Empfangskanäle 118 der Pin-Slice-Schaltkreise 114 werden üblicherweise mit Bipolar-Technologie implementiert. So ist gewährleistet, dass es den Ansteuerungs-/Empfangskanälen 118 möglich ist, zu den entsprechenden Zeiten an Pins des Messobjektes 112 digitale Signale anzusteuern und zu messen.
Zwei Informationen, die die Testsystemsteuerung 110 zur Steuerung der Pin-Slice-Schaltkreise 114 verwendet, spezifizieren die Werte logischer Höchst- und logischer Tiefstpegel, die dem Messobjekt 112 über die Ansteuerungs-/Empfangskanäle 118 bereitgestellt werden sowie die Werte logischer Höchst- und logischer Tiefstpegel, welche die Ansteuerungs-/Empfangspegel 118 von einem ordnungsgemäß funktionierenden Messobjekt 112 empfangen.
Insbesondere umfassen die Pin-Slice-Schaltkreise 114 Vergleichsspannungen 122, die üblicherweise mittels einer separaten analogen Schaltung implementiert werden. Die Vergleichsspannungen 122 stellen den Ansteuerungs-/Empfangskanälen 118 mehrere Vergleichsspannungen bereit. Entsprechend stellt die Testsystemsteuerung 110 den Ansteuerungs-/Empfangskanälen 118 Informationen bereit, die angeben, welche Vergleichsspannungen als logische Höchst- und logische Tiefstpegel verwendet werden sollen.
Die Pin-Slice-Schaltkreise 114 beinhalten auch parametrische Messeinheiten (PMEs) 120, deren Umsetzung üblicherweise auf Basis der Bipolar-Technologie und einer separaten analogen Schaltung erfolgt. Die PMEs 120 erzeugen und messen Gleichstrompegel, wohingegen die Ansteuerungs-/Empfangskanäle 118 digitale Signale erzeugen und messen.
Aus den Vergleichsspannungen 122 werden auch den PMEs 120 mehrere Vergleichsspannungen bereitgestellt. Die Testsystemsteuerung 110 stellt den PMEs 120 daher Informationen bereit, die angeben, welche Vergleichsspannungen bei der Erzeugung und Messung von Gleichstrompegeln an den Pins des Messobjektes 112 verwendet werden sollen.
Des Weiteren beinhalten die PMEs 120 zur Bereitstellung der Rückführungsregelung der Spannungs- und Strompegel üblicherweise eine separate analoge Schaltung (nicht dargestellt), um stabile Spannungs- und Strompegel zu erzeugen.
In einer gewöhnlichen Testanordnung ist in einem Pin-Slice-Schaltkreis 114 jeweils immer nur der Ansteuerungs-/Empfangskanal 118 oder nur die PME 120 aktiv. Folglich werden üblicherweise Schalter oder Relais (nicht dargestellt) verwendet, um die Ansteuerungs-/Empfangskanäle 118 und die PMEs 120 voneinander zu trennen.
Das Dokument „Proceedings of the IEEE 1990 Custom Integrated Circuits Conference", Boston, 13.–16. Mai 1990, S. 651–654 stellt einen Bestandteil des bekannten Standes der Technik dar. Dieses Dokument offenbart einen Chip zur Pegelerzeugung für automatische Testgeräte, welcher Sample-and-Hold-Verstärker sowie eine Anordnung von Digital/Analog-Wandlern zur Fehlstromberechnung als Einstellung umfasst.
Wir haben festgestellt, dass die Verwendung einer separaten analogen Schaltung im Pin-Slice-Schaltkreis einen bedeutenden Teil der Kosten und Größe eines Pin-Slice-Schaltkreises darstellt. Da ein Tester tausende Pin-Slice-Schaltkreise beinhalten kann, könnte sich eine Reduzierung der Anzahl der verwendeten separaten, analogen Schaltungen wesentlich auf die Kosten und Größe des Testers auswirken.
Des Weiteren haben wir festgestellt, dass der Größe der im Pin-Slice-Schaltkreis verwendeten integrierten Schaltungen ein weiterer bedeutender Teil der Größe und Kosten eines Pin-Slice-Schaltkreises zuzuschreiben ist.
Folglich wäre es wünschenswert, einen kleineren und kostengünstigeren Tester zu haben, der erfolgreich elektronische Vorrichtungen und Anordnungen testen kann. Zudem wäre es wünschenswert, die Kosten- und Größenreduzierung in Form eines Testers mit Pin-Slice-Architektur umzusetzen.
ZUSAMMENFASSUNG DER ERFINDUNG
Unter Berücksichtigung der zuvor ausgeführten Hintergründe ist eine Aufgabe der Erfindung, die Größe und Kosten eines Testers zu reduzieren.
Eine weitere Aufgabe der Erfindung ist es, die Anzahl der verwendeten Pin-Slice-Schaltungen durch die Verwendung kostengünstiger CMOS-Technologie zu erhöhen.
Eine weitere Aufgabe der Erfindung ist es, die Größe der in den Pin-Slice-Schaltungen verwendeten integrierten Schaltungen zu verringern.
Im Allgemeinen werden die genannten Ziele durch die Bereitstellung eines Testers mit mehreren Pin-Slice-Schaltkreisen erreicht, wobei jeder Pin-Slice-Schaltkreis eine Schaltung mit CMOS-Technologie und eine Schaltung mit Bipolar-Technologie beinhaltet.
Die vorliegende Erfindung stellt einen Halbleiterchip nach Anspruch 1, ein automatisches Testsystem nach Anspruch 3, ein Verfahren zur Bedienung eines solchen Testsystems nach Anspruch 4, einen Herstellungsprozess nach Anspruch 8, einen Halbleiterchip nach Anspruch 9 und ein automatisches Testsystem nach Anspruch 12 bereit.
Der Implementierung des Chips erfolgt vorzugsweise auf Basis der CMOS-Technologie.
In einer bevorzugten Ausführungsform beinhaltet die CMOS-Schaltung mehrere digitale Sigma-Delta-Modulatoren, wobei jeder digitale Sigma-Delta-Modulator einen für eine Abfolge analoger Vergleichsspannungspegel repräsentativen Bitstrom erzeugt; und die bipolare Schaltung beinhaltet mehrere digitale Sigma-Delta-Decoder, wobei jeder digitale Sigma-Delta-Decoder von einem entsprechenden digitalen Sigma-Delta-Modulator einen Bitstrom empfängt, und diesen Bitstrom in eine Abfolge analoger Vergleichsspannungspegel wandelt. Jede Abfolge analoger Vergleichsspannungspegel wird dann einer Schaltung wie einem Ansteuerungs-/Empfangskanal und/oder einer parametrischen Messeinheit bereitgestellt.
Entsprechend einer Eigenschaft der Erfindung beinhaltet die digitale Sigma-Delta-Modulator-Schaltung eine Schaltung, um die mehreren Bitströme auf einer begrenzten Anzahl von Leitungen zu vereinen. Entsprechend einer weiteren Eigenschaft der Erfindung beinhaltet die digitale Sigma-Delta- Decoder-Schaltung eine Schaltung, um die mehreren Bitströme von der begrenzten Anzahl von Leitungen zu trennen.
In einem Beispiel wird einem zweiten Halbleiterchip ein serieller Bitstrom bereitgestellt. Dann wird eine Schaltung auf dem zweiten Halbleiterchip zur Trennung des seriellen Bitstroms in eine Vielzahl getrennter Bitströme verwendet. Die getrennten Bitströme werden dann zur Erzeugung analoger Vergleichspegel für eine Ansteuerungs-/Empfangskanalschaltung auf dem zweiten Chip verwendet.
Entsprechend einer Eigenschaft erfolgt die Implementierung des zweiten Chips auf Basis der Bipolar-Technologie.
Die bipolare Schaltung kann eine parametrische Messeinheit beinhalten, welche Gleichspannungs- und Gleichstrompegel erzeugt und misst; und die CMOS-Schaltung kann eine Vorrichtung zur Verarbeitung digitaler Signale beinhalten, welche die Erzeugung der Gleichspannungs- und Gleichstrompegel überwacht und steuert.
Die parametrische Messeinheit kann einen Schwachstromabschnitt und einen Hochstromabschnitt beinhalten, welche beide selektiv von der Vorrichtung zur Verarbeitung digitaler Signale überwacht und gesteuert werden.
Die von der parametrischen Messeinheit verwendeten Vergleichspegel können von digitalen Sigma-Delta-Modulatoren und digitalen Sigma-Delta-Decodern bereitgestellt werden.
Die von der parametrischen Messeinheit verwendeten Vergleichspegel können von D/A-Wandlern bereitgestellt werden, die von der Vorrichtung zur Verarbeitung digitaler Signale gesteuert werden.
Die Vorrichtung zur Verarbeitung digitaler Signale kann die Schwachstromabschnitte und die Hochstromabschnitte der parametrischen Messeinheit steuern, indem sie die Zugänge zu den digitalen Sigma-Delta-Modulatoren steuert.
Die Vorrichtung zur Verarbeitung digitaler Signale kann die Schwachstromabschnitte und die Hochstromabschnitte der parametrischen Messeinheit steuern, indem sie die Zugänge zu den Treibern der parametrischen Messeinheit steuert.
Weitere Aufgaben und Vorteile werden sich durch die Betrachtung der folgenden Beschreibung und Abbildungen verdeutlichen.
KURZE BESCHREIBUNG DER ABBILDUNGEN
Die Erfindung wird durch die folgende detailliertere Beschreibung und die dazugehörigen Abbildungen besser zu verstehen sein. Es zeigen:
1 ein Blockschaltbild eines herkömmlichen Testers unter Verwendung der Pin-Slice-Architektur;
2A ein Teil-Blockschaltbild eines Pin-Slice-Schaltkreises entsprechend der Erfindung;
2B ein Teil-Blockschaltbild eines Pin-Slice-Schaltkreises entsprechend einer weiteren Ausführungsform der Erfindung;
3A eine Detailansicht von Abschnitten des in 2A dargestellten Pin-Slice-Schaltkreises;
3B eine Detailansicht einer in dem in 2B dargestellten Pin-Slice-Schaltkreis enthaltenen alternativen Ausführungsform einer parametrischen Messschaltung;
3C ein schematisches Diagramm einer in dem in 3A dargestellten Pin-Slice-Schaltkreis enthaltenen Decoder-Schaltung; und
4 ein Zeitdiagramm, das die Funktionsweise der in 3C dargestellten Decoder-Schaltung beschreibt.
BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM
2A stellt ein Teil-Blockschaltbild eines Pin-Slice-Schaltkreises 214 entsprechend der vorliegenden Erfindung dar. Der Pin-Slice-Schaltkreis 214 soll in einem Tester, der über eine Pin-Slice-Architektur verfügt, wie dem in 1 dargestellten Tester 100 enthalten sein.
Folglich werden in einem Tester normalerweise mindestens hunderte, eher tausende solcher Pin-Slice-Schaltkreise 214 verwendet. Des Weiteren wird normalerweise jede Nachbildung des Pin-Slice-Schaltkreises 214 zum Erzeugen und Messen von Signalen und Pegeln an einem separaten Pin eines Messobjektes, wie dem in 1 dargestellten Messobjekt 112 verwendet.
Da der Pin-Slice-Schaltkreis 214 in einem Tester normalerweise in großer Anzahl verwendet wird, ist es ein starker wirtschaftlicher Anreiz, Größe und Kosten des Pin-Slice-Schaltkreises 214 so weit wie möglich zu reduzieren. Jedoch darf sich die Reduzierung der Größe und Kosten des Pin-Slice-Schaltkreises 214 nicht nachteilig auf die Genauigkeit der vom Pin-Slice-Schaltkreis 214 erzeugten und gemessenen Signale auswirken.
Aus diesem Grund erfolgt die Implementierung des Pin-Slice-Schaltkreises 214 vorzugsweise unter Verwendung einer Kombination verschiedener Schaltkreistechnologien. Im Einzelnen beinhaltet der Pin-Slice-Schaltkreis 214 einen Abschnitt 240, der auf der CMOS-Technologie und einen Abschnitt 242, der auf der Bipolar-Technologie basiert. Im Allgemeinen kann eine auf der CMOS-Technologie basierende Schaltung recht kompakt, kostengünstig und Energie sparend gestaltet werden. Des Weiteren zeichnen eine auf der Bipolar-Technologie basierende Schaltung bessere Zeitkennwerte und Ausgangsleistungen aus. Zum Beispiel stellt emittergekoppelte Logik (ECL) die Geschwindigkeit und die Ansteuerung bereit, die von den meisten Pin-Slice-Schaltkreis-Anwendungen benötigt werden. Somit können Größe und Kosten des Pin-Slice-Schaltkreises 214 reduziert werden, während ein hohes Maß an Genauigkeit der erzeugten und gemessenen Signale erhalten wird.
Der CMOS-Abschnitt 240 beinhaltet mehrere Kopien eines Zeitgebers 216, der eine programmierte Zeitspanne nach Beginn eines Testdurchlaufes im Allgemeinen ein Timingsignal oder eine "Zeitgrenze" erzeugt. Es gibt mehrere Kopien des Zeitgebers 216, da jeder einzelne von einer Testsystemsteuerung (wie die in 1 dargestellte Testsystemsteuerung 110) gesteuert werden kann, um eine spezielle Aufgabe durchzuführen.
Zum Beispiel kann ein Timing-Generator gesteuert werden, um die Erzeugung eines Testsignals zu beginnen, während ein anderer Timing-Generator gesteuert werden kann, um die Erzeugung des Testsignals zu beenden. In ähnlicher Weise kann ein weiterer Timing-Generator gesteuert werden, um die Messung eines empfangenen Signals zu beginnen, während wiederum ein anderer Timing-Generator gesteuert werden kann, um die Messung des Signals zu beenden.
Der CMOS-Abschnitt 240 beinhaltet auch eine (DΣΔM-)Schaltung 226 (digitale Sigma-Delta-Modulator-Schaltung), die ebenfalls von der Testsystemsteuerung 110 gesteuert wird und vorzugsweise zur Erstellung von Daten verwendet wird, die sich auf eine Reihe von vom Pin-Slice-Schaltkreis 214 verwendete Vergleichsspannungen beziehen. Eine neuartige Weise, die (DΣΔM-)-Schaltung 226 zur Erzeugung von Vergleichsspannungen zu verwenden, wird unten detailliert erläutert.
Der CMOS-Abschnitt 240 beinhaltet auch eine Vorrichtung zur Verarbeitung digitaler Signale 280, welche einen programmierbaren digitalen Signalprozessor 284, einen Lese-Schreib-Speicher 285 und A/D-Wandler-Kanäle 286a und 286b (Analog/Digital-Wandler-Kanäle) beinhaltet. Zu den von der Vorrichtung zur Verarbeitung digitaler Signale 280 durchgeführten Aufgaben gehört die Überwachung der Gleichspannungs- und Gleichstrompegel, die von einer parametrischen Messeinheit (PME) 220 in dem bipolaren Abschnitt 242 erzeugt werden. Die Vorrichtung 280 kann dann im Zusammenspiel mit der (DΣΔM-)Schaltung 226 die Gleichstrompegel steuern und dadurch dafür sorgen, dass die PME 220 hochstabile Gleichspannungs- und Gleichstrompegel erzeugt. Eine neuartige Weise, die Vorrichtung 280 im Zusammenspiel mit der (DΣΔM-)Schaltung 226 zu betreiben, wird ebenfalls unten detailliert erläutert.
In einer weiteren Ausführungsform der Erfindung (in 2B dargestellt) sind statt der (DΣΔM-)Schaltung 226 aus 2A D/A-Wandler-Kanäle 287a und 287b in dem CMOS-Abschnitt 240 enthalten. Diese alternative Möglichkeit, die Vorrichtung zur Verarbeitung digitaler Signale 280 zur Steuerung der von der PME 220 erzeugten Gleichstrompegel zu verwenden, wird ebenfalls unten mit Verweis auf die 2B und 3B detailliert erläutert.
Der CMOS-Abschnitt 240 kann eine Schaltung (nicht dargestellt) mit sequentiellen Abschnitten, die über einen Taktgeber (nicht dargestellt) im Tester synchronisiert werden können, beinhalten. Zum Beispiel beinhalten die Zeitgeber 216, die (DΣΔM-)Schaltung 226 und die Vorrichtung zur Verarbeitung digitaler Signale 280 üblicherweise eine Schaltung (nicht dargestellt), die über einen internen Taktgeber des Testsystems synchronisiert werden kann. Aus diesem Grund ist diese Schaltung im CMOS-Abschnitt 240 des Pin-Slice-Schaltkreises 214 normalerweise nicht wesentlich von Veränderungen der Zeitkennwerte von CMOS-Schaltkreisen betroffen. Diese Veränderungen der Zeitkennwerte können durch Faktoren wie Veränderungen der Temperatur des Pin-Slice-Schaltkreises 214 oder Veränderungen der Frequenz, mit der der Pin-Slice-Schaltkreis 214 Signale verarbeitet, verursacht werden.
Jedoch kann der CMOS-Abschnitt 240 auch eine Schaltung (nicht dargestellt) beinhalten, die nicht entsprechend über einen internen Taktgeber des Testsystems synchronisiert werden kann. Zum Beispiel werden die Zeiten, zu denen die Zeitgeber 216 aufgefordert werden, Zeitgrenzen zu erzeugen, im Allgemeinen durch die Zeitsteuerung des Messobjektes vorgegeben, nicht allein von dem internen Taktgeber des Testsystems. Aus diesem Grund werden in den Zeitgebern 216 vorzugsweise Kompensationsmethoden verwendet, um die Zeitkennwerte der CMOS-Schaltkreise zu verbessern. Auf diese Weise können die Zeitgeber 216, die (DΣΔM)-Schaltung 226 und die Vorrichtung zur Verarbeitung digitaler Signale 280 die Vorteile der reduzierten Größe, Kosten sowie des geringeren Energiebedarfs des CMOS-Abschnittes 240 des Pin-Slice-Schaltkreises 214 nutzen, ohne dass sich die Veränderungen der Zeitkennwerte des CMOS-Abschnittes 240 wesentlich auf sie auswirken.
Der bipolare Abschnitt 242 des Pin-Slice-Schaltkreises 214 beinhaltet einen Ansteuerungs-/Empfangskanal 218, eine parametrische Messeinheit (PME) 220 sowie vorzugsweise eine digitale Sigma-Delta-Decoder (DΣΔD-)Schaltung 228.
Die von den Zeitgebern 216 im CMOS-Abschnitt 240 erzeugten Zeitgrenzen werden dem Ansteuerungs-/Empfangskanal 218 im bipolaren Abschnitt 242 bereitgestellt. Der Ansteuerungs-/Empfangskanal 218 enthält eine Ansteuerungs- und Vergleichsschaltung (nicht dargestellt), die zum Erzeugen und Messen digitaler Signale und Pegel an einem Pin des Messobjektes 112 benötigt werden.
Entsprechend werden in der bevorzugten Ausführungsform in 2A die von der (DΣΔM-)Schaltung 226 im CMOS-Abschnitt 240 erzeugten Daten der DΣΔM-Schaltung 228 im bipolaren Abschnitt 242 bereitgestellt. Wie zuvor erwähnt, beziehen sich diese Daten auf die Vergleichsspannungen, die vom Pin-Slice-Schaltkreis 214 verwendet werden.
Des Weiteren haben die von der (DΣΔM-)Schaltung 226 erzeugten Daten vorzugsweise die Form von seriellen Bitströmen, da die CMOS- und Bipolarabschnitte 240 und 242 des Pin-Slice-Schaltkreises 214 vorzugsweise als anwendungsspezifische integrierte Schaltungen implementiert werden; und wir haben erkannt, dass sich Kosten und Größe von anwendungsspezifischen integrierten Schaltungen verringern lassen, indem man die Anzahl der Pins auf den integrierten Schaltungen minimiert. Folglich leitet die (DΣΔM-)Schaltung 226 Daten über eine 1-Bit breite Leitung 244 an die DΣΔD-Schaltung 228, wobei sie lediglich einen Ausgabeverteiler (nicht dargestellt) auf einer integrierten Schaltung, die den CMOS-Abschnitt 240 implementiert, und nur einen Eingabeverteiler (nicht dargestellt) auf einer integrierten Schaltung, die den bipolaren Abschnitt implementiert, benötigt.
Die DΣΔD-Schaltung 228 verwendet die von der (DΣΔM-)Schaltung 226 über die Leitung 244 bereitgestellten Daten, um dem Ansteuerungs-/Empfangskanal 218 und der PME 220 mehrere Vergleichsspannungen bereitzustellen. Bei der Erzeugung oder Messung digitaler Signale an einem Pin des Messobjektes 112 verwendet der Ansteuerungs-/Empfangskanal 218 bestimmte Vergleichsspannungen aus den zur Verfügung stehenden Vergleichsspannungen als logische Höchst- und logische Tiefstpegel.
Die DΣΔD-Schaltung 228 stellt dem Ansteuerungs-/Empfangskanal 218 mehrere, vorzugsweise zwanzig (20), Vergleichsspannungen bereit, da der Pin-Slice-Schaltkreis 214 gewöhnlich in einer Zweikanalkonfiguration implementiert ist, wobei jedem Kanal zehn (10) Vergleichsspannungen bereitgestellt werden. Des Weiteren wird der Pin-Slice-Schaltkreis 214 gewöhnlich zum Testen von Halbleitervorrichtungen verwendet, die unter Verwendung verschiedener Technologien implementiert sind und entsprechend verschiedener Logikpegel arbeiten. Die Testsystemsteuerung 110 sendet Steuersignale an den Ansteuerungs-/Empfangskanal 218, die angeben, welche Vergleichsspannungen für die verschiedenen Messobjekt-Technologien als logische Höchst- und logische Tiefstpegel verwendet werden sollen.
Die PME 220 verwendet ebenfalls bestimmte, von der DΣΔD-Schaltung 228 erzeugte Vergleichsspannungen. Während der Ansteuerungs-/Empfangskanal 218 die Vergleichsspannungen verwendet, um die logischen Höchst- und Tiefstpegel für digitale Signale zu bestimmen, verwendet die PME 220 die Vergleichsspannungen, um Gleichstrompegel an einem Pin des Messobjektes 112 zu erzeugen und zu messen. Die Testsystemsteuerung 110 sendet ebenfalls Steuersignale an die PME 220, die angeben, welche Vergleichsspannungen für die Erzeugung und Messung der benötigten Gleichstrompegel verwendet werden sollen.
Obwohl 2A und 2B zeigen, dass die PME 220 einem Pin des Messobjektes 112 über dieselbe Leitung, die auch von den Ausgängen des Ansteuerungs-/Empfangskanals 218 verwendet wird, Signale und Pegel bereitstellt, versteht sich, dass jeweils immer nur eine der beiden Vorrichtungen aktiv ist und es in Bezug auf diese Leitung keinen Konflikt gibt. Folglich steuert die Testsystemsteuerung 110 vorzugsweise Schalter oder Relais (nicht dargestellt), um den Ansteuerungs-/Empfangskanal 218 und die PME 220 während eines Tests voneinander zu isolieren.
Die PME 220 stellt außerdem der Vorrichtung zur Verarbeitung digitaler Signale 280 über Leitungen 283 und 288 Angaben bezüglich der von ihr erzeugten Gleichstrompegel bereit. Insbesondere führen die Leitungen 283 und 288 zu den Eingängen der A/D-Wandler-Kanäle 286a bzw. 286b. Die A/D-Wandler-Kanäle 286a und 286b wandeln dann die Gleichstromangaben in eine digitale Form und ermöglichen dem Prozessor 284 somit, die Gleichspannungs- und Gleichstromwerte einzulesen und zu überwachen. Man erwartet, dass 16-Bit A/D-Wandler (nicht dargestellt), die in den A/D-Wandler-Kanälen 286a und 286b enthalten sind, eine hinreichende Auflösung bereitstellen, die der Prozessor 284 zur Beobachtung der Gleichstromwerte benötigt.
Des Weiteren vergleicht der Prozessor 284 die beobachteten Gleichstromwerte mit erwünschten Gleichstromwerten, die im Speicher 285 hinterlegt sein können. Sollte der Prozessor 284 erkennen, dass die beobachteten Gleichstromwerte nicht mit den erwünschten Gleichstromwerten übereinstimmen, kann der Prozessor 284 abhängig von der gewählten Ausführungsform der PME 220 Korrekturmaßnahmen ergreifen. Zum Beispiel kann der Prozessor 284 der Testsystemsteuerung 110 vorschreiben, die Steuersignale, die sie der DΣΔM-Schaltung 226 bereitstellt, zu modifizieren und somit bestimmte Vergleichsspannungen aus den der PME 220 bereitgestellten Vergleichsspannungen anzupassen. Alternativ kann der Prozessor 284 die DΣΔM-Schaltung 226 direkt über einen digitalen Steuerbus 299 steuern. In der alternativen Ausführungsform der Erfindung (2B und 3B) kann der Prozessor 284 die Pegel der Ansteuerdaten, die der PME 220 bereitgestellt werden, durch die Verwendung der D/A-Wandler-Kanäle 287a und 287b (2B) modifizieren. Diese alternative Möglichkeit, die Vorrichtung zur Verarbeitung digitaler Signale 280 zur Steuerung der von der PME 220 erzeugten Gleichstrompegel zu verwenden, wird unten mit Verweis auf die 3A bis 3C detailliert erläutert.
3A zeigt Detailansichten der DΣΔM-Schaltung 226, der DΣΔD-Schaltung 228 und der PME 220.
Die DΣΔM-Schaltung 226 beinhaltet mehrere DΣΔ-Modulatoren 330. Wie Experten dieses Fachgebiets bekannt ist, ist ein (DΣΔM) ein einfacher, äußerst nichtlinearer Algorithmus, der mit einer digitalen Schaltung implementiert werden kann und verwendet werden kann, um Signale mit hoher Auflösung zu requantisieren und sie dadurch als niedrige Auflösungszahlen mit einer höheren Abtastfrequenz und wenig Genauigkeitsverlust darzustellen. Ein Grund für die Verwendung von DΣΔ-Modulatoren in der vorliegenden Erfindung ist, dass sie mit bekannten Methoden mühelos mit anderen Schaltkreisen in den CMOS-Abschnitt 240 des Pin-Slice-Schaltkreises 214 integriert werden können.
Dann können niedrigauflösende Hochgeschwindigkeits-D/A-Wandler 335 (siehe 3A), wie 1-Bit D/A-Wandler verwendet werden, um die mehreren Vergleichsspannungen wiederherzustellen, die vom Ansteuerungs-/Empfangskanal 218 und der PME 220 verwendet werden. Diese D/A-Wandler können mühelos auf kleinstem Raum hergestellt werden, sogar in einem bipolaren Verfahren. Folglich ist diese niedrigauflösende Darstellung von hochauflösenden digitalen Eingangssignalen eine platz- und kosteneffiziente Methode zur Wiederherstellung der mehreren, analog geschalteten Vergleichsspannungen im bipolaren Abschnitt 242 des Pin-Slice-Schaltkreises 214.
In dem veranschaulichenden Ausführungsbeispiel in 3A werden mehrere DΣΔ-Modulatoren 330 in der DΣΔM-Schaltung 226 gezeigt, da die PME 220 mit einer Ansteuervorrichtung 392 und 393, um dem Messobjekt 112 Gleichstrompegel bereitzustellen, dargestellt ist. Die Ansteuervorrichtung 392 stellt dem Messobjekt 112 Gleichstrompegel bereit, die einem bestimmten logischen Spannungshöchstwert V_R1 entsprechen. Entsprechend stellt die Ansteuervorrichtung 393 dem Messobjekt 112 Gleichstrompegel bereit, die einem bestimmten Schwellenspannungswert V_R2 entsprechen. Folglich werden die mehreren DΣΔ-Modulatoren 330 zur Erzeugung der Vergleichsspannungen V_R1 und V_R2 verwendet.
Es versteht sich, dass die Anzahl der DΣΔ-Modulatoren 330 in der DΣΔM-Schaltung 226 der Anzahl der von der DΣΔD-Schaltung 228 bereitgestellten Vergleichsspannungen entspricht. Da die DΣΔD-Schaltung 228 zwanzig (20) Vergleichsspannungen (V_R1 bis V_R20) bereitstellt, beinhaltet die DΣΔM-Schaltung 226 in der bevorzugte Ausführungsform vorzugsweise zwanzig (20) DΣΔM 330 Jeder DΣΔM 330 akzeptiert als Eingabe eine Abfolge von geschalteten festen Werten, die von der Testsystemsteuerung 110 bereitgestellt werden. Jeder feste Wert entspricht an dem, dem jeweiligen Modulator 330 zugeordneten, Vergleichsspannungspegel-Ausgang V_R1, V_R2 ... oder V_R20 eine Zeit lang dem erwünschten Gleichstrompegel. Eine Veränderung des festen Wertes am Eingang eines DΣΔM 330 bewirkt eine Veränderung der Zahlen, die von dem DΣΔM 330 bereitgestellt werden. Diese Zahlen werden dann in der DΣΔD-Schaltung 228 entschlüsselt, in analoge Werte umgewandelt und gefiltert, wodurch an einem Ausgang der DΣΔD-Schaltung 228 ein neuer Gleichstrompegel entsteht. Jeder Ausgang der DΣΔD-Schaltung 228 ist mit einem ihm zugeordneten Eingang zum Spannungsvergleich an entweder dem Ansteuerungs-/Empfangskanal 218 oder der PME 220 verbunden. Auf diese Weise können die Vergleichsspannungen von einem Bediener des Testers spezifiziert werden, während er die Testsystemsteuerung 110 programmiert.
Die Abfolge fester Werte am Eingang eines jeden DΣΔM 330 wird dann vom DΣΔM 330 unter Verwendung bekannter Methoden abgetastet und in ein ONPDM-Ausgangssignal (ein überabgetastetes, rauschförmiges, in der Impulsdichte moduliertes Signal) umgewandelt, vorzugsweise in Form eines 1-Bit breiten Ausgangsstroms mit der Frequenz des überabtastenden Taktgebers (nicht dargestellt). Im Allgemeinen ist ein ONPDM-Signal, das von einem DΣΔM erzeugt wird, dadurch gekennzeichnet, dass die durchschnittliche Dichte der digitalen Impulse im ONPDM-Signal über eine gegebene Zeitspanne dem Mittelwert am Eingang des DΣΔM während derselben Zeitspanne entspricht. Folglich erzeugen die DΣΔMs 330 ONPDM-Ausgangssignale mit durchschnittlichen Impulsdichten, die den festen Werten an ihren Eingängen entsprechen.
Des Weiteren tastet jeder DΣΔM 330 die hochauflösende Darstellung der erwünschten analog geschalteten Vergleichsspannung ab und stellt an seinem Ausgang einen überabgetasteten, rauschgeformten, niedrigauflösenden digitalen Bitstrom bereit, der ein Vielfaches der Nyquist-Abtastfrequenz des Eingangssignals ist. Das liegt daran, dass das Rauschen, das während der Requantisierung erzeugt wird, oberhalb des Durchlassbereichs von analogen Tiefpassfiltern 338 (siehe 3A) liegt, während die Ausgangs-Abtastrate vergrößert wird. Da ein größerer Teil der Requantisierungs-Rauschenergie spektral in hohe Frequenzen gewandelt wird, tritt an den Ausgängen der analogen Tiefpassfilter 338 weniger Rauschen auf. Diese Methode der Erzeugung eines schnelleren Ausgangs-Datenstroms, dessen Rauschen in einen erstrebenswerteren Bereich des Frequenzspektrums gebracht wird, gewöhnlich als „Rauschformung und Überabtastung" bezeichnet.
In der bevorzugten Ausführungsform erzeugt jeder DΣΔM 330 Ausgangs-Samples mit einer Abtastfrequenz von 5 MHz, was die Darstellung von Signalfrequenzen bis zu einem Nyquist-Limit von 2,5 MHz ermöglicht. Wenn die analogen Tiefpassfilter 338 für einen Durchlassbereich konzipiert sind, der nach 10 kHz steil abfällt, wird das Verhältnis zwischen der überabgetasteten Bandbreite und der analogen Ausgangsbandbreite 250 zu 1 sein, was zur Bereitstellung von analogen Ausgangssignalen mit dem erwünschten Rauschpegel ausreichend sein soll.
Wie oben erwähnt, können die Kosten anwendungsspezifischer integrierter Schaltungen durch die Minimierung der Anzahl von Pins auf den integrierten Schaltungen reduziert werden. Aus diesem Grund werden die ONPDM-Ausgaben, die von den DΣΔMs 330 erzeugt werden, einem Multiplexer 332 bereitgestellt, der eine zeitgebündelte Abfolge der Ausgaben der DΣΔMs 330 auf der 1-Bit breiten Leitung 244 erzeugt.
Im Besonderen tasten die DΣΔMs 330 die Werte an ihren Eingängen vorzugsweise synchron ab. Folglich werden Bits in den von den jeweiligen DΣΔMs 330 erzeugten Ausgangsströmen auf synchrone Weise an die Eingänge des Multiplexers 332 gereicht. Des Weiteren werden die Eingänge des Multiplexers 332 sequentiell von einem Zähler 334 gewählt. Auf diese Weise werden die von den DΣΔMs 330 erzeugten Ausgangsströme sequenziell in der 1-Bit breiten Leitung 244 positioniert.
Wie oben erwähnt, beinhaltet die DΣΔM-Schaltung 226 vorzugsweise zwanzig (20) DΣΔMs 330. Das bedeutet, dass der Multiplexer 332 vorzugsweise zwanzig (20) Eingänge hat, um auf der Leitung 224 zwanzig (20) in der Impulsdichte modulierte Ausgangssignale zu bündeln. Des Weiteren werden die zwanzig (20) Eingänge des Multiplexers 332 von dem Zähler 334 sequentiell gewählt. Auf diese Weise werden Bits in den Ausgangsströmen, die von den zwanzig (20) DΣΔMs 330 erzeugt werden, auf sequentielle Weise in die Leitung 244 platziert.
Die Testsystemsteuerung 110 ist so programmiert, dass sie die DΣΔMs 330 und den Zähler 334 steuert, um zu gewährleisten, dass der Zähler 334, nur wenn ein neuer Satz von zwanzig (20) Bits an den Eingängen des Multiplexers 332 verfügbar ist, einen vollständigen Zähldurchgang durchführt. Folglich muss die Taktfrequenz des Zählers 334 zwanzig (20) Mal so hoch sein wie die Abtastfrequenz der DΣΔMs 330. Verwendet man die bevorzugte Abtastfrequenz von 5 MHz, bedeutet das, dass die Taktfrequenz des Zählers 334 vorzugsweise 100 MHz beträgt.
Der gebündelte Ausgangsstrom auf der Leitung 244 wird dann einem in der DΣΔD-Schaltung 228 enthaltenen Schieberegister 337 bereitgestellt. Das Schieberegister 337 wird verwendet, um die Ausgangsströme des gebündelten Ausgangsstroms auf der Leitung 244 zu trennen, die von den zwanzig (20) DΣΔMs 330 erzeugt werden. Des Weiteren ist die Testsystemsteuerung 110 so programmiert, dass sie das Anlegen eines Taktsignals auf Leitung 362 sowie eines Synchronisierungssignals auf Leitung 364 an das Schieberegister 337 steuert.
Im Besonderen muss die Frequenz des Taktsignals, das auf das Schieberegister 337 über die Leitung 362 angewendet wird, der Taktfrequenz des Zählers 334 entsprechen. Zum Beispiel bewirkt ein auf den Zähler 334 angewendete Taktfrequenz von 100 MHz, dass der Multiplexer 332 mit einer Frequenz von 100 MHz einen Bitstrom auf der Leitung 244 erzeugt. Das bedeutet, dass das Schieberegister 337 ebenfalls mit einer Frequenz von 100 MHz getaktet sein muss, um zeitgleich zwanzig (20) Bits in zwanzig (20) Register 336 zu verschieben. Des Weiteren werden, sobald in den Register 336 ein weiterer Satz von zwanzig (20) Bits verfügbar ist, Ausgänge der Register 336 aktiviert und zwanzig (20) Datenimpulse zeitgleich an zwanzig (20) identische Gatter zur Synchronisierung 339 geleitet. Auf diese Weise wird jedem dieser Gatter 339 ein Bitstrom bereitgestellt, der von einem entsprechenden DΣΔM 330 erzeugt wird.
Die Testsystemsteuerung 110 stellt jedem Gatter 339 auf der Leitung 366 ein Fenstersignal bereit. Das Fenstersignal ist vorzugsweise ein Differentialsignal, um die Genauigkeit der Zeitgrenzen zu maximieren. Aus diesem Grund ist die Leitung 366 als eine 2-Bit breite Leitung dargestellt. Des Weiteren wird das Fenstersignal im Zusammenspiel mit den Gattern 339 verwendet, um die Bandbreite der Datenimpulse zu steuern und zu gewährleisten, dass die Datenimpulse in jedem Strom weit genug auseinander liegen, so dass die Ausregelzeit sich nicht auf die Bandbreite der Datenimpulse auswirkt.
Dann leiten die Gatter 339 die Datenströme an entsprechende D/A-Wandler 335. Die D/A-Wandler 335 wandeln die digitalen Zahlen in rauschende Versionen der erwünschten Gleichstrompegel um. Die analogen Ausgaben der D/A-Wandler 335 werden dann von den analogen Tiefpassfiltern 338 gefiltert, wobei der Großteil des Rauschens entfernt wird. Es sollte beachtet werden, dass die spezifischen Umsetzungen der niedrigauflösenden D/A-Wandler 335 und der Analogfilter 338 für die Erfindung nicht entscheidend sind.
Die Vergleichsspannungen V_R1 bis V_R20 _, die von den Tiefpassfiltern 338 erzeugt werden, werden dann einer Auswahlschaltung 396, die in der PME 220 enthalten ist, bereitgestellt. Die Testsystemsteuerung 110 ist programmiert, um die Auswahlschaltung 396 zu steuern und den Ansteuervorrichtungen 392 und 393 dadurch die angemessenen Vergleichsspannungen bereitzustellen.
Zum Beispiel wird die Auswahlschaltung 396 gesteuert, um den Ansteuer-Schaltkreisen 392 bzw. 393, die von der DΣΔD-Schaltung 228 bereitgestellte Ansteuerdaten verwenden, um Gleichspannungspegel zu erzeugen, Vergleichsspannungen V_R1 und V_R2 bereitzustellen.
Die Gleichspannungspegel können mit Werten erzeugt werden, die annähernd V_R1 und V_R2 entsprechen, und dann selektiv durch Abtastwiderstände 397 und 398 sowie Schalter 394 und 395 an das Messobjekt (DUT) 112 geleitet werden.
In der bevorzugten Ausführungsform sind die Ansteuer-Schaltkreise 392 und 393 die gleichen wie die, die in der Ansteuer-/Empfangsschaltung 218 verwendet werden, was zur optimalen Effizienz der Herstellungskosten beiträgt. In dieser Ausführungsform sind einige Eingänge der Ansteuervorrichtungen 392 und 393 mit entsprechenden bestimmten Vergleichsspannungen (wie z. B. V_R1 und V_R2, wie dargestellt) verbunden und andere Eingänge der Ansteuervorrichtungen 392 und 393 sind mit der Erdung verbunden. Dies ermöglicht den Ansteuervorrichtungen 392 und 393, Gleichspannungspegel zwischen 0 und V_R1 Volt bzw. zwischen 0 und V_R2 Volt zu erzeugen.
Des Weiteren sind die Abtastwiderstände 397 und 398 vorzugsweise auf der integrierten Schaltung implementiert, die den bipolaren Abschnitt 242 realisiert, wodurch die Anzahl der Stifte auf der bipolaren integrierten Schaltung minimiert wird, was zur optimalen Platz- und Kosteneffizienz der Leiterplatte beiträgt. Allerdings könnten die Widerstände 397 und 398 alternativ auch als separate Widerstände außerhalb des Chips implementiert werden, sollte der verfügbare Platz auf der bipolaren integrierten Schaltung begrenzt sein. Zudem sind die Schalter 394 und 395 vorzugsweise als Relais oder optisch abgeschirmte FETs außerhalb des Chips implementiert, um Störgeräusche zu minimieren.
In der alternativen Ausführungsform (2B und 3B) kann die Vorrichtung zur Verarbeitung digitaler Signale 280 den Ansteuer-Schaltkreisen 392 und 393 über die D/A-Wandler-Kanäle 287a und 287b Ansteuerdaten bereitstellen. Auf diese Weise kann die Vorrichtung 280 sowohl die Dauer, als auch den Wert der Gleichstrompegel spezifizieren, die von den Ansteuer-Schaltkreisen 392 und 393 erzeugt werden. Im Besonderen kann der Prozessor 284 für die sequenzielle Bereitstellung spezifischer Werte an den D/A-Wandler-Kanälen 287a und 287b programmiert sein. Die D/A-Wandler-Kanäle 287a und 287b wandeln die Werte dann in eine analoge Form um, die sie über die Leitungen 281 bzw. 282 an die Ansteuer-Schaltkreise 392 und 393 senden. Es wird erwartet, dass die 16-Bit D/A-Wandler (nicht dargestellt), die in den D/A-Wandlerkanälen 287a und 287b enthalten sind, eine ausreichende Auflösung für die Ansteuerdaten, die von der Vorrichtung zur Verarbeitung digitaler Signale 280 bereitgestellt werden, bereitstellen.
In jeder der beiden Ausführungsformen in 2A und 2B, enthält die PME 220 vorzugsweise einen Schwachstrom-Ausgangsabschnitt und einen Hochstrom-Ausgangsabschnitt, um beim Testen des Messobjektes 112 eine optimale Flexibilität bereitzustellen. Zu diesem Zweck werden die Werte der Abtastwiderstände 397 und 398 so gewählt, dass sie die gewünschten schwachen und hohen Gleichstrompegel bereitstellen.
Zum Beispiel kann der Pfad, der die Ansteuervorrichtung 392 und den Abtastwiderstand 397 enthält, so gestaltet werden, dass er einen schwachen Gleichstrompegel bereitstellt. In diesem Fall kann ein angemessener Wert für den Abtastwiderstand 397 1kΩ sein. Da die Ansteuervorrichtung 392 einen festgelegten Übertragungsfaktor hat, kann der Wert der Vergleichsspannung V_R1 dann so gewählt werden, dass eine Spannungsausgabe mit einem Skalenendwert von z. B. 2 Volt bereitgestellt wird. Folglich läge der entsprechende Skalenendwert der Stromausgabe bei 2 mA. Das bedeutet, dass der entsprechende Skalenendwert des Energiepegels bei 4 mW läge. Da die D/A-Wandler-Kanäle 287a und 287b vorzugsweise 16-Bit Daten umzuwandeln, bedeutet das auch, dass die entsprechende Stromausgabe des niedrigstwertigen Bits bei 30 nA läge.
Des Weiteren kann der Pfad, der die Ansteuervorrichtung 393 und den Abtastwiderstand 398 enthält, so gestaltet werden, dass er einen hohen Gleichstrompegel bereitstellt. In diesem Fall kann ein angemessener Wert für den Abtastwiderstand 398 40Ω sein. Da die Ansteuervorrichtungen 392 und 393 vorzugsweise die gleichen festgelegten Übertragungswerte haben, kann der Wert der Vergleichsspannung V_R2 ebenfalls so gewählt werden, dass eine Spannungsausgabe mit einem Skalenendwert von z. B. 2 Volt bereitgestellt wird. Folglich läge der entsprechende Skalenendwert der Stromausgabe bei 50 mA. Das bedeutet, dass der entsprechende Skalenendwert des Energiepegels bei 100 mW und die entsprechende Stromausgabe des niedrigstwertigen Bits (einen 16-Bit D/A-Wandlerkanal vorausgesetzt) bei etwa 0,8 μA läge.
Obwohl oben für die Abtastwiderstände 397 und 398 spezifische Werte angegeben wurden, versteht sich, dass auch andere angemessene Werte verwendet werden können. Zum Beispiel könnten die Werte für die Abtastwiderstände 397 und 398 spezifiziert werden, um nicht nur den erwünschten hohen und niedrigen Gleichstrompegeln, sondern auch den Impedanzen der Ausgaben des Pin-Slice-Schaltkreises 214 und entsprechender Pins des Messobjektes 112 zu entsprechen.
Die von den Ansteuervorrichtungen 392 und 393 erzeugten Gleichstromwerte werden dem Messobjekt 112 über die Schalter 394 und 395 bereitgestellt. Die Testsystemsteuerung 110 ist so programmiert, dass sie die Schalter 394 und 395 steuert, und einem Pin (nicht dargestellt) des Messobjektes 112 einen erwünschten Gleichstrompegel bereitzustellen.
Es wurde erwähnt, dass es besonders wichtig ist, dass Pin-Slice-Schaltkreise während parametrischer Tests stabile Spannungs- und Strompegel erzeugen, da jegliche Instabilität der erzeugten Gleichstrompegel zu Ungenauigkeiten in den Testergebnissen führen kann. Solche Instabilitäten könnten durch Faktoren, die sich auf die Pin-Slice-Schaltkreise auswirken, wie Veränderungen im Ablauf und der Temperatur, verursacht werden. Aus diesem Grund wird der Vorrichtung zur Verarbeitung digitaler Signale 280 der von entweder der Ansteuervorrichtung 392 oder 393 erzeugte Gleichspannungspegel über die Leitung 283 bereitgestellt. Folglich ist die Testsystemsteuerung 110 so programmiert, dass sie einen der Schalter 394 und 395 betätigt und dadurch dem A/D-Wandler-Kanal 286a den von entweder der Ansteuervorrichtung 392 oder 393 erzeugten Gleichspannungspegel bereitstellt.
Des Weiteren beinhaltet die PME 220 Differentialverstärker 391 und 399, die die Spannung über den Abtastwiderständen 397 bzw. 398 messen und die gemessenen Spannungen an einen Multiplexer 390 senden. Die Testsystemsteuerung 110 ist so programmiert, dass sie ein Wahlsignal an den Multiplexer 390 ausgibt und dadurch dem A/D-Wandler-Kanal 286b über die Leitung 288 die über entweder dem Abtastwiderstand 397 oder 398 gemessene Spannung bereitstellt. Da die Abtastwiderstände 397 und 398 spezifizierte Werte haben, können die von den Ansteuerkanälen 392 und 393 erzeugten Gleichstrompegel problemlos über die gemessenen Gleichspannungspegel bestimmt werden.
Die A/D-Wandler-Kanäle 286a und 286b wandeln die Gleichstrompegel dann über die Leitungen 283 bzw. 288 in eine digitale Form um. Des Weiteren ist der Prozessor 284 so programmiert, dass er die umgewandelten Gleichstrompegel einliest und bestimmt, ob die Ansteuervorrichtungen 392 und 393 die erwünschten Gleichspannungs- und Gleichstrompegel erzeugen.
Zum Beispiel stellt 3A den Fall dar, in dem der Prozessor 284 Gleichstrompegel beobachtet und steuert, die von der Ansteuervorrichtung 392 erzeugt werden. Folglich gibt die Testsystemsteuerung 110 ein Signal heraus, um den Schalter 394 zu betätigen. Da jeweils immer nur einer der von den Ansteuervorrichtungen 392 und 393 erzeugten Gleichstrompegel auf der Leitung 283 erscheinen kann, ist der Schalter 395 in der "geöffneten" Position dargestellt. Folglich wird der von der Ansteuervorrichtung 392 erzeugte Gleichstrompegel dem A/D-Wandler-Kanal 286a über die Leitung 283 bereitgestellt.
Des Weiteren gibt die Testsystemsteuerung 110 an den Multiplexer 390 ein Wahlsignal aus, was zur Folge hat, dass der von dem Differentialverstärker 391 gemessene Pegel auf die Leitung 288 gelegt wird. Folglich wird dieser gemessene Pegel dem A/D-Wandler-Kanal 286b über die Leitung 288 bereitgestellt.
Dann wandeln die A/D-Wandler-Kanäle 286a und 286b die Gleichstrompegel in eine digitale Form um und der Prozessor 284 liest die gewandelten Pegel ein. Der Prozessor 284 kann daher entweder den von der Ansteuervorrichtung 392 auf der Leitung 283 erzeugten Gleichspannungspegel direkt beobachten oder den von der Ansteuervorrichtung 392 erzeugten Gleichstrompegel durch die auf der Leitung 288 gemessene Spannung errechnen. Der Prozessor 284 vergleicht anschließend eine oder beide dieser Pegel mit den gewünschten Spannungs- und/oder Strompegeln, die zu Beginn der Testreihe im Speicher 285 hinterlegt werden.
Die 2A und 3A stellen den Fall dar, in dem der Prozessor 284 die von der Ansteuervorrichtung 392 erzeugten Gleichstrompegel beobachtet und steuert. Wieder ist die Testsystemsteuerung 110 so programmiert, dass sie den Schalter 394 betätigt, den Schalter 395 öffnet und an den Multiplexer 390 ein Wahlsignal ausgibt, das bewirkt, dass die Ausgabe des Differentialverstärkers 391 auf die Leitung 288 platziert wird.
In dieser bevorzugten Ausführungsform sind die Eingänge der Ansteuervorrichtungen 392 und 393 an bestimmte Vergleichsspannungen gekoppelt, die von der DΣΔD-Schaltung 228 bereitgestellt werden. Zum Beispiel kann der Eingang der Ansteuervorrichtung 392 an die Vergleichsspannung V_R1 und der Eingang der Ansteuervorrichtung 393 an die Vergleichsspannung V_R2 gekoppelt sein. Folglich passt der Prozessor 284 die Gleichstrompegel an, indem er die Vergleichsspannungen V_R1 und V_R2 ändert, wenn der Prozessor 284 schlussfolgert, dass die von den Ansteuervorrichtungen 392 und 393 erzeugten Gleichstrompegel nicht den erwünschten Pegeln entsprechen. Soweit erforderlich gibt der Prozessor 284 der Testsystemsteuerung 110 daher die Anweisung, die Abfolgen der fest geschalteten Werte an den mit den Vergleichsspannungen V_R1 und V_R2 verknüpften Eingängen der Modulatoren 330 zu ändern, bis die gewünschten Werte erreicht sind. Auf diese Weise gewährleistet die Vorrichtung zur Verarbeitung digitaler Signale 280, dass die PME 220 bestimmte, stabile Gleichspannungs- und Gleichstrompegel erzeugt. Alternativ könnte der Prozessor 284 die von den Modulatoren 330 beschriebenen Abfolgen geschalteter fester Werte direkt steuern, indem er über den Steuerbus 299 entsprechende Befehle ausgibt.
Es ist anzumerken, dass die Vergleichsspannungen V_R1 bis V_R20auf ähnliche Weise einer in der Ansteuerungs-/Empfangsschaltung 218 enthaltenen Auswahlschaltung (nicht dargestellt) bereitgestellt werden könnten. Die Testsystemsteuerung 110 würde folglich so programmiert sein, dass sie diese Auswahlschaltung steuert, um den Ansteuervorrichtungen (nicht dargestellt) und Vergleichern (nicht dargestellt) in der Ansteuerungs-/Empfangsschaltung 218 die geeigneten Vergleichsspannungen bereitzustellen.
Die 2B und 3B stellen eine alternative Ausführungsform der Erfindung dar, in der die Vorrichtung zur Verarbeitung digitaler Signale 280 den Ansteuervorrichtungen 392 und 393 über die Leitungen 281 bzw. 282 Ansteuerdaten bereitstellt. Folglich passt der Prozessor 284, wenn er basierend auf den vorherigen Vergleichen schlussfolgert, dass die von den Ansteuervorrichtungen 392 und 393 erzeugten Gleichstrompegel nicht den erwünschten Pegeln entsprechen, die Gleichstrompegel an, indem er die Höhe der Werte, die er den D/A-Wandler-Kanälen 287a und 287b bereitstellt, ändert und somit die Pegel der Ansteuerdaten auf den Leitungen 281 und 282 ändert, bis die erwünschten Pegel erreicht werden.
3C stellt ein schematisches Diagramm der DΣΔD-Schaltung 228 dar. Im Besonderen wird der vom Multiplexer 332 erzeugte 100 MHz Bitstrom auf der Leitung 244 dem ersten Register 336-1 des Schieberegisters 337 bereitgestellt. Jedes der Register 336-1 bis 336-20 beinhaltet vorzugsweise entsprechende Register 470 und 472, die unter Verwendung herkömmlicher D-Flip-Flops (bistabile Kippschaltungen) implementiert werden können. Des Weiteren sind alle entsprechenden Register 470 in Reihe geschaltet, wie in 3C dargestellt.
Wie oben erwähnt, ist das Schieberegister 337 vorzugsweise mit einer Frequenz von 100 MHz getaktet, um zwanzig (20) Bits von dem Bitstrom auf der Leitung 244 in die zwanzig (20) Register 336 zu verschieben. Entsprechend wird den jeweiligen Registern 470 auf der Leitung 362 das 100 MHz Taktsignal bereitgestellt. Des Weiteren wird immer, wenn in den jeweiligen Register 470 ein neuer Satz von zwanzig (20) Bits verfügbar ist, das Synchronisierungssignal der Leitung 364 zugeführt und dadurch die zwanzig (20) Bits in den jeweiligen Register 472 zwischengespeichert. Da die Sätze von zwanzig (20) Bits vorzugsweise mit einer Frequenz von 100 MHz in die Register 470 getaktet werden, wird das Synchronisierungssignal der Leitung 364 mit einer Frequenz von 5 MHz zugeführt.
Jeder in den Register 472 hinterlegte Bitsatz wird dann den Synchronisierungs-Gattern 339 bereitgestellt, die unter Verwendung einer herkömmlichen UND-Schaltungskonfiguration implementiert werden können. Die Funktionsweise der Synchronisierungs-Gatter 339 kann mit dem Pulsdiagram beschrieben werden, das in 4 dargestellt ist.
Zum Beispiel zeigt 4 eine Reihe von Datenimpulsen auf Leitung 474 (3C), die mit einem Eingang eines der Synchronisierungs-Gatter 339 verbunden ist. Die Reihe von Datenimpulsen entspricht einem Bitstrom, der von einem der DΣΔMs 330 erzeugt wird. Des Weiteren beträgt die Breite jedes Datenimpulses auf der Leitung 474 200 ns, da jeder DΣΔM 330 den Wert an seinem Eingang mit einer Abtastfrequenz von 5 MHz abtastet. Folglich tritt zwischen Zeiten von 1 und 200 ns ein Datenbit mit dem Wert einer logischen „1", zwischen Zeiten von 200 und 400 ns ein Datenbit mit dem Wert einer logischen „0" und zwischen Zeiten von 400 ns und 600 ns ein Datenbit mit dem Wert einer logischen „1" auf.
4 zeigt außerdem das Fenstersignal auf der Leitung 366. Wie oben erwähnt, ist das Fenstersignal vorzugsweise ein Differentialsignal. Entsprechend zeigt 3A die Leitung 366 als 2-Bit breite Leitung, die mit zwei Eingängen jedes Synchronisierungs-Gatters 339 verbunden ist.
Wir haben festgestellt, dass die Genauigkeit verbessert werden kann, indem die Breite und das Intervall der von den Registern 472 bereitgestellten Datenimpulse präzise gesteuert werden. Zu diesem Zweck synchronisiert das Synchronisierungs-Gatter 339 die Daten auf der Leitung 474 mit dem Fenstersignal auf der Leitung 366. Die synchronisierten Daten auf der Leitung 476 (4) werden dann dem Filter 338 bereitgestellt.
Wie in 4 dargestellt, entspricht die Breite des Datenimpulses auf der Leitung 476 der Breite der Impulse auf der Leitung 366; und das minimale Intervall zwischen angrenzenden Datenimpulsen auf der Leitung 476 entspricht dem Intervall zwischen den Impulsen auf der Leitung 366. Des Weiteren stellt das Synchronisierungs-Gatter 339 dem Filter 338 einen Impuls mit einer festgelegten Breite bereit, wenn das Register 472 dem Synchronisierungs-Gatter 339 ein Datenbit mit dem Wert einer logischen „1" bereitstellt. Alternativ sendet das Synchronisierungs-Gatter 339 keinen Impuls an den Filter 338, wenn das Register 472 dem Synchronisierungs-Gatter 339 ein Datenbit mit dem Wert einer logischen „0" bereitstellt. Schließlich wandeln die Filter 338 diese Datenbitströme von PDM-Signalen in PCM-Signale mit festen Werten, die den erwünschten Vergleichsspannungen V_R1 bis V_R20 entsprechen, um.
Nachdem eine Ausführungsform erläutert worden ist, könnten zahlreiche alternative Ausführungsformen oder Variationen gestaltet werden. Zum Beispiel wurde beschrieben, dass der Pin-Slice-Schaltkreis einen CMOS-Abschnitt und einen bipolaren Abschnitt hat; und dass der Taktgeber und die DΣΔM-Schaltung in dem CMOS-Abschnitt enthalten sind, während die DΣΔD-Schaltung, der Ansteuerungs-/Empfangskanal, und die PME in dem bipolaren Abschnitt enthalten sind. Jedoch war dies lediglich ein veranschaulichendes Beispiel. Der Pin-Slice-Schaltkreis könnte mit verschiedenen Schaltungsbausteinen in den CMOS- und Bipolar Abschnitten konfiguriert werden.
Zum Beispiel könnte die DΣΔD-Schaltung im CMOS-Abschnitt enthalten sein. Auf diese Weise wäre es nicht nötig, mehrere Bitströme unter Verwendung eines Multiplexers und eines Zählers zu vereinen und die Bitströme anschließend unter Verwendung eines Schieberegisters zu trennen. Des Weiteren würde dies mehr Pins in entsprechenden integrierten Schaltungen erfordern, um die Vergleichsspannungen von der DΣΔD-Schaltung in der integrierten Schaltung des CMOS-Abschnittes zum Ansteuerungs-/Empfangskanal und der PME in der integrierten Schaltung des bipolaren Abschnittes zu leiten, wodurch das entsprechende System weniger kosten- und platzeffizient wäre.
Des Weiteren könnte die Auswahlschaltung in der PME 220 vollständig entfernt werden und die Vergleichsspannungen direkt zu der Ansteuervorrichtung und Differentialverstärkerschaltung geleitet werden.
In einer alternativen Ausführungsform der Erfindung könnte außerdem der Schaltkreis, der den Differentialverstärker 391, den Abtastwiderstand 397, den Schalter 394 und die Ansteuervorrichtung 392 beinhaltet (siehe 3A), in der integrierten Schaltung, die den bipolaren Abschnitt 242 implementiert, dupliziert werden, mit der Ausnahme, dass für den Abtastwiderstand ein höherer Wert verwendet wird. Die Ausgabe des Differentialverstärkers in diesem duplizierten Schaltkreis würde dann mit den Ausgaben der anderen Differentialverstärker 391 und 399 gebündelt werden. Folglich würde für den Multiplexer 390 eine zusätzliche Eingangs- und Steuerleitung benötigt werden.
Zum Beispiel könnte der Wert des Abtastwiderstandes in dem duplizierten Schaltkreis 25 kΩ betragen, während der Wert des Abtastwiderstandes 397 im Originalschaltkreis 1 kΩ beträgt. Solch ein höherer Abtastwiderstandswert würde für geringere Strompegel im Allgemeinen eine höhere Auflösung ermöglichen.
Des Weiteren können die Ansteuervorrichtungen im Originalschaltkreis sowie im duplizierten Schaltkreis den gleichen Vergleichsspannungspegel (z.B. V_R1) verwenden, da entsprechende Schalter in den Schaltkreisen, wie der Schalter 394, so gesteuert wären, dass immer nur einer der Schaltkreise verwendet wird. Diese Ausführungsform wäre besonders nützlich, wenn die Erfindung D/A-Wandler mit niedrigerer Auflösung beinhaltet.
Außerdem sind die hierin beschriebenen DΣΔMs vorzugsweise Modulatoren zweiter Ordnung. Jedoch können Modulatoren höherer Ordnung verwendet werden, um Restrauschen auf den Vergleichsspannungen nach Durchlaufen des Tiefpassfilters zu reduzieren. Da Modulatoren höherer Ordnung im Allgemeinen analoge Filter höherer Ordnung erfordern, kann man davon ausgehen, dass die Gesamtkomplexität des Schaltkreises steigt und dadurch die Platz- und Kosteneffizienz reduziert werden.

Claims

Halbleiterchip (240), ausgeführt für eine Verwendung in einem automatischen Testsystem (100), in dem eine Vielzahl von Gleichstrompegeln erzeugt wird, wobei der Halbleiterchip (240) die folgenden Merkmale umfasst: einen Modulationskreis (226) mit einem Steuereingang und einem Ausgang, der mit einer Ausgangskontaktfläche des Halbleiterchips (240) verbunden ist, der Modulationskreis (226) an seinem Ausgang einen Strom digitaler Bits zur nachfolgenden Umwandlung in einen ersten Gleichstrompegel erzeugt, wobei der Strom digitaler Bits repräsentativ für einen Wert am Steuereingang des Modulationskreises (226) ist; und eine programmierbare Digital-Signal-Verarbeitungseinheit (280) mit einem Analog-Digital-Kanal (286a, 286b), der mit einer Eingangskontaktfläche des Halbleiterchips (240) verbunden ist, wobei der Analog-Digital-Kanal zur Umwandlung eines zweiten, an der Eingangskontaktfläche anliegenden Gleichstrompegels in digitale Daten dient, der zweite Gleichstrompegel proportional zum ersten Gleichstrompegel ist, die programmierbare Digital-Signal-Verarbeitungseinheit (280) zum Ermitteln von Abweichungen der digitalen Daten von den in einem Speicher (285) gespeicherten Solldaten und zum Steuern des Werts am Steuereingang des Modulationskreises (226) programmiert ist, um die Abweichungen zu minimieren.
Halbleiterchip nach Anspruch 1, bei dem der Modulationskreis (226) eine digitale Sigma-Delta-Modulatorschaltung umfasst.
Automatisches Testsystem, welches den Halbleiterchip nach Anspruch 1 als ersten Halbleiterchip (240) und ferner einen zweiten Halbleiterchip (242) aufweist und die folgenden Merkmale umfasst: eine darauf ausgebildete parametrische Messeinheit (220) mit einer Vielzahl von Referenzeingängen und einen zum Anlegen des zweiten Gleichstrompegels mit der Eingangskontaktfläche des ersten Halbleiterchips (240) verbundenen Ausgang; und einen Umwandlungskreis (228) mit einem Eingang, der mit der Ausgangskontaktfläche des ersten Halbleiterchips (240) verbunden ist, und einem Ausgang, der mit einem Referenzeingang der parametrischen Messeinheit (220) verbunden ist.
Verfahren zum Betreiben des automatischen Testsystems nach Anspruch 3, welches die folgenden Schritte umfasst: (a) Erzeugen eines seriellen Stroms digitaler Bits unter Verwendung des ersten Modulationskreises (226), der auf dem ersten Halbleiterchip (240) implementiert ist; (b) Liefern des Stroms digitaler Bits an den zweiten Halbleiterchip (242); (c) Erzeugen des zweiten Gleichstrompegels, der proportional zum ersten Gleichstrompegel ist, aus dem Strom digitaler Bits unter Verwendung der parametrischen Messeinheit (220); (d) Liefern des zweiten Gleichstrompegels an den ersten Halbleiterchip (240); (e) Ermitteln jeglicher Abweichung zwischen dem gelieferten Gleichstrompegel und dem Soll-Gleichstrompegel unter Verwendung der Digital-Signal-Verarbeitungseinheit (280); und (f) in dem Fall, dass in Schritt (e) eine Abweichung ermittelt wurde, Modifizieren des Stroms digitaler Bits unter Verwendung der Digital-Signal-Verarbeitungseinheit (280), um die Abweichung zu minimieren.
Verfahren nach Anspruch 4, bei dem der Schritt des Lieferns des Stroms digitaler Bits das Liefern eines seriellen Bitstroms durch einen Einzelstift (244) des ersten Halbleiterchips (240) umfasst.
Verfahren nach Anspruch 5, welches ferner die Verwendung des Umwandlungskreises (228) auf dem zweiten Halbleiterchip zum Trennen des seriellen Bitstroms in eine Vielzahl abgeteilter Bitströme und das Liefern der abgeteilten Bitströme an die parametrische Messeinheit (220) umfasst.
Verfahren nach Anspruch 5, bei dem der Schritt des Lieferns des seriellen Bitstroms den Schritt einer Verwendung einer Vielzahl von Sigma-Delta-Modulatoren als Modulationskreis (226) zum Erzeugen einer Vielzahl von Bitströmen, wobei jeder Bitstrom jeweils einen Gleichstrompegel repräsentiert, und den Schritt einer Vielfachübertragung der Vielzahl von Bitströmen zum Bilden eines einzelnen Bitstroms umfasst.
Verfahren zum Herstellen von Halbleiterchips unter Verwendung eines automatischen Testsystems, bei dem das Verfahren die folgenden Schritte umfasst: a) Bereitstellen eines Wafers mit einer Vielzahl darauf angeordneter Chips; b) Testen der Chips mit dem Testsystem, das zum Identifizieren funktionierender Chips gemäß dem Verfahren nach Anspruch 4 betrieben wird; und c) Verpacken der funktionierenden Chips.
Halbleiterchip (240), ausgeführt für eine Verwendung in einem automatischen Testsystem, in dem eine Vielzahl von Gleichstrom-Referenzpegeln erzeugt wird, wobei der Halbleiterchip (240) die folgenden Merkmale umfasst: eine programmierbare Digital-Signal-Verarbeitungseinheit (280) mit einem programmierbaren Digitalsignalprozessor (284) und wenigstens einem Digital-Analog-Kanal (287), wobei ein Ausgang des Digital-Analog-Kanals mit einer Ausgangskontaktfläche des Halbleiterchips verbunden ist; und wenigstens einen Analog-Digital-Kanal (286), wobei ein Eingang des Analog-Digital-Kanals mit einer Eingangskontaktfläche des Halbleiterchips (240) verbunden ist; gekennzeichnet dadurch, dass der Digital-Analog-Kanal (287) von dem Digitalsignalprozessor (284) gelieferte digitale Daten in einen ersten Gleichstrompegel umwandelt, welcher an seinem Ausgang ausgegeben wird, wobei der erste Gleichstrompegel von dem Testsystem danach an ein getestetes Gerät (112) geliefert wird, der Analog-Digital-Kanal (286) einen zweiten, an seinem Eingang empfangenen Gleichstrompegel in entsprechende digitale Daten umwandelt und die entsprechenden digitalen Daten an den Digitalsignalprozessor (284) liefert, wobei der zweite Gleichstrompegel proportional zum ersten Gleichstrompegel ist, und die Digital-Signal-Verarbeitungseinheit (280) zur Ermittlung von Abweichungen der dem zweiten Gleichstrompegel entsprechenden digitalen Daten von den in dem Speicher (285) gespeicherten Solldaten und zum Steuern der zum Digital-Analog-Kanal (287) gelieferten digitalen Daten programmiert ist, um die Abweichungen zu minimieren.
Halbleiterchip (240) nach Anspruch 1 oder 9, bei dem der Chip unter Verwendung von CMOS-Technologie implementiert ist.
Halbleiterchip (240) nach Anspruch 1 oder 9, welcher feiner eine Vielzahl von Zeitgeberkreisen (216) umfasst, wobei jeder Zeitgeberkreis jeweils einen Steuereingang und einen Ausgang, an dem ein Signal zu einer Zeit anliegt, die von dem Wert am Steuereingang bestimmt ist, umfasst und die Ausgänge der Zeitgeberkreise mit Ausgangskontaktflächen des Halbleiterchips (240) verbunden sind.
Automatisches Testsystem mit dem Halbleiterchip nach Anspruch 9 als ersten Halbleiterchip (240) und einem zweiten Halbleiterchip (242), wobei der zweite Halbleiterchip (242) die folgenden Merkmale umfasst: eine auf diesem ausgebildete parametrische Messeinheit (220), die eine Vielzahl von Referenzeingängen und wenigstens einen Ausgang aufweist, wobei einer der Referenzeingänge mit der Ausgangskontaktfläche des ersten Halbleiterchips (240) verbunden ist, und der Ausgang der parametrischen Messeinheit (220) zum Anlegen des zweiten Gleichstrompegels mit der Eingangskontaktfläche des ersten Halbleiterchips (240) verbunden ist.
Automatisches Testsystem nach Anspruch 3 oder 12, bei dem der erste Halbleiterchip (240) mittels CMOS-Technologie implementiert und der zweite Halbleiterchip mittels Bipolartechnik implementiert ist.