CN1248001C - 自动测试系统及其运行方法 - Google Patents

自动测试系统及其运行方法 Download PDF

Info

Publication number
CN1248001C
CN1248001C CNB008034257A CN00803425A CN1248001C CN 1248001 C CN1248001 C CN 1248001C CN B008034257 A CNB008034257 A CN B008034257A CN 00803425 A CN00803425 A CN 00803425A CN 1248001 C CN1248001 C CN 1248001C
Authority
CN
China
Prior art keywords
semi
level
conductor chip
circuit
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB008034257A
Other languages
English (en)
Other versions
CN1339111A (zh
Inventor
欧内斯特P·沃克
罗纳德A·萨特斯奇夫
小阿伦M·瑞安
埃里克D·布洛姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Teradyne Inc
Original Assignee
Teradyne Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Teradyne Inc filed Critical Teradyne Inc
Publication of CN1339111A publication Critical patent/CN1339111A/zh
Application granted granted Critical
Publication of CN1248001C publication Critical patent/CN1248001C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31924—Voltage or current aspects, e.g. driver, receiver
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
    • G01R31/3191—Calibration

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明披露了一种在自动测试设备内使用的插脚片电路系统。插脚片电路系统包括采用CMOS技术实现的部分和采用双极型技术实现的部分。CMOS部分包括：多个定时发生器电路、用于产生表示模拟基准电平的数字比特流的数字∑-Δ调制器电路系统，以及可编程数字信号处理电路系统。双极型部分包括驱动器/接收器通道、参数测量单元以及解码器电路系统。解码器电路系统根据调制器电路系统产生的数字比特流产生模拟基准电平。驱动器/接收器通道和参数测量单元使用模拟基准电平；并且数字信号处理电路系统用于对参数测量单元产生的电平进行监测和控制。与传统插脚片电路系统比较，本发明所披露的插脚片电路系统的优势在于可以减小尺寸并降低成本。

Description

自动测试系统及其运行方法
技术领域
本发明一般地涉及自动测试设备，更具体地说，本发明涉及在自动测试设备内使用可编程数字装置对参数测量单元进行监测和控制。
背景技术
自动测试设备(也称为“测试器”)广泛用于测试半导体装置、印刷电路板以及其它电子部件和组件。许多测试器，尤其是那些用于测试半导体装置的测试器采用“插脚片结构”。这类测试器通常包括多个插脚片电路，各插脚片电路分别连接到受测装置(DUT)的各插脚。此外，各插脚片电路通常包括用于在DUT上的相关插脚上产生信号并对产生的信号进行测量的电路。
典型的测试器可以在几百到几千个插脚上产生信号并对产生的信号进行测量，各插脚具有自己的插脚片电路。这意味着在测试器内将插脚片电路复制几百次或几千次。因此，测试器使用有效利用面积和有效利用成本的电路非常重要。
此外，在进行典型测试期间，通常需要改变各插脚片电路使用的一个或几个模拟基准电压电平。尤其在对DUT的驱动电平和接收电平进行参数测试时需要这样做。
例如，可以产生序列基准电压电平并将产生的序列基准电压电平送到插脚片电路的某个部分。如果基准电压电平变化的产生和传送步骤需要大量时间，则完成整个测试过程的时间会非常长，尤其是在测试过程要求产生数百个不同基准电压的电平序列时。测试者传送要求的基准电压电平变化并迅速产生新的基准电压电平就非常重要。
然而，插脚片电路还必须产生高精度信号，并对产生的信号进行高精度测量。这是因为插脚片电路产生的信号精度低或对产生信号测量的精度低通常会影响测试结果的精度。尤其是在进行参数测试期间，插脚片电路产生稳定的电压电平和电流电平非常重要。此外，插脚片电路产生并测量的信号和电平必须适合于正在测试的半导体装置。
满足这种要求的一种方法是，组合使用不同的元件技术来设计插脚片电路。例如，组合使用CMOS元件技术和双极型元件技术设计插脚片电路。
主要因为CMOS元件要求的功率低，所以CMOS成为许多计算机和电子装置设计者的一项选择技术。因此，CMOS元件得到广泛应用并且相对价廉。此外，因为要求计算机和电子装置的运算速度更快、体积更小，所以这些年来显著地减小了CMOS元件的尺寸。因此，在利用CMOS技术设计插脚片电路部分过程中努力使该电路成本更低、更小型化。
然而，采用CMOS技术进行电路设计的一个缺点在于，会产生不稳定和不可预测的定时特性。例如，我们会发现对于相同的CMOS电路的定时特性会随元件的不同而不同。
此外，CMOS元件的定时特性还随温度发生变化。例如，随着CMOS元件处理的信号频率的增加，一般地也会增加CMOS元件的需用功率，这样会引起元件发热。温度增高会对通过CMOS元件的传播延迟产生影响。
通常，CMOS技术的此缺点不会严重影响大多数计算机和电子装置的性能，因为这些装置内的CMOS电路通常与内部时钟同步。这种同步设计技术经常应用于提高电子装置的稳定性和可预测性。
尽管插脚片电路的某些部分也可以与测试器内的时钟同步，但是插脚片电路的其它部分的定时不能同样实现同步。例如，插脚片电路在DUT的各插脚产生并测量信号的时间是由DUT确定的，而不是由测试器的内部时钟确定的。
因此，当在插脚片电路内使用CMOS技术实现产生定时信号的电路系统时，通常使用已知的补偿技术来提高CMOS电路系统的定时特性。在美国马萨诸塞州的TERADYNE公司的第08/510,079号美国专利申请中对这种补偿技术进行了说明。
CMOS技术有时不用于实现插脚片电路的信号产生部分的另一个原因是，CMOS电路的驱动能力一般较低。
由于这些原因，所以在传统测试器内，经常采用双极型技术来实现插脚片电路的信号产生与测量部分。通常，采用双极型技术制造的电路的定时特性比CMOS电路的定时特性更稳定、更可预测。此外，双极型电路可以驱动和测量的信号的功率电平比CMOS电路可以驱动和测量的信号的功率电平高。
图1示出这种传统测试器100。测试器100包括：测试系统控制器110，测试系统控制器110包括专用计算机(未示出)；以及存储器124，用于存储测试结果和控制测试器100所需的信息。通常，利用CMOS技术实现测试系统控制器110和存储器124。这是因为测试系统控制器110和存储器124通常与测试系统时钟同步。此外，测试系统控制器110和存储器124均不需要驱动或接收高功率电平信号。
测试器100还包括多个插脚片电路114，插脚片电路114在DUT112的各插脚产生并测量信号，DUT 112可以是分立半导体器件或者是半导体晶片上的多个芯片之一。
各插脚片电路114通常具有利用CMOS技术或双极型技术实现的部分。例如，插脚片电路114包括采用CMOS技术实现的定时发生器116。这样，通常利用上述补偿技术来改善CMOS电路的定时特性。定时发生器116根据测试系统控制器110输出的命令产生定时信号，用于确定驱动器/接收器通道118在DUT 112的各插脚驱动或测量数字信号的时间。
通常采用双极型技术实现插脚片电路114内的驱动器/接收器通道118。这样可以确保驱动器/接收器通道118有能力在适当时间在DUT112的各插脚驱动并测量数字信号。
测试系统控制器110用于控制插脚片电路114的两条信息指出：由驱动器/接收器通道118送到DUT 112的高逻辑电平值和低逻辑电平值；以及驱动器/接收器通道118从正常运行的DUT 112接收的高逻辑电平值和低逻辑电平值。
具体地说，插脚片电路114包括通常利用分立模拟电路系统实现的基准电压源122。基准电压源122为驱动器/接收器通道118提供多个基准电压。因此，测试系统控制器110向驱动器/接收器通道118表明指出使用哪个基准电压作为高逻辑电平和低逻辑电平的信息。
插脚片电路114还包括参数测量单元(PMU)120，通常采用双极型技术和分立模拟电路系统实现参数测量单元120。驱动器/接收器通道118产生并测量数字信号，而PMU 120产生并测量DC电平。
基准电压源122还将多个基准电压送到PMU 120。因此，测试系统控制器110为PMU 120提供指示在DUT 112的各插脚产生并测量DC电平时使用哪个基准电压的信息。
此外，为了在参数测试期间产生稳定电压电平和电流电平，PMU120通常包括用于对电压电平和电流电平提供反馈控制的分立模拟电路系统(未示出)。
在典型测试配置中，在某个时间仅激活插脚片电路114内的驱动器/接收器通道118或PMU 120。因此，通常采用开关或继电器来保持驱动器/接收器通道118与PMU 120互相隔离。
我们已经认识到插脚片电路内使用的分立模拟电路系统占据插脚片电路尺寸的主要部分和主要成本。因为测试器可以包括数千个插脚片电路，所以减少所使用的分立模拟电路系统的数量会大大改变测试器的尺寸和成本。
我们还认识到，另一个占据插脚片电路尺寸的主要部分和主要成本的是插脚片电路内使用的IC的尺寸。
因此，希望具有一种尺寸小、成本低又可以成功测试电子装置或电子组件的测试器。而且，还希望采用插脚片结构实现尺寸小、成本低的测试器。
发明内容
考虑到上述背景，本发明的一个目的就是减小测试器的尺寸并降低测试器的成本。
本发明的另一个目的是增加采用低成本CMOS技术实现的插脚片电路系统的数量。
本发明的又一个目的是减小插脚片电路系统内使用的IC的尺寸。
为了实现本发明的上述目的，提供了根据本发明第一方面的适合用于自动测试系统的半导体芯片，该半导体芯片包括：调制电路，具有控制输入端和与半导体芯片的输出焊盘相连的输出端，该调制电路在其输出端产生后续被转换为第一直流电平的数字比特流，数字比特流表示调制电路的控制输入端的值；以及可编程数字信号处理装置，用于对第一直流电平进行监测和控制，数字信号处理装置包括与半导体芯片的输入焊盘相连的模数通道，模数通道用于将施加到输入焊盘的第二直流电平转换为数字数据，第二直流电平与第一直流电平成正比，其中对数字信号处理装置进行编程，以确定数字数据与存储在存储器内的理想数据之间的偏差，并对调制电路的控制输入端的值进行控制，将此偏差减小到最小。
为了实现本发明的上述目的，提供了根据本发明第二方面的自动测试系统，该自动测试系统包括第一半导体芯片和第二半导体芯片，其中：所述第一半导体芯片为本发明第一方面所述的半导体芯片，以及所述第二半导体芯片包括：在其上形成的参数测量单元，该参数测量单元具有多个基准输入端和与所述第一半导体芯片的输入焊盘相连用于施加第二直流电平的输出端；以及转换电路，具有与所述第一半导体芯片的输出焊盘相连的数字输入端和与参数测量单元的基准输入端相连的模拟输出端。
为了实现本发明的上述目的，提供了根据本发明第三方面的运行自动测试设备的方法，这种类型的自动测试设备具有在第一集成电路上实现的可编程数字信号处理装置和在第二集成电路上实现的参数测量电路系统，该方法包括步骤：(a)利用在所述第一集成电路上实现的电路装置产生驱动数据；(b)将驱动数据传送到所述第二集成电路；(c)利用参数测量电路系统产生与驱动数据成正比的直流电平；(d)将直流电平送到第一集成电路；(e)利用数字信号处理装置确定产生的直流电平与要求的直流电平之间的偏差；以及(f)如果在步骤(e)确定存在偏差，则利用数字信号处理装置调节驱动数据以将偏差减小到最小。
为了实现本发明的上述目的，提供了根据本发明第四方面的一种半导体芯片的制造过程，该制造过程包括步骤：(a)提供在其上具有多个芯片的晶片；(b)利用本发明第三方面所述的方法测试各芯片以识别有效芯片；(c)封装有效芯片。
为了实现本发明的上述目的，提供了根据本发明第五方面的适于在自动测试系统内使用的半导体芯片，该芯片包括：可编程数字信号处理装置，其包括至少一个数模通道和至少一个模数通道，将数模通道的输出端连接到半导体芯片的输出焊盘，而将模数通道的输入端连接到半导体芯片的输入焊盘，其中数模通道在其输出端将数字信号处理装置提供的数字数据转换为第一直流电平，然后测试系统将第一直流电平送到受测装置，其中模数通道将其输入端的第二直流电平转换为相应的数字数据，并将相应的数字数据传送到数字信号处理装置，第二直流电平与第一直流电平成正比，以及其中对数字信号处理装置进行编程以确定对应于第二直流电平的数字数据与存储在存储器内的要求数据之间的偏差，并对送到数模通道的数字数据进行控制以将该偏差减小到最小。
为了实现本发明的上述目的，提供了根据本发明第六方面的一种自动测试系统，该自动测试系统包括第一半导体芯片和第二半导体芯片，其中：所述第一半导体芯片是本发明第五方面所述的半导体芯片，以及所述第二半导体芯片包括：在其上形成的参数测量单元，参数测量单元具有多个基准输入端和至少一个输出端；其中一个基准输入端连接到所述第一半导体芯片的输出焊盘，并且其中参数测量单元的输出端连接到所述第一半导体芯片的输入焊盘，用于施加第二直流电平。
通过提供具有多个插脚片电路的测试器可以实现本发明的上述以及其它目的，每个插脚片电路分别包括采用CMOS技术实现的电路系统和采用双极型技术实现的电路系统。在优选实施例中，CMOS电路系统包括多个数字∑-Δ调制器，各数字∑-Δ调制器分别产生代表模拟基准电压电平序列的比特流；而双极型电路系统包括多个数字∑-Δ解码器，各数字∑-Δ解码器接收各数字∑-Δ调制器输出的比特流并将比特流转换为模拟基准电压电平序列。然后，将各模拟基准电压电平序列送到诸如驱动器/接收器通道和/或参数测量单元的电路系统。
根据本发明的一个特征，数字∑-Δ调制器电路系统包括用于将多个比特流合并到有限数目的线路的电路系统。根据本发明的另一个特征，数字∑-Δ解码器电路系统包括用于将多个比特流从有限数目的线路分离的电路系统。
在另一个实施例中，将串行比特流送到集成电路芯片。接着，使用集成电路芯片上的电路系统将此串行比特流分离为多个分离的比特流。然后，利用分离的比特流为集成电路芯片内的驱动器/接收器电路系统产生模拟基准电平。
根据本发明的一个特征，采用双极型技术实现集成电路芯片。
在又一个实施例中，为半导体晶片设置多个芯片。接着，利用在集成电路芯片内实现的驱动器/接收器电路系统对各芯片进行测试，从而识别有效芯片。然后，对有效芯片进行封装。
根据本发明的一个特征，为驱动器/接收器电路系统提供根据数字比特流产生的基准电平。
在又一个实施例中，双极型电路系统包括参数测量单元，参数测量单元产生并测量DC电压电平和电流；而CMOS电路系统包括数字信号处理装置，数字信号处理装置监测并控制DC电压电平和DC电流水平的产生。
根据本发明的一个特征，参数测量单元包括低电流部分和高电流部分，数字信号处理装置选择性地对低电流部分和高电流部分进行监测和控制。
根据本发明的另一个特征，参数测量单元使用的基准电平由数字∑-Δ调制器和数字∑-Δ解码器提供。
在另一个实施例中，参数测量单元使用的基准电平由受控于数字信号处理装置的数模转换器提供。
根据本发明的又一个特征，通过控制数字∑-Δ调制器的输入，数字信号处理装置对参数测量单元的低电流部分和高电流部分进行控制。
根据本发明的又一个特征，通过控制对参数测量单元内驱动器的输入，数字信号处理装置对参数测量单元的低电流部分和高电流部分进行控制。
通过对如下说明和附图进行研究，本发明的进一步的目的和优势将变得更加明显。
附图说明
通过参考以下更详细的说明和附图，可以更好地理解本发明，附图包括：
图1示出采用插脚片结构的传统测试器的方框图；
图2A示出根据本发明的插脚片电路的部分方框图；
图2B示出根据本发明另一个实施例的插脚片电路的部分方框图；
图3A示出图2A所示的插脚片电路的各部分的详图；
图3B示出图2B所示的插脚片电路内的参数测量电路系统的变换实施例的详图；
图3C示出图3A所示的插脚片电路内的解码器电路系统的原理图；以及
图4示出用于说明图3C所示的解码器电路系统的运行过程的时序图。
具体实施方式
图2A示出根据本发明的插脚片电路214的部分方框图。希望将插脚片电路214结合采用插脚片结构的测试器(例如图1所示的测试器100)内。
因此，在测试器内，插脚片电路214将通常被复制数百次或许数千次。此外，插脚片电路214的各复制品通常用于在受测装置(DUT)(例如：图1所示的DUT 112)的各插脚产生并测量信号。
因为，通常在测试器内将插脚片电路214复制多次，所以尽可能减小插脚片电路214的尺寸并降低插脚片电路214的成本在经济上会有很强的刺激作用。然而，必须以不对插脚片电路214产生和测量的信号产生不利影响的方式减小插脚片电路214的尺寸并降低插脚片电路214的成本。
为此，优选采用组合电路技术实现插脚片电路214。插脚片电路214具体包括采用CMOS技术实现的部分240和采用双极型技术实现的部分242。通常，采用CMOS技术实现的电路系统可以相对实现小型化、低成本、低功率。此外，采用双极型技术实现的电路通常具有优良的定时特性和驱动能力。例如，发射极耦合逻辑电路(ECL)提供大多数插脚片电路应用过程要求的速度和驱动。以此方式，可以减小插脚片电路214的尺寸并降低插脚片电路214的成本，同时又保持产生和测试高精度的信号。
CMOS部分240包括定时发生器216的几个复制品，定时发生器216通常产生定时信号或“界定”测试周期开始之后的编程时间量。因为为了实现专用功能每个定时发生器216受控于测试系统控制器(如图1所示的测试系统控制器110)，所以存在几个定时发生器216的复制品。
例如，可以控制一个定时发生器来启动测试信号的产生过程，而控制另一个定时发生器来停止测试信号的产生过程。同样，可以控制又一个定时发生器来启动接收信号的测量过程，而控制另又一个定时发生器来停止信号测量过程。
CMOS部分240还包括数字∑-Δ调制器(D∑ΔM)电路系统226，数字∑-Δ调制器(D∑ΔM)电路系统226还受控于测试系统控制器110并优选用于产生与插脚片电路214使用的串行基准电压有关的数据。以下将详细说明采用D∑ΔM电路系统226产生基准电压的一种新颖方法。
CMOS部分240还包括数字信号处理装置280，数字信号处理装置280包括可编程数字信号处理器284，读/写存储器285以及模数转换器(模拟到数字)通道286a和286b。数字信号处理装置280实现的功能包括对双极型部分242内的参数测量单元(PMU)220产生的DC电压电平和DC电流电平进行监测。装置280与D∑ΔM电路系统226一起运行来控制DC电平，这样就可以确保PUM 220产生高稳定性的DC电压电平和DC电流电平。以下还将详细说明将装置280与D∑ΔM一起运行的新颖方法。
在本发明的另一个实施例中，如图2B所示，代替图2A所示的D∑ΔM电路系统226，而将数模转换器通道287a和287b包括在CMOS部分240内。以下将参考图2B和图3B对采用数字信号处理装置280来控制PMU 220产生的DC电平的此替代方法进行详细说明。
CMOS部分240可以包括具有可以与测试器的内部时钟(未示出)同步的后续部分的电路系统(未示出)。例如，定时发生器216、D∑ΔM电路系统226以及数字信号处理装置280通常包括可以与内部测试系统时钟同步的电路系统(未示出)。因此，CMOS电路的定时特性发生变化时通常不会严重影响插脚片电路214的CMOS部分240内的此电路系统。诸如插脚片电路214的温度发生变化或插脚片电路214所处理的信号的频率发生变化等因素会引起定时特性发生变化。
然而，CMOS部分240还可以包括不能同样与内部测试系统时钟同步的电路系统(未示出)。例如，通常要求定时发生器216产生由DUT定时信号规定的时间边缘，而不是产生仅由内部测试系统时钟确定的时间边缘。为此，在定时发生器216内优选采用已知的补偿技术来改善CMOS电路的定时特性。以此方式，定时发生器216、D∑ΔM电路系统226以及数字信号处理装置280可以从减小插脚片电路214的尺寸、成本以及功率受益，而不会受CMOS部分240的定时特性发生变化的严重影响。
插脚片电路214的双极型部分242包括驱动器/接收器通道218、参数测量单元(PMU)220以及优选包括的数字∑-Δ解码器(D∑ΔD)电路系统228。
将CMOS部分240内的定时发生器216产生的边缘送到双极型部分242内的驱动器/接收器通道218。驱动器/接收器通道218包含用于在DUT 112的插脚产生并测量数字信号所需的驱动器与比较电路系统(未示出)。
同样，在图2A所示的优选实施例中，将CMOS部分240内的D∑ΔM电路系统226产生的数据送到双极型部分240内的D∑ΔD电路系统228。如上所述，此数据与插脚片电路214使用的基准电压有关。
此外，D∑ΔM电路系统226产生的数据优选为串行比特流形式。这是因为插脚片电路214的CMOS部分240和双极型部分242优选作为定制的IC实现；并且，我们已经认识到通过将IC插脚的数目减少到最少，可以降低定制IC的成本。因此，利用1比特宽的线路244，D∑ΔM电路系统226将数据送到D∑ΔD电路系统228，这样在采用CMOS部分240的IC上仅需要一个输出焊盘(未示出)，而在采用双极型部分的另一个IC上仅需要一个输入焊盘(未示出)。
利用D∑ΔM电路系统226送到线路244上的数据，D∑ΔD电路系统228将多个基准电压送到驱动器/接收器通道218和PMU 220。当在DUT的插脚产生并测量信号时，驱动器/接收器通道218使用这些基准电压中选择作为高逻辑电平和低逻辑电平的一个基准电压。
D∑ΔD电路系统228将多个基准电压，优选将20个基准电压送到驱动器/接收器通道218。这是因为通常在具有10个基准电压的双通道配置中实现插脚片电路214。此外，插脚片电路214通常用于测试采用不同技术实现的、根据不同逻辑电平运行的半导体装置。测试系统控制器110将控制信号送到驱动器/接收器通道218，指出对于不同的DUT技术，用哪个基准电压作为高逻辑电平和低逻辑电平。
PMU 220还使用从D∑ΔD电路系统228产生的基准电压中选择的基准电压。驱动器/接收器通道218使用基准电压用于定义数字信号的高逻辑电平和低逻辑电平，而PMU 220使用基准电压用于DUT 112的插脚产生并测量DC电平。测试系统控制器110还将控制信号送到PMU 220，指出使用哪个基准电压产生并测量所要求的DC电平。
尽管图2A和图2B示出驱动器/接收器通道218和PMU 220通过同一条线路将信号和电平送到DUT 112的插脚的输出，显然，一次只能激活一个输出，并且事实上不存在对此线路的争用问题。因此，测试系统控制器110优选对用于在测试期间将驱动器/接收器通道218与PMU 220互相隔离的开关或继电器(未示出)进行控制。
PMU 220还通过线路283和288将它产生的DC电平指示送到数字信号处理装置280。具体地说，就是线路283和线路288分别连接到模数通道286a和模数通道286b的输入端。然后，模数通道286a和286b将DC指示转换为数字形式，这样处理器284就可以读取并监测DC电压值和DC电流值。希望包含在模数通道286a和286b(未示出)内的16位模数转换器对处理器284提供足够的分辨率以监测DC值。
此外，处理器284将监测的DC值与要求的DC值进行比较，可以将要求的DC值存储到存储器285。如果处理器284识别出监测的DC值与要求的DC值不一致，则处理器284根据选择的PMU 220的实施例进行校正。例如，处理器284可以命令测试系统控制器110对送到D∑ΔM电路系统226的控制信号进行调整，这样就可以对从送到PMU 220的基准电压中选择的基准电压进行调节。另一方面，通过数字控制总线，处理器284可以直接对D∑ΔM电路系统226进行控制。在图2B和图3B所示的本发明的变换实施例中，利用图2B所示的数模通道287a和287b，处理器284可以对送到PMU 220的驱动数据的电平进行调节。以下将参考图3A至图3C更详细地对利用数字信号处理装置对PMU 220产生的DC电平进行控制的这些变换方法进行说明。
图3A示出D∑ΔM电路系统226、D∑ΔD电路系统228以及PMU 220的详图。
D∑ΔM电路系统226包括多个D∑ΔM 330。正如本领域的技术人员所公知的那样，D∑ΔM是一种简单的、高度非线性算法，它可以由数字电路系统实现，并可以用于再量化高分辨率数字输入信号，这样就可以以更高的采样率、低保真度损失将它们表示为低分辨率数字。在本发明中使用D∑ΔM的一个原因是，可以容易地采用已知技术，将D∑ΔM与插脚片电路214的CMOS部分240内的其它电路集成在一起。
诸如1位数模转换器的低分辨率、高速数模(数字到模拟)开关335(参考图3A)可以用于再生多个基准电压，供驱动器/接收器通道218和PMU 220使用。即使在双极型工艺中，仍可以在最小面积内容易地制造这些数模转换器。因此，高分辨率数字输入信号的这种低分辨率表示方法会获得一种有效利用面积、有效利用成本在插脚片电路214的双极型部分242再生多个、模拟转换的基准电压的方法。
在图3A所示的说明性实施例中，在D∑ΔM电路系统226内示出多个D∑ΔM 330。这是因为所示的PMU 220具有用于将DC电平送到DUT112的驱动电路系统392和393。驱动电路系统392将与选择的高逻辑电平VR1一致的DC电平送到DUT 112。同样，驱动电路系统393将与选择的高逻辑阈值电压VR2一致的DC电平送到DUT 112。因此，多个D∑ΔM 330用于产生基准电压VR1和VR2。
显然，D∑ΔM电路系统226内的D∑ΔM 330的数目与D∑ΔD电路系统228提供的基准电压的数目相同。在优选实施例中，因为D∑ΔD电路系统228提供20个基准电压(VR1至VR2)，所以D∑ΔM电路系统226优选包括20个D∑ΔM 330。
各D∑ΔM 330接收由测试系统控制器110提供的作为输入的转换常数值序列。在与此调制器330有关的基准电压输出VR1、VR2、...或VR20的某个时间周期内，各常数值与要求的DC电平对应。在D∑ΔM 330的输入端改变常数值会引起D∑ΔM 330提供的数字发生变化。然后，将这些数字进行解码、转换为模拟电平，并通过D∑ΔD电路系统228进行滤波，这样在D∑ΔD电路系统228的输出端就可以获得新DC电平。将D∑ΔD电路系统228的各输出端连接到分配给驱动器/接收器通道218或PMU 220的基准电压输入端。以此方式，在对测试系统控制器110进行编程期间，测试器操作员就可以对基准电压进行规定。
然后，采用已知技术的D∑ΔM 330对位于各D∑ΔM 330的输入端的常数值序列进行采样并转换为过采样的、噪声整形的、脉冲一密度调制(ONPDM)的输出信号，该输出信号优选为其频率为过采样时钟(未示出)频率的1比特宽的输出流。通常，D∑ΔM产生的ONPDM信号的特征是这样的，即在给定时间周期内ONPDM信号内的数字脉冲的密度等于在相同时间周期内位于D∑ΔM输入端的平均值。因此，D∑ΔM330产生的ONPDM输出信号的平均脉冲密度等于在它们的输入端的常数值。
此外，各D∑ΔM 330对要求的模拟转换基准电压的高分辨率数字表示进行采样，并在其输出端以数倍于输入信号的奈奎斯特采样频率的速率提供过采样的、噪声整形的低分辨率数字比特流。这是因为，当提高输出采样率时，再量化期间产生的大多数噪声的频率在模拟低通滤波器338(如图3A所示)的通频带之上。由于将多数再量化噪声功率的频谱整形为高频，所以在模拟低通滤波器338的输出端出现的噪声低。产生其噪声被转移到更合乎要求的频谱的更高速率输出数据流的这种方式通常被称为“噪声整形、过采样”。
在优选实施例中，各D∑ΔM 330以5MHz的采样率产生输出采样，这样就使得信号频率的表示在2.5MHz的奈奎斯特限制之内。如果所设计的模拟低通滤波器338具有在10KHz之后陡峭滚降的通频带，则过采样带宽与模拟输出带宽的比为250比1，因此足以提供具有要求噪声电平的模拟输出信号。
如上所述，通过将IC上的插脚数减少到最少，可以降低定制IC的成本。为此，将D∑ΔM 330产生的ONPDM输出送到复用器332，在1比特宽线路244上，复用器332产生D∑ΔM 330输出的输出的时间复用序列。
具体地说，D∑ΔM 330优选同步采样输入端的值。因此，各D∑ΔM 330产生的输出流中的各位以同步方式出现在复用器332的输入端。此外，由计数器3347顺序选择复用器332的各输入端。以此方式，可以以序列方式将D∑ΔM 330产生的输出流中的各位接入1比特宽线路244。
如上所述，D∑ΔM电路系统226优选包括20个D∑ΔM 330。这意味着为了将20个PDM输出端合并到线路244上，复用器332优选具有20个输入端。此外，计数器334顺序选择复用器332的20个输入端。以此方式，可以以序列方式将20个D∑ΔM 330产生的输出流中的各位接入1比特宽线路244。
对测试系统控制器110进行编程来控制D∑ΔM 330和计数器334以确保计数器334仅在新一组20比特在复用器332的各输入端有效时通过整个循环进行计数。因此，计数器334的时钟频率必须是D∑ΔM330采样率的20倍。采用5MHz的优选采样频率，就意味着计数器334的时钟频率优选为100MHz。
然后，将线路244上的合并输出流送到D∑ΔD电路系统228内的移位寄存器337。移位寄存器337用于将20个D∑ΔM 330产生的输出流与线路244上的合并输出流分开。此外，对测试系统控制器110进行编程以控制将线路362上的时钟信号和线路364上的同步信号施加到移位寄存器337。
具体地说，在线路362上施加到移位寄存器337的时钟信号的频率必须等于计数器334的时钟频率。例如，施加到计数器334的100MHz的时钟会导致复用器332在线路244上以100MHz的频率产生比特流。这意味着为了一次能将20比特移位到20个寄存器336，移位寄存器337还必须以100MHz的速率进行计时。此外，每当在寄存器336内可以使用新一组20比特时，寄存器336的输出端被激活并且将20个数据脉冲同步送到20个相同的同步门电路339。这样，就可以将各D∑ΔM330产生的比特流送到各门电路339。
测试系统控制器110将线路366上的窗信号送到各门电路339。窗信号优选为使边缘定时精度最高的差分信号。为此，所示的线路336为2比特宽线路。此外，使用窗信号和门电路339来控制数据脉冲的宽度，并可以确保各比特流中的数据脉冲具有足够间隔，以使稳定时间不影响数据脉冲的宽度。
接着，门电路339将数据流送到各数模转换器335。数模转换器335将数字数转换为有噪声形式的理想DC电平。利用模拟低通滤波器338对数模转换器335的模拟输出进行低通滤波，这样就可以去除大多数噪声。应该注意，本发明并不要求专门实现的低分辨率数模转换器335和模拟滤波器338。
然后，将滤波器338产生的基准电压VR1至VR2送到PMU 220内的选择电路396。对测试系统控制器110进行编程以控制选择电路396，这样就可以将正确的基准电压送到驱动电路系统392和393。
例如，对选择电路350进行控制以分别将基准电压VR1和VR2送到驱动电路系统392和393，利用数字信号处理装置280在线路281和线路282上产生的驱动数据，驱动电路系统392和393产生DC电压电平。所产生的DC电压电平的数值接近VR1和VR2，然后将DC电压电平选择性地通过检测电阻器397和398以及开关394和395送到DUT 112。
在此优选实施例中，驱动电路系统392和393与驱动器/接收器电路系统218内使用的驱动电路系统相同，这样可以使制造成本最经济。在此实施例中，将驱动电路系统392和393上的Vih输入连接到选择的基准电压(例如：所示的VR1和VR2)，而将驱动电路系统392和393上的Vi1接地。这样就可以使驱动电路系统392和393分别产生0伏至VR1伏以及0伏至VR2伏的DC电压电平。
此外，优选在实现双极型部分242的IC上实现检测电阻器397和398，这样就可以将双极型IC所需要的插脚数目减少到最少，并有助于最有效利用印刷电路板的面积和成本。然而，另一方面，如果双极型IC上的可用面积有限，还可以在“片外”作为分立电阻器实现检测电阻器397和398。此外，可以优选在片外实现开关394和395，作为继电器或用于将噪声降低到最小的光隔离FET。
在图2B和图3B所示的变换实施例中，通过数模转换器287a和287b，数字信号处理装置280可以将驱动数据送到驱动电路系统392和393。这样，数字信号处理装置280可以规定驱动电路系统392和393产生的DC电平的持续时间和数值。尤其可以对处理器284进行编程以便顺序地将规定的数值送到数模通道287a和287b，然后数模通道287a和287b将该数值转换为模拟形式并通过线路281和282分别将转换的数值送到驱动电路系统392和393。包含在数模通道287a和287b内的16位数模转换器(未示出)应该对数字信号处理装置280提供的驱动数据提供足够的分辨率。
在图2A和图2B所示的实施例中，为了使DUT 112的测试过程具有最佳灵活性，PMU 220优选包括低电流输出部分和高电流输出部分。为此，通过选择检测电阻器397和398的电阻值可以提供要求的低DC电流电平和高DC电流电平。
例如，含有驱动电路系统392和检测电阻器397的路径用来提供低DC电流电平。在这种情况下，检测电阻器397的适当电阻值可以是1KΩ。因为驱动电路系统392具有确定增益，所以通过选择基准电压VR1的电压值可以提供诸如2伏特的满刻度电压输出。因此，相应的满刻度电流输出等于2mA。这意味着，相应的满刻度功率电平等于4mW。因为数模通道287a和287b优选容许转换16位数据，这意味着相应的LSB电流输出等于30nA。
此外，包含驱动电路系统393的检测电阻器398的路径用来提供高DC电流电平。在这种情况下，检测电阻器398的适当电阻值为40Ω。因为驱动电路系统392和393优选具有相同的规定增益，所以还可以选择基准电压VR2的值作为诸如2伏特的满刻度电压输出。因此，相应的满刻度电流输出等于50mA。这意味着相应的满刻度功率电平等于100mW，而且相应的LSB电流输出(假定为16位数模转换器)将等于0.8μA。
尽管上述对检测电阻器397和398规定了电阻值，但是显然还可以采用其它适当电阻器。例如，可以规定检测电阻器397和398的电阻值不仅要满足要求的高DC电流电平，而且要与插脚片电路214和DUT 112相应插脚的输出阻抗匹配。
然后，通过开关394和395将驱动电路系统392和393产生的DC电平送到DUT 112。对测试系统控制器110进行编程以对开关394和395进行控制，这样就可以将要求的DC电平送到DUT 112的插脚(未示出)。
如上所述，在进行参数测试期间，插脚片电路产生稳定DC电压电平和DC电流电平非常重要。这是因为产生的DC电平的任何不稳定均会导致测试结果不准确。诸如影响插脚片电路的处理过程的变化和温度的变化等因素会引起这种不稳定性。为此，通过线路283将驱动电路系统392或393产生的DC电压电平送到数字信号处理装置280。因此，对测试系统控制器110进行编程以启动开关394和395中之一，这样将驱动电路系统392或393产生的DC电压电平送到模数通道286a。
此外，PMU 220包括分别对检测电阻器397和398上的电压进行测量的差动放大器391和399，并将测量的电压送到复用器390。对测试系统控制器110进行编程以将选择信号发送到复用器390，这样就可以通过线路288将所测量的检测电阻器397上或398上的DC电压电平送到模数通道286b。因为已经对检测电阻器397和398规定电阻值，所以根据测量的DC电压电平可以容易地确定驱动电路系统392和393产生的DC电流水平。
然后，模数通道286a和286b分别将线路283和288上的DC电压电平转换为数字形式。此外，对处理器284进行编程以读取转换的DC电压电平并确定驱动电路系统392和393是否产生所要求的DC电压电平和DC电流电平。
例如，图3A示出处理器284对驱动电路系统392产生的DC电平进行监测和控制的情况。因此，测试系统控制器110发送控制信号启动开关394。因为一次只有驱动电路系统392和393产生的一个DC电平可以出现在线路283上，所以所示的开关395位于“断开”位置。因此，通过线路283将驱动电路系统392产生的DC电平送到模数通道286a。
此外，测试系统控制器110将选择信号送到复用器390，这样就可以将差动放大器391测量的电平接入线路288。结果，该测量的电平通过线路283提供给模数转换器286b。
接着，模数通道286a和286b将DC电平转换为数字形式，然后，处理器284读入转换的电平。因此，处理器284可以直接在线路283上监测驱动电路系统392产生的DC电压电平，也可以利用在线路288上测量的电压电平计算驱动电路系统392产生的DC电流电平。然后，处理器284将一个电平或两个电平与在测试过程开始时存储到存储器285内的所希望电压电平和/或电流电平进行比较。
图2A和图3A示出处理器284对驱动电路系统392产生的DC电平进行监测和控制的情况。此外，对测试系统控制器110进行编程以启动开关394、断开开关395，然后将选择信号送到复用器390，复用器390使差动放大器391的输出接入线路288。
在此优选实施例中，将驱动电路系统392和393的输入与D∑ΔD电路系统228产生的基准电压中选择的一个基准电压连接。例如，驱动电路系统392的输入可以与基准电压VR2连接。因此，如果处理器284判定驱动电路系统392和393产生的DC电平与要求的电平不一致，则通过改变基准电压VR1和VR2，处理器284调节DC电平。因此，处理器284要求测试系统控制器110适当时变更与基准电压VR1和VR2有关的调制器330的输入端的切换常数值序列，直到获得要求的电平。这样，数字信号处理装置280可以确保PMU 220产生定量稳定的DC电压电平和DC电流电平。另一方面，通过控制总线299发送适当命令，处理器284可以直接对调制器330所描述的切换常数值序列进行控制。
应该注意，同样可以将基准电压VR1至VR2送到驱动器/接收器电路系统218内的选择电路(未示出)。因此，可以对测试系统控制器110进行编程以控制此选择电路将正确基准电压送到驱动器/接收器电路系统218内的驱动器(未示出)和比较器(未示出)。
图2B和图3B示出本发明的变换实施例，其中通过线路281和282，数字信号处理装置280分别将驱动数据送到驱动电路系统392和393。因此，如果处理器284根据先前的比较判定驱动电路系统392和393产生的DC电平与要求的电平不一致，则通过改变送到数模通道287a和287b的数值的幅值，处理器284可以调节DC电平，这样可以改变线路281和282上的驱动数据的电平直到获得要求的电平。
图3C示出D∑ΔD电路系统228的原理图。尤其通过线路244将复用器332产生的100MHz比特流送到移位寄存器337内的第一寄存器336-1。寄存器336-1至寄存器336-20中的各寄存器优选包括利用传统D触发器实现的寄存器470和寄存器472。此外，如图3C所示，顺序连接各寄存器470。
如上所述，为了将线路244上比特流中的20比特移位到20个寄存器336，移位寄存器337优选以100MHz速率进行计时。因此，通过线路362将100MHz时钟送到各寄存器470。此外，每当在各寄存器470内新一组20比特有限时，将同步信号施加到线路364上，这样就可以将此20比特锁存到各寄存器472内。因为优选将各20比特组以100MHz的速率计时到寄存器470，所以以5MHz的速率将同步信号施加到线路364。
然后，将闩锁在寄存器472内的各位组送到采用传统“与”门配置实现的同步门电路339。以下将参考图4所示的时序图说明同步门电路339的运行过程。
例如，图4示出与一个同步门电路339相连的线路474(如图3C所示)上的串行数据脉冲。此串行数据脉冲与D∑ΔM 330之一产生的比特流对应。此外，因为各D∑ΔM 330优选以5MHz的采样频率对其输入端的数值进行采样，所以线路474上的个数据脉冲的宽度为200η秒。因此，在时间1与200η秒之间产生逻辑值为“1”的数据位；在时间200η秒与400η秒之间产生逻辑值为“0”的数据位；而在时间400η秒与600η秒之间产生逻辑值为“1”的数据位。
图4还示出线路366上的窗信号。如上所述，窗信号优选为差分信号。因此，图3A所示的线路366是与各同步门电路339的两个输出端相连的2比特宽线路。
我们认识到通过准确控制寄存器472提供的数据脉冲的宽度和间隔可以提供精度。为此，同步门电路339将线路474上的数据与线路366上的窗信号同步。然后，将线路476上的同步数据(如图4所示)送到滤波器338。
如图4所示，线路476上的数据脉冲的宽度等于线路366适当脉冲的宽度；并且线路476上相邻两个数据脉冲的最小间距等于线路366上两个脉冲之间的间距。此外，如果寄存器472将逻辑值为“1”的数据位送到同步门电路339，则同步门电路339将固定宽度的脉冲送到滤波器338。另一方面，如果寄存器472将逻辑值为“0”的数据位送到同步门电路339，则同步门电路339不向滤波器338发送脉冲。最后，滤波器338将这些数据比特流由PDM信号转换为常数值等于要求的DC基准电压VR1至VR20的PCM信号。
尽管对一个实施例进行了说明，但是还可以实现各种替换实施例和变换实施例。例如，如上所述，插脚片电路具有CMOS部分和双极型部分，定时发生器和D∑ΔM调制器电路系统位于CMOS部分，而D∑ΔD解码器电路系统、驱动器/接收器通道以及PMU位于双极型部分。然而，这仅是说明性实例。插脚片电路在CMOS部分和双极型部分内可以配置不同的电路块。
例如，D∑ΔD解码器电路系统可以包括在CMOS部分内。这样就不需要利用复用器和计数器将多个比特流合并，也不需要利用移位寄存器将比特流分离。此外，这会要求相应的IC具有更多的插脚用于将基准电压从CMOS IC内的D∑ΔD解码器电路系统送到双极型IC内的驱动器/接收器通道和PMU，这样就可以使系统成本更低并有效利用面积。
此外，还可以完全去掉PMU 220内的选择电路，并且可以直接将基准电压送到驱动器与差动放大器电路系统。
此外，在本发明的变换实施例中，除了更大的数值用于检测电阻器外，可以在实现双极型部分242的IC上复制包括差动放大器391、检测电阻器397、开关394以及驱动电路系统392(参考图3A)的电路。此复制电路中的差动放大器的输出可以与其它差动放大器391和399的输出复用。因此，复用器390需要附加输入与控制线。
例如，复制电路内的检测电阻器的电阻值可以等于25KΩ，而初始电路内的检测电阻器397的电阻值等于1KΩ。这种更大的检测电阻器通常允许更小的电流电平具有更高分辨率。
此外，初始电路和复制电路内的驱动器可以使用相同的基准电压电平(例如：VR1)。这是因为可以对电路内诸如开关394的各开关进行控制，以致一次只使用一个电路。如果将低分辨率说明开关引入本发明，则此实施例尤其有用。
此外，在此描述的D∑ΔM调制器优选为二阶调制器。然而，进行低通滤波之后，可以使用更高阶的调制器进一步降低基准电压内的残留噪声。因为更高阶的调制器通常要求进行更高阶的模拟滤波，所以预计会增加整个电路的复杂程度，因此会降低面积和成本的有效性。
因此，本发明仅由所附权利要求的精神和范围来限定。

Claims (20)

1.一种适合用于自动测试系统的半导体芯片，该半导体芯片包括：
调制电路，具有控制输入端和与半导体芯片的输出焊盘相连的输出端，该调制电路在其输出端产生后续被转换为第一直流电平的数字比特流，数字比特流表示调制电路的控制输入端的值；以及
可编程数字信号处理装置，用于对第一直流电平进行监测和控制，数字信号处理装置包括与半导体芯片的输入焊盘相连的模数通道，模数通道用于将施加到输入焊盘的第二直流电平转换为数字数据，第二直流电平与第一直流电平成正比，
其中对数字信号处理装置进行编程，以确定数字数据与存储在存储器内的理想数据之间的偏差，并对调制电路的控制输入端的值进行控制，将此偏差减小到最小。
2.根据权利要求1所述的半导体芯片，
其中利用CMOS技术实现此芯片。
3.根据权利要求1所述的半导体芯片，
该半导体芯片进一步包括多个定时发生器电路，各定时发生器电路具有控制输入端和输出端，输出端在根据控制输入端的值确定的时间具有信号，并且
其中将定时发生器电路的输出端连接到半导体芯片的输出焊盘。
4.根据权利要求1所述的半导体芯片，
其中所述调制电路为数字∑-Δ调制器。
5.一种自动测试系统，该自动测试系统包括第一半导体芯片和第二半导体芯片，其中：
所述第一半导体芯片为权利要求1所述的半导体芯片，以及
所述第二半导体芯片包括：
在其上形成的参数测量单元，该参数测量单元具有多个基准输入端和与所述第一半导体芯片的输入焊盘相连用于施加第二直流电平的输出端；以及
转换电路，具有与所述第一半导体芯片的输出焊盘相连的数字输入端和与参数测量单元的基准输入端相连的模拟输出端。
6.根据权利要求5所述的自动测试系统，
其中采用CMOS技术实现所述第一半导体芯片，采用双极型技术实现第二半导体芯片。
7.一种运行自动测试设备的方法，这种类型的自动测试设备具有在第一集成电路上实现的可编程数字信号处理装置和在第二集成电路上实现的参数测量电路系统，该方法包括步骤：
(a)利用在所述第一集成电路上实现的电路装置产生驱动数据；
(b)将驱动数据传送到所述第二集成电路；
(c)利用参数测量电路系统产生与驱动数据成正比的直流电平；
(d)将直流电平送到第一集成电路；
(e)利用数字信号处理装置确定产生的直流电平与要求的直流电平之间的偏差；以及
(f)如果在步骤(e)确定存在偏差，则利用数字信号处理装置调节驱动数据以将偏差减小到最小。
8.根据权利要求7所述的方法，
其中采用CMOS技术实现所述第一集成电路而采用双极型技术实现所述第二集成电路。
9.根据权利要求7所述的方法，
其中产生驱动数据的步骤包括产生串行比特流。
10.根据权利要求9所述的方法，
其中传送驱动数据的步骤包括通过所述第一集成电路的单个插脚传送串行比特流。
11.根据权利要求10所述的方法，
该方法进一步在所述步骤(b)之后和在所述步骤(c)之前包括步骤：
利用所述第二集成电路上的电路装置将串行比特流分离为多个分离比特流，以及
将分离的比特流传送到参数测量电路系统。
12.根据权利要求10所述的方法，
其中传送串行比特流的步骤包括利用多个数字∑-Δ调制器产生多个比特流的步骤，各比特流代表一个基准电平，并复用多个比特流以产生单个比特流。
13.一种半导体芯片的制造过程，该制造过程包括步骤：
(a)提供在其上具有多个芯片的晶片；
(b)利用权利要求7所述的方法测试各芯片以识别有效芯片；
(c)封装有效芯片。
14.一种适于在自动测试系统内使用的半导体芯片，该芯片包括：
可编程数字信号处理装置，其包括至少一个数模通道和至少一个模数通道，将数模通道的输出端连接到半导体芯片的输出焊盘，而将模数通道的输入端连接到半导体芯片的输入焊盘，
其中数模通道在其输出端将数字信号处理装置提供的数字数据转换为第一直流电平，然后测试系统将第一直流电平送到受测装置，
其中模数通道将其输入端的第二直流电平转换为相应的数字数据，并将相应的数字数据传送到数字信号处理装置，第二直流电平与第一直流电平成正比，以及
其中对数字信号处理装置进行编程以确定对应于第二直流电平的数字数据与存储在存储器内的要求数据之间的偏差，并对送到数模通道的数字数据进行控制以将该偏差减小到最小。
15.根据权利要求14所述的半导体芯片，
其中第二直流电平与流入或流出连接第一直流电平的负载的电流成正比。
16.根据权利要求14所述的半导体芯片，
其中采用CMOS技术实现芯片。
17.根据权利要求14所述的半导体芯片，
该半导体芯片进一步包括多个定时发生器电路，各定时发生器电路具有控制输入端和输出端，该输出端在根据控制输入端的值确定的时间具有信号，并且
其中将定时发生器的输出端连接到半导体芯片的输出焊盘。
18.一种自动测试系统，该自动测试系统包括第一半导体芯片和第二半导体芯片，其中：
所述第一半导体芯片是权利要求14所述的半导体芯片，以及
所述第二半导体芯片包括：
在其上形成的参数测量单元，参数测量单元具有多个基准输入端和至少一个输出端；
其中一个基准输入端连接到所述第一半导体芯片的输出焊盘，并且
其中参数测量单元的输出端连接到所述第一半导体芯片的输入焊盘，用于施加第二直流电平。
19.根据权利要求18所述的自动测试系统，
其中采用CMOS技术实现所述第一半导体芯片，而采用双极型技术实现所述第二半导体芯片。
20.根据权利要求1所述的半导体芯片，
其中第二直流电平与流入或流出连接到第一直流电平的负载的电流成正比。
CNB008034257A 1999-02-05 2000-02-03 自动测试系统及其运行方法 Expired - Fee Related CN1248001C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/245,519 1999-02-05
US09/245,519 US6374379B1 (en) 1999-02-05 1999-02-05 Low-cost configuration for monitoring and controlling parametric measurement units in automatic test equipment

Publications (2)

Publication Number Publication Date
CN1339111A CN1339111A (zh) 2002-03-06
CN1248001C true CN1248001C (zh) 2006-03-29

Family

ID=22927012

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB008034257A Expired - Fee Related CN1248001C (zh) 1999-02-05 2000-02-03 自动测试系统及其运行方法

Country Status (7)

Country Link
US (1) US6374379B1 (zh)
EP (1) EP1157279B1 (zh)
JP (1) JP4503187B2 (zh)
KR (1) KR100676192B1 (zh)
CN (1) CN1248001C (zh)
DE (1) DE60034435T2 (zh)
WO (1) WO2000046609A1 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6691077B1 (en) * 1998-09-25 2004-02-10 Texas Instruments Incorporated Capture and conversion of mixed-signal test stimuli
US6452436B1 (en) * 2001-04-12 2002-09-17 Teradyne, Inc. Apparatus and method for managing automatic transitions between multiple feedback paths
US6820226B2 (en) * 2002-01-07 2004-11-16 International Business Machines Corporation Method, apparatus and computer program product for contention testing
US6885212B2 (en) * 2002-06-25 2005-04-26 Fujitsu Limited Semiconductor device and test method for the same
DE602004007906T2 (de) * 2003-03-19 2008-04-10 Advantest Corp. Testeinrichtung und einstellverfahren
US7256600B2 (en) * 2004-12-21 2007-08-14 Teradyne, Inc. Method and system for testing semiconductor devices
US7135881B2 (en) * 2004-12-21 2006-11-14 Teradyne, Inc. Method and system for producing signals to test semiconductor devices
US7343558B2 (en) * 2005-03-31 2008-03-11 Teradyne, Inc. Configurable automatic-test-equipment system
US7957461B2 (en) * 2005-03-31 2011-06-07 Teradyne, Inc. Calibrating automatic test equipment
US7560947B2 (en) 2005-09-28 2009-07-14 Teradyne, Inc. Pin electronics driver
CN100425999C (zh) * 2006-01-19 2008-10-15 中兴通讯股份有限公司 一种基于可编程逻辑器件的电路板故障自定位装置及其方法
JP4748073B2 (ja) * 2006-02-13 2011-08-17 ミツミ電機株式会社 電池パック
US7768278B2 (en) * 2007-02-14 2010-08-03 Verigy (Singapore) Pte. Ltd. High impedance, high parallelism, high temperature memory test system architecture
US9217653B2 (en) * 2007-09-13 2015-12-22 Rosemount Inc. High performance architecture for process transmitters
CA2623257A1 (en) * 2008-02-29 2009-08-29 Scanimetrics Inc. Method and apparatus for interrogating an electronic component
US9772372B2 (en) * 2014-01-30 2017-09-26 Texas Instruments Incorporated Kill die subroutine at probe for reducing parametric failing devices at package test
US20200256914A1 (en) * 2019-02-07 2020-08-13 Nuvoton Technology Corporation Slew Rate Programming in Automatic Test Equipment (ATE)
US11313903B2 (en) * 2020-09-30 2022-04-26 Analog Devices, Inc. Pin driver and test equipment calibration
CN113644819B (zh) * 2021-06-29 2022-02-11 国网浙江省电力有限公司 一种特高压直流发生器及电压调节方法
CN113721135B (zh) * 2021-07-22 2022-05-13 南京航空航天大学 一种sram型fpga故障在线容错方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4348759A (en) * 1979-12-17 1982-09-07 International Business Machines Corporation Automatic testing of complex semiconductor components with test equipment having less channels than those required by the component under test
US4646299A (en) 1983-08-01 1987-02-24 Fairchild Semiconductor Corporation Method and apparatus for applying and monitoring programmed test signals during automated testing of electronic circuits
US4656632A (en) * 1983-11-25 1987-04-07 Giordano Associates, Inc. System for automatic testing of circuits and systems
GB2150696B (en) * 1983-11-25 1988-09-01 Mars Inc Automatic test equipment
US4626769A (en) 1985-03-13 1986-12-02 Analog Devices, Inc. Voltage/current source
DE3621937A1 (de) 1986-06-30 1988-01-07 Bosch Gmbh Robert Ueberwachungseinrichtung fuer eine elektronische steuereinrichtung in einem kraftfahrzeug
US4724378A (en) * 1986-07-22 1988-02-09 Tektronix, Inc. Calibrated automatic test system
US4816750A (en) * 1987-01-16 1989-03-28 Teradyne, Inc. Automatic circuit tester control system
US4862069A (en) * 1987-08-05 1989-08-29 Genrad, Inc. Method of in-circuit testing
US5225772A (en) * 1990-09-05 1993-07-06 Schlumberger Technologies, Inc. Automatic test equipment system using pin slice architecture
JP2709982B2 (ja) * 1991-01-25 1998-02-04 日立電子エンジニアリング株式会社 Ｉｃテスター
US5235273A (en) 1991-07-12 1993-08-10 Schlumberger Technologies, Inc. Apparatus for setting pin driver/sensor reference voltage level
JPH06347521A (ja) * 1993-06-08 1994-12-22 Hitachi Ltd 半導体集積回路装置
US5512895A (en) 1994-04-25 1996-04-30 Teradyne, Inc. Sample rate converter
JP3390533B2 (ja) * 1994-06-15 2003-03-24 株式会社アドバンテスト 電圧印加電流測定回路
US6469493B1 (en) * 1995-08-01 2002-10-22 Teradyne, Inc. Low cost CMOS tester with edge rate compensation
US5652524A (en) * 1995-10-24 1997-07-29 Unisys Corporation Built-in load board design for performing high resolution quiescent current measurements of a device under test
JPH09159722A (ja) * 1995-12-05 1997-06-20 Advantest Corp 半導体直流試験装置
KR100299716B1 (ko) * 1997-07-24 2001-09-06 가야시마 고조 Ic시험장치및방법
US5905403A (en) 1997-09-29 1999-05-18 Credence Systems Corporation Multiple output programmable reference voltage source
US6101458A (en) * 1997-10-30 2000-08-08 Lsi Logic Automatic ranging apparatus and method for precise integrated circuit current measurements
US6154715A (en) * 1999-01-15 2000-11-28 Credence Systems Corporation Integrated circuit tester with real time branching

Also Published As

Publication number Publication date
EP1157279B1 (en) 2007-04-18
JP2002541432A (ja) 2002-12-03
CN1339111A (zh) 2002-03-06
JP4503187B2 (ja) 2010-07-14
WO2000046609A1 (en) 2000-08-10
EP1157279A1 (en) 2001-11-28
DE60034435D1 (de) 2007-05-31
DE60034435T2 (de) 2008-01-10
KR100676192B1 (ko) 2007-01-30
US6374379B1 (en) 2002-04-16
KR20010101971A (ko) 2001-11-15

Similar Documents

Publication Publication Date Title
CN1248001C (zh) 自动测试系统及其运行方法
US10673723B2 (en) Systems and methods for dynamically reconfiguring automatic test equipment
US6492798B2 (en) Method and circuit for testing high frequency mixed signal circuits with low frequency signals
KR100816468B1 (ko) 고속 데이터 스트림을 캡쳐하여 평가하는 방법 및 장치
US8283933B2 (en) Systems and methods for built in self test jitter measurement
KR100965496B1 (ko) 시험 장치 및 시험 방법
CN101048780A (zh) 用于校准和/或校直通信信道的方法和装置
CN1248002C (zh) 半导体芯片及使用该半导体芯片的自动测试系统
CN100344089C (zh) 具备故障检测功能的通信装置
US8010933B2 (en) Source synchronous timing extraction, cyclization and sampling
US7113749B2 (en) System and method for measuring a high speed signal
KR20040062647A (ko) 집적 회로 테스트 방법 및 테스트 머신
CN1199049C (zh) 集成电路测试装置的定时校正方法及其装置
US6781399B2 (en) On-chip ADC test for image sensors
CN1809856A (zh) 显示装置及其驱动装置、驱动装置或显示装置的检查方法
CN1177448C (zh) 无线通信基带调制电路及其多通道增益匹配控制方法
Fan et al. Qualifying Serial Interface Jitter Rapidly and Cost-effectively
EP1873787A1 (en) Automatic regulation method for the reference sources in a non volatile memory device and corresponding memory device
JPH11168380A (ja) Ａｄコンバータ
Syrus Capabilities of a low cost tester for testing digital video decoders

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060329

Termination date: 20120203