KR20040062647A - 집적 회로 테스트 방법 및 테스트 머신 - Google Patents

집적 회로 테스트 방법 및 테스트 머신 Download PDF

Info

Publication number
KR20040062647A
KR20040062647A KR10-2004-7007947A KR20047007947A KR20040062647A KR 20040062647 A KR20040062647 A KR 20040062647A KR 20047007947 A KR20047007947 A KR 20047007947A KR 20040062647 A KR20040062647 A KR 20040062647A
Authority
KR
South Korea
Prior art keywords
test
comparator
voltage
integrated circuit
circuit
Prior art date
Application number
KR10-2004-7007947A
Other languages
English (en)
Inventor
시르켈코넬리스오
Original Assignee
코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리즈케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Publication of KR20040062647A publication Critical patent/KR20040062647A/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/27—Testing of devices without physical removal from the circuit of which they form part, e.g. compensating for effects surrounding elements
    • G01R31/275—Testing of devices without physical removal from the circuit of which they form part, e.g. compensating for effects surrounding elements for testing individual semiconductor components within integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Analogue/Digital Conversion (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

집적 회로가 테스트 머신에 삽입될 때, 테스트 중인 집적 회로 내의 비교기(122)의 입력단(120a)과 출력단(120b) 사이에 외부 피드백 루프가 성립되는 방식으로 적분 회로(102)가 테스트 머신에 제공된다. 따라서, 상기 비교기(122)의 입력 전압은 상기 비교기(122)의 임계 레벨 부근에서 진동한다. 테스트 결과가 피드백 루프의 진동 전압의 평균값에 따라 결정된다. 일 실시예에서, 피드백 루프는 그 출력단(14)에 아날로그 적분 회로가 추가된 디지털 테스트 테스터(100, 104, 106)를 사용해서 구현된다.

Description

집적 회로 테스트 방법 및 테스트 머신{TEST MACHINE FOR TESTING AN INTEGRATED CIRCUIT WITH A COMPARATOR}
비교기는 입력 전압이 임계 전압 이상인지 이하인지에 따라서 하나의 로직 레벨 혹은 다른 로직 레벨을 출력하는 회로이다. 많은 집적 회로에서, 비교기의 임계 전압 레벨 및 상세하게는 서로 다른 비교기의 임계 레벨 사이의 상대적인 오프셋은 집적 회로가 사용되도록 허용되기 전에 테스트되어야 하는 중요한 성능 파라미터이다.
이는, 고 전압과 저 전압이 비교기에 계속해서 인가되고, 입력 전압이 하이 레벨과 로우 레벨 사이에서 변할 때, 그 출력을 모니터해서 출력의 로직 레벨을 결정하는 간단한 테스트에 상기 테스트 과정이 한정될 수는 없다는 것을 의미한다. 임계 레벨의 위치가 어디인지도 테스트되어야 한다.
임계 레벨의 테스트는 통상적으로 비교기에 일련의 입력 전압을 인가하고,결과로 나온 출력 전압을 판독함으로써 수행된다. 가장 간단한 실시예에서, 일련의 계단형(점진적인 증가) 입력 전압이 사용된다. 이러한 테스트에는 상당히 많은 시간이 소모된다. 더 복잡한 실시예에서, 임계 레벨 이상으로 알려진 가장 낮은 알려진 전압과 임계 레벨 이하로 알려진 가장 높은 알려진 전압 사이의 중간의 입력 전압을 인가할 때마다 바이너리 검색이 수행된다. 이러한 테스트는 계단형 테스트보다는 빠르지만, 역시 상당한 시간이 걸린다. 또한, 이러한 종류의 테스트는 임계 전압의 약간의 불안정에도 취약하다. 이 두가지 테스트 모두의 추가적인 문제는 이들이 전용 아날로그 테스트 머신을 필요로 해서, 통상의 바이너리 테스트보다 더 비용이 많이 든다는 것이다.
본 발명은 집적 회로 테스트 분야에 관한 것이고, 더 상세하게는 비교기의 임계 전압의 테스트에 관한 것이다.
본 발명에 따른 시스템, 방법 및 머신의 목적 및 유익한 측면이 도면을 사용해서 더 상세하게 설명될 것이다.
도 1은 디지털 테스트 시스템을 도시하는 도면,
도 2는 테스트 신호를 도시하는 도면,
도 2a는 추가 테스트 신호를 도시하는 도면,
도 3은 아날로그 테스트 시스템을 도시하는 도면,
도 4는 집적 회로를 도시하는 도면,
도 5는 테스트 머신의 상세를 도시하는 도면,
도 6은 적분 회로를 도시하는 도면.
무엇보다, 본 발명의 목적은 테스트 시간을 감소시키고 임계 레벨의 불안정성을 완화시킨 테스트 시스템, 테스트 머신 및 테스트 방법을 제공하는 것이다.
본 발명에 따른 테스트 방법이 청구항 1항에 개시되어 있다. 피드백 루프를 사용해서 비교기가 진동 상태(in oscillation)가 되게 하고, 진동 전압의 평균값을 사용해서 테스트 결과를 측정함으로써, 테스트 중에 신뢰 가능한 임계 전압의 평가치가 빠르게 획득된다.
평균값은 예컨대 비교기의 임계 전압에 대해 미리 정한 오프셋을 갖는 임계 전압을 가져야 하는 추가 비교기의 임계 전압을 테스트하기 위해, 테스트 전압을 선택하는 데 사용될 수 있다. 이러한 추가 비교기의 테스트는 미리 정한 오프셋을갖는 전압의 한쪽을 이 비교기에 인가하고, 이들 전압에 응답해서 이들 비교기가 논리적으로 상보 관계인 출력 신호를 생성하는지 테스트 함으로써 수행될 수 있다. 다른 실시예에서, 양 비교기의 임계 전압이 측정되고 비교될 수 있다.
많은 집적 회로가 통상적으로 집적 회로의 외부로부터는 직접 액세스될 수 없는 복수의 비교기를 포함하고 있다. 이 경우, 집적 회로는 집적 회로의 외부 컨택트에 개개의 비교기를 하나씩 차례로 접속시키는 스위칭 회로를 포함할 수 있다. 이 경우, 복수의 비교기를 하나씩 차례로 테스트하기 위해서 피드백 루프가 사용될 수 있다.
일 실시예에서, 디지털 테스트 머신이 사용되고, 여기서 디지털 테스트 패턴이 피드백 루프에서 생성된다. 예컨대, 로우 패스 RC 필터인 아날로그 적분(integrating)("-ing"임에 주의한다. 반드시 integrat"ed"일 필요는 없다) 회로는 디지털 테스트 패턴을 적분시키기 위해서 테스트 패턴 생성기 사이에 삽입되었다. 테스트 패턴의 (평균) 출력 레벨은 비교기 출력 전압이 전이될 때 변화된다. 따라서, 적은 추가 비용을 가지고도, 정확한 비교기의 임계 레벨을 테스트하는 데 종래의 디지털 테스터가 사용될 수 있다.
도 1은 테스트 시스템을 도시하고 있다. 테스트 시스템은 테스트 머신(10), 테스트 중인 집적 회로(12) 및 평균 측정 회로(18)를 포함한다. 테스트 머신은 테스트 패턴 생성기(100), 적분 회로(102), 디지털 응답 패턴 측정 회로(104) 및 컨트롤러(106)를 포함한다. 컨트롤러(106)는 테스트 패턴 생성기(100) 및 측정 회로(104)에 연결된다. 테스트 패턴 생성기(100)는 출력단(14)을 통해서 집적 회로(12)의 컨택트(120a-120c)에 연결된다. 집적 회로(12)의 추가 컨택트(124a-124c)는 입력단(16)을 통해서 측정 회로(104)에 연결된다. 예컨대, 적분 회로(102)는 저항(110) 및 캐패시터(112)를 포함하는 것으로 도시되어 있다. 저항(110)은 테스트 패턴 생성기(100)와 출력단(14) 사이에 직렬로 접속된다. 캐패시터(112)는 출력단(14)과 접지 사이에 접속된다(실제로, 집적 회로에 대한 접속 배선의 영향을 방지하도록 캐패시터(112)와 출력단(14) 사이에 버퍼 회로(도시 생략)가 포함될 수 있다). 평균 측정 회로(18)는 적분 회로(102)의 입력단에 연결된입력단 및 컨트롤러(106)에 연결된 출력단을 갖고 있다.
집적 회로(12)는 제 1 컨택트(120a)에 연결된 입력단 및 제 2 컨택트(124a)에 연결된 출력단을 구비한 비교기(122)를 포함한다.
동작시에, 테스트 머신(10)은 로버스트한 아날로그 테스트를 구현하기 위해서 종래의 바이너리 테스트 기능을 사용한다. 컨트롤러(106)는 바이너리 테스트 패턴을 생성하고, 이 테스트 패턴을 출력단에 공급하도록 테스트 패턴 생성기(100)에 지시한다. 후속해서 측정 회로(104)는 테스트 패턴에 응답해서 바이너리 응답을 판독한다.
많은 종래의 테스트 머신은 연속 클록 사이클로 출력되어야 하는 테스트 신호 값을 나타내는 테스트 프로그램의 제어 하에서 동작한다. 표 Ⅰ은 이러한 프로그램을 나타낸다.
프로그램의 인스트럭션은 컨트롤러(106)의 메모리(도시 생략) 내의 연속 어드레스에 저장된다. 표 Ⅰ의 제일 왼쪽 열은 메모리의 많은 어드레스의 어드레스를 포함한다. 각각의 어드레스에는 (1) 생성기(100)에 의해 출력되어야 하는 디지털 신호 패턴, (2) 응답 패턴 측정 회로(104)에 의해 측정될 것으로 예상되는 응답 신호 및 (3) 컨트롤러가 취할 액션을 정의하는 정보가 저장된다.
컨트롤러(106)는 메모리를 어드레싱하는 어드레스 카운터(도시 생략)를 포함한다. 따라서, 통상적으로 어드레스는 연속해서 어드레싱되며 어드레스에 의해 정의되는 디지털 신호 패턴은 생성기(100)에 의해 출력된다. 본 발명에 관한 디지털 신호 패턴이 제 1 열에 포함된 주소에 따라서, 표 Ⅰ의 두번째 열에 도시된다. 제 1 어드레스(100)에 따라서, 디지털 "1"이 적분 회로(102)에 출력된다. 제 2 어드레스(102)에 따라서 집적 회로로의 출력은 하이 임피던스 상태(Z)가 된다. 어드레스 "200"에서, 패턴 생성기(100)는 디지털 "0"을 적분 회로(102)에 출력할 것이다.
표 Ⅰ의 세번째 열은 본 발명에 관한 응답 신호의 일부를 포함하고, 네번째 열은 본 발명에 관한 인스트럭션을 포함한다. 표 Ⅰ의 세번째 열에 도시된 바와 같이, 제 2 어드레스(101)는 어드레스 카운터가 이 어드레스를 어드레싱하면, 응답 "1"이 비교기의 출력 컨택트(124a)로부터 예상된다는 것을 나타낸다. 4번째 열은 이 패턴이 검출되는 경우, 컨트롤러(106)가 그 어드레스 카운터의 값을 "200"으로 변경하고, 검출되지 않는 경우 "100"으로 변경한다는 것을 나타낸다. 따라서, 비교기(122)가 디지털 "0"을 출력하고 있는 한 테스트 머신(10)은 적분 회로(102)의 입력의 테스트 패턴값을 디지털 "1"로 유지할 것이고, 비교기(122)가 디지털 "1"을출력하기 시작하면, 테스트 머신(10)은 테스트 패턴값이 "0"이 되도록 스위칭할 것이다.
유사하게, 표 Ⅰ의 어드레스(200, 201)의 행에 표시된 바와 같이, 비교기(122)가 디지털 "1"을 출력하고 있는 한, 테스트 머신(10)은 적분 회로(102)의 입력단의 테스트 패턴값은 디지털 "0"으로 유지할 것이고, 비교기(122)가 디지털 "0"을 다시 출력하기 시작하면, 테스트 머신(10)은 테스트 패턴값이 "1"이 되도록 스위칭할 것이다.
도 2는 이론적으로, 시간 함수 "t"로서 테스트 패턴 생성기(100)에 의해 생성될 수 있는 테스트 패턴(20), 테스트 패턴(20)에 응답해서 적분 회로(102)의 출력단에 형성된 적분 전압(22), 적분 전압(22)에 응답해서 비교기(122)의 출력단에 형성된 비교기 출력 전압(24) 및 클록 신호(28)를 도시한다. 본 발명의 원리를 설명하기 위해서, 다양한 신호의 전이 사이의 최소 지연이 나타난다. 일반적으로, 테스트 패턴 생성기(100)가 클록 신호(28)의 에지에서만 전이하고, 비교기(122)가 클로킹된 비교기가 될 수 있기 때문에, 클록 전이(반드시 테스트 머신(10)과 동일한 클록일 필요는 없다)의 출력을 변경하는 경우에만, 다양한 신호의 전이 사이에 지연이 존재한다는 점에 주의한다.
컨트롤러(106)를 통해서 측정 회로(104)로부터 테스트 패턴 생성기(100)를 연결시키는 피드백 및 적분 회로(102)를 사용함으로써, 비교기(122)의 아날로그 테스트를 제어하는 데 이들 바이너리 테스트 성능을 사용하는 것이 가능해진다. 초기 단계에서, 컨트롤러(106)는 적분 전압이 낮은 값으로 접근하게 한다. 이는 테스트 패턴 생성기(100)가 적분 회로(102)의 시상수보다 더 긴 시간 동안 바이너리 로우 레벨 신호를 출력하게 함으로써 구현될 수 있다. 다른 방안으로, 예컨대 스위칭 트랜지스터(도시 생략)를 사용해서 구현되는 스위치가 한편으로는 저항(110)과 캐패시터(112) 사이의 노드에, 다른 한편으로는 캐패시터(112)와 접지 사이에 포함될 수 있다. 이 스위치는 적분 회로(102)의 출력단의 전압을 초기화하도록 테스트 패턴 생성기(100)로부터의 신호에 의해서 제어될 수 있다.
컨트롤러(106)는 두번째 단계에서 테스트 패턴 생성기(100)가 높은 레벨의 신호를 적분 회로(102)에 출력하게 한다. 이는 적분 전압(22)을 상승시킨다. 더 일반적으로 신호(20)는 더 높은 레벨 값 및 더 낮은 레벨 값을 포함할 수 있다. 이 경우, 적분 전압(22)이 상승하는 평균 속도 및 이것이 도달하는 최종 레벨은 신호(20)의 짧은 순간의 평균 레벨에 따라 달라질 것이다. 서로 다른 짧은 순간의 신호 레벨이 서로 다른 신호의 듀티 사이클을 사용해서 구현될 수 있다(바이너리 신호(20)의 듀티 사이클은 바이너리 신호가 로직 하이인 시간의 분수로 정의된다. 도시된 바와 같이 영구적으로 하이 신호인 경우에, 듀티 사이클이 100%라고 한다. 이는 적분 회로(102)의 출력 전압(22)을 상승시킨다).
적분 회로(102)의 출력 전압(22)을 상승시키는 것에 응답해서 비교기(122)의 로직 출력 레벨(24)이 변하는 것을 측정 회로(104)가 검출하면, 컨트롤러(106)는 테스트 패턴 생성기(100)가 바이너리 출력 신호(20)의 레벨을 낮추도록 지시해서 적분 회로(102)의 출력 전압(22)을 강하시키는 세번째 단계를 개시한다.
측정 회로(104)가 비교기(122)의 로직 출력 레벨(24)이 적분 회로(102)의 출력 전압(22)의 강하에 응답해서 변하는 것을 검출하면, 컨트롤러(106)는 테스트 패턴 생성기(100)가 바이너리 출력 신호(20)의 레벨을 다시 상승시키도록 지시하는 네번째 단계를 개시한다. 이 레벨은 적분 회로(102)의 출력 전압을 다시 상승시키기에는 (평균적으로)낮다. 컨트롤러(106)는 세번째 단계와 네번째 단계를 여러번 반복한다.
결과적으로, 적분 전압(22)은 비교기(122)의 임계 전압 이상과 이하 사이에서 진동할 것이다. 평균 측정 회로(18)가 이런 측정을 수행해서 많은 단계(26c-d)에 대한 평균을 구한다. 평균 측정의 결과가 컨트롤러(106)에 공급되어서 테스트하는 데 사용되거나, 집적 회로(12)를 합격시킬지, 불합격시킬지 테스트 결정을 하는데 사용된다. 물론, 평균 측정 회로가 자체의 출력(14)에 접속될 필요는 없다. 평균 전압 레벨이 패턴 생성기(100)로부터의 출력 신호의 출력 전압의 적분에 의해 결정되는 회로의 임의의 포인트가 출력단(14) 대신에 사용될 수 있다.
다른 방안으로, 평균 레벨의 측정이 디지털 측정 회로(104)에 의해 수신된 신호로부터 측정될 수 있다. 클록 사이클의 평균 네트 수(네트: 집적 회로(104)로의 입력 신호(20)가 로우인 클록 사이클의 수와 입력 신호(20)가 하이인 클록 사이클의 수의 차분)이후에 비교기의 출력이 스위칭되는 것이 보여진다. 또한, 아래에 설명되는 바와 같이, 집적 회로 내의 비교기들의 상대적인 임계 레벨만이 테스트되어야 할 때는, 실제 임계 레벨을 정확하게 결정할 필요는 없다.
많은 테스트 장치에서, 특정 문제는 테스트 장치가 상당한 파이프라인 지연을 갖는다는 점이다. 즉, 테스트 패턴 생성기(100)가 전체 클록 사이클 동안 한번 출력 신호(20)의 로직 레벨을 변화시킬 수 있지만, 테스트 패턴 생성기(100)가 어떤 출력단에 어떤 로직 레벨을 출력하라고 지시받은 시간과 이 로직 레벨이 실제로 출력되어서 집적 신호(22)의 방향에 변화가 일어나는 시간 사이에 어떤 최소한의 클록 사이클이 소요된다. 또한, 비교기(122)가 출력 신호(24)를 출력하는 시간과 테스트 컨트롤러(106)가 측정 회로(104)로부터 이 출력 신호의 측정 결과에 액세스하는 시간 사이에 많은 클록 사이클이 존재한다. 파이프라인 지연으로 인해서, 비교기(122)의 출력단의 로직 레벨에 변화가 일어난 후에 다음 클록 사이클에서 바로 적분 전압(22)을 강하시킬 수 없다.
표 Ⅰ의 실시예에서, 파이프라인 지연은 표 Ⅰ의 두번째 행에 나타난 바와 같이 어드레스 "101"로부터의 정보를 컨트롤러(106)가 판독하는 클록 사이클과, (1) 테스트 패턴 생성기(100)에 의해 이 행의 두번째 열의 테스트 패턴이 출력되고, (2) 세번째 열에 표시된 비교 결과가 컨트롤러(106)에 다시 도달하는 클록 사이클 사이에 지연을 유발한다. 따라서, 표 Ⅰ의 하나의 행의 다양한 열의 항목에 의해 표시되는 명령어는 서로 다른 클록 사이클로 동작되고, 컨트롤러가 응답할 수 있기 전 까지 많은 클록 사이클이 소요될 것이다. 표 Ⅰ에서, 99클록 사이클이 소요되는 것으로, 즉 두번째 열에 표시된 비교에 대한 응답이 컨트롤러가 어드레스 "199"에 이르렀을 때만 동작하는 것으로 가정한다. 그 사이에, 드라이브 출력이 하이 임피던스 상태(Z)가 된다. 이는 테스트 패턴(20)에서 빗금친 영역(21)으로 표시되어 있다. 따라서, 집적 신호(22)는 이 지연 기간 동안 일정하게 유지될 것이다.
다른 방안으로, 적분 회로(102)의 입력 신호가 일정하게 유지될 수도 있다(표 Ⅰ의 두번째 열에서 Z 대신에 1 및 0). 이 경우, 적분 전압의 오버 슈트는 필요한 테스트 시간을 감소시키고, 테스트의 정확성을 떨어뜨린다. 물론, 어느 정도의 오버 슈트는 진동하는 동안 항상 발생되고 있지만, 파이프라인 지연 동안 적분 회로의 입력을 구동시키지 않음으로써 이 오버 슈트는 감소될 수 있다.
도 2a는 지연을 가진 신호를 나타낸다. 패턴 생성기(100)가 적분 회로(102)로의 출력단에서 하이 임피던스 상태(Z)를 생성하는 시간 간격(21)이 채색된 영역(21)으로 표시되어 있다. 적분 회로(102)의 출력단(14)에서의 신호(22)는 패턴 생성기(100)가 하이 Z 상태에 있지 않은 순간마다 단계적으로 상승하고 하강하며, 테스트 패턴 생성기가 비교기(122)의 출력 신호(26)에서의 전이에 응답하기 전에 다수의 클록 신호(28)의 기간이 소용된다(예컨대 4)는 것을 알 수 있다. 이 지연은 무엇보다 신호(26)에서 전이가 발생하는 시간과 이 전이가 컨트롤러(106)에 도달하는 것을 검출하는 시간 사이의 차이 때문이며, 또한 컨트롤러(106)로부터의 커맨드와 패턴 생성기(100)에 의한 그 동작(effectuation) 사이의 지연 때문이다.
도 3은 테스트 컨트롤러(30)를 포함하는 아날로그 테스트 시스템, TDI(type dependent interface:32) 및 테스트 중인 디바이스(34)를 포함한다. TDI(32)는 테스트 중인 디바이스(34)로의 컨택트(328a, b)를 구비하고 있고, 인버터(324), 스위치(326) 및 저항(320) 및 캐패시터(322)로 이루어진 적분 회로(320, 322)를 포함한다.
스위치(326)는 제 1 컨택트(328a)를 저항(320)의 제 1 단자에 직접 혹은 인버터(324)를 통해서 접속시킨다. 저항(320)의 제 2 단자는 캐패시터(322)를 통해서 접지에 접속되고, 제 2 컨택트(328b)에 접속된다. 테스트 컨트롤러(30)는 TDI(32)를 통해서 테스트 중인 디바이스(34)에 접속된다. 테스트 중인 디바이스(34) 및 스위치(326)에 연결된 제어 출력단을 가지고 있다. 버퍼 회로(329)를 통해서 저항(320)의 제 2 단자에 연결된 측정 입력단을 가지고 있다.
동작시에, 테스트 컨트롤러(30)는 테스트 중인 디바이스(34)를 제어해서, 비교기(도시 생략)의 입력단이 제 2 컨택트(328b)에 접속되게 하고, 비교기의 출력단이 제 1 컨택트(328a)에 접속되게 한다. 테스트 컨트롤러(30)는 비교기의 극성에 따라서 스위치(326)를 제어한다. 높은 입력 전압으로 인해서 로직 하이 출력 전압이 되면, 비교기의 출력단은 인버터(324)를 통해서 저항의 제 1 단자에 접속된다. 높은 입력 전압으로 인해서 로직 로우 출력 전압이 되면, 비교기의 출력단은 저항(320)의 제 1 단자에 직접 접속된다. 따라서, 비교기는 저항(320)의 제 2 단자에서, 비교기의 임계 레벨 부근의 전압의 진동이 일어나게 한다. 테스트 컨트롤러(30)는 이 단자에서 평균 전압을 측정하는 것으로 테스트를 수행한다.
TDI(32) 내의 적분 회로(320, 330)를 피드백 루프와 통합시키는 것이 유익하다. TDI는 테스트 중인 디바이스(34)가 테스트를 위해 삽입되는 테스트 베드에 위치되는 소형 회로로, TDI(32)보다 훨씬 더 커서 캐비넷에 위치되는 테스트 컨트롤러(30)보다 테스트 중인 디바이스(34)에 훨씬 더 가깝게 위치된다. 피드백 루프를 TDI 내에 유지함으로써, 높은 주파수의 진동이 외부 신호에 의해 큰 장해없이 가능하다.
도 4는 집적 회로(40)를 더 상세하게 도시하고 있다. 집적 회로(40)는 기능 회로(48), 비교기(41), 테스트 컨트롤 유닛(46), 입력 멀티플렉서(42), 출력 멀티플렉서(44) 및 로컬 멀티플렉서(43)를 포함한다. 테스트 컨트롤 유닛(46)의 제어하에서, 로컬 멀티플렉서(43)는 비교기를 내부 기능 회로(48) 혹은 집적 회로의 외부 입력단(47a)과 출력단(48b) 사이에 접속시킨다. 후자인 경우에, 입력 멀티플렉서(42) 및 출력 멀티플렉서(44)는 비교기(41) 중 어느 것이 입력단(47a)과 출력단(47b) 사이에 접속될지 결정한다.
통상의 동작 모드에서, 집적 회로(40)는 비교기를 기능 유닛과 함께 내부적으로 사용해서 집적 회로가 하고자 하는 기능을 수행한다. 외부 신호를 사용해서 집적 회로는 테스트 모드가 될 수 있고, 여기서 테스트 제어 유닛(46)은 로컬 멀티플렉서(43)로 하여금 비교기(41)의 입력단 중 하나를 기능 유닛(48)으로부터 디커플링시키도록 한다(각각의 비교기가 디커플링될 수 있는 입력단을 하나만 갖는 것으로 도시되어 있지만, 집적 회로는 입력단 중 선택 가능한 것을 디커플링시킬 수 있다). 디커플링된 선택 가능한 비교기(41)의 입력단은 외부 테스트 입력단(47a)에 접속되고, 이 비교기(41)의 출력단은 외부 출력단(47b)에 연결된다.
이로써 도 1 및 도 3의 테스트 시스템은 다수의 비교기를 순차적으로 테스트할 수 있다. 이 경우, 비교기는 적분 회로에 하나씩 차례로 접속될 수 있다. 각각의 비교기(41)는 진동되고, 그 임계값은 테스트의 일부로서 진동하는 동안 외부 입력단(47a)에 인가되는 평균 입력 신호를 형성하도록 결정될 수 있다.
그러나, 어떤 경우에 비교기(41) 그룹의 상대적인 임계 레벨이 테스트되어야한다. 이 경우, 이런 그룹의 비교기(41) 중 제 1 비교기용으로 결정된 임계값을 나머지 비교기(41)의 그룹 중 제 2 비교기의 스타팅 포인트로 사용하는 것이 바람직하다. 이는 제 2 비교기(41) 각각에 2개의 전압을 연속해서 인가함으로써 제 2 비교기(41)의 계속(go)/중지(no go) 테스트를 사용해서 행해질 수 있다. 피시험 제 2 비교기(41)는 제 1 비교기(41)용으로 결정된 측정된 임계값에 대해 미리 정해진 오프셋에서 자체 임계 전압을 가져야 한다. 제 2 비교기(41)에 인가되는 2개의 전압은 제 1 비교기(41)용으로 결정된 임계 전압에 대해 미리 정한 오프셋을 가지고 있으며, 그 결과 이들 전압은 피시험 제 2 비교기(41)의 의도한 임계값의 양측에 놓인다. 따라서, 제 2 비교기(41)의 테스트는 진동이 사용될 때보다 빠르게 수행된다.
다른 방안으로, 제 2 비교기의 임계값은 진동으로 결정될 수 있으며, 제 1 비교기의 측정된 임계 레벨로부터 유도된 레벨부터 개시한다. 제 2 비교기가 적절하게 동작하면, 초기 레벨이 임계값의 한쪽에 있지만, 공급 전압 레벨보다 이 레벨에 더 가깝게 위치하는 것을 보장되도록 초기 레벨이 선택된다. 따라서, 초기 레벨에 이르는데 적분 시간이 필요없기 때문에 테스트 시간이 감소된다.
도 5는 이 테스트 방법에서 도 1의 테스트 시스템의 일부를 수정한 것을 도시한다. 도 5는 테스트 패턴 생성기(100), 적분 회로(102), 전압 컨트롤러(50) 및 멀티플렉서(52)를 도시하고 있다.
동작시에 제 1 비교기의 임계 레벨 테스트 중에 적분 회로(102)의 출력은 출력단(14)을 통해서 테스트 중인 집적 회로(도시 생략)에 인가된다. 이 테스트 끝에, 전압 컨트롤러(50)는 적분 회로(102)의 출력 전압의 평균값을 샘플링한다. 바람직하게는, 이는 테스트 패턴 생성기(100)로부터의 신호의 제어 하에서 행해진다. 후속해서, 테스트 패턴 생성기(100)는 제 2 비교기를 외부 핀에 접속시키도록 테스트 중인 집적 회로에 신호를 출력한다. 후속해서, 테스트 패턴 생성기(100)는 적분 회로(102)로부터의 샘플 전압에 대해 미리 정한 오프셋을 가진 연속 전압을 출력하도록 전압 컨트롤러(50)에 신호를 보낸다. 테스트 패턴 생성기(100)는 적분 회로(102)의 출력 신호 대신에 테스트 중인 집적 회로에 이들 전압을 전송하도록 멀티플렉서(52)를 시그날링한다. 이 전압에 대한 응답이 이들 비교기를 테스트하기 위해 모니터된다. 물론, 테스트 중인 집적 회로의 테스트 접속에 따라서, 이들 전압은 다른 출력단에도 인가될 수 있다.
다른 실시예에서, 전압 컨트롤러(50)는 제 2 비교기(41)를 테스트하기 위해서, 적분 회로(102)의 출력 전압을 새로운 초기값으로 초기화하지 않는다.
도 6은 도 1의 적분 회로의 다른 실시예를 도시하고 있다. 추가 레지스터(62)가 저항(110)과 직렬로 포함되었다. 스위치(60)가 추가 저항(62)과 병렬로 제공되어서 추가 저항(62)을 단락시킨다. 제 1 및 제 2 비교기(64, 66) 및 AND 게이트(68)도 추가되었다. 제 1 비교기(64)는 제 1 전압(V1)에 연결된 기준 입력단을 갖고 있다. 제 2 비교기(66)는 제 2 전압(V2)에 연결된 기준 입력단을 갖고 있다. 비교기(64, 66)는 적분 회로의 출력단(14)에 연결된 추가 입력단을 갖고 있다. 비교기의 출력단은 AND 게이트(68)에 연결되어서 스위치(60)를 제어한다.
동작시에, 비교기(64, 66)는 전압을 V1에서 V2까지 정의하고, 이 안에 비교기(122)의 임계 레벨이 놓인다. 적분 회로의 출력단(14)의 전압이 이 범위밖에 있으면, 적분 회로의 적분 속도가 증가된다. 출력단(14)의 전압이 범위 V1-V2에 있으면, 속도는 감소된다. 도 6의 실시예에서, 이는 추가 저항(62)과 스위치(60)와의 단락을 추가하거나 제거함으로써 행해지지만, 물론 속도를 변화시키는 다른 방법도 상정할 수 있다. 결과적으로, 비교기(122)의 임계 레벨을 포함하는 전압 범위(V1-V2)에 이르기까지 거의 시간이 걸리지 않기 때문에 테스트 시간이 획득되고, 감소된 적분 속도에 따라서 임계 레벨의 오버 슈트가 더 작기 때문에 정확성이 획득된다.
도 3에서, 테스트 컨트롤러(30)는 테스트 중인 디바이스(34)의 서로 다른 비교기를 컨택트(328a, 328b)에 하나씩 차례로 접속시키는, 테스트 제어 신호를 인가함으로써, 테스트 중인 디바이스(34) 내의 서로 다른 비교기에 대한 일련의 테스트를 수행할 수 있다. 테스트 컨트롤러(30)는 비교기의 극성에 따라서 스위치(326)가 진동하게 설정하고, 결과적으로 나온 저항(320)의 제 2 단자의 평균 전압을 측정한다. 도 1의 디지털 테스트 머신의 경우에, 이 반전(inversion)은 테스트 패턴 생성기(100)의 제어 신호의 선택을 통해서 테스트 컨트롤러(106)에 의해 구현된다.
본 발명에서 벗어남없이 도 3의 회로에 대한 다양한 수정이 있을 수 있다는 것을 이해할 것이다. 예컨대, 컨택트(328a)와 저항(320)의 제 1 단자 사이에 집적 접속 대신에 비반전 버퍼가 추가될 수 있다. 혹은, 예컨대 캐패시터(322)를 충전하며, 저항(320) 대신에 비교기의 출력에 의해 스위칭 온 오프되는 전류원을 사용하는 더 복잡한 적분 회로가 사용될 수도 있다.
또한, 서로 다른 비교기의 상대적인 임계 레벨만이 매우 정확하게 테스트되어야 하는 경우, 진동 동안 전압의 실제 평균 레벨을 측정할 필요는 없다. 진동 전압에 대해 미리 정한 오프셋의 전압을 가지고 서로 다른 비교기가 테스트되는 것으로도 충분하다. 비교기의 임계 레벨의 상대적으로 정확성이 높은 테스트에 더해서 정확성이 낮은 테스트가 필요하다면, 하이 및 로우 전압을 비교기에 인가하고 그 출력 신호를 모니터하면서, 진동 테스트에 더해서 간단한 계속(go)/중지(no go) 테스트가 수행될 수도 있다.

Claims (12)

  1. 비교기를 포함하는 테스트 중인 집적 회로(an integrated circuit under test)를 테스트하는 방법에 있어서,
    테스트 머신에 집적 회로를 제공하는 단계와,
    상기 비교기의 입력단과 출력단 사이에 외부 피드백 루프가 설정되도록 상기 테스트 머신에 상기 집적 회로를 접속시키는 단계 - 상기 피드백 루프는 상기 비교기의 임계 레벨 부근에서 상기 비교기의 입력 전압이 진동하도록 적분 회로(integrating circuit)를 포함함 - 와,
    상기 피드백 루프 내의 진동 전압의 평균값에 따라서 테스트 결과를 결정하는 단계
    를 포함하는 테스트 중인 집적 회로 테스트 방법.
  2. 제 1 항에 있어서,
    상기 집적 회로는 추가 비교기를 포함하고,
    상기 방법은
    상기 평균값에 대해 미리 정한 오프셋을 갖는 추가 테스트 전압을 생성하는 단계와,
    상기 추가 비교기의 입력단에 상기 추가 테스트 전압을 인가해서 상기 추가 비교기의 추가 임계 레벨이 상기 테스트 전압들 사이에 있는지 테스트하는 단계
    를 포함하는 테스트 중인 집적 회로 테스트 방법.
  3. 제 1 항에 있어서,
    상기 집적 회로는 추가 비교기를 포함하고,
    상기 방법은
    상기 추가 비교기의 추가 임계 전압을 측정하는 단계와,
    상기 평균 전압과 상기 측정된 추가 임계 전압 사이의 오프셋에 따라서 상기 집적 회로를 합격 혹은 불합격시키는 단계
    를 포함하는 테스트 중인 집적 회로 테스트 방법.
  4. 제 1 항에 있어서,
    디지털 패턴 생성기를 사용해서 디지털 테스트 패턴을 생성하는 단계 - 상기 적분 회로는 아날로그 적분 회로임 - 와,
    상기 적분 회로로부터의 적분 전압을 상기 비교기의 상기 입력단에 인가하는 단계와,
    상기 비교기의 상기 출력단에 연결된 디지털 측정 회로를 사용하는 단계와,
    상기 디지털 측정 회로를 상기 테스트 패턴 생성기에 연결시켜서, 상기 비교기의 상기 출력단에서 전이가 검출될 때마다, 상기 적분 전압이 상승하거나 하강하게 하는 각각의 값들 사이에서 바이너리 전압의 레벨이 반복해서 스위칭되도록 상기 디지털 테스트 패턴의 시간 의존성(time dependence)을 선택하는 단계
    를 포함하는 테스트 중인 집적 회로 테스트 방법.
  5. 제 1 항에 있어서,
    상기 집적 회로는 상기 비교기를 포함하는 복수의 비교기 및 상기 복수의 비교기 중 어느 비교기의 입력단 및 출력단을 상기 피드백 루프를 통해서 연결시킬지를 제어하는 스위칭 회로를 포함하고,
    상기 방법은 상기 스위칭 회로로 하여금 상기 복수의 비교기를 하나씩 차례로 피드백 루프에 접속시키도록 하는 단계를 포함하며,
    상기 테스트 결과는 상기 비교기가 각각 상기 피드백 루프에 연결될 때 획득되는 평균 전압으로부터 결정되는
    테스트 중인 집적 회로 테스트 방법.
  6. 비교기를 포함하는 집적 회로를 테스트하는 테스트 머신에 있어서,
    상기 비교기의 입력단과 출력단 사이를 접속하며, 상기 비교기의 임계 레벨부근에서 상기 비교기의 입력 전압이 진동하도록 하는 적분 회로를 포함하는 피드백 루프와,
    진동 입력 전압의 평균값에 따라서 테스트 결과를 결정하는 테스트 결과 결정 수단
    을 포함하는 테스트 머신.
  7. 제 6 항에 있어서,
    추가 비교기를 포함하는 집적 회로를 테스트하기 위해서,
    상기 평균값에 대해 미리 전해진 오프셋을 가진 테스트 전압을 생성하고, 상기 테스트 중인 집적 회로에 상기 테스트 전압을 인가해서, 상기 추가 비교기의 추가 임계 레벨이 상기 테스트 전압들 사이에 있는지 테스트하는
    테스트 머신.
  8. 제 6 항에 있어서,
    추가 비교기를 포함하는 집적 회로를 테스트하기 위해서,
    상기 추가 비교기의 추가 임계 전압을 측정하고, 상기 평균 전압과 상기 측정된 추가 임계 전압 사이의 오프셋에 따라서 상기 집적 회로를 합격 혹은 불합격시키는
    테스트 머신.
  9. 제 6 항에 있어서,
    상기 테스트 머신을 상기 집적 회로에 접속시키는 컨택트와,
    상기 컨택트에 연결된 출력단을 갖는 디지털 테스트 패턴 생성기와,
    상기 적분 회로는 상기 테스트 패턴 생성기와 상기 비교기의 입력단에 연결된 상기 컨택트 중 제 1 컨택트 사이에, 상기 테스트 패턴 생성기로부터의 바이너리 전압의 시간의 함수로서 적분값인 적분 전압을 인가하는, 아날로그 적분 회로인 적분 회로와,
    상기 비교기의 출력단에 연결된 컨택트 중 제 2 컨택트에 연결된 입력단을 갖고, 상기 비교기의 상기 출력단에서 전이가 검출될 때마다, 상기 적분 전압이 상승하거나 하강하게 하는 각각의 값들 사이에서 상기 바이너리 전압의 레벨이 반복해서 스위칭되도록 상기 바이너리 전압의 시간 의존성을 선택하는
    를 포함하는 테스트 머신.
  10. 제 9 항에 있어서,
    상기 테스트 머신의 파이프라인 지연(a pipeline delay) 동안 상기 레벨들로 스위칭된 후마다 상기 디지털 테스트 패턴 생성기의 출력을 하이 임피던스 상태로설정하여, 상기 전이 이후에 상기 적분 전압의 오버 슈트가 감소되도록 하는
    테스트 머신
  11. 제 9 항에 있어서,
    상기 적분 전압이 상기 비교기의 예상되는 임계 전압 부근의 미리 정해진 범위 내에 있을 때 상기 적분 회로의 적분 속도가 감소되도록, 상기 적분 전압에 따라서 상기 적분 회로의 적분 속도를 조정하는 회로를 포함하는
    테스트 머신.
  12. 제 6 항에 있어서,
    상기 비교기를 포함하는 복수의 비교기를 포함하는 집적 회로를 테스트하기 위해서,
    스위칭 회로가 상기 복수의 비교기 중 어느 비교기의 입력단 및 출력단을 상기 피드백 루프를 통해서 연결시킬지를 제어하고,
    상기 테스트 머신은 상기 스위칭 회로가 상기 복수의 비교기를 하나씩 차례로 피드백 루프에 접속시키도록 하는 제어 수단을 포함하는
    테스트 머신.
KR10-2004-7007947A 2001-11-26 2002-11-20 집적 회로 테스트 방법 및 테스트 머신 KR20040062647A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP01204542 2001-11-26
EP01204542.3 2001-11-26
PCT/IB2002/004903 WO2003046590A2 (en) 2001-11-26 2002-11-20 Test machine for testing an integrated circuit with a comparator

Publications (1)

Publication Number Publication Date
KR20040062647A true KR20040062647A (ko) 2004-07-07

Family

ID=8181303

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2004-7007947A KR20040062647A (ko) 2001-11-26 2002-11-20 집적 회로 테스트 방법 및 테스트 머신

Country Status (7)

Country Link
US (1) US7035749B2 (ko)
EP (1) EP1451598A2 (ko)
JP (1) JP2005510736A (ko)
KR (1) KR20040062647A (ko)
CN (1) CN1610833A (ko)
AU (1) AU2002348846A1 (ko)
WO (1) WO2003046590A2 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7046014B2 (en) * 2004-02-27 2006-05-16 Broadcom Corporation ATE measurement technique for comparator threshold voltage
US7475318B2 (en) * 2005-01-28 2009-01-06 Honeywell International Inc. Method for testing the sensitive input range of Byzantine filters
JP4746510B2 (ja) * 2006-02-21 2011-08-10 愛三工業株式会社 負荷駆動系の異常診断システムおよび燃料ポンプ制御システム
ATE470160T1 (de) 2006-10-20 2010-06-15 Pepperl & Fuchs Verfahren zum überwachen, ob die schaltschwelle eines schaltgebers innerhalb eines vorgegebenen toleranzbereichs liegt
KR100883500B1 (ko) * 2007-01-05 2009-02-16 베리지 (싱가포르) 피티이. 엘티디. 피검사 장치의 출력 신호 평가 방법 및 시스템과, 컴퓨터 판독가능 저장 매체
JP4770916B2 (ja) * 2008-11-17 2011-09-14 日本テキサス・インスツルメンツ株式会社 電子値札システム
CN103675545A (zh) * 2013-12-11 2014-03-26 广西新未来信息产业股份有限公司 硅碳棒测试机
JP6688665B2 (ja) * 2016-04-11 2020-04-28 横河電機株式会社 機器保全装置、機器保全方法、機器保全プログラム及び記録媒体
CN109031101A (zh) * 2018-08-13 2018-12-18 上海艾为电子技术股份有限公司 一种功放agc输出功率的量产测试电路
WO2020139451A1 (en) * 2018-12-28 2020-07-02 Microchip Technology Incorporated Classifying comparators based on comparator offsets

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5622974A (en) 1979-08-02 1981-03-04 Nec Corp Test method for integrated circuit
US4503465A (en) * 1982-11-24 1985-03-05 Rca Corporation Analog signal comparator using digital circuitry
US4807147A (en) * 1983-10-20 1989-02-21 Burr-Brown Corporation Sampling wave-form digitizer for dynamic testing of high speed data conversion components
US4564821A (en) * 1984-10-01 1986-01-14 Motorola, Inc. Offset cancelling AC level detector using an oscillator
JPH0746126B2 (ja) 1987-03-23 1995-05-17 松下電器産業株式会社 アナログコンパレ−タの特性測定方法
US5629875A (en) * 1995-04-20 1997-05-13 Schlumberger Industries, Inc. Method and apparatus for interactively tuning frequency hopping transmitter
JP3233557B2 (ja) 1995-07-21 2001-11-26 シャープ株式会社 半導体集積回路の閾値特性測定方法および装置
CA2166247A1 (en) * 1995-12-28 1997-06-29 Ravi Shankar Ananth Supervisory circuit
US6211803B1 (en) * 1998-11-12 2001-04-03 Logicvision, Inc. Test circuit and method for measuring switching point voltages and integral non-linearity (INL) of analog to digital converters
US6573762B1 (en) * 1999-11-05 2003-06-03 Sandia Corporation Analog pulse processor

Also Published As

Publication number Publication date
AU2002348846A8 (en) 2003-06-10
WO2003046590A2 (en) 2003-06-05
US20050004775A1 (en) 2005-01-06
CN1610833A (zh) 2005-04-27
JP2005510736A (ja) 2005-04-21
AU2002348846A1 (en) 2003-06-10
US7035749B2 (en) 2006-04-25
EP1451598A2 (en) 2004-09-01
WO2003046590A3 (en) 2004-06-10

Similar Documents

Publication Publication Date Title
US6195772B1 (en) Electronic circuit testing methods and apparatus
JP4925630B2 (ja) 試験装置および試験方法
KR20040062647A (ko) 집적 회로 테스트 방법 및 테스트 머신
US7317324B2 (en) Semiconductor integrated circuit testing device and method
JP2005510736A6 (ja) コンパレータの集積回路をテストするためのテスト・マシン
JPS6117080B2 (ko)
KR20050089889A (ko) 물리적 동작 파라미터 감지용 집적 센서를 갖는 집적 회로장치와 이러한 장치를 갖는 전자 시스템의 테스트 방법 및이를 포함하는 전자 장치
EP1875258B1 (en) Test prepared integrated circuit with an internal power supply domain
KR100438464B1 (ko) 반도체 집적 회로 및 패드셀의 기능 테스트를 위한 방법
US20060087307A1 (en) Single pin multilevel integrated circuit test interface
US6313656B1 (en) Method of testing leakage current at a contact-making point in an integrated circuit by determining a potential at the contact-making point
KR19990072173A (ko) 에이디변환기에서의제어신호테스트장치및그방법
KR900008788B1 (ko) 테이터 회로를 구비한 반도체 집적회로장치
KR200293358Y1 (ko) 마이크로콘트롤러의고장검출회로
JP2012185055A (ja) 評価試験装置および評価試験方法
JPH11174114A (ja) 半導体装置の測定方法及び測定装置
US7343507B2 (en) Input circuit and method for the operation thereof
JPH03216565A (ja) 入力閾値電圧測定方法
JP2000097996A (ja) 半導体試験装置
JPH04215078A (ja) 半導体試験装置
JP2004053285A (ja) 試験装置
JPH06294845A (ja) 遅延時間測定装置及び測定方法
JPH11160389A (ja) 半導体試験装置
JP2001343435A (ja) 電子回路の検査方法及び検査装置
JPS63164607A (ja) 非正弦波発振回路

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid