JP3233557B2 - 半導体集積回路の閾値特性測定方法および装置 - Google Patents
半導体集積回路の閾値特性測定方法および装置Info
- Publication number
- JP3233557B2 JP3233557B2 JP18605195A JP18605195A JP3233557B2 JP 3233557 B2 JP3233557 B2 JP 3233557B2 JP 18605195 A JP18605195 A JP 18605195A JP 18605195 A JP18605195 A JP 18605195A JP 3233557 B2 JP3233557 B2 JP 3233557B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- threshold
- integrated circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/30—Marginal testing, e.g. by varying supply voltage
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、シュミット回路な
どの状態遷移回路を入力側に備えるＣＭＯＳなどの半導
体集積回路に関する。
どの状態遷移回路を入力側に備えるＣＭＯＳなどの半導
体集積回路に関する。
【０００２】
【従来の技術】従来から、半導体集積回路の入力側に
は、ノイズ対策などのためにシュミット回路が設けられ
ていることがある。シュミット回路は、シュミットトリ
ガ回路とも呼ばれ、入力電圧に対する出力電圧の応答特
性にヒステリシス特性を有しており、低電圧側から高電
圧側へ入力電圧が変化するときと、高電圧側から低電圧
側へ入力電圧が変化するときとでは閾値が異なる。入力
電圧が低電圧側から高電圧側へ変化するときに、一旦閾
値を超えると、次に高電圧側から低電圧側へ変化すると
きの閾値はヒステリシス分だけ低くなる。一旦閾値を超
えて状態遷移を起こした後では、より低電圧側に入力電
圧が変化しない限り状態遷移が起こらないので、ノイズ
などが入力電圧に含まれていても、ノイズによる状態遷
移が起こりにくい。ヒステリシスによる閾値の差が大き
いほど、その耐ノイズ性は強くなる。しかしながら、そ
のようなシュミット回路の出力は、半導体集積回路内部
に接続され、外部からは直接観測することができない構
成となっている。このため、ヒステリシス特性幅測定
は、容易ではない。
は、ノイズ対策などのためにシュミット回路が設けられ
ていることがある。シュミット回路は、シュミットトリ
ガ回路とも呼ばれ、入力電圧に対する出力電圧の応答特
性にヒステリシス特性を有しており、低電圧側から高電
圧側へ入力電圧が変化するときと、高電圧側から低電圧
側へ入力電圧が変化するときとでは閾値が異なる。入力
電圧が低電圧側から高電圧側へ変化するときに、一旦閾
値を超えると、次に高電圧側から低電圧側へ変化すると
きの閾値はヒステリシス分だけ低くなる。一旦閾値を超
えて状態遷移を起こした後では、より低電圧側に入力電
圧が変化しない限り状態遷移が起こらないので、ノイズ
などが入力電圧に含まれていても、ノイズによる状態遷
移が起こりにくい。ヒステリシスによる閾値の差が大き
いほど、その耐ノイズ性は強くなる。しかしながら、そ
のようなシュミット回路の出力は、半導体集積回路内部
に接続され、外部からは直接観測することができない構
成となっている。このため、ヒステリシス特性幅測定
は、容易ではない。
【０００３】従来からのヒステリシス特性幅測定には、
特開昭６３−３０８３６４号公報に開示されているよう
な半導体集積回路にテスト容易化回路を内蔵する方法
や、入力レベルを一定電圧幅でわずかずつ変化させなが
ら機能テストを行い、良否判定結果から間接的にヒステ
リシス特性を測定する方法などが用いられている。しか
しながら、テスト容易化回路を内蔵する方法では、半導
体集積回路のチップ面積が増加し、半導体集積回路とし
てのデバイスのコストが上昇する。また、ゲートアレイ
などのユーザによる仕様変更の余地の大きな半導体集積
回路は、ゲート数の制限からテスト容易化回路を導入す
ることができない場合もあり得る。また、機能テストに
よって間接的にその特性を測定する方法では、機能テス
トを複数回実行する必要があり、テストに要する時間も
長くなってしまう。このため、テスト処理効率の低下な
らびにテストに要するコストの上昇を招く。
特開昭６３−３０８３６４号公報に開示されているよう
な半導体集積回路にテスト容易化回路を内蔵する方法
や、入力レベルを一定電圧幅でわずかずつ変化させなが
ら機能テストを行い、良否判定結果から間接的にヒステ
リシス特性を測定する方法などが用いられている。しか
しながら、テスト容易化回路を内蔵する方法では、半導
体集積回路のチップ面積が増加し、半導体集積回路とし
てのデバイスのコストが上昇する。また、ゲートアレイ
などのユーザによる仕様変更の余地の大きな半導体集積
回路は、ゲート数の制限からテスト容易化回路を導入す
ることができない場合もあり得る。また、機能テストに
よって間接的にその特性を測定する方法では、機能テス
トを複数回実行する必要があり、テストに要する時間も
長くなってしまう。このため、テスト処理効率の低下な
らびにテストに要するコストの上昇を招く。
【０００４】上述のような問題点を回避するための先行
技術として、たとえば特開昭６３−２３８４７４号公報
には、シュミット回路の入力電圧をスイープさせて時間
的にレベル変化させながら電源電流をモニタし、所定の
閾値との大小を比較して、所定の閾値以上になるような
入力電圧をヒステリシス特性を示す閾値として検出し、
シュミット回路の動作状態の判定を行う方法が開示され
ている。この先行技術によれば、テスト容易化回路など
は不要であり、かつ機能テストを用いずに直流電流測定
機能のみでシュミット回路の特性測定が可能となる。し
かしながら、電源電流を測定してその測定値を閾値と大
小比較する動作を繰返して実行する必要があり、依然と
してテスト時間は長く必要となる。
技術として、たとえば特開昭６３−２３８４７４号公報
には、シュミット回路の入力電圧をスイープさせて時間
的にレベル変化させながら電源電流をモニタし、所定の
閾値との大小を比較して、所定の閾値以上になるような
入力電圧をヒステリシス特性を示す閾値として検出し、
シュミット回路の動作状態の判定を行う方法が開示され
ている。この先行技術によれば、テスト容易化回路など
は不要であり、かつ機能テストを用いずに直流電流測定
機能のみでシュミット回路の特性測定が可能となる。し
かしながら、電源電流を測定してその測定値を閾値と大
小比較する動作を繰返して実行する必要があり、依然と
してテスト時間は長く必要となる。
【０００５】
【発明が解決しようとする課題】以上説明したように、
従来技術による閾値特性測定においては、特開昭６３−
３０８３６４号公報などに示されているテスト容易化回
路導入に伴うチップコストの上昇、あるいは特開昭６３
−２３８４７４などで行われているような直流テストに
よるテスト時間の増大など、いずれの方法も問題点を有
する。
従来技術による閾値特性測定においては、特開昭６３−
３０８３６４号公報などに示されているテスト容易化回
路導入に伴うチップコストの上昇、あるいは特開昭６３
−２３８４７４などで行われているような直流テストに
よるテスト時間の増大など、いずれの方法も問題点を有
する。
【０００６】本発明の目的は、半導体集積回路内に特別
の回路を設ける必要はなく、測定に要する時間を短縮す
ることができる半導体集積回路の閾値特性測定方法およ
び装置を提供することである。
の回路を設ける必要はなく、測定に要する時間を短縮す
ることができる半導体集積回路の閾値特性測定方法およ
び装置を提供することである。
【０００７】
【課題を解決するための手段】本発明は、入力信号電圧
が閾値を基準として上下いずれかであるかに従って、動
作状態が遷移する入力回路を備える半導体集積回路の閾
値特性を測定するための方法において、入力信号とし
て、閾値として予想される電圧よりも一方側に充分離れ
た予め定める基準電圧と、基準電圧から閾値として予想
される電圧側に向かう変化分だけ異なるピーク電圧とを
有するクロック信号を繰返して与え、クロック信号のピ
ーク電圧を、予め定める変化分ずつ順次的に変化させ、
半導体集積回路に電源から供給される電流が予め定める
範囲を超えて変化するときのピーク電圧を、閾値として
測定することを特徴とする半導体集積回路の閾値特性測
定方法である。本発明に従えば、半導体集積回路には、
閾値として予想される電圧よりも上下の一方側に充分離
れた予め定める基準電圧と、基準電圧から閾値として予
想される電圧側に向かう変化分だけ異なるピーク電圧と
を有するクロック信号を繰返して与える。クロック信号
のピーク電圧は、予め定める変化分ずつ順次的に変化さ
せる。ピーク電圧が閾値の他方側に変化するようになる
と、半導体集積回路内の入力回路が状態遷移を起こし、
状態遷移に伴って電源電流に大きな変化が発生する。こ
の電源電流の変化を生じたときのピーク電圧を閾値とし
て測定するので、半導体集積回路側には測定を容易にす
るための回路を特に付加しないでも、閾値特性を迅速に
測定することができる。
が閾値を基準として上下いずれかであるかに従って、動
作状態が遷移する入力回路を備える半導体集積回路の閾
値特性を測定するための方法において、入力信号とし
て、閾値として予想される電圧よりも一方側に充分離れ
た予め定める基準電圧と、基準電圧から閾値として予想
される電圧側に向かう変化分だけ異なるピーク電圧とを
有するクロック信号を繰返して与え、クロック信号のピ
ーク電圧を、予め定める変化分ずつ順次的に変化させ、
半導体集積回路に電源から供給される電流が予め定める
範囲を超えて変化するときのピーク電圧を、閾値として
測定することを特徴とする半導体集積回路の閾値特性測
定方法である。本発明に従えば、半導体集積回路には、
閾値として予想される電圧よりも上下の一方側に充分離
れた予め定める基準電圧と、基準電圧から閾値として予
想される電圧側に向かう変化分だけ異なるピーク電圧と
を有するクロック信号を繰返して与える。クロック信号
のピーク電圧は、予め定める変化分ずつ順次的に変化さ
せる。ピーク電圧が閾値の他方側に変化するようになる
と、半導体集積回路内の入力回路が状態遷移を起こし、
状態遷移に伴って電源電流に大きな変化が発生する。こ
の電源電流の変化を生じたときのピーク電圧を閾値とし
て測定するので、半導体集積回路側には測定を容易にす
るための回路を特に付加しないでも、閾値特性を迅速に
測定することができる。
【０００８】本発明で、前記閾値は、入力信号電圧が高
電圧側から低電圧側へ変化するときと、低電圧側から高
電圧側へ変化するときとで電圧が異なるヒステリシス特
性を有し、前記クロック信号を、高電圧側または低電圧
側のうちのいずれか一方側を基準電圧として、ピーク電
圧を他方側に変化させて第１の閾値を測定し、高電圧側
または低電圧側のうちの前記他方側を基準電圧として、
ピーク電圧を前記一方側へ変化させて第２の閾値を測定
することを特徴とする。本発明に従えば、ヒステリシス
特性を有する入力回路の２つの閾値を、クロック信号の
基準電圧に対するピーク電圧を順次的に変化させたとき
の電源電流の変化から容易に測定することができる。
電圧側から低電圧側へ変化するときと、低電圧側から高
電圧側へ変化するときとで電圧が異なるヒステリシス特
性を有し、前記クロック信号を、高電圧側または低電圧
側のうちのいずれか一方側を基準電圧として、ピーク電
圧を他方側に変化させて第１の閾値を測定し、高電圧側
または低電圧側のうちの前記他方側を基準電圧として、
ピーク電圧を前記一方側へ変化させて第２の閾値を測定
することを特徴とする。本発明に従えば、ヒステリシス
特性を有する入力回路の２つの閾値を、クロック信号の
基準電圧に対するピーク電圧を順次的に変化させたとき
の電源電流の変化から容易に測定することができる。
【０００９】また本発明で、前記半導体集積回路は、シ
ュミット回路を含むことを特徴とする。本発明に従え
ば、半導体集積回路はシュミット回路を含み、ヒステリ
シス特性を示す閾値を入力信号電圧が超えるときの状態
遷移が電源電流の変化に反映されるので、閾値特性を迅
速かつ正確に測定することができる。
ュミット回路を含むことを特徴とする。本発明に従え
ば、半導体集積回路はシュミット回路を含み、ヒステリ
シス特性を示す閾値を入力信号電圧が超えるときの状態
遷移が電源電流の変化に反映されるので、閾値特性を迅
速かつ正確に測定することができる。
【００１０】また本発明で、前記半導体集積回路は、Ｃ
ＭＯＳ型大規模集積回路であることを特徴とする。本発
明に従えば、半導体集積回路は、ＣＭＯＳ型大規模集積
回路であるので、状態遷移を生じていないときの電源電
流は極めてわずかである。状態遷移時のみ大きな電源電
流が流れるので、閾値の検出を容易に行うことができ
る。
ＭＯＳ型大規模集積回路であることを特徴とする。本発
明に従えば、半導体集積回路は、ＣＭＯＳ型大規模集積
回路であるので、状態遷移を生じていないときの電源電
流は極めてわずかである。状態遷移時のみ大きな電源電
流が流れるので、閾値の検出を容易に行うことができ
る。
【００１１】また本発明は、前記入力信号として与える
クロック信号の変化を、予め定めるテストパターンに従
って行い、閾値の測定をファンクションテストの一環と
して行うことを特徴とする。本発明に従えば、閾値特性
の測定をファンクションテストの一環として行うことが
できるので、半導体集積回路の他のテスト項目と同時に
効率的に閾値特性を測定することができる。
クロック信号の変化を、予め定めるテストパターンに従
って行い、閾値の測定をファンクションテストの一環と
して行うことを特徴とする。本発明に従えば、閾値特性
の測定をファンクションテストの一環として行うことが
できるので、半導体集積回路の他のテスト項目と同時に
効率的に閾値特性を測定することができる。
【００１２】さらに本発明は、入力信号電圧が閾値を基
準として上下いずれかであるかに従って、動作状態が遷
移する入力回路を備える半導体集積回路の閾値特性を測
定するための装置において、半導体集積回路に与える入
力信号として、閾値として予想される電圧よりも一方側
に充分離れた予め定める基準電圧と、基準電圧から閾値
として予想される電圧側に向かう変化分だけ異なるピー
ク電圧との間を振幅とするクロック信号を繰返して発生
し、クロック信号のピーク電圧を、予め定める変化分ず
つ順次的に変化させる信号発生手段と、半導体集積回路
に供給する電源電流の変化を検出する変化検出手段と、
変化検出手段からの出力に応答し、電源電流の変化が予
め定める範囲を超えるとき、信号発生手段から発生され
る入力信号のピーク電圧を閾値として測定する測定手段
とを含むことを特徴とする半導体集積回路の閾値特性測
定装置である。本発明に従えば、半導体集積回路の入力
信号として、信号発生手段からのクロック信号を与え、
半導体集積回路の電源電流の変化を変化検出手段によっ
て検出する。測定手段は、電源電流の変化が予め定める
範囲を超えたときのクロック信号のピーク電圧から半導
体集積回路の閾値を測定する。ピーク電圧が順次的に変
化するクロック信号に応答して閾値を測定することがで
きるので、半導体集積回路側には測定を容易にするため
の構成を付加する必要はなく、迅速な測定が可能とな
る。
準として上下いずれかであるかに従って、動作状態が遷
移する入力回路を備える半導体集積回路の閾値特性を測
定するための装置において、半導体集積回路に与える入
力信号として、閾値として予想される電圧よりも一方側
に充分離れた予め定める基準電圧と、基準電圧から閾値
として予想される電圧側に向かう変化分だけ異なるピー
ク電圧との間を振幅とするクロック信号を繰返して発生
し、クロック信号のピーク電圧を、予め定める変化分ず
つ順次的に変化させる信号発生手段と、半導体集積回路
に供給する電源電流の変化を検出する変化検出手段と、
変化検出手段からの出力に応答し、電源電流の変化が予
め定める範囲を超えるとき、信号発生手段から発生され
る入力信号のピーク電圧を閾値として測定する測定手段
とを含むことを特徴とする半導体集積回路の閾値特性測
定装置である。本発明に従えば、半導体集積回路の入力
信号として、信号発生手段からのクロック信号を与え、
半導体集積回路の電源電流の変化を変化検出手段によっ
て検出する。測定手段は、電源電流の変化が予め定める
範囲を超えたときのクロック信号のピーク電圧から半導
体集積回路の閾値を測定する。ピーク電圧が順次的に変
化するクロック信号に応答して閾値を測定することがで
きるので、半導体集積回路側には測定を容易にするため
の構成を付加する必要はなく、迅速な測定が可能とな
る。
【００１３】さらにまた本発明の前記信号発生手段は、
外部から入力されるデジタル信号を直流電圧に変換する
第１および第２のデジタル／アナログ変換回路と、第１
および第２デジタル／アナログ変換回路から出力される
直流電圧間を振幅とするクロック信号を発生するクロッ
ク発生回路とを含み、前記測定手段は、第１および第２
デジタル／アナログ変換回路の一方に前記基準電圧とな
る一定電圧に対応するデジタル信号を与え、他方に前記
ピーク電圧となる順次的に変化する電圧に対応するデジ
タル信号を与え、前記変化検出手段が検出する電源電流
の変化が予め定める範囲を超えるときのピーク電圧を閾
値として測定することを特徴とする。本発明に従えば、
信号発生手段には第１および第２デジタル／アナログ変
換回路が含まれ、第１および第２デジタル／アナログ変
換回路の出力電圧間を振幅とするクロック信号が、クロ
ック発生回路から発生される。測定手段は、第１および
第２デジタル／アナログ変換回路の一方には一定電圧の
基準電圧に保つデジタル信号を与え、他方にはピーク電
圧となるような順次的に変化する電圧に対応するデジタ
ル信号を与えるので、変化検出手段からの出力によって
電源電圧が変化したときのピーク電圧を容易に求めるこ
とができる。基準電圧として設定するデジタル／アナロ
グ変換回路を交替させ、基準電圧を閾値として予測され
る電圧に対して異なる方向の電圧に設定すれば、ヒステ
リシス特性を有する閾値を容易に検出することができ
る。
外部から入力されるデジタル信号を直流電圧に変換する
第１および第２のデジタル／アナログ変換回路と、第１
および第２デジタル／アナログ変換回路から出力される
直流電圧間を振幅とするクロック信号を発生するクロッ
ク発生回路とを含み、前記測定手段は、第１および第２
デジタル／アナログ変換回路の一方に前記基準電圧とな
る一定電圧に対応するデジタル信号を与え、他方に前記
ピーク電圧となる順次的に変化する電圧に対応するデジ
タル信号を与え、前記変化検出手段が検出する電源電流
の変化が予め定める範囲を超えるときのピーク電圧を閾
値として測定することを特徴とする。本発明に従えば、
信号発生手段には第１および第２デジタル／アナログ変
換回路が含まれ、第１および第２デジタル／アナログ変
換回路の出力電圧間を振幅とするクロック信号が、クロ
ック発生回路から発生される。測定手段は、第１および
第２デジタル／アナログ変換回路の一方には一定電圧の
基準電圧に保つデジタル信号を与え、他方にはピーク電
圧となるような順次的に変化する電圧に対応するデジタ
ル信号を与えるので、変化検出手段からの出力によって
電源電圧が変化したときのピーク電圧を容易に求めるこ
とができる。基準電圧として設定するデジタル／アナロ
グ変換回路を交替させ、基準電圧を閾値として予測され
る電圧に対して異なる方向の電圧に設定すれば、ヒステ
リシス特性を有する閾値を容易に検出することができ
る。
【００１４】
【発明の実施の形態】図１は、本発明の実施の一形態に
よる閾値測定装置の概略的な電気的構成を示す。本実施
の形態では、テスト装置１を用いるファンクションテス
トの一環として、検査対象の半導体集積回路（Device U
nder Test 以下、「ＤＵＴ」と略称する）２の入力側の
閾値特性を測定する。ＤＵＴ２の入力信号は、信号発生
装置３によって発生される。ＤＵＴ２では、変化検出装
置４を介してテスト装置１の電源回路１０から電源電流
が供給される。テスト装置１には、ドライバ回路１１，
１２，１３，１４、コンパレータ回路１５および制御回
路１６が含まれる。ＤＵＴ２は、入力側にシュミット回
路２１を有し、その出力は内部論理回路２２に与えら
れ、直接ＤＵＴ外部から監視することはできない。
よる閾値測定装置の概略的な電気的構成を示す。本実施
の形態では、テスト装置１を用いるファンクションテス
トの一環として、検査対象の半導体集積回路（Device U
nder Test 以下、「ＤＵＴ」と略称する）２の入力側の
閾値特性を測定する。ＤＵＴ２の入力信号は、信号発生
装置３によって発生される。ＤＵＴ２では、変化検出装
置４を介してテスト装置１の電源回路１０から電源電流
が供給される。テスト装置１には、ドライバ回路１１，
１２，１３，１４、コンパレータ回路１５および制御回
路１６が含まれる。ＤＵＴ２は、入力側にシュミット回
路２１を有し、その出力は内部論理回路２２に与えら
れ、直接ＤＵＴ外部から監視することはできない。
【００１５】信号発生装置３内には、２つのデジタル／
アナログ変換（以下、「ＤＡＣ」と略称する）回路３
１，３２およびドライバ回路３３が含まれる。ドライバ
回路３３は、ＤＡＣ回路３１，３２の出力電圧間で振幅
が変化するクロック信号を導出し、ＤＵＴ２のシュミッ
ト回路２１の入力側に与える。変化検出装置４には、テ
スト装置１の電源回路１０と、ＤＵＴ２の電源端子との
間に接続される抵抗４１が含まれる。抵抗４１に対して
並列に位相補償用のコンデンサ４２が接続される。ＤＵ
Ｔ２に流れる電源電流によって、抵抗４１の両端に電圧
が発生し、この電圧は差動アンプ回路４３によって接地
（ＧＮＤ）電圧基準で出力される。差動アンプ回路４３
の出力電圧は、コンパレータ回路４４によって基準電圧
レベルＶｒｅｆと比較され、その出力がアンプ回路４５
によってα倍に増幅される。アンプ回路４５の出力は、
ＲＳフリップフロップなどで実現されるラッチ回路４６
のセット入力端子Ｓに接続される。
アナログ変換（以下、「ＤＡＣ」と略称する）回路３
１，３２およびドライバ回路３３が含まれる。ドライバ
回路３３は、ＤＡＣ回路３１，３２の出力電圧間で振幅
が変化するクロック信号を導出し、ＤＵＴ２のシュミッ
ト回路２１の入力側に与える。変化検出装置４には、テ
スト装置１の電源回路１０と、ＤＵＴ２の電源端子との
間に接続される抵抗４１が含まれる。抵抗４１に対して
並列に位相補償用のコンデンサ４２が接続される。ＤＵ
Ｔ２に流れる電源電流によって、抵抗４１の両端に電圧
が発生し、この電圧は差動アンプ回路４３によって接地
（ＧＮＤ）電圧基準で出力される。差動アンプ回路４３
の出力電圧は、コンパレータ回路４４によって基準電圧
レベルＶｒｅｆと比較され、その出力がアンプ回路４５
によってα倍に増幅される。アンプ回路４５の出力は、
ＲＳフリップフロップなどで実現されるラッチ回路４６
のセット入力端子Ｓに接続される。
【００１６】テスト装置１のドライバ回路１１からの出
力は、ラッチ回路４６のリセット入力端子Ｒに与えられ
る。ドライバ回路１２からの出力は、第１のＤＡＣ回路
３１に与えられる。ドライバ回路１３からの出力は、第
２のＤＡＣ回路３２に与えられる。ドライバ回路１４か
らの出力は、ドライバ回路３３の入力側に与えられる。
コンパレータ回路１５には、ラッチ回路４６からの出力
が入力される。テスト装置１内の制御回路１６は、ラッ
チ回路４６を一旦リセットした後、信号発生装置３内の
ＤＡＣ回路３１，３２に予め設定されるテストパターン
に従ったデジタル信号を与え、ドライバ回路３３へは、
シュミット回路２１に与えるクロック信号の基になる振
幅値が一定の範囲で変化するクロック信号を供給する。
ＤＡＣ回路３１からの出力は、ドライバ回路３３から出
力されるクロック信号のハイレベル側振幅の電圧ＶＩＨ
Ｃを決定し、ＤＡＣ回路３２からの出力は、ドライバ回
路３３から出力されるクロック信号のローレベルの電圧
ＶＩＬＣを決定する。ドライバ回路３３は、レベルシフ
ト機能を有し、出力するクロック信号のレベルを供給さ
れる電圧に応じて変化させることができる。
力は、ラッチ回路４６のリセット入力端子Ｒに与えられ
る。ドライバ回路１２からの出力は、第１のＤＡＣ回路
３１に与えられる。ドライバ回路１３からの出力は、第
２のＤＡＣ回路３２に与えられる。ドライバ回路１４か
らの出力は、ドライバ回路３３の入力側に与えられる。
コンパレータ回路１５には、ラッチ回路４６からの出力
が入力される。テスト装置１内の制御回路１６は、ラッ
チ回路４６を一旦リセットした後、信号発生装置３内の
ＤＡＣ回路３１，３２に予め設定されるテストパターン
に従ったデジタル信号を与え、ドライバ回路３３へは、
シュミット回路２１に与えるクロック信号の基になる振
幅値が一定の範囲で変化するクロック信号を供給する。
ＤＡＣ回路３１からの出力は、ドライバ回路３３から出
力されるクロック信号のハイレベル側振幅の電圧ＶＩＨ
Ｃを決定し、ＤＡＣ回路３２からの出力は、ドライバ回
路３３から出力されるクロック信号のローレベルの電圧
ＶＩＬＣを決定する。ドライバ回路３３は、レベルシフ
ト機能を有し、出力するクロック信号のレベルを供給さ
れる電圧に応じて変化させることができる。
【００１７】図２は、図１のシュミット回路２１のヒス
テリシス特性を示す。図２（１）は入力レベルと出力レ
ベルとの関係を示し、図２（２）は図２（１）の関係を
測定するための概略的な電気的構成を示す。シュミット
回路２１の入力レベルを、予め閾値と予想される電圧値
よりも充分に低い電圧値のＡの状態から増大させていく
と、Ｂの状態を超えて入力電圧がＶＴＨ１になるとき
に、ローレベルであった出力レベルは急激に増加してＣ
のハイレベルの状態に至る。このとき、状態遷移の閾値
は、ＶＴＨ２に下がる。したがって、入力レベルをＣ点
に対応する状態からＢ点に対応する電圧を超えてＤ点に
相当する電圧まで下げ、さらに新たな閾値ＶＴＨ２まで
低下させなければ出力レベルがハイレベルの状態を続け
る。第２の閾値ＶＴＨ２よりも入力レベルが低下する
と、出力レベルは急激に落込み、Ａ点で表されるローレ
ベルの状態となる。
テリシス特性を示す。図２（１）は入力レベルと出力レ
ベルとの関係を示し、図２（２）は図２（１）の関係を
測定するための概略的な電気的構成を示す。シュミット
回路２１の入力レベルを、予め閾値と予想される電圧値
よりも充分に低い電圧値のＡの状態から増大させていく
と、Ｂの状態を超えて入力電圧がＶＴＨ１になるとき
に、ローレベルであった出力レベルは急激に増加してＣ
のハイレベルの状態に至る。このとき、状態遷移の閾値
は、ＶＴＨ２に下がる。したがって、入力レベルをＣ点
に対応する状態からＢ点に対応する電圧を超えてＤ点に
相当する電圧まで下げ、さらに新たな閾値ＶＴＨ２まで
低下させなければ出力レベルがハイレベルの状態を続け
る。第２の閾値ＶＴＨ２よりも入力レベルが低下する
と、出力レベルは急激に落込み、Ａ点で表されるローレ
ベルの状態となる。
【００１８】図３は、図１のテスト装置１の動作を示
す。ステップａ１から動作を開始し、ステップａ２では
１回目のファンクションテスト１の初期設定が行われ
る。初期設定では、カウント数Ｍ１を５００、電源電圧
ＶＤＤを５．００Ｖ、ハイレベルのクロック電圧ＶＩＨ
Ｃを０．００Ｖ、ローレベルのクロック電圧ＶＩＬＣを
０．００Ｖとし、またラッチ回路４６をリセットする。
次に、ステップａ１０のファンクションテスト１とし
て、ステップａ１１でＤＵＴ２に１クロック分の入力信
号を与え、ステップａ１２でラッチ回路４６からの出力
をコンパレータ回路１５で比較し、ハイレベルになって
いるか否かを判断する。ハイレベルになっていないとき
には、ステップａ１３でカウンタＭ１の値を１つだけ減
少させ、ステップａ１４に移る。ステップａ１４では、
カウンタＭ１の値が０になっているか否かを判断する。
０になっていないときには、ステップａ１５でハイレベ
ル側のクロック信号の電圧ＶＩＨＣを０．０１Ｖだけ増
加させ、ステップａ１１に戻る。ステップａ１４でカウ
ンタＭ１の値が０になっているときには、ＤＵＴ２は状
態遷移を起こさないので、不良であると判断される。ス
テップａ１２でラッチ信号がハイレベルと判断されたと
きには、そのときのクロック信号によってＤＵＴ２が状
態遷移を起こしたと判断され、ステップａ１６に移る。
ステップａ１６では、第１の閾値ＶＴＨ１として（５０
０−Ｍ１）×０．０１Ｖを得る。
す。ステップａ１から動作を開始し、ステップａ２では
１回目のファンクションテスト１の初期設定が行われ
る。初期設定では、カウント数Ｍ１を５００、電源電圧
ＶＤＤを５．００Ｖ、ハイレベルのクロック電圧ＶＩＨ
Ｃを０．００Ｖ、ローレベルのクロック電圧ＶＩＬＣを
０．００Ｖとし、またラッチ回路４６をリセットする。
次に、ステップａ１０のファンクションテスト１とし
て、ステップａ１１でＤＵＴ２に１クロック分の入力信
号を与え、ステップａ１２でラッチ回路４６からの出力
をコンパレータ回路１５で比較し、ハイレベルになって
いるか否かを判断する。ハイレベルになっていないとき
には、ステップａ１３でカウンタＭ１の値を１つだけ減
少させ、ステップａ１４に移る。ステップａ１４では、
カウンタＭ１の値が０になっているか否かを判断する。
０になっていないときには、ステップａ１５でハイレベ
ル側のクロック信号の電圧ＶＩＨＣを０．０１Ｖだけ増
加させ、ステップａ１１に戻る。ステップａ１４でカウ
ンタＭ１の値が０になっているときには、ＤＵＴ２は状
態遷移を起こさないので、不良であると判断される。ス
テップａ１２でラッチ信号がハイレベルと判断されたと
きには、そのときのクロック信号によってＤＵＴ２が状
態遷移を起こしたと判断され、ステップａ１６に移る。
ステップａ１６では、第１の閾値ＶＴＨ１として（５０
０−Ｍ１）×０．０１Ｖを得る。
【００１９】次に、ステップａ１７で、２回目のファン
クションテスト２に対する初期設定を行う。先ず、カウ
ンタ値Ｍ２を５００とし、電源電圧ＶＤＤを５．００Ｖ
とし、クロック信号のハイレベル電圧ＶＩＨＣおよびロ
ーレベル電圧ＶＩＬＣをともに５．００Ｖとし、ラッチ
回路４６をリセットする。次に、ステップａ２０で、２
回目のファンクションテスト２を行う。先ず、ステップ
ａ２１で１クロック分の入力信号をＤＵＴ２に与え、ス
テップａ２２でラッチ回路４６からの信号がハイレベル
になっているか否かを判断する。ハイレベルになってい
ないときには、ステップａ２３でカウンタ値Ｍ２を１だ
け減少させ、ステップａ２４でＭ２の値が０になってい
るか否かを判断する。０になっていなければ、ステップ
ａ２５でクロック信号のローレベル電圧ＶＩＬＣを０．
０１Ｖだけ減少させ、ステップａ２１に戻る。ステップ
ａ２４でカウント値Ｍ２が０となっているときには、Ｄ
ＵＴ２に状態遷移が発生せず、不良であると判断する。
ステップａ２２でラッチ信号がハイレベルであると、Ｄ
ＵＴ２は状態遷移を生じていると判断され、ステップａ
２６で第２の閾値ＶＴＨ２に対して、カウント値Ｍ２×
０．０１Ｖを与える。次に、ステップａ２７で、閾値の
差ΔＶＴＨとして、第１の閾値ＶＴＨ１から第２の閾値
ＶＴＨ２を差引いた値を得る。これによって、ステップ
ａ２９で動作を終了する。
クションテスト２に対する初期設定を行う。先ず、カウ
ンタ値Ｍ２を５００とし、電源電圧ＶＤＤを５．００Ｖ
とし、クロック信号のハイレベル電圧ＶＩＨＣおよびロ
ーレベル電圧ＶＩＬＣをともに５．００Ｖとし、ラッチ
回路４６をリセットする。次に、ステップａ２０で、２
回目のファンクションテスト２を行う。先ず、ステップ
ａ２１で１クロック分の入力信号をＤＵＴ２に与え、ス
テップａ２２でラッチ回路４６からの信号がハイレベル
になっているか否かを判断する。ハイレベルになってい
ないときには、ステップａ２３でカウンタ値Ｍ２を１だ
け減少させ、ステップａ２４でＭ２の値が０になってい
るか否かを判断する。０になっていなければ、ステップ
ａ２５でクロック信号のローレベル電圧ＶＩＬＣを０．
０１Ｖだけ減少させ、ステップａ２１に戻る。ステップ
ａ２４でカウント値Ｍ２が０となっているときには、Ｄ
ＵＴ２に状態遷移が発生せず、不良であると判断する。
ステップａ２２でラッチ信号がハイレベルであると、Ｄ
ＵＴ２は状態遷移を生じていると判断され、ステップａ
２６で第２の閾値ＶＴＨ２に対して、カウント値Ｍ２×
０．０１Ｖを与える。次に、ステップａ２７で、閾値の
差ΔＶＴＨとして、第１の閾値ＶＴＨ１から第２の閾値
ＶＴＨ２を差引いた値を得る。これによって、ステップ
ａ２９で動作を終了する。
【００２０】図４は、図３のステップａ１０におけるフ
ァンクションテスト１での動作タイミングを示す。ＤＵ
Ｔ２の入力信号は、０．００Ｖを基準電圧としてテスト
ステップ毎に０．０１Ｖだけピーク電圧が増加するパル
ス信号となる。テストステップＮまでは、ピーク電圧が
第１の閾値ＶＴＨ１に達せず、シュミット回路２１は状
態遷移を起こさないので、ラッチ回路４６のセット入力
端子Ｓに入力される信号はほとんど発生しない。テスト
ステップＮ＋１でクロック信号のピーク電圧が閾値ＶＴ
Ｈ１を超えるようになるので、シュミット回路２１の状
態遷移に基づく大きな電源電流が流れ、抵抗４１の電圧
降下として検出されてラッチ回路４６のセット入力端子
Ｓにもその入力反転レベルを超える入力信号が与えら
れ、初期設定でリセットされているラッチ回路４６の出
力レベルがハイレベルに変化する。ラッチ回路４６の出
力レベルは、コンパレータ回路１５に与えるテストタイ
ミングのストローブポイントで判断され、テストステッ
プＮ＋１で閾値ＶＴＨ１を超えることが確認される。
ァンクションテスト１での動作タイミングを示す。ＤＵ
Ｔ２の入力信号は、０．００Ｖを基準電圧としてテスト
ステップ毎に０．０１Ｖだけピーク電圧が増加するパル
ス信号となる。テストステップＮまでは、ピーク電圧が
第１の閾値ＶＴＨ１に達せず、シュミット回路２１は状
態遷移を起こさないので、ラッチ回路４６のセット入力
端子Ｓに入力される信号はほとんど発生しない。テスト
ステップＮ＋１でクロック信号のピーク電圧が閾値ＶＴ
Ｈ１を超えるようになるので、シュミット回路２１の状
態遷移に基づく大きな電源電流が流れ、抵抗４１の電圧
降下として検出されてラッチ回路４６のセット入力端子
Ｓにもその入力反転レベルを超える入力信号が与えら
れ、初期設定でリセットされているラッチ回路４６の出
力レベルがハイレベルに変化する。ラッチ回路４６の出
力レベルは、コンパレータ回路１５に与えるテストタイ
ミングのストローブポイントで判断され、テストステッ
プＮ＋１で閾値ＶＴＨ１を超えることが確認される。
【００２１】図５は、図３のステップａ２０におけるフ
ァンクションテスト２での信号波形を示す。ＤＵＴ２の
入力信号として与えるクロック信号は５．００Ｖを基準
電圧とし、０．００Ｖ側に０．０１Ｖずつステップ毎に
ピーク電圧が減少する繰返し信号である。ピーク電圧が
閾値ＶＴＨ２を超えている範囲では、シュミット回路２
１の状態遷移が生じないので、ＤＵＴ２に流れる電流は
ほとんど変化せず、抵抗４１によって検出され、ラッチ
回路４６のセット入力端子Ｓに与えられる入力信号の変
化はほとんど生じない。クロック信号のピーク電圧が閾
値ＶＴＨ２よりも小さくなるテストステップＭ＋１で
は、シュミット回路２１の状態遷移によって多くの電源
電流が流れ、抵抗４１によって検出されてラッチ回路４
６のセット入力端子Ｓに与えられる入力信号もラッチ回
路４６の入力反転レベルを超えるようになる。これによ
って、テストステップＭ＋１以降は、ラッチ回路４６の
出力は初期設定でリセットされてローレベルとなってい
る状態からハイレベルに変化する。ラッチ回路４６の出
力レベルは、コンパレータ回路１５で図に示すテストタ
イミングで制御回路１６によって検知される。
ァンクションテスト２での信号波形を示す。ＤＵＴ２の
入力信号として与えるクロック信号は５．００Ｖを基準
電圧とし、０．００Ｖ側に０．０１Ｖずつステップ毎に
ピーク電圧が減少する繰返し信号である。ピーク電圧が
閾値ＶＴＨ２を超えている範囲では、シュミット回路２
１の状態遷移が生じないので、ＤＵＴ２に流れる電流は
ほとんど変化せず、抵抗４１によって検出され、ラッチ
回路４６のセット入力端子Ｓに与えられる入力信号の変
化はほとんど生じない。クロック信号のピーク電圧が閾
値ＶＴＨ２よりも小さくなるテストステップＭ＋１で
は、シュミット回路２１の状態遷移によって多くの電源
電流が流れ、抵抗４１によって検出されてラッチ回路４
６のセット入力端子Ｓに与えられる入力信号もラッチ回
路４６の入力反転レベルを超えるようになる。これによ
って、テストステップＭ＋１以降は、ラッチ回路４６の
出力は初期設定でリセットされてローレベルとなってい
る状態からハイレベルに変化する。ラッチ回路４６の出
力レベルは、コンパレータ回路１５で図に示すテストタ
イミングで制御回路１６によって検知される。
【００２２】ＤＵＴ２がＣＭＯＳ型半導体集積回路で構
成されているときには、電源電圧ＶＤＤ＝５．００Ｖの
とき、状態遷移が生じていなければ、数μｍＡ程度の電
流しか流れない。シュミット回路２１が状態遷移を起こ
せば、トランジスタ１個分の貫通電流として数１００μ
Ａ〜１ｍＡ程度の電流が流れる。抵抗４１として、たと
えば１００Ω程度を挿入しておけば、抵抗４１による電
源電圧の低下をほとんど無視することができ、かつ電源
電流の変化を充分に検出することができる。なお、ＤＵ
Ｔ２としてＣＭＯＳ型大規模集積回路の場合が最も測定
が容易であるけれども、他の形式のＭＯＳ型半導体集積
回路や、バイポーラ半導体集積回路であっても、状態遷
移が生じるときは生じないときと比較して電源電流に変
化が発生するので、これを検出することによって閾値特
性の変化を測定することができる。
成されているときには、電源電圧ＶＤＤ＝５．００Ｖの
とき、状態遷移が生じていなければ、数μｍＡ程度の電
流しか流れない。シュミット回路２１が状態遷移を起こ
せば、トランジスタ１個分の貫通電流として数１００μ
Ａ〜１ｍＡ程度の電流が流れる。抵抗４１として、たと
えば１００Ω程度を挿入しておけば、抵抗４１による電
源電圧の低下をほとんど無視することができ、かつ電源
電流の変化を充分に検出することができる。なお、ＤＵ
Ｔ２としてＣＭＯＳ型大規模集積回路の場合が最も測定
が容易であるけれども、他の形式のＭＯＳ型半導体集積
回路や、バイポーラ半導体集積回路であっても、状態遷
移が生じるときは生じないときと比較して電源電流に変
化が発生するので、これを検出することによって閾値特
性の変化を測定することができる。
【００２３】図６は、特開昭６３−２３８４７４に開示
されている先行技術に従って閾値測定を行う場合を想定
した動作を示す。ステップｂ１から動作を開始し、ステ
ップｂ２ではシュミット回路の電源電圧ＶＤＤを５．０
０Ｖ、シュミット回路の入力電圧ＶＩＮを０．００Ｖに
初期設定する。ステップｂ３では、ＶＩＮとＶＤＤとが
等しくなっているか否かを判断する。等しくなっていな
いときにはステップｂ４で、シュミット回路の電源電流
ＩＤＤが閾値Ｉｔｈ以上となっているか否かを判断す
る。ＩＤＤがＩｔｈ未満のときには、ステップｂ５でＶ
ＩＮを０．０１Ｖだけ増加させ、ステップｂ３に戻る。
ステップｂ３でＶＩＮとＶＤＤとが等しくなっていると
きには、シュミット回路には状態遷移が発生しておら
ず、不良であると判断される。ステップｂ４で、電源電
流ＩＤＤが閾値Ｉｔｈ以上となると判断されるときに
は、シュミット回路に状態遷移が生じていると判断さ
れ、ステップｂ７でそのときの入力電圧ＶＩＮを閾値Ｖ
ＴＨ１と置く。
されている先行技術に従って閾値測定を行う場合を想定
した動作を示す。ステップｂ１から動作を開始し、ステ
ップｂ２ではシュミット回路の電源電圧ＶＤＤを５．０
０Ｖ、シュミット回路の入力電圧ＶＩＮを０．００Ｖに
初期設定する。ステップｂ３では、ＶＩＮとＶＤＤとが
等しくなっているか否かを判断する。等しくなっていな
いときにはステップｂ４で、シュミット回路の電源電流
ＩＤＤが閾値Ｉｔｈ以上となっているか否かを判断す
る。ＩＤＤがＩｔｈ未満のときには、ステップｂ５でＶ
ＩＮを０．０１Ｖだけ増加させ、ステップｂ３に戻る。
ステップｂ３でＶＩＮとＶＤＤとが等しくなっていると
きには、シュミット回路には状態遷移が発生しておら
ず、不良であると判断される。ステップｂ４で、電源電
流ＩＤＤが閾値Ｉｔｈ以上となると判断されるときに
は、シュミット回路に状態遷移が生じていると判断さ
れ、ステップｂ７でそのときの入力電圧ＶＩＮを閾値Ｖ
ＴＨ１と置く。
【００２４】次に、ステップｂ１０では、シュミット回
路の入力電圧ＶＩＮが電源電圧ＶＤＤに等しいと初期化
する。次に、ステップｂ１１では、入力電圧ＶＩＮが
０．００Ｖになっているか否かを判断する。なっていな
いときには、ステップｂ１２で電源電流ＩＤＤが閾値Ｉ
ｔｈ以上であるか否かを判断する。ＩＤＤがＩｔｈ未満
であるときには、ステップｂ１３でＶＩＮの値を０．０
１Ｖだけ減少させ、ステップｂ１１に戻る。ステップｂ
１１で、ＶＩＮが０．００Ｖとなっているときには、入
力電圧を下げていっても状態遷移がシュミット回路に生
じないので不良と判断する。ステップｂ１２で、電源電
流ＩＤＤが閾値Ｉｔｈ以上となっていると判断されると
きには、ステップｂ１５でそのときの入力電圧ＶＩＮを
閾値ＶＴＨに代入する。次に、ステップｂ１６で閾値Ｖ
ＴＨ１と閾値ＶＴＨ２との差ΔＶＴＨを求め、ステップ
ｂ１７で動作を終了する。
路の入力電圧ＶＩＮが電源電圧ＶＤＤに等しいと初期化
する。次に、ステップｂ１１では、入力電圧ＶＩＮが
０．００Ｖになっているか否かを判断する。なっていな
いときには、ステップｂ１２で電源電流ＩＤＤが閾値Ｉ
ｔｈ以上であるか否かを判断する。ＩＤＤがＩｔｈ未満
であるときには、ステップｂ１３でＶＩＮの値を０．０
１Ｖだけ減少させ、ステップｂ１１に戻る。ステップｂ
１１で、ＶＩＮが０．００Ｖとなっているときには、入
力電圧を下げていっても状態遷移がシュミット回路に生
じないので不良と判断する。ステップｂ１２で、電源電
流ＩＤＤが閾値Ｉｔｈ以上となっていると判断されると
きには、ステップｂ１５でそのときの入力電圧ＶＩＮを
閾値ＶＴＨに代入する。次に、ステップｂ１６で閾値Ｖ
ＴＨ１と閾値ＶＴＨ２との差ΔＶＴＨを求め、ステップ
ｂ１７で動作を終了する。
【００２５】図６の測定は、ＤＣテストとして行われる
ので、入力電圧が０．０１Ｖずつ増加したときに判定に
要する時間は、約３ｍｓ必要となる。これに対して本実
施の形態では、図３の動作で１ステップ当り０．０４ｍ
ｓ程度のクロック周期とすれば充分に閾値を検出するこ
とができ、動作速度の大幅な向上を図ることができる。
ので、入力電圧が０．０１Ｖずつ増加したときに判定に
要する時間は、約３ｍｓ必要となる。これに対して本実
施の形態では、図３の動作で１ステップ当り０．０４ｍ
ｓ程度のクロック周期とすれば充分に閾値を検出するこ
とができ、動作速度の大幅な向上を図ることができる。
【００２６】図４および図５では、各テストステップで
基準電圧からピーク電圧にパルス状に変化するクロック
信号を入力信号として与えているけれども、各テストス
テップの期間を通してピーク電圧のレベルに保たれる階
段状の波形の入力信号を用いることもできる。
基準電圧からピーク電圧にパルス状に変化するクロック
信号を入力信号として与えているけれども、各テストス
テップの期間を通してピーク電圧のレベルに保たれる階
段状の波形の入力信号を用いることもできる。
【００２７】
【発明の効果】以上のように本発明によれば、測定の対
象となる半導体集積回路には、何ら測定を容易にするた
めの回路構成を付加する必要はなく、しかも迅速に閾値
特性を測定することができる。
象となる半導体集積回路には、何ら測定を容易にするた
めの回路構成を付加する必要はなく、しかも迅速に閾値
特性を測定することができる。
【００２８】また本発明によれば、ヒステリシス特性を
有する半導体集積回路の入力電圧の閾値を、半導体集積
回路側には特別な回路を付加しないで、しかも迅速に測
定することができる。
有する半導体集積回路の入力電圧の閾値を、半導体集積
回路側には特別な回路を付加しないで、しかも迅速に測
定することができる。
【００２９】また本発明によれば、シュミット回路を含
む半導体集積回路のシュミット回路自体の出力を直接測
定することができないときであっても、電源電圧の変化
として、閾値に対応する振幅のクロック信号が与えられ
て生じる状態遷移を有効に判断することができる。
む半導体集積回路のシュミット回路自体の出力を直接測
定することができないときであっても、電源電圧の変化
として、閾値に対応する振幅のクロック信号が与えられ
て生じる状態遷移を有効に判断することができる。
【００３０】また本発明によれば、ＣＭＯＳ型大規模集
積回路内に含まれる入力回路の閾値を、ＣＭＯＳ型大規
模集積回路では状態遷移を生じるときにのみ大電流が流
れることを利用して、入力電圧が閾値に到達する時点を
精度よく判断することができる。
積回路内に含まれる入力回路の閾値を、ＣＭＯＳ型大規
模集積回路では状態遷移を生じるときにのみ大電流が流
れることを利用して、入力電圧が閾値に到達する時点を
精度よく判断することができる。
【００３１】さらにまた本発明によれば、２つのデジタ
ル／アナログ変換回路によって発生される電圧間で振幅
が変化するクロック信号を与えて、ヒステリシス特性を
有する閾値を、それぞれ確実に測定することができる。
ル／アナログ変換回路によって発生される電圧間で振幅
が変化するクロック信号を与えて、ヒステリシス特性を
有する閾値を、それぞれ確実に測定することができる。
【図１】本発明の実施の１形態による閾値特性測定装置
の概略的な電気的構成を示すブロック図である。
の概略的な電気的構成を示すブロック図である。
【図２】図１の閾値特性測定装置によって測定されるヒ
ステリシス特性のグラフおよびシュミット回路の概略的
な構成を示すブロック図である。
ステリシス特性のグラフおよびシュミット回路の概略的
な構成を示すブロック図である。
【図３】図１のテスト装置の動作を示すフローチャート
である。
である。
【図４】図３に示すファンクションテスト１の際に発生
する信号を示すタイムチャートである。
する信号を示すタイムチャートである。
【図５】図３に示すファンクションテスト２の際に発生
する信号を示すタイムチャートである。
する信号を示すタイムチャートである。
【図６】先行技術による閾値特性測定の際の動作を想定
して示すフローチャートである。
して示すフローチャートである。
１ テスト装置 ２ ＤＵＴ ３ 信号発生装置 ４ 変化検出装置 １０ 電源回路 １１〜１４，３３ ドライバ回路 １５，４４ コンパレータ回路 １６ 制御回路 ２１ シュミット回路 ２２ 内部論理回路 ３１，３２ ＤＡＣ回路 ４１ 抵抗 ４３ 差動アンプ回路 ４６ ラッチ回路
Claims (7)
- 【請求項１】 入力信号電圧が閾値を基準として上下い
ずれかであるかに従って、動作状態が遷移する入力回路
を備える半導体集積回路の閾値特性を測定するための方
法において、 入力信号として、閾値として予想される電圧よりも一方
側に充分離れた予め定める基準電圧と、基準電圧から閾
値として予想される電圧側に向かう変化分だけ異なるピ
ーク電圧とを有するクロック信号を繰返して与え、 クロック信号のピーク電圧を、予め定める変化分ずつ順
次的に変化させ、 半導体集積回路に電源から供給される電流が予め定める
範囲を超えて変化するときのピーク電圧を、閾値として
測定することを特徴とする半導体集積回路の閾値特性測
定方法。 - 【請求項２】 前記閾値は、入力信号電圧が高電圧側か
ら低電圧側へ変化するときと、低電圧側から高電圧側へ
変化するときとで電圧が異なるヒステリシス特性を有
し、 前記クロック信号を、高電圧側または低電圧側のうちの
いずれか一方側を基準電圧として、ピーク電圧を他方側
に変化させて第１の閾値を測定し、高電圧側または低電
圧側のうちの前記他方側を基準電圧として、ピーク電圧
を前記一方側へ変化させて第２の閾値を測定することを
特徴とする請求項１記載の半導体集積回路の閾値特性測
定方法。 - 【請求項３】 前記半導体集積回路は、シュミット回路
を含むことを特徴とする請求項２記載の半導体集積回路
の閾値特性測定方法。 - 【請求項４】 前記半導体集積回路は、ＣＭＯＳ型大規
模集積回路であることを特徴とする請求項１〜３のいず
れかに記載の半導体集積回路の閾値特性測定方法。 - 【請求項５】 前記入力信号として与えるクロック信号
の変化を、予め定めるテストパターンに従って行い、閾
値の測定をファンクションテストの一環として行うこと
を特徴とする請求項１〜４のいずれかに記載の半導体集
積回路の閾値特性測定方法。 - 【請求項６】 入力信号電圧が閾値を基準として上下い
ずれかであるかに従って、動作状態が遷移する入力回路
を備える半導体集積回路の閾値特性を測定するための装
置において、 半導体集積回路に与える入力信号として、閾値として予
想される電圧よりも一方側に充分離れた予め定める基準
電圧と、基準電圧から閾値として予想される電圧側に向
かう変化分だけ異なるピーク電圧との間を振幅とするク
ロック信号を繰返して発生し、クロック信号のピーク電
圧を、予め定める変化分ずつ順次的に変化させる信号発
生手段と、 半導体集積回路に供給する電源電流の変化を検出する変
化検出手段と、 変化検出手段からの出力に応答し、電源電流の変化が予
め定める範囲を超えるとき、信号発生手段から発生され
る入力信号のピーク電圧を閾値として測定する測定手段
とを含むことを特徴とする半導体集積回路の閾値特性測
定装置。 - 【請求項７】 前記信号発生手段は、外部から入力され
るデジタル信号を直流電圧に変換する第１および第２の
デジタル／アナログ変換回路と、 第１および第２デジタル／アナログ変換回路から出力さ
れる直流電圧間を振幅とするクロック信号を発生するク
ロック発生回路とを含み、 前記測定手段は、第１および第２デジタル／アナログ変
換回路の一方に前記基準電圧となる一定電圧に対応する
デジタル信号を与え、他方に前記ピーク電圧となる順次
的に変化する電圧に対応するデジタル信号を与え、前記
変化検出手段が検出する電源電流の変化が予め定める範
囲を超えるときのピーク電圧を閾値として測定すること
を特徴とする請求項６記載の半導体集積回路の閾値特性
測定装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18605195A JP3233557B2 (ja) | 1995-07-21 | 1995-07-21 | 半導体集積回路の閾値特性測定方法および装置 |
| US08/670,492 US5970074A (en) | 1995-07-21 | 1996-06-27 | Method and apparatus for measuring threshold characteristic of semiconductor integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18605195A JP3233557B2 (ja) | 1995-07-21 | 1995-07-21 | 半導体集積回路の閾値特性測定方法および装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0933618A JPH0933618A (ja) | 1997-02-07 |
| JP3233557B2 true JP3233557B2 (ja) | 2001-11-26 |
Family
ID=16181544
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18605195A Expired - Fee Related JP3233557B2 (ja) | 1995-07-21 | 1995-07-21 | 半導体集積回路の閾値特性測定方法および装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5970074A (ja) |
| JP (1) | JP3233557B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103048495A (zh) * | 2013-01-08 | 2013-04-17 | 中国科学院微电子研究所 | 一种数字集成电路测试总线接口 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6281699B1 (en) * | 2000-03-15 | 2001-08-28 | Teradyne, Inc. | Detector with common mode comparator for automatic test equipment |
| US8120380B2 (en) * | 2000-03-30 | 2012-02-21 | Seagate Technology Llc | Comprehensive application power tester |
| AU2002348846A1 (en) | 2001-11-26 | 2003-06-10 | Koninklijke Philips Electronics N.V. | Test machine for testing an integrated circuit with a comparator |
| US6617890B1 (en) * | 2002-03-22 | 2003-09-09 | Intel Corporation | Measuring power supply stability |
| US6742132B2 (en) * | 2002-04-04 | 2004-05-25 | The Regents Of The University Of Michigan | Method and apparatus for generating a clock signal having a driven oscillator circuit formed with energy storage characteristics of a memory storage device |
| KR20050069329A (ko) * | 2003-12-31 | 2005-07-05 | 동부아남반도체 주식회사 | 기울기 분석 방법을 이용한 문턱전압 측정방법 |
| US7973565B2 (en) * | 2007-05-23 | 2011-07-05 | Cyclos Semiconductor, Inc. | Resonant clock and interconnect architecture for digital devices with multiple clock networks |
| US7903008B2 (en) * | 2007-11-08 | 2011-03-08 | National Instruments Corporation | Source-measure unit based on digital control loop |
| WO2011046977A2 (en) * | 2009-10-12 | 2011-04-21 | Cyclos Semiconductor, Inc. | Architecture for controlling clock characteristics |
| US8553469B2 (en) * | 2011-04-06 | 2013-10-08 | Dell Products L.P. | Memory buffer for buffer-on-board applications |
| US8653840B2 (en) * | 2011-06-06 | 2014-02-18 | National Instruments Corporation | Fast current saturation recovery for a digital source measure unit (SMU) |
| US8797025B2 (en) | 2011-06-06 | 2014-08-05 | National Instruments Corporation | Compensation methods for digital source-measure-units (SMUs) |
| US8456338B2 (en) | 2011-06-06 | 2013-06-04 | National Instruments Corporation | Compliance methods for source measure units operating with digital control loops |
| US8604765B2 (en) | 2011-06-06 | 2013-12-10 | National Instruments Corporation | Resistance simulation and common mode rejection for digital source-measure units |
| EP2568769A1 (en) * | 2011-09-12 | 2013-03-13 | Philips Intellectual Property & Standards GmbH | Electrical device and power grid system |
| US9690358B2 (en) * | 2015-02-11 | 2017-06-27 | Dell Products, Lp | Method and apparatus for system control of a central processing unit (CPU) maximum power detector |
| US10242955B2 (en) * | 2016-08-29 | 2019-03-26 | Nxp Usa, Inc. | Active tamper detection circuit with bypass detection and method therefor |
| US11500016B2 (en) * | 2020-12-07 | 2022-11-15 | Taiwan Semiconductor Manufacturing Company Ltd. | Circuit screening system and circuit screening method |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2485284A1 (fr) * | 1980-04-10 | 1981-12-24 | Ibm France | Circuit de detection de courant de defaut |
| US4503538A (en) * | 1981-09-04 | 1985-03-05 | Robert Bosch Gmbh | Method and system to recognize change in the storage characteristics of a programmable memory |
| US4488106A (en) * | 1982-07-01 | 1984-12-11 | Alan Chernotsky | Resettable power limiting apparatus |
| JPS63308364A (ja) * | 1987-06-10 | 1988-12-15 | Nec Corp | 半導体集積回路 |
| US5262683A (en) * | 1992-04-20 | 1993-11-16 | Ford Motor Company | Method for specifying operating characteristics of integrated circuits |
| US5448492A (en) * | 1992-10-26 | 1995-09-05 | United Technologies Automotive, Inc. | Monitoring the characteristics of a load driver controlled by a microcontroller |
| US5483232A (en) * | 1994-08-03 | 1996-01-09 | Schlumberger Technology Corporation | Method and apparatus for predicting peak voltage of a cable conveyed tool |
-
1995
- 1995-07-21 JP JP18605195A patent/JP3233557B2/ja not_active Expired - Fee Related
-
1996
- 1996-06-27 US US08/670,492 patent/US5970074A/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103048495A (zh) * | 2013-01-08 | 2013-04-17 | 中国科学院微电子研究所 | 一种数字集成电路测试总线接口 |
| CN103048495B (zh) * | 2013-01-08 | 2015-11-11 | 中国科学院微电子研究所 | 一种数字集成电路测试总线接口 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0933618A (ja) | 1997-02-07 |
| US5970074A (en) | 1999-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3233557B2 (ja) | 半導体集積回路の閾値特性測定方法および装置 | |
| US7355429B2 (en) | On-chip power supply noise detector | |
| JP3233559B2 (ja) | 半導体集積回路のテスト方法および装置 | |
| US8664978B2 (en) | Methods and apparatus for time to current conversion | |
| US6323668B1 (en) | IC testing device | |
| TW201022690A (en) | Device under test circuit, integrated circuit and semiconductor wafer process monitor circuit | |
| US7952343B2 (en) | Current measurement circuit and method | |
| US20130218512A1 (en) | Method and apparatus for low cost, high accuracy temperature sensor | |
| CN110873836A (zh) | 涉及校准比较器电路的模拟测试总线设备和其方法 | |
| EP3477317A1 (en) | Method for identifying a fault at a device output and system therefor | |
| US20130015837A1 (en) | On-chip signal waveform measurement circuit | |
| JP2001083214A (ja) | 半導体集積回路およびその特性測定方法 | |
| US6414511B1 (en) | Arrangement for transient-current testing of a digital electronic CMOS circuit | |
| Lu et al. | A fast and sensitive built-in current sensor for IDDQ testing | |
| JPH0721514B2 (ja) | 過渡電流ピーク検出回路 | |
| US10656032B2 (en) | Temperature sensor in an integrated circuit and method of calibrating the temperature sensor | |
| KR101719098B1 (ko) | 펄스 폭 측정을 위한 회로 및 방법 | |
| US20030220758A1 (en) | Method for testing an AD-converter | |
| Hatzopoulos et al. | Current conveyor based test structures for mixed-signal circuits | |
| US8310252B2 (en) | Testing a nonvolatile circuit element having multiple intermediate states | |
| JP2598710B2 (ja) | Ｉｃの入力スレショルド測定装置 | |
| CN114252165A (zh) | 猝灭偏置电路装置及包括该装置的单光子检测器 | |
| Xinguang | Fault detection for mixed signal ICs by current integration | |
| Miura | A comparative analysis of input stimuli for testing mixed-signal LSIs based on current testing | |
| Nagy et al. | Accurate Supply Current Testing of Mixed-Signal IC Using Auto-Zero Voltage Comparator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080921 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080921 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090921 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090921 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110921 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120921 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130921 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |