CN103048495B - 一种数字集成电路测试总线接口 - Google Patents

Abstract

本发明提供的一种数字集成电路测试总线接口，包括由N个信号单元构成的矩阵，N为不小于30的正整数，N个信号单元中的每个信号单元均包括有呈2×2矩阵均匀分布的四个信号端。本发明中I/O信号端总数与电源信号端和地信号端和的总数的比为3:1，因此在保证每个I/O信号周围至少有一个电源信号或地信号作为参考点的同时，I/O信号端、电源信号端和地信号端均匀有规律的分布也提高了测试总线对I/O信号、电源信号和地信号的传输质量。因此，本发明可以在一个数字集成电路测试总线接口中设置比现有技术更多的且满足要求的信号端，给使用者带来了方便。

Description

一种数字集成电路测试总线接口

技术领域

本发明涉及数字集成电路测试技术领域，更具体地说，涉及一种数字集成电路测试总线接口。

背景技术

数字集成电路测试总线接口主要应用于测试设备中，其主要功能是为数字集成电路的测试系统与被测电路提供通信接口。数字集成电路的测试系统通过引出的测试总线来对被测电路进行控制、激励与响应。

现有的数字集成电路测试总线接口中一般含有120个左右的信号端，主要包括I/O（Input/Output输入/输出）信号端、电源信号端和地信号端，测试总线通过接插件与外界相连接。

但是当测试设备需要较多的信号端，如需要240个信号端时，因为测试总线增多，测试总线接口中I/O信号端、电源信号端和地信号端的无规律分布，使得测试总线在保证I/O信号、电源信号和地信号质量，及保证每个I/O信号周围至少有一个电源信号或地信号作为参考点的同时，还要通过高密度、高可靠的接插件引出，在技术上存在很大的难度。目前主要通过使用多个数字集成电路测试总线接口来满足对信号端数量的需求，给使用者带来很大的不便。

发明内容

有鉴于此，本发明提供了一种数字集成电路测试总线接口，以使测试总线在保证I/O信号、电源信号和地信号质量的同时，增加测试总线接口中信号端的数量，以满足使用需求。

一种数字集成电路测试总线接口包括：N个信号单元，所述N个信号单元构成矩阵，所述N为不小于30的正整数，其中：

所述N个信号单元中的每个信号单元均包括有呈2×2矩阵均匀分布的四个信号端，所述N个信号单元中包括有A个第一信号单元和B个第二信号单元，其中，所述A和所述B均为正整数，且所述A和所述B的和等于所述N，

所述第一信号单元中包括三个I/O信号端和一个电源信号端，

所述第二信号单元中包括三个I/O信号端和一个地信号端，

其中，所述第一信号单元中电源信号端在自身所在2×2矩阵中的列位置和所述第二信号单元中地信号端在自身所在2×2矩阵中的列位置相同，所述第一信号单元中电源信号端在自身所在2×2矩阵中的行位置和所述第二信号单元中地信号端在自身所在2×2矩阵中的行位置不同，

在所述N个信号单元构成的矩阵中，将所述N个信号单元中的每个信号单元均作为所述矩阵中的元素时，每一列的信号单元均为所述第一信号单元或均为所述第二信号单元，每一行的信号单元均由所述第一信号单元和所述第二信号单元交替排列组成。

一种数字集成电路测试总线接口，包括：N个信号单元，所述N个信号单元构成矩阵，所述N为不小于30的正整数，其中：

所述N个信号单元中的每个信号单元均包括有呈2×2矩阵均匀分布的四个信号端，所述N个信号单元中包括有A个第一信号单元、B个第二信号单元和C个第三信号单元，其中所述A、所述B和所述C均为正整数，且所述A、所述B和所述C的和等于所述N，

所述第一信号单元中包括三个I/O信号端和一个电源信号端，

所述第二信号单元中包括三个I/O信号端和一个地信号端，

所述第三信号单元中包括三个I/O信号端和一个地信号端，

其中，所述第一信号单元中电源信号端在自身所在2×2矩阵中的列位置和所述第二信号单元中地信号端在自身所在2×2矩阵中的列位置相同，所述第一信号单元中电源信号端在自身所在2×2矩阵中的行位置和所述第二信号单元中地信号端在自身所在2×2矩阵中的行位置不同，

所述第二信号单元中地信号端在自身所在2×2矩阵中的列位置和所述第三信号单元中地信号端在自身所在2×2矩阵中的列位置相同，所述第二信号单元中地信号端在自身所在2×2矩阵中的行位置和所述第三信号单元中地信号端在自身所在2×2矩阵中的行位置不同，

在所述N个信号单元构成的矩阵中，将所述N个信号单元中的每个信号单元均作为所述矩阵中的元素时，在所述矩阵中有m行n列的情况下，

在所述矩阵中左侧的m行a列中，每一列的信号单元均为所述第一信号单元或均为所述第二信号单元，每一行的信号单元均由所述第一信号单元和所述第二信号单元交替排列组成，

在所述矩阵中右侧的m行b列中，每一列的信号单元均为所述第一信号单元或均为所述第二信号单元，每一行的信号单元均由所述第一信号单元和所述第二信号单元交替排列组成，

在所述矩阵中间的m行（n-a-b）列中，每一列的信号单元均为所述第二信号单元或均为所述第三信号单元，每一行的信号单元均由所述第二信号单元和所述第三信号单元交替排列组成，所述（n-a-b）为正整数，

其中，所述m、所述n、所述a和所述b均为正整数。

优选的，所述m行a列中所述第一信号单元中的电源信号端和所述m行b列中所述第一信号单元中的电源信号端所接的电源为不同的电源。

从上述的技术方案可以看出，本发明提供的一种数字集成电路测试总线接口，包括由N个信号单元构成的矩阵，N为不小于30的正整数，N个信号单元中的每个信号单元均包括有呈2×2矩阵均匀分布的四个信号端。本发明中I/O信号端总数与电源信号端和地信号端和的总数的比为3:1，因此在保证每个I/O信号周围至少有一个电源信号或地信号作为参考点的同时，I/O信号端、电源信号端和地信号端均匀有规律的分布也提高了测试总线对I/O信号、电源信号和地信号的传输质量，这样在增加测试总线接口中信号端的数量时，测试总线在通过高密度、高质量的接插件引出时仍可保证传输信号的质量。因此，本发明可以在一个数字集成电路测试总线接口中设置比现有技术更多的且满足要求的信号端，给使用者带来了方便。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例公开的一种数字集成电路测试总线接口中含I/O信号端、电源信号端和地信号端的分布示意图；

图2为本发明实施例公开的一种数字集成电路测试总线接口中含I/O信号端和地信号端的分布示意图；

图3为本发明实施例公开的另一种数字集成电路测试总线接口中含I/O信号端、电源信号端和地信号端的分布示意图；

图4为本发明实施例公开的另一种数字集成电路测试总线接口中含I/O信号端、电源信号端和地信号端的分布示意图；

图5为本发明实施例公开的另一种数字集成电路测试总线接口中含I/O信号端、电源信号端和地信号端的分布示意图；

图6为本发明实施例公开的另一种数字集成电路测试总线接口中含I/O信号端、电源信号端和地信号端的分布示意图；

图7为本发明实施例公开的一种数字集成电路测试总线与插接件连接的设计框图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

如图1所示本发明实施例提供的一种数字集成电路测试总线接口中含I/O信号端、电源信号端和地信号端的分布示意图，可以包括N个信号单元，所述N个信号单元可以构成矩阵，所述N为不小于30的正整数，其中：

所述N个信号单元中的每个信号单元可以包括有呈2×2矩阵均匀分布的四个信号端，所述N个信号单元中可以包括有A个第一信号单元100和B个第二信号单元200，其中，所述A和所述B均为正整数，且所述A和所述B的和等于所述N，

所述第一信号单元100中可以包括三个I/O信号端010和一个电源信号端020，

本发明中测试总线通过所述I/O信号端010传输的I/O信号均可以为可配置I/O信号，可以配成输入信号、配成输出信号或配成双向信号。

其中，测试总线通过所述电源信号端020传输的电源信号电压等级可以为：1.2V、1.8V、2.5V或3.3V等。

所述第二信号单元200中可以包括三个I/O信号端010和一个地信号端030，

本领域技术人员可以理解的是，电源平面和地平面均可以作为参考平面，且均有一定的屏蔽作用，但相对而言，电源平面具有较高的特性阻抗，与参考平面存在较大的电位势差，而地平面具有较低的特性阻抗，与参考平面存在的电位势差要小很多。从屏蔽角度看，地平面一般都做接地处理，当地平面作为基准电平参考点时，其屏蔽效果优于电源平面。因此，在保证电源信号端够用的情况下，可以在数字集成电路测试总线接口中多设置地信号端。

其中，所述第一信号单元100中电源信号端020在自身所在2×2矩阵中的列位置和所述第二信号单元200中地信号端030在自身所在2×2矩阵中的列位置相同，所述第一信号单元100中电源信号端020在自身所在2×2矩阵中的行位置和所述第二信号单元200中地信号端030在自身所在2×2矩阵中的行位置不同，

在所述N个信号单元构成的矩阵中，将所述N个信号单元中的每个信号单元均作为所述矩阵中的元素时，每一列的信号单元均可以为所述第一信号单元100或均可以为所述第二信号单元200，每一行的信号单元均可以由所述第一信号单元100和所述第二信号单元200交替排列组成。

综上可以看出，本发明中N个信号单元中的每个信号单元均可以包括有呈2×2矩阵均匀分布的四个信号端，并且所述第一信号单元100中所述I/O信号端010数量和所述电源信号端020数量比为3:1，同样，所述第二信号单元100中所述I/O信号端010数量和所述地信号端030数量比也为3:1。所以本发明中I/O信号端总数与电源信号端和地信号端和的总数的比为3:1，从图1中可以看出，任意一个2×2矩阵中均包含三个所述I/O信号端010和一个所述电源信号端020或所述地信号端030，从而保证了每个I/O信号周围至少可以有一个电源信号或地信号作为参考点。所述I/O信号端010、所述电源信号端020和所述地信号端030可以均匀有规律的分布，使得测试总线也有规律的分布，因此提高了测试总线对I/O信号、电源信号和地信号的传输质量，这样在增加测试总线接口中信号端的数量时，测试总线在通过高密度、高质量的接插件引出时仍可保证传输信号的质量，不仅满足了对信号端口数量的需求，还给使用者带来了方便。

可以理解的是，虽然电源平面和地平面均可以作为参考平面，且均有一定的屏蔽作用，但相对而言，电源平面具有较高的特性阻抗，与参考平面存在较大的电位势差，而地平面具有较低的特性阻抗，与参考平面存在的电位势差要小很多。从屏蔽角度看，地平面一般都做接地处理，当地平面作为基准电平参考点时，其屏蔽效果优于电源平面。因此，在保证电源信号端够用的情况下，可以在数字集成电路测试总线接口中多设置地信号端。

图2为本发明实施例提供的一种数字集成电路测试总线接口中含I/O信号端和地信号端的分布示意图，

结合图2和图1，如图3本发明提供的另一种数字集成电路测试总线接口，可以包括：N个信号单元，所述N个信号单元构成矩阵，所述N为不小于30的正整数，其中：

所述N个信号单元中的每个信号单元均可以包括有呈2×2矩阵均匀分布的四个信号端，所述N个信号单元中可以包括有A个第一信号单元100、B个第二信号单元200和C个第三信号单元300，其中所述A、所述B和所述C均为正整数，且所述A、所述B和所述C的和等于所述N，

所述第一信号单元100中可以包括三个I/O信号端010和一个电源信号端020，

所述第二信号单元200中可以包括三个I/O信号端010和一个地信号端030，

所述第三信号单元300中可以包括三个I/O信号端010和一个地信号端040，

同上述实施例，所述第一信号单元100中电源信号端020在自身所在2×2矩阵中的列位置和所述第二信号单元200中地信号端030在自身所在2×2矩阵中的列位置相同，所述第一信号单元100中电源信号端020在自身所在2×2矩阵中的行位置和所述第二信号单元200中地信号端030在自身所在2×2矩阵中的行位置不同，

所述第二信号单元200中地信号端030在自身所在2×2矩阵中的列位置和所述第三信号单元300中地信号端040在自身所在2×2矩阵中的列位置相同，所述第二信号单元200中地信号端030在自身所在2×2矩阵中的行位置和所述第三信号单元300中地信号端040在自身所在2×2矩阵中的行位置不同，

可以理解的是，数字集成电路测试总线接口是为满足对多种封装形式的数字集成电路在同一个测试系统中进行测试的总线接口，数字集成电路的测试系统通过引出的测试总线来对被测电路进行控制、激励与响应。在保证每个I/O信号周围均可以找到至少一个地信号或电源信号的同时，电源信号是可以均匀分布的，从而使测试总线接口的布局有规律，以方便连接、测试和使用。当数字集成电路测试总线接口所述电源信号端020数量足够用时，可以在数字集成电路测试总线接口的中间位置多分布一些地信号端。

在所述N个信号单元构成的矩阵中，将所述N个信号单元中的每个信号单元均作为所述矩阵中的元素时，在所述矩阵中有m行n列的情况下，

在所述矩阵中左侧的m行a列中，每一列的信号单元均可以为所述第一信号单元100或均可以为所述第二信号单元200，每一行的信号单元均可以由所述第一信号单元100和所述第二信号单元200交替排列组成，

在所述矩阵中右侧的m行b列中，每一列的信号单元均可以为所述第一信号单元100或均可以为所述第二信号单元200，每一行的信号单元均可以由所述第一信号单元100和所述第二信号单元交替排列组成200，

在所述矩阵中间的m行（n-a-b）列中，每一列的信号单元均可以为所述第二信号单元200或均可以为所述第三信号单元300，每一行的信号单元均可以由所述第二信号单元200和所述第三信号单元300交替排列组成，所述（n-a-b）为正整数，

其中，所述m、所述n、所述a和所述b均为正整数。

本领域的技术人员可以理解的是，在图3的实施例中，m的值为8，n的值为6，a的值为2，b的值为2，仅用这一事例说明所述m、所述n、所述a和所述b之间的关系。本领域的技术人员还可以根据实际的需要来定义所述m、所述n、所述a和所述b的值，并不仅限于图3中的实施例。

优选的，所述m行a列中所述第一信号单元中的电源信号端和所述m行b列中所述第一信号单元中的电源信号端所接的电源可以不同。我们还可以根据实际需要在数字集成电路测试总线接口多设置几组电源信号端，以满足测试设备对多个电源的需求。

需要说明的一点是，所述N个信号单元中的每个信号单元均包括有呈2×2矩阵均匀分布的四个信号端，分别为：第一信号端，第二信号端，第三信号端和第四信号端。所以，所述第一信号单元100中所述电源信号端020可以在所述第一信号单元100中四个信号端位置中的任意一个，相应的，与所述第一信号单元相邻的所述第二信号单元200中的所述地信号030，在所述第二信号单元200中也对应有四个位置。

如图4、图5和图6本发明实施例公开的另一种数字集成电路测试总线接口中含I/O信号端、电源信号端和地信号端的分布示意图。

举例说明，一种数字集成电路测试总线接口有400个信号端，其中有300个所述I/O信号端010，40个所述电源信号端020（一般情况下，40个电源信号已足够用），所述地信号端030和所述地信号端040共60个。

将400个信号端分成100个2×2的信号单元，根据每一个信号单元中所述I/O信号端010和所述电源信号端020（或所述地信号端030或所述地信号端040）的比例为3:1，所以100个信号单元中有所述第一信号单元100共40个，所述第二信号单元200和所述第三信号端300共60个。

在所述100个2×2的信号单元构成的矩阵中，将所述100个2×2的信号单元中的每个信号单元均作为所述矩阵中的元素时，在所述矩阵有4行25列的情况下，

所述矩阵中左侧的4行10列中，每一列的信号单元均为所述第一信号单元100或均为所述第二信号单元200，每一行的信号单元均由所述第一信号单元100和所述第二信号单元200交替排列组成，

所述矩阵中右侧的4行10列中，每一列的信号单元均为所述第一信号单元100或均为所述第二信号单元200，每一行的信号单元均由所述第一信号单元100和所述第二信号单元200交替排列组成，

所述矩阵中间的4行5列中，每一列的信号单元均为所述第二信号单元200或均为所述第三信号单元300，每一行的信号单元均由所述第二信号单元200和所述第三信号单元300交替排列组成。

为增加该数字集成电路的通用性，可以使所述矩阵中左侧的4行10列中所述第一信号单元100中的电源信号端和所述矩阵中右侧的4行10列中所述第一信号单元100中的电源信号端所接的电源为不同的电源。

因为测试总线需要通过接插件与外界相连接，如图7所示本实施例中数字集成电路测试总线与插接件连接的设计框图，300个I/O信号构成第一信号组001和40个电源信号和60个地信号构成第二信号组002，所述第一信号组001和所述第二信号组002和接插件400连接，并且所述第一信号组001和所述第二信号组002还和现场可编程门阵列芯片500（Fied-ProgrammableGateArrayFPGA）连接。

其中，FPGA是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物，它是作为专用集成电路（ASIC）领域中的一半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。

本实施例中提供的数字集成电路测试总线接口有400个信号端，400脚接插件可以选用SAMTEC公司的SEAM-50-02.0-L-08-2-A-K-TR，该插接件是一款高密度、高可靠的接插件，400个管脚成8×50的矩阵以1.27mm间距均匀排列。

本实施例中的数字集成电路测试总线接口含有400个信号端，可以满足在特定测试条件下如：单粒子效应等相关辐射实验，对多个I/O信号端的需求，增加了数字集成电路测试总线的通用性。

综上可以看出，本发明中N个信号单元中的每个信号单元均可以包括有呈2×2矩阵均匀分布的四个信号端，并且所述第一信号单元100中所述I/O信号端010数量和所述电源信号端020数量比为3:1，同样，所述第二信号单元100中所述I/O信号端010数量和所述地信号端030数量比也为3:1。所以本发明中I/O信号端总数与电源信号端和地信号端和的总数的比为3:1，从图1中可以看出，任意一个2×2矩阵中均包含三个所述I/O信号端010和一个所述电源信号端020或所述地信号端030，从而保证了每个I/O信号周围至少可以有一个电源信号或地信号作为参考点。所述I/O信号端010、所述电源信号端020和所述地信号端030可以均匀有规律的分布，使得测试总线也有规律的分布，因此提高了测试总线对I/O信号、电源信号和地信号的传输质量，这样在增加测试总线接口中信号端的数量时，测试总线在通过高密度、高质量的接插件引出时仍可保证传输信号的质量，不仅满足了对信号端口数量的需求，还给使用者带来了方便。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (3)

1.一种数字集成电路测试总线接口，其特征在于，包括：N个信号单元，所述N个信号单元构成矩阵，所述N为不小于30的正整数，其中：

所述N个信号单元中的每个信号单元均包括有呈2×2矩阵均匀分布的四个信号端，所述N个信号单元中包括有A个第一信号单元和B个第二信号单元，其中，所述A和所述B均为正整数，且所述A和所述B的和等于所述N，

所述第一信号单元中包括三个I/O信号端和一个电源信号端，

所述第二信号单元中包括三个I/O信号端和一个地信号端，

其中，I/O信号端总数与电源信号端和地信号端和的总数的比为3:1，

其中，所述第一信号单元中电源信号端在自身所在2×2矩阵中的列位置和所述第二信号单元中地信号端在自身所在2×2矩阵中的列位置相同，所述第一信号单元中电源信号端在自身所在2×2矩阵中的行位置和所述第二信号单元中地信号端在自身所在2×2矩阵中的行位置不同，

在所述N个信号单元构成的矩阵中，将所述N个信号单元中的每个信号单元均作为所述矩阵中的元素时，每一列的信号单元均为所述第一信号单元或均为所述第二信号单元，每一行的信号单元均由所述第一信号单元和所述第二信号单元交替排列组成。

2.一种数字集成电路测试总线接口，其特征在于，包括：N个信号单元，所述N个信号单元构成矩阵，所述N为不小于30的正整数，其中：

所述N个信号单元中的每个信号单元均包括有呈2×2矩阵均匀分布的四个信号端，所述N个信号单元中包括有A个第一信号单元、B个第二信号单元和C个第三信号单元，其中所述A、所述B和所述C均为正整数，且所述A、所述B和所述C的和等于所述N，

所述第一信号单元中包括三个I/O信号端和一个电源信号端，

所述第二信号单元中包括三个I/O信号端和一个地信号端，

所述第三信号单元中包括三个I/O信号端和一个地信号端，

其中，I/O信号端总数与电源信号端和地信号端和的总数的比为3:1，

其中，所述第一信号单元中电源信号端在自身所在2×2矩阵中的列位置和所述第二信号单元中地信号端在自身所在2×2矩阵中的列位置相同，所述第一信号单元中电源信号端在自身所在2×2矩阵中的行位置和所述第二信号单元中地信号端在自身所在2×2矩阵中的行位置不同，

所述第二信号单元中地信号端在自身所在2×2矩阵中的列位置和所述第三信号单元中地信号端在自身所在2×2矩阵中的列位置相同，所述第二信号单元中地信号端在自身所在2×2矩阵中的行位置和所述第三信号单元中地信号端在自身所在2×2矩阵中的行位置不同，

在所述N个信号单元构成的矩阵中，将所述N个信号单元中的每个信号单元均作为所述矩阵中的元素时，在所述矩阵中有m行n列的情况下，

在所述矩阵中左侧的m行a列中，每一列的信号单元均为所述第一信号单元或均为所述第二信号单元，每一行的信号单元均由所述第一信号单元和所述第二信号单元交替排列组成，

在所述矩阵中右侧的m行b列中，每一列的信号单元均为所述第一信号单元或均为所述第二信号单元，每一行的信号单元均由所述第一信号单元和所述第二信号单元交替排列组成，

在所述矩阵中间的m行(n-a-b)列中，每一列的信号单元均为所述第二信号单元或均为所述第三信号单元，每一行的信号单元均由所述第二信号单元和所述第三信号单元交替排列组成，所述(n-a-b)为正整数，

其中，所述m、所述n、所述a和所述b均为正整数。

3.根据权利要求2所述的总线接口，其特征在于，所述m行a列中所述第一信号单元中的电源信号端和所述m行b列中所述第一信号单元中的电源信号端所接的电源为不同的电源。