JPS63164607A - 非正弦波発振回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、非正弦波発振回路技術、さらには半導体集
積回路装置内に形成されるパルス発振回路に適用して有
効な技術に関するもので、たとえば、半導体集積回路装
置に外付けされた時定数素子によって発振動作する非正
弦波発振回路に利用して有効な技術に関するものである
。

［従来の技術］ たとえばサーボ制御などでは、所定のデユーティ幅をも
つパルスを発生させるために、モノステーブル・マルチ
バイブレータのごとき非正弦波発振回路を使用すること
がある。この場合、この種の非正弦波発振回路としての
モノステーブル・マルチバイブレータは、たとえばＣＱ
出版社刊行「トランジスタ技術　１９８６年５月号」３
４８〜３５０頁（−ノステーブル・マルチバイブレータ
）に記載のように、容量および抵抗などの時定数素子だ
けを外付けとし、それ以外の回路は半導体集積回路装置
内に集積形成されることが多い。

ここで、本発明者らは、たとえばサーボ制御用半導体集
積回路装置などに集積形成される非正弦波発振回路につ
いて検討した。以下は、公知とされた技術ではないが、
本発明者によって検討された技術であり、その概要は次
のとお−りである。

第５図は本発明者らによって検討された非正弦波発振回
路の構成例を示す。

同図に示す非正弦波発振回路はモノステーブル・マルチ
バイブレータ１０として構成されている。このモノステ
ーブル・マルチバイブレータ１０をなす回路のうち、時
定数素子である容量Ｃｘと抵抗Ｒｘ以外は、半導体集積
回路装置１００内に集積形成されている。時定数素子と
しての容量Ｃｘと抵抗Ｒｘは、いわゆる外付は部品とし
て、半導体集積回路装置Ｅ１００の外部接続用端子ピン
１０１に接続されるようになっている。

このモノステーブル・マルチバイブレータ１０は、上記
容量Ｃｘの充放電を制御するスイッチング素子Ｑ１と、
このスイッチング素子Ｑ１のオン・オフ（ＯＮ・ＯＦＦ
）動作を上記容量Ｃｘの充放電電位Ｖｐに基づいて制御
する制御回路１１とによって構成されている。

上記容量Ｃｘと対をなす時定数素子としての抵抗Ｒｘは
、容量Ｃｘと電源電位ＶＣＣとの間に直列に接続される
ことにより、その容量Ｃｘへの充電電流を規定する電流
制限回路として機能する。容量Ｃｘは、その抵抗Ｒｘを
介して電源電位Ｖｃｃから定常的に充電電流を供給され
るようになっている。なお、電流制限回路としての抵抗
Ｒｘは、たとえばＭＯＳ型電界効果トランジスタなどの
能動素子による定電流回路であってもよい。

スイッチング素子Ｑ１としてはｎチャンネルＭＯ８型電
界効果トランジスタが使用されている。

制御回路１１は、上記容量Ｃｘの充放電電位を検出する
電位検出手段ＣＰと、この電位検出手段ＣＰの検出出力
に基づいて上記スイッチング素子Ｑ１のオン・オフ動作
を指令する論理回路１２とによって構成されている。

電位検出手段ＣＰには電圧比較器が使用されている。こ
の電位検出手段ＣＰの検出出力は２値の論理出力であっ
て、上記充放電電位Ｖｐが所定の基準電位Ｖ　ｃｃ／　
２以下のときはＨ（高レベル）となり、上記充放電電位
Ｖｃｃ／２が上記基準電位Ｖｃｃ／２を越えるとＬ（低
レベル）となるように構成されている。この場合、上記
基準電位Ｖ　ｃｃ／　２は、電源電位Ｖｃｃのほぼ半分
のレベルに設定されている。

論理回路１２は、ＮＡＮＤゲート（否定論理積ゲート）
Ｇｌ〜Ｇ５およびインバータＩＶによって組まれている
。この論理回路１２は、定常時には上記スイッチング素
子Ｑ１をオン駆動する安定状態をとるが、上記充放電電
位Ｖｐが上記基準電位Ｖ　ｃｃ／　２よりも低いときに
外部から与えられるトリガー信号ＴｓがＬ（低レベル）
からＨ（高レベル）に立ち上げられると、上記充放電電
位Ｖｐが上記基準電位Ｖ　ｃｃ／　２に達するまでの過
渡状態の間だけ、上記スイッチング素子Ｑ１を一時的に
オフ状態に保つように構成されている。

第６図は第５図に示したモノステーブル・マルチバイブ
レータ１０の動作例を波形チャートによって示す。

同図において、先ず、外部からのトリガー信号ＴｓがＨ
（高レベル）の非能動状態にある定常の安定状態では、
スイッチング素子Ｑ１がオン状態に設定され、これにと
もなって容量Ｃｘがほぼ完全な放電状態となって、その
充放電電位ＶｐがＬ（低レベル）に固定されている。

この安定な定常状態にて、外部からのトリガー信号Ｔｓ
が一旦Ｌ（低レベル）になってからＨ（高レベル）に立
ち上げられると、スイッチング素子Ｑ１がオフ（ＯＦＦ
＞に設定される。これにより、容量Ｃｘが充電状態とな
って、その充放電電位Ｖｐが上昇するようになる。しか
し、このスイッチング素子Ｑ１がオフ（ＯＦＦ）の状態
は過渡的なもめであって長くは持続せず、容量Ｃｘの充
放電電位Ｖｐが所定の基準電位Ｖｐを越えると、電位検
出手段ＣＰの検出出力が論理回路１２に帰還されて、ス
イッチング素子Ｑ１は再びオン（ＯＮ）の状態に復帰さ
せられる。これとともに、容量Ｃｘに充電された電荷が
放電されて、元の安定な定常状態に戻る。

以上のようにして、トリガー信号ＴｓがＬ（低レベル）
からＨ（高レベル）に立ち上げられるごとに、容量Ｃｘ
と抵抗Ｒｘによって決められるデユーティ幅をもつパル
ス波が発振−される。Ｏｕｔはその発振出力を示す。

［発明が解決しようとする問題点］ しかしながら、上述した技術には、次のような問題点の
あることが本発明者によってあきらかとされた。

すなわち、この種の非正弦波発振回路では、時定数素子
としての容量Ｃｘの充放電を制御するスイッチング素子
Ｑ１は、安定な定常状態ではオン状態をとり、オフ状態
となるのは容量Ｃｘが充電される過渡時だけである。

一方、上記非正弦波発振回路では、上記スイッチング素
子のリーク電流Ｉｒの有無あるいはその大小が、その動
作精度上大きな問題となる。上記スイッチング素子Ｑ１
のオフ時に電流のリークがあると、そのリークによって
容量Ｃｘの充電速度に影響が生じて、発振波形のデユー
ティ幅が狂ったりする弊害が起きる。この電流のリーク
はスイッチング素子Ｑ１そのものの不良のほかに、この
スイッチング素子Ｑ１をオン・オフ制御する回路の動作
不良に起因する場合もある。したがって、この種の非正
弦波発振回路のテスト評価を行うに際しては、上記スイ
ッチング素子Ｑ１のリーク電流Ｉｒをモノステーブル・
マルチバイブレータ１０の動作状態にて精密に測定する
必要がある。

ところが、この種の非正弦波発振回路では、上述したよ
うに、上記スイッチング素子Ｑ１は、安定な定常状態で
はオン状態をとり、オフ状態となるのは容量Ｃｘが充電
される過渡時だけである。

つまり、動作状態では上記スイッチング素子Ｑ１のリー
ク電流Ｉｒを簡単かつ適正に測定する機会がないのであ
る。とくに、上述したもののように半導体集積回路化さ
れたものにおいては、その精密な測定はほとんど不可能
である。

以上のように、この種の非正弦波発振回路には、もっと
も重要な素子の一つである充放電制御用スイッチング素
子Ｑ１のリーク電流を動作状態にて適正にテストするこ
とができない、という問題点があった。

本発明の目的は、たとえばモノステーブル・マルチバイ
ブレータなどのように容量によって時定数が定められる
非正弦波発振回路のテスト性を改善することにあり、具
体的には、その容量の充放電を制御するスイッチング素
子のリーク特性を簡単かつ適正に測定することを可能に
する、という技術を提供することにある。

本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。

［問題点を解決するための手段］ 本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。

すなわち、時定数素子としての容量と、この容量の充放
電動作を制御するスイッチング素子と、このスイッチン
グ素子のオン・オフ（ＯＮ　−ＯＦＦ）動作を上記容量
の充放電電位に基づいて制御する制御回路とを備えた非
正弦波発振回路にあって、外部からの信号によって上記
スイッチング素子を強制的に定常的なオフ状態に設定す
る回路が上記制御回路内に形成されている、というもの
である。

［作用］ 上記した手段によれば、外部からの設定操作によって上
記スイッチング素子を動作時にも定常的にオフ設定する
ことができるので、そのスイッチング素子がオフ時のリ
ーク特性を簡単がっ適正に測定することができるように
なる。これにより、たとえばモノステーブル、マルチバ
イブレータなどのように容量によって時定数が定められ
る非正弦波発振回路のテスト性を改善する、という目的
が達成される。

［実施例］ 以下７本発明の好適な実施例を図面に基づいて説明する
。

なお、各図中、同一符号は同一あるいは相当部分を示す
。

第１図はこの発明による技術が適用された非正弦波発振
回路の一実施例を示す。

同図に示す非正弦波発振回路はモノステーブル・マルチ
バイブレータ１０として構成されている。このモノステ
ーブル・マルチバイブレータ１０をなす回路のうち、時
定数素子である容量Ｃｘと抵抗Ｒｘ以外は、半導体集積
回路装置’１００内に集積形成されている０時定数素子
としての容量Ｃｘと抵抗Ｒｘは、いわゆる外付は部品と
して、半導体集積回路装置１００の外部接続用端子ビン
１０１に接続されるようになっている。

先ず、同図に示した実施例のモノステーブル・マルチバ
イブレータｌＯは、基本的には前述したものと同様であ
る。

すなわち、上記容量Ｃｘの充放電を制御するスイッチン
グ素子Ｑ１と、このスイッチング素子Ｑ１のオン・オフ
（ＯＮ−ＯＦＦ）動作を上記容量Ｃｘの充放電電位Ｖｐ
に基づいて制御する制御回路１１とによって構成されて
いる。

上記容量Ｃｘと対をなす時定数素子としての抵抗Ｒｘは
、容量Ｃｘと電源電位Ｖ。Ｃとの間に直列に接続される
ことにより、その容量Ｃｘへの充電電流を規定する電流
制限回路として機能する。容量Ｃｘは、その抵抗Ｒｘを
介して電源電位ＶＣＣから定常的に充電電流を供給され
るようになっている。なお、電流制限回路としての抵抗
Ｒｘは、なとえばＭＯ８型電界効果トランジスタなどの
能動素子による定電流回路であってもよい。

スイッチング素子Ｑ１としてはｎチャンネルＭｏＳ型電
界効果トランジスタが使用されている。

制御回路１１は、上記容量Ｃｘの充放電電位を検出する
電位検出手段ＣＰと、この電位検出手段ＣＰの検出出力
に基づいて上記スイッチング素子Ｑ１のオン・オフ動作
を指令する論理回路１２とによって構成されている。

電位検出手段ｃｐには電圧比較器が使用されている。こ
の電位検出手段ＣＰの検出出力は２値の論理出力であっ
て、上記充放電電位Ｖｐが所定の基準電位Ｖｃｃ／２以
下のときはＨ（高レベル）となり、上記充放電電位Ｖｃ
ｃ／２が上記基準電位Ｖｃｃ／２を越えるとＬ（低レベ
ル）となるように構成されている。この場合、上記基準
電位Ｖｃｃ／２は、電源電位Ｖｃｃのほぼ半分のレベル
に設定されている。

論理回路１２は、ＮＡＮＤゲート（否定論理積ゲート）
Ｇｌ〜Ｇ５およびインバータＩＶによって組まれている
。この論理回路１２は、定常時には上記スイッチング素
子Ｑ１をオン駆動する安定状態をとるが、上記充放電電
位Ｖｐが上記基準電位Ｖ　ｃｃ／　２よりも低いときに
外部から与えられるトリガー信号ＴｓがＬ（低レベル）
からＨ（高レベル）に立ち上げられると、上記充放電電
位Ｖｐが上記基準電位Ｖｃｃ／２に達するまでの過渡状
態の間だけ、上記スイッチング素子Ｑ１を一時的にオフ
状態に保つように構成されている。

ここで、第１図に示した実施例のモノステーブル・マル
チバイブレータ１０では、上述した構成に加えて、上記
制御回路１１の一部をなす論理回路１２内に、外部から
の設定信号Ａによって上記スイッチング素子Ｑ１を強制
的に定常的なオフ状態に設定する回路が形成されている
。この外部信号Ａによって動作する回路は、論理回路１
１内のＮＡＮＤゲートＧ３のゲート入力を一つ増設する
だけで構成されている。この増設されたゲート入力に与
えられる外部設定信号Ａとしては、たとえば外部から半
導体集積回路装置１００内に与えられる共通のシステム
・リセット信号が利用される。

次に動作について説明する。

先ず、第２図は第１図に示したモノステーブル・マルチ
バイブレータ１０の動作例を波形チャートによって示す
。この場合、その波形チャートの左側は通常の動作例を
示し、その右側はテスト動作時の状態を示す。

先ず、外部設定信号ＡがＨ（高レベル）に固定されてい
る場合の動作について説明する。

この場合は、同図の波形チャートの左側に例示するよう
に、通常のモノステーブル・マルチバイブレータとして
の動作が行われる。

すなわち、外部からのトリガー信号ＴｓがＨ（高レベル
）の非能動状態にある定常の安定状態では、スイッチン
グ素子Ｑ１がオン状態に設定され、これにともなって容
量Ｃｘがほぼ完全な放電状態となって、その充放電電位
ＶｐがＬ（低レベル）に固定されている。

この安定な定常状態にて、外部からのトリガー信号Ｔｓ
が一旦Ｌ（低レベル）になってからＨ（高レベル）に立
ち上げられると、スイッチング素子Ｑ１がオフ状態に設
定される。これにより、容量Ｃｘが充電状態となって、
その充放電電位Ｖｐが上昇するようになる。しかし、こ
のスイッチング素子Ｑ１がオフの状態は過渡的なもので
あって長くは持続せず、容量Ｃｘの充放電電位Ｖｐが所
定の基準電位Ｖｐを越えると、電位検出手段ＣＰの検出
出力が論理回路１２に帰還されて、スイッチング素子Ｑ
１は再びオンの状態に復帰させられる。これとともに、
容量Ｃｘに充電された電荷が放電されて、元の安定な定
常状態に戻る。

以上のようにして、トリガー信号ＴｓがＬ（低レベル）
からＨ（高レベル）に立ち上げられるごとに、容量Ｃｘ
と抵抗Ｒｘによって決められるデユーティ幅をもつパル
ス波が発振される。Ｏｕｔはその発振出力を示す。

次に、外部設定信号ＡがＬ（低レベル）に設定された場
合の動作について説明する。

この場合は、同図の波形チャートの右側に例示するよう
に、容量Ｃｘの充放電電位Ｖｐやトリガー信号Ｔｓなど
の状態に拘らず、論理回路１２がスイッチング素子Ｑ１
を、容量Ｃｘの充放電電位Ｖｐやトリガー信号Ｔｓなど
の状態に拘らず、定常的なオフ状態に制御するような状
態に固定される。

これにより、外付けの容量Ｃｘと抵抗Ｒｘが接続されて
いる端子ビン１０１に現れる充放電電位Ｖｐは、上記基
準電位Ｖｃｃ／２を大きく越えて、最高電位である電源
電位Ｖｃｃとほぼ同電位（Ｖｃｃ−ΔＶ　ｒ　）まで上
昇して飽和するようになる。したがって、その端子ビン
１０１にて測定される電位（Ｖｃｃ−ΔＶｒ）が安定し
て時点で、その電位（Ｖｃｃ−ΔＶｒ）と電源電位ＶＣ
Ｃとの差（Δ■ｒ）を測定すれば、これによって上記ス
イッチング素子Ｑ１のリーク状態を的確に知ることがで
き。

あるいは、第１図中に点線で示すように、外付けの容量
Ｃｘと抵抗Ｒｘの代わりに通電テスト用の電源Ｖｔを接
続することにより、上記スイッチング素子Ｑ１に流れる
リーク電流Ｉｒの大きさを精密に定量することができる
。

以上のようにして、非常に簡単な構成付加だけでもって
、たとえばモノステーブル・マルチバイブレータなどの
ように容量によって時定数が定められる非正弦波発振回
路のテスト性を改善する、という目的が達成される。

第３図は上述したモノステーブル・マルチバイブレータ
１０が複数個形成された半導体集積回路装置１００の概
要を示す。

同図に概略を示す半導体集積回路装置１００は、複数の
モノステーブル・マルチパイプレーク１０とともに、フ
リップフロップあるいはカウンタなどの順序回路を含む
デジタル回路システム２０が集積形成されている。１０
３は、そのデジタル回路システム２０用の端子ビンを示
す。このデジタル回路システム２０をたとえば電源投入
時などに初期化するための共通リセット端子Ｒには、外
部からのリセット信号Ｒｘが端子ビン１０２を介して与
えられるようになっている。

ここで、同図に示した半導体集積回路装置１００では、
そのリセット信号Ｒｘが、上記設定信号Ａとして各モノ
ステー“プル・マルチバイブレータ１０にも分配される
ようになっている。これにより、外部 から半導体集積回路装置１００にリセット信号Ｒｘを与
えることによって、各モノステーブル・マルチバイブレ
ータ１０における充放電制御用のスイッチング素子のリ
ーク特性を簡単かつ適正に測定することができるように
なっている。

第４図はこの発明の別の実施例を示す。

前述した実施例との相違点だけを示すと、スイッチング
素子Ｑ１を強制的に定常的なオフ状態に設定するための
回路は、同図に示すように、論理回路１２内のインバー
タＩＶを２人力ＮＡＮＤゲートＧ６に代え、このＮＡＮ
ＤゲートＧ６の片方の入力に上記設定信号Ａを与えるよ
うにしてもよ°い。

以上、本発明者によってなされた発明を実施例にもとづ
き具体的に説明したが、本発明は上記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。

たとえば、上記スイッチング素子Ｑ１はバイポーラ・ト
ランジスタなどであってもよい。

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるモノステーブル・マ
ルチバイブレータに適用した場合について説明したが、
それに限定されるものではなく、たとえば、非安定マル
チバイブレータあるいはその他の非正弦波発振回路など
にも適用できる。

［発明の効果］ 本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。

すなわち、非常に簡単な構成の付加だけでもって、たと
えばモノステーブル・マルチバイブレークなどのように
容量によって時定数が定められる非正弦波発振回路のテ
スト性を改善することができる、という効果が得られる
。

【図面の簡単な説明】

第１図はこの発明による技術が適用された非正弦波発振
回路の一実施例を示す回路図、 第２図は第１図に示した非正弦波発振回路の動作例を示
す波形チャート、 第３図は第１図に示した非正弦波発振回路が複数個形成
された半導体集積回路装置の概略を示すブロック図、 第４図は第１図に示した非正弦波発振回路の変形例を示
す回路図、 第５図はこの発明に先立って検討された非正弦波発振回
路の構成を示す回路図、 第６図は第５図に示した非正弦波発振回路の動作例を示
す波形チャートである。 １０・・・非正弦波発振回路としてのモノステーブル・
マルチバイブレーク、Ｃｘ・・・時定数素子としての外
付は容量、Ｒｘ・・・電流制限素子および時定数素子と
しての外付は抵抗、Ｑｌ・・・スイッチング素子、１１
・・・スイッチング素子Ｑ１のオン・オフ制御手段、Ｃ
Ｐ・・・電位検出手段、１２・・・論理回路、Ｔｓ・・
・トリガー信号、Ａ・・・外部設定信号、１００・・・
半導体集積回路装置、２０・・・デジタル回路システム
、Ｒｘ・・・外部から与えられる共通のリセット信号。 第　　１　　図 り　　９　　　　　　　合　−文 ト、　　　　　　　　　　　　　　　　ｑ第　　３　　
図 ｘ １４図 １５図 第　　６　　図

Claims (1)

1. 【特許請求の範囲】 １、時定数素子としての容量と、この容量の充放電を制
   御するスイッチング素子と、このスイッチング素子のオ
   ン・オフ（ＯＮ・ＯＦＦ）動作を上記容量の充放電電位
   に基づいて制御する制御回路とを備えた非正弦波発振回
   路であって、外部からの信号によって上記スイッチング
   素子を強制的に定常的なオフ（ＯＦＦ）状態に設定する
   回路が上記制御回路内に形成されていることを特徴とす
   る非正弦波発振回路。 ２、上記制御回路は、上記容量の充放電電位を検出する
   電位検出手段と、この電位検出手段の検出出力に基づい
   て上記スイッチング素子のオン・オフ動作を指令する論
   理回路とを備えていることを特徴とする特許請求の範囲
   第１項記載の非正弦波発振回路。 ３、上記容量には、その充電電流を定常的に供給する電
   流制限回路が接続されるとともに、この電流制限回路に
   よって充電された電荷の放電経路に上記スイッチングイ
   ッチング素子が接続され、一方、上記制御回路には、上
   記容量の充放電電位が一定レベル以上になったときに上
   記スイッチング素子をオン動作させる回路が含まれてい
   ることを特徴とする特許請求の範囲第１項または第２項
   記載の非正弦波発振回路。 ４、上記スイッチング素子が電界効果トランジスタであ
   ることを特徴とする特許請求の範囲第１項から第３項ま
   でのいずれかに記載の非正弦波発振回路。