CN114503090A - 设备解耦合的被动检测 - Google Patents

设备解耦合的被动检测 Download PDF

Info

Publication number
CN114503090A
CN114503090A CN202080067664.3A CN202080067664A CN114503090A CN 114503090 A CN114503090 A CN 114503090A CN 202080067664 A CN202080067664 A CN 202080067664A CN 114503090 A CN114503090 A CN 114503090A
Authority
CN
China
Prior art keywords
node
pull
signal
reference value
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202080067664.3A
Other languages
English (en)
Other versions
CN114503090B (zh
Inventor
S·M·瓦伊宁
W·N·貌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN114503090A publication Critical patent/CN114503090A/zh
Application granted granted Critical
Publication of CN114503090B publication Critical patent/CN114503090B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4063Device-to-bus coupling
    • G06F13/4068Electrical coupling
    • G06F13/4081Live connection to bus, e.g. hot-plugging
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Logic Circuits (AREA)

Abstract

本说明书的方面提供了一种方法(300)。在至少一些示例中,该方法包括控制开关以将存在上拉信号的第一节点与第二节点解耦合(304)。该方法还包括测量和存储上拉信号的值作为基准值(306)。该方法还包括控制开关以将存在上拉信号的第一节点耦合到第二节点(306)。该方法还包括通过将基准值与存在于第二节点处的信号的值进行比较来确定下拉信号是否存在于第二节点处(310)。

Description

设备解耦合的被动检测
发明内容
本说明书的至少一些方面提供了一种电路。在一些示例中,该电路包括被配置为耦合在第一节点和第二节点之间的开关。该电路还包括模数转换器(ADC),其包括耦合到第二节点的输入端子和输出端子。该电路还包括控制器,该控制器包括耦合到ADC的输出端子的第一输入端子、第二输入端子和输出端子。该电路还包括数模转换器(DAC),其包括输出端子和耦合到控制器的输出端子的输入端子。该电路还包括比较器,该比较器包括耦合到第二节点的第一输入端子、耦合到DAC的输出端子的第二输入端子以及耦合到控制器的第二输入端子的输出端子。
本说明书的其他方面提供了一种系统。在至少一些示例中,该系统包括第一设备和外围设备。第一设备包括被配置为在第一节点和第二节点之间耦合的开关。第一设备还包括ADC,其包括耦合到第二节点并被配置为以数字格式输出基准值的输入端子。第一设备还包括DAC,DAC包括输出端子和被配置为以数字格式接收基准值的输入端子。第一设备还包括比较器,比较器包括耦合到第二节点的第一输入端子、耦合到DAC的输出端子的第二输入端子和输出端子。
本说明书的其他方面提供了一种方法。在至少一些示例中,该方法包括控制开关以将存在上拉信号的第一节点与第二节点解耦合。该方法还包括测量和存储上拉信号的值作为基准值。该方法还包括控制开关以将存在上拉信号的第一节点耦合到第二节点。该方法还包括通过将基准值与存在于第二节点处的信号的值进行比较来确定下拉信号是否存在于第二节点处。
附图说明
对于各种示例的详细描述,现在将参考附图,其中:
图1示出了在各种示例中的说明性系统的框图;
图2示出了在各种示例中的校准和检测电路的说明性实施方式的示意图;以及
图3示出了在各种示例中的说明性方法的流程图。
具体实施方式
在设备之间的通信接口的至少一些实施方式中,检测设备的解耦合是有利的。例如,检测设备的解耦合使得设备之一或两者能够进入低功率模式或对至少一些用户在设备的至少一些环境或应用中期望的操作进行其他修改。在一些实施方式中,第一设备通过主动检测过程检测与第二设备的解耦合。例如,第一设备经由引脚和电导体耦合到第二设备。第二设备将下拉信号施加到电导体以指示第二设备耦合到电导体。
在一些示例中,第一设备通过主动检测确定第二设备耦合到电导体。例如,第一设备将电流施加到第一设备的耦合到电导体的引脚。当存在由第二设备施加的下拉信号时,第一设备在施加电流时检测在引脚处的第一电压。相反,当不存在下拉信号时,第一设备在引脚处检测到第二电压,第二电压的值大于第一电压的值。
尽管在至少一些应用中有效地确定存在或不存在第二设备经由电导体耦合到第一设备,但在一些示例中,将电流施加到引脚以进行主动检测过程是不期望的。例如,在某些应用中,用于主动检测过程所施加的电流会干扰第一设备和/或第二设备的正常和常规操作,抑制认证测试中的正确性能和准确测量,和/或对操作赋予其他潜在的不期望的特性。因此,在至少一些系统中,用于确定第二设备是否已经与第一设备解耦合的被动检测过程是有利的和/或期望的。
本说明书的至少一些方面提供了对系统中的设备的解耦合的确定。在至少一些示例中,设备是通用串行总线(USB)设备,但在其他示例中,设备根据其他通信协议进行通信,其范围在此不做限定。解耦合的确定是以被动方式执行的,或者根据被动检测过程来执行。如本文所用,被动检测指代为了确定设备之间存在或不存在耦合的目的,在不向引脚施加电流的情况下的检测设备的解耦合,设备的耦合通过该引脚发生。例如,根据被动检测过程,为了确定第二设备是否耦合到引脚的目的,被配置为经由引脚耦合到第二设备的第一设备在不向引脚施加电流的情况下确定第二设备是否耦合到引脚。在至少一些示例中,第一设备是外围设备并且第二设备是主机设备。
在至少一些示例中,被动检测过程对于第一设备和第二设备二者的正常操作是透明的。以这样的方式,被动检测过程能够连续、持续和/或重复执行,而不影响第一设备和/或第二设备的正常操作。例如,在至少一些实施方式中,被动检测过程不影响被配置为耦合到第二设备的第一设备的引脚处的信号值。
为了执行被动检测,在至少一些示例中,第一设备测量并记录在第一设备的启动时刻的上拉信号的值作为基准值。在执行测量时,在至少一些示例中,第一设备经由开关将存在上拉信号的节点(例如,诸如上拉电阻器的端子)与第一设备被配置为耦合到第二设备的引脚解耦合。在一些示例中,基准值表示由第一设备施加的上拉信号的值,如在没有开关的情况下以及进一步在没有由第二设备施加的下拉信号的情况下,上拉信号大致存在于引脚处。在各种其他示例中,基准值是根据任何合适的手段、架构或过程生成的,其范围在此不做限定。
在至少一些示例中,基准值由第一设备的处理单元存储。在一些示例中,处理单元是第一设备的控制器或数字核心。在至少一些示例中,控制器是USB控制器并且基准值以数字格式存储在寄存器、高速缓存或可重写的其他存储装置中。在执行测量并存储该值之后,在至少一些示例中,第一设备将存在上拉信号的节点重新耦合到第一设备被配置为耦合到第二设备的引脚。此外,在存储基准值之后,在至少一些示例中,控制器以数字格式输出基准值并且第一设备将基准值转换为模拟格式。第一设备随后(例如,经由具有预定偏移值的比较器)将基准值与存在于引脚处的信号进行比较。当基准值减去存在于引脚处的电压大于偏移值时,第一设备确定第二设备经由引脚耦合到第一设备并且向引脚施加下拉信号。当基准值减去存在于引脚处的电压大于偏移值时,比较器输出断言(asserted)信号(在至少一些示例中,逻辑电平高信号)。类似地,当基准值减去存在于引脚处的电压小于偏移值时,第一设备确定第二设备已与第一设备解耦合。当基准值减去存在于引脚处的电压小于偏移值时,比较器输出去断言(de-asserted)信号(在至少一些示例中,逻辑电平低信号)。
现在转到图1,示出了说明性系统100的框图。在至少一些示例中,系统100表示通信系统的至少一部分。例如,系统100表示USB通信系统的至少一些实施方式。在一个示例中,系统100包括设备102、导体104和设备106。在至少一个示例中,设备102被配置为经由导体104与设备106通信。因此,在至少一个示例中,设备106是主机设备,例如USB主机设备。在一些实施方式中,设备102包括控制器108、模数转换器(ADC)110、上拉电路112以及校准和检测电路116。在设备102还能够作为主机设备操作的至少一些示例中,设备102还包括下拉电路114。
在至少一个示例中,控制器108是具有处理能力的微控制器。在其他示例中,控制器108是处理器、微处理器、现场可编程门阵列(FPGA)、适用于或能够实施状态机的部件,或具有处理能力的任何其他合适的部件或设备,部件或设备包括接收一个或多个输入并基于应用于至少一些输入的规则、分析或其他处理生成一个或多个输出的部件或设备。例如,当控制器108是微控制器时,控制器108的至少一部分被实施为在控制器108内的特定程序以执行本文描述的至少一些操作。例如,控制器108执行或实施用于检测设备106与设备102的解耦合的软件或其他代码。
在至少一些示例中,设备102还包括插座118。插座118包括一个或多个端子,设备102被配置成通过这些端子耦合到导体104,并且在某些情况下,耦合到设备106。例如,在至少一些实施方式中,插座118包括数据端子120(例如,正极性数据端子或负极性数据端子中的一个)和数据端子122(例如,正极性数据端子或负极性数据端子中的另一个)。在一些示例中,控制器108被配置为控制上拉电路112或下拉电路114以向数据端子120和/或数据端子122施加信号。在至少一个实施方式中,控制器108向数据端子子120或数据端子122施加上拉信号以指示设备102的能力。例如,当设备102是能够进行全速或高速通信的USB设备时,控制器108控制上拉电路112以上拉数据端子120。当设备102是能够低速通信的USB设备时,控制器108控制上拉电路112以上拉数据端子122。在至少一些其他示例中,例如当设备作为主机操作时,数据端子120和数据端子122的高速、全速和低速操作能力是基于施加到它们的信号来确定的而不是预定义的。例如,当设备102也能够作为主机设备操作时,例如当插座118的一个或多个端子(图示或未图示)是双重作用时,控制器108控制下拉电路114以下拉数据端子120或数据端子122。
在至少一个示例中,导体104包括插头124,该插头124被配置为与插座118交互以将导体104通信地耦合到设备102。插头124容纳、包括第一数据端子126和第二数据端子128或以其他方式与第一数据端子126和第二数据端子128交互,每个数据端子配置为将导体104通信地耦合到设备102。
设备106是适合与设备102通信的任何设备,并且设备106的范围、其硬件架构或其操作方法在此不做限定。在至少一些示例中,设备106还实现与控制器108基本相似的控制器和/或包括与控制器108基本相似的功能。此外,在至少一种实施方式中,设备106是USB主机。
在系统100的操作的示例中,在启动设备102时,控制器108控制上拉电路112以上拉节点130。控制器108进一步控制校准和检测电路116以将节点130与数据端子120解耦合。在节点130与数据端子120解耦合之后,控制器108存储节点130处存在的信号的值作为基准值。在一些示例中,如上所述,控制器108随后基于设备102的能力和/或操作模式来控制上拉电路112以继续上拉节点130。在其他示例中,再次如上所述,控制器108基于设备102的能力和/或操作模式来控制上拉电路112以停止上拉节点130。控制器108进一步控制校准和检测电路116以将节点130耦合到数据端子120。
虽然上面描述了一种用于生成基准电压的架构和过程并且在图1中图示,本描述不排除其他形式的基准值生成的适用性。例如,在一个替代实施方式中,设备102包括上拉电路112的多个实例,其中一个实例耦合到数据端子120和/或数据端子122,而另一个实例耦合到校准和检测电路116并提供基准值。在这样的示例中,基准值不被转换为数字值、被存储、检索和转换回模拟值。相反,将直接生成基准值并将其提供给校准和检测电路116。在这样的实施方式中,如果设备102中的部件不存在其他用途,则设备102的至少一些部件变为可选的并且有资格省略以节省空间和/或成本。
在设备102和设备106的正常操作期间,其中设备102和设备106经由导体104耦合,设备106下拉数据端子120和数据端子122。当不存在下拉时,由设备106施加的该下拉改变(例如,减小)在数据端子120或数据端子122处存在的值。因此,通过将如在节点130处反映的数据端子120处存在的值与存储的基准值进行比较,设备102能够确定设备106是否仍然耦合到设备102。
例如,控制器108将存储的基准值输出到校准和检测电路116。在一些示例中,校准和检测电路116将基准值转换为模拟格式。在其他示例中,控制器108以模拟格式输出存储的基准值。校准和检测电路116随后将以模拟格式的基准值与在节点130处存在的信号值进行比较。当在节点130处存在的信号值比存储的基准值小大于或等于预定偏移值的量时,设备102确定设备106经由导体104耦合到设备102。相反,当节点130处存在的信号值小于存储的基准值减去预定偏移值时,设备102确定设备106经由导体104与设备102解耦合。
尽管在本文中针对节点130进行了描述,但在至少一些示例中,该说明书的教导同样适用于节点132。例如,控制器108控制上拉电路112以及校准和检测电路116以测量和存储与节点130和节点132相关联的基准值,并监控节点130和节点132以用于设备106与设备102的解耦合的指示。然而,为了描述清楚起见,以上检测过程本文仅针对节点130进行描述。
现在转到图2,示出了校准和检测电路116的说明性实施方式的示意图。在至少一种实施方式中,校准和检测电路116包括开关202、数模转换器(DAC)204和比较器206。此外,在至少一个示例中,ADC 100具有耦合到节点130的输入端子和耦合到控制器108的输入端子的输出端子。开关202包括耦合到第一数据端子122的第一端子和耦合到节点130的第二端子,并且开关202被配置为接收控制信号(例如来自控制器108)。在至少一个示例中,开关202被实施为固态开关设备,例如任何合适的工艺技术的晶体管。DAC 204具有耦合到控制器108的输入端子和输出端子。比较器206具有耦合到DAC 204的输出端子的第一输入端子(例如,正或非反相输入端子)和耦合到节点130的第二输入端子(例如,负或反相输入端子)。比较器206的输出端子耦合到控制器108的输入端子。在至少一些示例中,比较器206具有预定偏移值。在至少一些实施方式中,该预定偏移值约为100毫伏,使得比较器206在第一输入端子处接收的信号的值超过在第二输入端子处接收的信号的值加上约100毫伏的预定偏移值时输出断言信号。
在校准和检测电路116的操作示例中,开关202从控制器108接收控制信号。在一些示例中,控制信号使开关202断开,将节点130与数据端子120解耦合,或者使开关202闭合,将节点130耦合到数据端子120。例如,当设备102启动(例如,加电)、被初始化或以其他方式开始操作时,控制器控制开关202断开,从而将节点130与数据端子120解耦合。在节点130与数据端子120解耦合之后,ADC 110测量节点130处存在的信号(例如,由上拉电路112提供的上拉信号)的值并以数字格式输出测量值作为基准值。控制器108接收基准值并存储基准值。随后,控制器108修改控制信号的值,使得控制信号使开关202闭合,将节点130耦合到数据端子120。
在开关202将节点130耦合到数据端子120之后,控制器108将基准值输出到DAC204。DAC 204接收数字格式的基准值,将基准值转换为模拟格式,并输出模拟格式的基准值。比较器206接收模拟格式的基准值并将基准值与节点130处存在的信号进行比较。当基准值的值大于节点130处存在的信号加上比较器206的偏移值时,比较器206输出指示与数据端子120处的外部下拉耦合的断言信号。当基准值的值小于节点130处存在的信号加上比较器206的偏移值时,比较器206输出指示不与数据端子120处的外部下拉耦合的去断言信号。
如上面关于图1所描述的,而上面描述了并且在图2中图示了用于生成基准电压的一种架构和过程。本说明书不排除其他形式的基准值生成的适用性。例如,在一个替代实施方式中,校准和检测电路116被配置为耦合到上拉电路112的多个实例,其中一个实例耦合到数据端子120和/或数据端子122,而另一个实例耦合到比较器206的第二输入端子并提供基准值。在这样的示例中,基准值不被ADC 110转换为数字值,不被控制器108存储和检索,并且不被DAC 204转换回模拟值。相反,将直接生成基准值并将其提供给比较器206。在这样的实施方式中,如果校准和检测电路116中的部件不存在其他用途,则设备102和/或校准和检测电路116的至少一些部件变为可选的并且有资格省略以节省空间和/或成本。在至少一个示例中,这些部件包括ADC110、开关202和/或DAC 204。
在至少一些示例中,校准和检测电路116将比较器206的输出提供给控制器108。基于比较器206的输出,在至少一些示例中,控制器108执行一个或多个动作。例如,当比较器206的输出断言时,控制器108确定下拉信号被施加到数据端子120(例如,使得控制器108确定设备106经由数据端子120耦合到设备102)。相反,当比较器206的输出去断言时,控制器108确定下拉信号没有被施加到数据端子120(例如,使得控制器108确定设备106经由数据端子120与设备102解耦合)。
在一些示例中,被动地执行检测在数据端子120处存在或不存在下拉信号。例如,为了检测数据端子120处存在或不存在下拉信号的目的,在不对数据端子120施加电流的情况下执行检测。以这种方式,以不影响设备102的正常操作、不影响设备102和设备106之间的通信、或者在设备102的正常操作期间不改变在数据端子120处存在的信号的值的方式执行检测。如上所述,在至少一些示例中,关于节点130和数据端子120描述的校准和检测电路116的部件在关于节点132和数据端子122的硬件和软件功能上都是重复的。
现在转到图3,示出了说明性方法300的流程图。在至少一些示例中,方法300是用于被动检测设备解耦合的方法。例如,方法300在通信设备中实施以被动地确定通信设备的端子存在或不存在下拉信号。在至少一个示例中,方法300在图1的系统100的设备102中实施。
在操作302处,设备被加电。在各种示例中,加电是在导通设备时。在其他示例中,加电是响应于设备的重置。在操作304处,上拉电路与设备的数据端子解耦合。在一些示例中,通过控制开关以将数据端子与存在由上拉电路生成的上拉信号的节点电解耦合,来解耦合上拉电路。
在操作306处,测量上拉信号的值并将其存储为基准值。在一些示例中,该值由ADC测量,ADC生成上拉信号的值的数字格式表示。在一些示例中,将值的数字格式表示存储为基准值。在一些示例中,在存储上拉信号的值作为基准值之后,开关(在操作304处,被控制以将数据端子与存在由上拉电路生成的上拉信号的节点电解耦合)被控制以将数据端子与存在由上拉电路生成的上拉信号的节点电耦合。
在操作308处,基准值被转换为模拟格式。例如,基准值由DAC转换为模拟格式。在某些示例中,DAC是独立部件。在其他示例中,DAC是控制器的以数字格式接收和存储基准值的部件。
在操作310处,将基准值与在设备的数据端子处存在的信号的值进行比较以确定数据端子是否耦合到另一个设备。在一些示例中,比较由比较器来执行,比较器接收基准值和在设备的数据端子处存在的信号。在至少一些示例中,当基准值的值大于在设备的数据端子处存在的信号加上预定偏移值时,该设备耦合到另一个设备,该另一个设备正在加载或以其他方式将下拉信号施加到设备的数据端子。相反,当基准值的值小于在设备的数据端子处存在的信号加上预定偏移值时,不向设备的数据端子施加下拉信号。在至少一些示例中,当下拉信号没有被施加到设备的数据端子时,设备确定数据端子没有耦合到另一个设备。例如,该设备确定先前耦合到该设备的数据端子的另一个设备已经被解耦合。
在操作312处,在至少一些示例中,设备基于确定数据端子未耦合到另一个设备而采取一个或多个动作。这样动作的各种示例包括开始监控新耦合的方法或过程、进入低功率操作模式、触发设备中的一个或多个操作或子例程,或任何其他合适的动作。
虽然方法300的操作已被描述并用数字标志来标记,但在各种示例中,方法300包括本文未记载的附加操作。在一些示例中,本文所记载的操作中的任何一个或多个包括一个或多个子操作。在一些示例中,省略了本文所记载的操作中的任何一个或多个。在一些示例中,本文所记载的操作中的任何一个或多个以不同于本文所呈现的顺序(例如,以相反的顺序、基本上同时、重叠等)来执行。这些可替代方案中的每一个都落入本说明书的范围内。
此外,在至少一些示例中,方法300可分成两个单独的操作序列。例如,在一种实施方式中,执行操作302、操作304和操作306,而不执行操作308、操作310或操作312。在一些示例中,这样的实施方式在设置、生成或以其他方式确定基准值时发生。在另一实施方式中,执行操作308、操作310和操作312,而不执行操作302、操作304或操作306。在一些示例中,这样的实施方式在检测到先前耦合到设备的数据端子的另一设备已经被解耦合时发生。此外,在至少一些示例中,从包括操作308和操作310的操作序列中省略操作312。在一些示例中,在确定先前耦合到该设备的数据端子的另一个设备已经被解耦合,但没有响应该确定而采取任何行动时,就会发生这种情况。
在前述描述中,术语“包括”是开放式的,因此意味着“包括但不限于……”。术语“耦合”可以涵盖实现与本描述一致的功能关系的连接、通信或信号路径。例如,如果设备A生成信号以控制设备B执行动作,则在第一示例中,设备A耦合到设备B,或者在第二示例中,如果介入部件C基本上不会改变设备A和设备B之间的功能关系,使得设备B由设备A经由由设备A生成的控制信号来控制,则设备A通过介入部件C耦合到设备B。“配置为”执行任务或功能的设备在由制造商制造时可以被配置(例如,编程和/或硬连线)以执行该功能和/或由用户在制造之后可配置(或可重新配置)以执行该功能和/或其他附加或替代功能。配置可以通过设备的固件和/或软件编程,通过硬件部件的构造和/或布局以及设备的互连,或它们的组合。此外,据说包括某些部件的电路或设备可以替代地被配置为耦合到那些部件以形成所描述的电路系统或设备。例如,描述为包括一个或多个半导体元件(例如晶体管)、一个或多个被动元件(例如电阻器、电容器和/或电感器)和/或一个或多个源(例如电压源和/或电流源)可以替代地仅包括单个物理设备(例如,半导体管芯和/或集成电路(IC)封装)内的半导体元件,并且可以被配置为耦合到被动元件和/或源中的至少一些以(例如,由终端用户和/或第三方)在制造时或制造后形成所描述的结构。
虽然本文将某些部件描述为具有特定工艺技术(例如,场效应晶体管(FET)、金属氧化物半导体FET(MOSFET)、n型、p型等),但这些部件可以交换为其他工艺技术(例如,用双极结型晶体管(BJT)代替FET和/或MOSFET,用p型代替n型,反之亦然等),并且重新配置包括被替换的部件的电路,以提供至少类似于在部件替换前可用的功能的所需的功能部分。除非另有说明,否则图示为电阻器的部件通常表示串联和/或并联耦合以提供由图示的电阻器表示的阻抗量的任何一个或多个元件。此外,在上述描述中使用的短语“接地电压电位”包括机箱接地、大地接地、浮动接地、虚拟接地、数字接地、公共接地和/或可适用或适合于本说明书的教导的任何其他形式的接地连接。除非另有说明,否则值之前的“约”、“大约”或“基本上”是指所述值的+/-10%。
以上描述是说明本说明书的原理和各种示例。一旦充分理解了以上描述,许多变化和修改对于本领域技术人员将变得显而易见。该说明书包含所有这些变化和修改。

Claims (20)

1.一种电路,其包括:
开关,其被配置为耦合在第一节点和第二节点之间;
模数转换器即ADC,其包括耦合到所述第二节点的输入端子和输出端子;
控制器,其包括耦合到所述ADC的所述输出端子的第一输入端子、第二输入端子和输出端子;
数模转换器即DAC,其包括耦合到所述控制器的所述输出端子的输入端子和输出端子;以及
比较器,其包括耦合到所述第二节点的第一输入端子、耦合到所述DAC的所述输出端子的第二输入端子和耦合到所述控制器的所述第二输入端子的输出端子。
2.根据权利要求1所述的电路,还包括耦合到所述第二节点的上拉电路。
3.根据权利要求1所述的电路,其中所述第一节点是所述电路的输出节点。
4.根据权利要求1所述的电路,其中所述控制器还包括耦合到所述开关的控制输入的第二输出端子。
5.根据权利要求1所述的电路,其中所述控制器被配置为在所述电路加电时控制所述开关以将所述第二节点与所述第一节点解耦合。
6.根据权利要求5所述的电路,其中所述ADC被配置为在所述第二节点与所述第一节点解耦合时基于在所述第二节点处存在的信号来生成基准值。
7.根据权利要求6所述的电路,其中所述控制器被配置为在所述ADC生成所述基准值之后控制所述开关以将所述第二节点耦合到所述第一节点。
8.根据权利要求7所述的电路,其中所述比较器被配置为将所述基准值与存在于所述第一节点处的信号进行比较,以确定下拉信号是否被施加到所述第一节点。
9.一种系统,其包括:
第一设备,其包括:
开关,其被配置为耦合在第一节点和第二节点之间;
模数转换器即ADC,其包括耦合到所述第二节点并被配置为以数字格式输出基准值的输入端子;
数模转换器即DAC,其包括被配置为接收所述数字格式的所述基准值的输入端子和输出端子;以及
比较器,其包括耦合到所述第二节点的第一输入端子、耦合到所述DAC的所述输出端子的第二输入端子和输出端子。
10.根据权利要求9所述的系统,其包括经由导体耦合到所述第一节点的第二设备,其中所述第二设备被配置为经由所述导体将下拉信号施加到所述第一节点。
11.根据权利要求9所述的系统,其中所述ADC包括输出端子,在所述输出端子处存在所述数字格式的所述输出基准值,并且其中所述第一设备还包括控制器,所述控制器包括耦合到所述ADC的所述输出端子的第一输入端子、耦合到所述比较器的所述输出端子的第二输入端子、耦合到所述开关的第一输出端子以及耦合到所述DAC的所述输入端子的第二输出端子。
12.根据权利要求11所述的系统,还包括耦合到所述第二节点的上拉电路。
13.根据权利要求12所述的系统,其中所述控制器被配置为在所述电路加电时控制所述开关以使所述第二节点与所述第一节点解耦合,其中所述ADC被配置为在所述第二节点与第一节点解耦合时,基于在所述第二节点处存在的信号生成基准值,其中所述控制器被配置为在所述ADC生成所述基准值之后控制所述开关以将所述第二节点耦合到所述第一节点,并且其中所述比较器被配置为将所述基准值与存在于所述第一节点的信号进行比较以确定下拉信号是否被施加到所述第一节点。
14.根据权利要求9所述的系统,其中所述比较器被配置为将所述基准值与在所述第一节点处存在的信号进行比较,以确定下拉信号是否被施加到所述第一节点。
15.根据权利要求14所述的系统,其中当所述下拉信号被施加到所述第一节点时,所述比较器的输出信号去断言,并且其中当所述下拉信号没有被施加到所述第一节点时,所述比较器的所述输出信号断言。
16.根据权利要求15所述的系统,其中为了确定所述下拉信号是否被施加到所述第一节点的目的,所述比较器在不向所述第一节点施加电流的情况下确定所述下拉信号是否被被动地施加到所述第一节点。
17.一种方法,其包括:
控制开关以将存在上拉信号的第一节点与第二节点解耦合;
测量并存储所述上拉信号的值作为基准值;
控制所述开关以将存在所述上拉信号的所述第一节点耦合到所述第二节点;以及
通过将所述基准值与存在于所述第二节点处的信号的值进行比较来确定下拉信号是否存在于所述第二节点处。
18.根据权利要求17所述的方法,其中所述测量由模数转换器即ADC执行,所述模数转换器生成数字格式的所述基准值,并且其中在将所述基准值与在所述第二节点处存在的信号的值进行比较之前,由数模转换器即DAC将所述基准值转换为模拟格式。
19.根据权利要求17所述的方法,其中当存在于所述第二节点处的所述信号的值小于所述基准值加上预定偏移值时,所述下拉信号存在于所述第二节点处,并且其中当存在于所述第二节点的所述信号的值不小于所述基准值加上所述预定偏移值时,所述下拉信号不存于所述第二节点处。
20.根据权利要求17所述的方法,其中为了确定所述下拉信号是否存在于所述第二节点的目的,在不向所述第二节点施加电流的情况下,确定所述下拉信号是否存在于所述第二节点。
CN202080067664.3A 2019-08-07 2020-08-06 设备解耦合的被动检测 Active CN114503090B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201962883671P 2019-08-07 2019-08-07
US62/883,671 2019-08-07
US16/779,055 2020-01-31
US16/779,055 US10879893B1 (en) 2019-08-07 2020-01-31 Passive detection of device decoupling
PCT/US2020/045097 WO2021026288A1 (en) 2019-08-07 2020-08-06 Passive detection of device decoupling

Publications (2)

Publication Number Publication Date
CN114503090A true CN114503090A (zh) 2022-05-13
CN114503090B CN114503090B (zh) 2024-03-29

Family

ID=74039662

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080067664.3A Active CN114503090B (zh) 2019-08-07 2020-08-06 设备解耦合的被动检测

Country Status (3)

Country Link
US (1) US10879893B1 (zh)
CN (1) CN114503090B (zh)
WO (1) WO2021026288A1 (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1174790A (ja) * 1997-08-28 1999-03-16 Toshiba Corp アナログ−デジタルコンバータ及びその評価方法
US5995033A (en) * 1998-02-02 1999-11-30 Motorola Inc. Signal conditioning circuit including a combined ADC/DAC, sensor system, and method therefor
WO2016168987A1 (zh) * 2015-04-21 2016-10-27 华为技术有限公司 一种触点式usb设备之间正反向插入相互识别的方案
CN106095715A (zh) * 2016-06-17 2016-11-09 芯海科技(深圳)股份有限公司 一种Type‑C自动识别电路及识别方法
WO2017053116A1 (en) * 2015-09-24 2017-03-30 Osram Sylvania Inc. Digitally compensated hysteretic power supply with enhanced resolution
US20170331270A1 (en) * 2016-05-16 2017-11-16 Cypress Semiconductor Corporation Adjustable over-current detector circuit for universal serial bus (usb) devices
CN108476023A (zh) * 2015-12-02 2018-08-31 蝴蝶网络有限公司 异步逐次逼近模数转换器及相关方法和装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003075485A1 (en) * 2002-03-07 2003-09-12 Nokia Corporation Power control device and method for calibrating the power of a transmitter or receiver in a mobile communication network
US7400866B2 (en) * 2005-01-14 2008-07-15 General Instrument Corporation Methods and apparatus for calibrating and controlling output power levels in a broadband communication system
US7996579B2 (en) 2006-05-14 2011-08-09 Sandisk Il Ltd. Apparatus, methods, and computer-code for handling an impending decoupling between a peripheral device and a host device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1174790A (ja) * 1997-08-28 1999-03-16 Toshiba Corp アナログ−デジタルコンバータ及びその評価方法
US5995033A (en) * 1998-02-02 1999-11-30 Motorola Inc. Signal conditioning circuit including a combined ADC/DAC, sensor system, and method therefor
WO2016168987A1 (zh) * 2015-04-21 2016-10-27 华为技术有限公司 一种触点式usb设备之间正反向插入相互识别的方案
WO2017053116A1 (en) * 2015-09-24 2017-03-30 Osram Sylvania Inc. Digitally compensated hysteretic power supply with enhanced resolution
CN108476023A (zh) * 2015-12-02 2018-08-31 蝴蝶网络有限公司 异步逐次逼近模数转换器及相关方法和装置
US20170331270A1 (en) * 2016-05-16 2017-11-16 Cypress Semiconductor Corporation Adjustable over-current detector circuit for universal serial bus (usb) devices
CN106095715A (zh) * 2016-06-17 2016-11-09 芯海科技(深圳)股份有限公司 一种Type‑C自动识别电路及识别方法

Also Published As

Publication number Publication date
CN114503090B (zh) 2024-03-29
WO2021026288A1 (en) 2021-02-11
US10879893B1 (en) 2020-12-29

Similar Documents

Publication Publication Date Title
US9143027B2 (en) Intelligent power supervisor
US9813063B2 (en) Method of using a field-effect transistor as a current sensing device
EP2470919B1 (en) System and method for measuring capacitance
US8029187B2 (en) Apparatus, system and method for high resolution identification with temperature dependent resistive device
TWI487281B (zh) 用於使用積體電路接腳作為限流輸入及汲極開路輸出之系統及方法
CN111220929A (zh) 可实现短路检测的控制电路及其短路检测方法
US20130328405A1 (en) Ground test circuit
CN114503090B (zh) 设备解耦合的被动检测
TWI631322B (zh) 單線類比輸出感測器架構
US6201320B1 (en) Automatic power turn-on circuit for a battery-powered voltage measurement apparatus
CN113626274A (zh) 实现硬件调试的接口、微控制器实现调试的方法
WO2021100326A1 (ja) 信号出力装置
US20240337694A1 (en) Test circuit and test apparatus comprising the test circuit
CN109000816B (zh) 电池温度感测电路
US20200088771A1 (en) Semiconductor device
US9842077B2 (en) Control server system with a switch and comparing circuit for controlling a trigger time for buffer and power signal based on current status
CN111708290A (zh) 集成电路的控制系统和集成电路
CN114421940A (zh) 一种上电复位电路
JP2009264833A (ja) シュミットトリガバッファのテスト回路およびテスト方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant