WO2021100326A1

WO2021100326A1 - 信号出力装置

Info

Publication number: WO2021100326A1
Application number: PCT/JP2020/036926
Authority: WO
Inventors: 上田　昇; 幹夫会田
Original assignee: 株式会社村田製作所
Priority date: 2019-11-20
Filing date: 2020-09-29
Publication date: 2021-05-27

Abstract

信号出力装置（２）は、出力回路部（３０）のＰＭＯＳトランジスタ（３１）およびＮＭＯＳトランジスタ（３２）がともに非導通状態であり、かつ、端子部（２０）に所定の装置が接続されている場合の出力端子（２３）の電圧に基づいて、端子部（２０）に接続された所定の装置が、ＮＰＮタイプの入力形式を有するＮＰＮ入力装置（６）であるかＰＮＰタイプの入力形式を有するＰＮＰ入力装置（７）であるかを判定する。そして、信号出力装置（２）は、端子部（２０）に接続された所定の装置の入力形式に応じた出力モードで出力回路部（３０）を制御する。

Description

信号出力装置

　本開示は、入力信号に応じた出力信号を出力する信号出力装置に関する。

　特開２００５－５１３１７号公報（特許文献１）には、検出動作に応じて出力信号を出力する多光軸光電スイッチが開示されている。この多光軸光電スイッチは、検出動作を行なうセンサ部と、センサ部からの信号に応じた出力信号を出力する信号出力装置とを含んでいる。信号出力装置は、ＰＮＰ型トランジスタのオープンコレクタ回路を介して出力信号を出力する第１出力形態と、ＮＰＮ型トランジスタのオープンコレクタ回路を介して出力信号を出力する第２出力形態との２つの出力形態を有する。

　信号出力装置は、端子部にＰＮＰ型トランジスタのオープンコレクタ回路を介した出力に対応した装置（以下「ＰＮＰ入力装置」とも称する）が接続された場合と、端子部にＮＰＮ型トランジスタのオープンコレクタ回路を介した出力に対応した装置（以下「ＮＰＮ入力装置」とも称する）が接続された場合とで、出力形態を切り替える。端子部は、電源端子、接地端子、出力端子およびシールド端子を含んでいる。端子部にＰＮＰ入力装置が接続された場合と、端子部にＮＰＮ入力装置が接続された場合とでは、シールド端子の電圧レベルが異なるようになっている。信号出力装置は、端子部に装置が接続された状態におけるシールド端子の電圧レベルに基づいて、いずれかの出力形態を選択している。

特開２００５－５１３１７号公報

　特許文献１に開示された信号出力装置においては、端子部に接続された装置がＰＮＰ入力装置およびＮＰＮ入力装置のいずれの装置であるかを判定するためには、電源端子、接地端子および出力端子に加えて、シールド端子を備えている必要がある。信号出力装置の小型化およびコストダウンの観点からすると、さらなる改善の余地がある。

　本開示は、このような課題を解決するためになされたものであって、その目的は、信号出力装置の小型化およびコストダウンを図ることである。

　本開示に係る信号出力装置は、入力信号に応じた出力信号を出力する信号出力装置である。信号出力装置は、電源端子、接地端子および出力端子を含み、ＮＰＮタイプの入力形式を有する第１装置またはＰＮＰタイプの入力形式を有する第２装置を含む所定の装置が接続される端子部と、端子部に接続され、第１装置に対応した出力を行なう第１モード、または、第２装置に対応した出力を行なう第２モードのいずれかの出力モードで端子部に出力信号を出力する出力回路部と、出力端子の信号レベルに基づいて、出力回路部の出力モードを選択し、当該選択した出力モードを示すモード信号を出力する出力選択部と、モード信号が示す出力モードで動作するように出力回路部を制御する制御装置とを備える。

　本開示によれば、信号出力装置の小型化およびコストダウンを図ることができる。

実施の形態に係る信号出力装置が適用される磁気センサの一例を示すブロック図である。ＮＰＮ入力装置が端子部に接続されている場合のタイムチャートの一例を示す図である。ＰＮＰ入力装置が端子部に接続されている場合のタイムチャートの一例を示す図である。変形例２に係る信号出力装置が適用される磁気センサの一例を示すブロック図である。二線式の装置が端子部に接続されている場合のタイムチャートの一例を示す図である。

　以下、本開示の実施の形態について、図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。

　＜全体構成＞
　図１は、本実施の形態に係る信号出力装置２が適用される磁気センサ１００の一例を示すブロック図である。磁気センサ１００は、たとえば、印加される磁界の強度を検出することにより、磁気センサ１００が搭載される装置の変位を検出したり、印加される磁界の角度を検出することにより、磁気センサ１００が搭載される装置の回転を検出したりする。

　磁気センサ１００は、センサ装置１と、信号出力装置２とを含む。センサ装置１は検出動作を行ない、検出動作に応じた検出信号（デジタル信号）を信号出力装置２に出力する。センサ装置１から出力された検出信号は、入力信号として信号出力装置２に入力される。信号出力装置２は、入力信号に応じた出力信号を端子部２０から出力する。

　磁気センサ１００には、信号出力装置２の出力信号（センサ信号）が入力される所定の装置が接続される。具体的には、所定の装置が信号出力装置２の端子部２０に接続される。所定の装置は、磁気センサ１００からの出力信号を用いて図示しない各種の装置の制御を行なう装置である。所定の装置には、ＮＰＮタイプの入力形式を有する装置（ＮＰＮ入力装置）６と、ＰＮＰタイプの入力形式を有する装置（ＰＮＰ入力装置）７とがある。信号出力装置２は、端子部２０に接続される所定の装置（ＮＰＮ入力装置６またはＰＮＰ入力装置７）の入力形式に応じた出力モード（後述）で出力信号を出力する。以下、各構成の詳細について説明する。なお、ＮＰＮ入力装置６は、本開示に係る「第１装置」の一例に相当する。また、ＰＮＰ入力装置７は、本開示に係る「第２装置」の一例に相当する。また、信号出力装置２が適用されるのは磁気センサに限られるものではなく、端子部に異なる入力形式の装置が接続され得る他のセンサであっても適用可能である。

　＜＜センサ装置の構成＞＞
　センサ装置１は、センサ部１１と、Ａ／Ｄ変換回路１２とを含む。

　センサ部１１は、４つの磁気抵抗素子ＭＲ１，ＭＲ２，ＭＲ３，ＭＲ４からなるホイートストンブリッジ型のブリッジ回路を含む。磁気抵抗素子ＭＲ１，ＭＲ２，ＭＲ３，ＭＲ４の各々は、ＡＭＲ(Anisotropic　Magneto　Resistance)素子である。なお、磁気抵抗素子ＭＲ１，ＭＲ２，ＭＲ３，ＭＲ４の各々は、ＧＭＲ(Giant　Magneto　Resistance)素子、ＴＭＲ(Tunnel　Magneto　Resistance)素子、ＢＭＲ(Balistic　Magneto　Resistance)素子、ＣＭＲ(Colossal　Magneto　Resistance)素子等の磁気抵抗素子であってもよい。

　センサ部１１において、磁気抵抗素子ＭＲ１および磁気抵抗素子ＭＲ２の直列接続体と、磁気抵抗素子ＭＲ３および磁気抵抗素子ＭＲ４の直列接続体とが、電源線ＰＬ１と接地線ＮＬ１との間に並列接続されている。

　具体的には、磁気抵抗素子ＭＲ１の一端と磁気抵抗素子ＭＲ２の一端とが、ノードｎ１において接続されて直列接続体を構成している。また、磁気抵抗素子ＭＲ３の一端と磁気抵抗素子ＭＲ４の一端とが、ノードｎ２において接続されて直列接続体を構成している。磁気抵抗素子ＭＲ１の他端と磁気抵抗素子ＭＲ３の他端とが、電源線ＰＬ１上のノードｎ３において接続されている。磁気抵抗素子ＭＲ２の他端と磁気抵抗素子ＭＲ４の他端とが、接地線ＮＬ１上のノードｎ４において接続されている。

　ノードｎ１およびノードｎ２は、Ａ／Ｄ変換回路１２に接続されている。Ａ／Ｄ変換回路１２には、センサ部１１から出力される信号が入力される。Ａ／Ｄ変換回路１２は、入力された信号をデジタル信号に変換して、当該変換した信号を検出信号として信号出力装置２に出力する。具体的には、Ａ／Ｄ変換回路１２は、図示しないコンパレータを含み、コンパレータに入力されるノードｎ１およびノードｎ２の電位に基づいて、検出信号を出力する。

　＜＜ＮＰＮ入力装置およびＰＮＰ入力装置の構成＞＞
　ＮＰＮ入力装置６は、電源端子６１と、接地端子６２と、入力端子６３と、電気負荷６４と、電源６５とを含む。ＮＰＮ入力装置６は、信号出力装置２の端子部２０に接続される。後述するように、端子部２０は、電源端子２１と、接地端子２２と、出力端子２３とを含み、電源端子６１は電源端子２１に接続され、接地端子６２は接地端子２２に接続され、入力端子６３は出力端子２３に接続される。なお、図１においては、端子部２０の電源端子２１を「ＶＤＤ」と記載し、接地端子２２を「ＧＮＤ」と記載し、出力端子２３を「ＯＵＴ」と記載している。

　電源端子６１は、電源６５の正極端子に電気的に接続されている。接地端子６２は、電源６５の負極端子に電気的に接続されている。電気負荷６４は、電源端子６１と入力端子６３との間に電気的に接続されている。

　ＰＮＰ入力装置７は、電源端子７１と、接地端子７２と、入力端子７３と、電気負荷７４と、電源７５とを含む。ＰＮＰ入力装置７が信号出力装置２の端子部２０に接続されると、電源端子７１は電源端子２１に接続され、接地端子７２は接地端子２２に接続され、入力端子７３は出力端子２３に接続される。

　電源端子７１は、電源７５の正極端子に電気的に接続されている。接地端子７２は、電源７５の負極端子に電気的に接続されている。電気負荷７４は、接地端子７２と入力端子７３との間に電気的に接続されている。

　＜＜信号出力装置の構成＞＞
　信号出力装置２は、端子部２０と、レギュレータ２５と、ＰＯＮ（Power　ON）信号装置２８と、出力回路部３０と、出力選択部４０と、制御装置５０とを含む。

　端子部２０は、電源端子２１と、接地端子２２と、出力端子２３とを含む。端子部２０には、所定の装置（ＮＰＮ入力装置６またはＰＮＰ入力装置７）が接続される。端子部２０に接続されたＮＰＮ入力装置６またはＰＮＰ入力装置７が起動すると、ＮＰＮ入力装置６またはＰＮＰ入力装置７から信号出力装置２に電力が供給されて信号出力装置２が起動する。信号出力装置２は、起動すると、端子部２０に接続された所定の装置の入力形式（ＮＰＮ入力装置６であるかＰＮＰ入力装置７であるか）を判定し、判定した入力形式に基づいて出力モードを選択する。信号出力装置２は、選択した出力モードで、センサ装置１から入力される検出信号に基づいた出力信号を出力する。すなわち、信号出力装置２は、所定の装置の入力形式を判定する「判定処理」と、入力された検出信号に基づいて出力信号を出力する「出力処理」とを行なう。

　ＰＯＮ信号装置２８は、出力選択部４０および制御装置５０に対してＰＯＮ信号を出力する。ＰＯＮ信号は、信号出力装置２（主には出力選択部４０および制御装置５０）が判定処理および出力処理を切り替えるための信号である。ＰＯＮ信号がＬｏレベルであると、信号出力装置２（主に出力選択部４０および制御装置５０）は判定処理を実行する。ＰＯＮ信号がＨｉレベルであると、信号出力装置２（主に制御装置５０）は、出力処理を実行する。

　ＰＯＮ信号装置２８は、電力が供給されて起動すると、まずリセット動作を行なうように構成される。リセット動作では、ＰＯＮ信号をＬｏレベルに設定する。ＰＯＮ信号装置２８は、図示しないカウンタを含み、リセット動作を行なってから所定時間経過するとＨｉレベルのＰＯＮ信号を出力する。その後、ＰＯＮ信号装置２８は、ＰＯＮ信号の出力を継続する。すなわち、ＰＯＮ信号装置２８は、リセット動作を行なうと、所定時間に渡ってＰＯＮ信号をＬｏレベルに設定し、リセット動作を行なってから所定時間経過するとＰＯＮ信号をＨｉレベルに設定する。

　出力回路部３０は、端子部２０に接続される。出力回路部３０は、ＰＭＯＳ（Positive-channel　Metal　Oxide　Semiconductor）トランジスタ３１と、ＮＭＯＳ（Negative-channel　Metal　Oxide　Semiconductor）トランジスタ３２とを含む。なお、ＰＭＯＳトランジスタ３１に代えてＰＮＰバイポーラトランジスタを用いることも可能である。また、ＮＭＯＳトランジスタ３２に代えてＮＰＮバイポーラトランジスタを用いることも可能である。

　ＰＭＯＳトランジスタ３１のソース端子は、電源端子２１に電気的に接続される。ＰＭＯＳトランジスタ３１のドレイン端子は、出力端子２３に電気的に接続される。ＰＭＯＳトランジスタ３１のゲート端子は、制御装置５０に電気的に接続される。

　ＮＭＯＳトランジスタ３２のソース端子は、接地端子２２に電気的に接続される。ＮＭＯＳトランジスタ３２のドレイン端子は、出力端子２３に電気的に接続される。ＮＭＯＳトランジスタ３２のゲート端子は、制御装置５０に電気的に接続される。

　出力回路部３０は、端子部２０に接続された所定の装置（ＮＰＮ入力装置６またはＰＮＰ入力装置７）の入力形式に応じた２つの出力モードを有する。具体的には、出力回路部３０は、出力モードとして、ＮＰＮ入力装置６の入力形式に対応した出力を行なう「第１モード」と、ＰＮＰ入力装置７の入力形式に対応した出力を行なう「第２モード」とを有する。信号出力装置２が出力処理を実行する場合において、出力回路部３０は、第１モードまたは第２モードで動作するように、制御装置５０によって制御される。第１モードおよび第２モードにおける動作の詳細については後述する。

　また、信号出力装置２が判定処理を実行する場合には、出力回路部３０は、ＰＭＯＳトランジスタ３１およびＮＭＯＳトランジスタ３２がともに非導通となるように、制御装置５０によって制御される。

　レギュレータ２５は、電源端子２１に電気的に接続されている。レギュレータ２５は、電源端子２１からの電圧を所定の電圧に降圧して、降圧した電圧をセンサ装置１および出力選択部４０に供給する。所定の電圧は、電源端子２１の電圧と、接地端子２２の電圧との間の電圧に設定される。なお、所定の電圧は、本開示に係る「基準値」の一例に相当する。

　出力選択部４０は、端子部２０に接続された所定の装置の入力形式を判定し、所定の装置の入力形式に応じた出力回路部３０の出力モードを選択する。出力選択部４０は、コンパレータ４１と、選択回路４２とを含む。レギュレータ２５からの所定の電圧と、端子部２０の出力端子２３の電圧とが、コンパレータ４１に入力される。すなわち、コンパレータ４１は、所定の電圧と、出力端子２３の電圧とを比較する。コンパレータ４１は、出力端子２３の電圧が所定の電圧よりも高ければ、Ｈｉレベルの信号を出力する。コンパレータ４１は、出力端子２３の電圧が所定の電圧以下であれば、Ｌｏレベルの信号を出力する。

　ここで、端子部２０にＮＰＮ入力装置６が接続されている場合における出力選択部４０の判定処理を説明する。上述のとおり、判定処理においては出力回路部３０のＰＭＯＳトランジスタ３１およびＮＭＯＳトランジスタ３２がともに非導通状態に制御される。そうすると、ＮＰＮ入力装置６において、入力端子６３がハイインピーダンス状態になるため、電気負荷６４に電流が流れない。ゆえに、入力端子６３の電位は、電源端子６１の電位と同電位となる。そのため、入力端子６３と接続される出力端子２３の電圧は、電源端子２１（電源端子６１）の電圧と等しくなる。すなわち、出力回路部３０のＰＭＯＳトランジスタ３１およびＮＭＯＳトランジスタ３２がともに非導通状態であり、かつ、端子部２０にＮＰＮ入力装置６が接続された場合には、出力端子２３の電圧は、所定の電圧よりも高くなる。

　一方、端子部２０にＰＮＰ入力装置７が接続されている場合における出力選択部４０の判定処理を説明する。この場合においても、出力回路部のＰＭＯＳトランジスタ３１およびＮＭＯＳトランジスタ３２はともに非導通状態に制御される。そうすると、ＰＮＰ入力装置７において、入力端子７３がハイインピーダンス状態になるため、電気負荷７４に電流が流れない。ゆえに、入力端子７３の電位は、接地端子７２の電位と同電位となる。そのため、入力端子７３と接続される出力端子２３の電圧は、接地端子２２の電圧と等しくなる。すなわち、出力回路部３０のＰＭＯＳトランジスタ３１およびＮＭＯＳトランジスタ３２がともに非導通状態であり、かつ、端子部２０にＰＮＰ入力装置７が接続された場合には、出力端子２３の電圧は、所定の電圧よりも低くなる。

　上記に鑑みると、出力回路部３０のＰＭＯＳトランジスタ３１およびＮＭＯＳトランジスタ３２がともに非導通状態である場合において、端子部２０にＮＰＮ入力装置６が接続されているときには、コンパレータ４１からは、Ｈｉレベルの信号が出力される。出力回路部３０のＰＭＯＳトランジスタ３１およびＮＭＯＳトランジスタ３２がともに非導通状態である場合において、端子部２０にＰＮＰ入力装置７が接続されているときには、コンパレータ４１からは、Ｌｏレベルの信号が出力される。

　選択回路４２は、コンパレータ４１から入力された信号のレベルに応じて、モード信号を選択する。モード信号は、出力回路部３０の出力モードを示す信号である。選択回路４２は、コンパレータ４１から入力された信号のレベルがＨｉレベルである場合には、端子部２０にＮＰＮ入力装置６が接続されているので、モード信号として第１モードを示す信号（たとえばＨｉレベルの信号）を出力する。選択回路４２は、コンパレータ４１から受けた信号のレベルがＬｏレベルである場合には、端子部２０にＰＮＰ入力装置７が接続されているので、モード信号として第２モードを示す信号（たとえばＬｏレベルの信号）を出力する。すなわち、選択回路４２は、コンパレータ４１から受けた信号のレベルに基づいて、出力回路部３０の出力モードを選択する。

　纏めると、判定処理において、出力選択部４０は、出力回路部３０のＰＭＯＳトランジスタ３１およびＮＭＯＳトランジスタ３２がともに非導通状態であり、かつ、端子部２０に所定の装置が接続されている場合において、出力端子２３の電圧を所定の電圧と比較する。これによって、端子部２０に接続されている所定の装置がＮＰＮ入力装置６およびＰＮＰ入力装置７のいずれであるかを検出することができる。そして、出力選択部４０は、端子部２０に接続されている所定の装置の入力形式に応じて、出力回路部３０の出力モードを選択し、選択したモードを示すモード信号を制御装置５０に出力する。

　制御装置５０は、ＨｉレベルのＰＯＮ信号を受けている場合には、センサ装置１から入力される検出信号（入力信号）に応じた出力信号を出力するように、出力回路部３０を制御する（出力処理）。出力回路部３０の制御にあたり、制御装置５０は、出力選択部４０から入力されたモード信号が示す出力モードで動作するように出力回路部３０を制御する。第１モードを示すモード信号が入力された場合には、制御装置５０は、第１モードで動作するように出力回路部３０を制御する。第２モードを示すモード信号が入力された場合には、制御装置５０は、第２モードで動作するように出力回路部３０を制御する。

　また、制御装置５０は、ＬｏレベルのＰＯＮ信号を受けている場合には、出力回路部３０のＰＭＯＳトランジスタ３１およびＮＭＯＳトランジスタ３２をともに非導通状態に制御する（判定処理）。

　制御装置５０は、制御部５１と、レベルシフトバッファ５２と、スイッチ５３と、オペアンプ５４とを含む。

　制御部５１は、たとえば、ＣＰＵ（Central　Processing　Unit）等で構成され、制御装置５０の各部を制御する。

　レベルシフトバッファ５２は、入力電圧を規定電圧のレベルに変換して出力する。本実施の形態に係るレベルシフトバッファ５２は、制御部５１から信号が入力され、スイッチ５３およびオペアンプ５４に対して出力する。レベルシフトバッファ５２は、スイッチ５３およびオペアンプ５４に対して異なるレベルの電圧を出力することが可能に構成されている。なお、スイッチ５３およびオペアンプ５４のそれぞれに対して、レベルシフトバッファ５２が設けられてもよい。

　スイッチ５３は、たとえばバッファを含む。スイッチ５３は、レベルシフトバッファ５２と、出力回路部３０のＰＭＯＳトランジスタ３１のゲート端子との間に電気的に接続されている。スイッチ５３は、レベルシフトバッファ５２からの信号がＨｉレベルであれば導通状態になる。スイッチ５３は、レベルシフトバッファ５２からの信号がＬｏレベルであれば非導通状態になる。スイッチ５３が導通すると、ＰＭＯＳトランジスタ３１のゲートの電位が低下して、ＰＭＯＳトランジスタ３１が導通状態となる。スイッチ５３が非導通であると、ＰＭＯＳトランジスタ３１が非導通状態となる。

　オペアンプ５４は、レベルシフトバッファ５２から入力される信号によって作動する。具体的には、オペアンプ５４は、レベルシフトバッファ５２から入力される信号がＨｉレベルであれば作動し、レベルシフトバッファ５２から入力される信号がＬｏレベルであれば作動しない。オペアンプ５４が作動すると、ＮＭＯＳトランジスタ３２のゲートに電位が供給されて、ＮＭＯＳトランジスタ３２が導通状態となる。オペアンプ５４が作動しないと、ＮＭＯＳトランジスタ３２のゲートに電位が供給されず、ＮＭＯＳトランジスタ３２が非導通状態となる。

　オペアンプ５４の反転入力端子には、レギュレータ２５からの所定の電圧が入力される。オペアンプ５４の非反転入力端子には、電源端子２１の電圧を抵抗Ｒａおよび抵抗Ｒｂによって抵抗分圧した電圧が入力される。具体的には、電源線ＰＬ２および接地線ＮＬ２との間に抵抗Ｒａ，Ｒｂが直列に接続されている。抵抗Ｒａの一端は、電源線ＰＬ２に接続され、他端は、抵抗Ｒｂの一端とノードｎ５で接続されている。抵抗Ｒｂの他端は、接地線ＮＬ２に接続されている。オペアンプ５４の非反転入力端子は、ノードｎ５と電気的に接続されている。なお、オペアンプ５４に代えて、レベルシフトバッファ５２と、出力回路部３０のＮＭＯＳトランジスタ３２のゲート端子との間にスイッチ５３を電気的に接続してもよい。

　制御部５１には、出力選択部４０の選択回路４２からモード信号が入力される。制御部５１は、ＬｏレベルのＰＯＮ信号が入力されている場合には、モード信号にかかわらず、スイッチ５３を非導通状態にしてＰＭＯＳトランジスタ３１を非導通状態にし、かつ、オペアンプ５４を非作動にしてＮＭＯＳトランジスタ３２を非導通状態にする。

　制御部５１は、ＨｉレベルのＰＯＮ信号が入力されている場合には、モード信号が示す出力モードで動作するように、出力回路部３０を制御する。以下、具体例を用いて説明する。

　まず、端子部２０にＮＰＮ入力装置６が接続されている場合について説明する。この場合に、ＮＰＮ入力装置６および磁気センサ１００が起動すると、上述の判定処理が実行され、出力選択部４０の選択回路４２から第１モードを示すモード信号が制御部５１に出力される。制御部５１は、当該モード信号が入力されると、第１モードで動作するように出力回路部３０を制御する。

　ここで、センサ装置１からＨｉレベルの検出信号（入力信号）が入力された場合を考える。この場合には、制御装置５０は、出力端子２３を接地端子２２と同電位にして電気負荷６４を作動させる。具体的には、制御部５１は、スイッチ５３を非導通状態にしてＰＭＯＳトランジスタ３１を非導通状態にし、かつ、オペアンプ５４を作動させてＮＭＯＳトランジスタ３２を導通状態にする。これによって、出力端子２３が接地端子２２と同電位となって、電気負荷６４が作動する。

　次に、センサ装置１からＬｏレベルの検出信号が入力された場合を考える。この場合には、制御装置５０は、出力端子２３を電源端子２１と同電位にして、電気負荷６４を作動させない。具体的には、制御部５１は、スイッチ５３を導通状態にしてＰＭＯＳトランジスタ３１を導通状態にし、かつ、オペアンプ５４を非作動にしてＮＭＯＳトランジスタ３２を非導通状態にする。これによって、出力端子２３が電源端子２１と同電位となるので、電気負荷６４が作動しない。

　次に、端子部２０にＰＮＰ入力装置７が接続されている場合について説明する。この場合にＰＮＰ入力装置７および磁気センサ１００が起動すると、上述の判定処理が実行され、出力選択部４０の選択回路４２から第２モードを示すモード信号が制御部５１に出力される。当該モード信号を受信すると、制御部５１は、第２モードで動作するように出力回路部３０を制御する。

　センサ装置１からＨｉレベルの検出信号が入力された場合を考える。この場合には、制御装置５０は、出力端子２３を電源端子２１と同電位にして電気負荷７４を作動させる。具体的には、制御部５１は、スイッチ５３を導通状態にしてＰＭＯＳトランジスタ３１を導通状態にし、かつ、オペアンプ５４を非作動にしてＮＭＯＳトランジスタ３２を非導通状態にする。これによって、出力端子２３が電源端子２１と同電位となって、電気負荷６４が作動する。

　次に、センサ装置１からＬｏレベルの検出信号が入力された場合を考える。この場合には、制御装置５０は、出力端子２３を接地端子２２と同電位にして、電気負荷７４を作動させない。具体的には、制御部５１は、スイッチ５３を非導通状態にしてＰＭＯＳトランジスタ３１を非導通状態にし、かつ、オペアンプ５４を作動させてＮＭＯＳトランジスタ３２を導通状態にする。これによって、出力端子２３が接地端子２２と同電位となるので、電気負荷７４が作動しない。

　以上のように、本実施の形態に係る信号出力装置２は、起動後に、まず端子部２０に接続された所定の装置の入力形式（ＮＰＮ入力装置６であるかＰＮＰ入力装置７であるか）を判定する（判定処理）。具体的には、信号出力装置２は、出力回路部３０のＰＭＯＳトランジスタ３１およびＮＭＯＳトランジスタ３２がともに非導通状態であり、かつ、端子部２０に所定の装置が接続されている場合の出力端子２３の電圧に基づいて、所定の装置の入力形式を判定する。そして、信号出力装置２は、判定した所定の装置の入力形式に基づいて出力モードを選択する。

　信号出力装置２は、選択した出力モードで、センサ装置１から入力される検出信号に基づいた出力信号を出力する（出力処理）。

　＜タイムチャート＞
　図２は、ＮＰＮ入力装置６が端子部２０に接続されている場合のタイムチャートの一例を示す図である。

　図２を参照して、時刻ｔ１において、端子部２０に接続されているＮＰＮ入力装置６が起動される。これに伴なって、ＮＰＮ入力装置６から磁気センサ１００に電力が供給される。そのため、時刻ｔ１から時刻ｔ２において、電源端子２１の電圧が電源６５の電圧まで上昇している。時刻ｔ１から時刻ｔ２においては、磁気センサ１００の各構成の起動段階であるので、出力回路部３０のＰＭＯＳトランジスタ３１およびＮＭＯＳトランジスタ３２はともに非導通状態である。そのため、ＮＰＮ入力装置６において電気負荷６４には電流が流れず、入力端子６３と電源端子６１とが同電位となる。ゆえに、電源端子２１の電圧の上昇に伴なって、出力端子２３の電位も上昇している。時刻ｔ２において、磁気センサ１００の各構成が起動する。

　時刻ｔ２において、ＰＯＮ信号装置２８は、起動後に、まずＰＯＮ信号をＬｏレベルに設定するリセット動作を行なう。これによって、時刻ｔ２から所定時間後（図２では時刻ｔ５）にＰＯＮ信号装置２８はＰＯＮ信号をＨｉレベルに設定し、ＨｉレベルのＰＯＮ信号を出力する。つまり、時刻ｔ２においてリセット動作が行なわれると、所定時間が経過するまでの間（時刻ｔ２から時刻ｔ５までの間）は、ＰＯＮ信号がＬｏレベルに保たれる。ＰＯＮ信号がＬｏレベルであるため、制御装置５０は、出力回路部３０のＰＭＯＳトランジスタ３１およびＮＭＯＳトランジスタ３２をともに非導通状態に制御する。これによって、時刻ｔ２から時刻ｔ５までの間、出力端子２３の電位は、電源端子２１の電位と等しくなっている。

　時刻ｔ３において、出力選択部４０が作動する。出力選択部４０は、レギュレータ２５からの電圧と、出力端子２３の電圧とを比較して、端子部２０に接続されている所定の装置がＮＰＮ入力装置６であることを判定する。そして、出力選択部４０は、第１モードを示すモード信号（Ｈｉレベル）を制御装置５０に出力する。

　時刻ｔ４において、たとえば、ＮＰＮ入力装置６から磁気センサ１００に電力が供給されてから（すなわち時刻ｔ２から）閾時間が経過すると、制御装置５０は、出力選択部４０から入力されたモード信号に基づいて、出力モードを選択する。閾時間は、たとえば、出力選択部４０が起動してモード信号の出力を開始するまでの時間（時刻ｔ２から時刻ｔ３までの時間）より長く、かつ、上記の所定時間よりも短い時間に設定される。図２の例においては、出力選択部４０から第１モードを示すモード信号が入力されているので、制御装置５０は、第１モードで動作するように出力回路部３０を制御する。

　時刻ｔ５において、時刻ｔ２から所定時間が経過すると、ＰＯＮ信号装置２８は、ＨｉレベルのＰＯＮ信号を出力する。ＨｉレベルのＰＯＮ信号が出力されることによって、制御装置５０は、所定の装置の判定処理を終了し、センサ装置１から入力される検出信号に応じた出力処理を開始する。

　時刻ｔ６において、出力処理を開始した制御装置５０は、センサ装置１から入力される検出信号（入力信号）がＬｏレベルであるため、ＮＰＮ入力装置６の電気負荷６４を作動させないように、ＰＭＯＳトランジスタ３１を導通状態、かつ、ＮＭＯＳトランジスタ３２を非導通状態にする。これによって、出力端子２３は、電源端子２１と同電位となる。つまり、出力端子２３は、電源（Ｈｉ）レベルになる。

　時刻ｔ７において、センサ装置１から入力される検出信号がＬｏレベルからＨｉレベルに変化している。そのため、制御装置５０は、ＮＰＮ入力装置６の電気負荷６４を作動させるように、ＰＭＯＳトランジスタ３１を非導通状態、かつ、ＮＭＯＳトランジスタ３２を導通状態にする。これによって、出力端子２３は、接地端子２２と同電位となる。つまり、出力端子２３は、接地（Ｌｏ）レベルになる。

　時刻ｔ８において、センサ装置１から入力される検出信号がＨｉレベルからＬｏレベルに再び変化している。そのため、制御装置５０は、ＮＰＮ入力装置６の電気負荷６４を作動させないように、ＰＭＯＳトランジスタ３１を導通状態、かつ、ＮＭＯＳトランジスタ３２を非導通状態にする。これによって、出力端子２３は、電源端子２１と同電位となる。つまり、出力端子２３は、電源（Ｈｉ）レベルになる。

　時刻ｔ９において、センサ装置１から入力される検出信号がＬｏレベルからＨｉレベルに再び変化している。時刻ｔ７の場合と同様に、出力端子２３は、接地（Ｌｏ）レベルになる。

　纏めると、信号出力装置２の端子部２０にＮＰＮ入力装置６が接続された場合には、センサ装置１から入力される検出信号がＬｏレベルであると、信号出力装置２は、出力端子２３からＨｉレベルの信号を出力する。センサ装置１から入力される検出信号がＨｉレベルであると、出力端子２３からＬｏレベルの信号を出力する。

　図３は、ＰＮＰ入力装置７が端子部２０に接続されている場合のタイムチャートの一例を示す図である。

　図３を参照して、時刻ｔ１１において、端子部２０に接続されたＰＮＰ入力装置７が起動される。これに伴なって、ＰＮＰ入力装置７から磁気センサ１００に電力が供給される。そのため、時刻ｔ１１から時刻ｔ１２において、電源端子２１の電圧が電源７５の電圧まで上昇している。時刻ｔ１１から時刻ｔ１２においては、磁気センサ１００の各構成の起動段階であるので、出力回路部３０のＰＭＯＳトランジスタ３１およびＮＭＯＳトランジスタ３２はともに非導通状態である。そのため、ＰＮＰ入力装置７において電気負荷７４には電流が流れず、入力端子７３と接地端子７２とが同電位となる。ゆえに、出力端子２３の電位は、接地端子２２の電位と同電位になっている。時刻ｔ１２において、磁気センサ１００の各構成が起動する。

　時刻ｔ１２において、ＰＯＮ信号装置２８は、起動後に、まずＰＯＮ信号をＬｏレベルに設定するリセット動作を行なう。これによって、時刻ｔ１２から所定時間後（図３では時刻ｔ１５）にＰＯＮ信号装置２８はＰＯＮ信号をＨｉレベルに設定し、ＨｉレベルのＰＯＮ信号を出力する。つまり、時刻ｔ１２においてリセット動作が行なわれると、所定時間が経過するまでの間（時刻ｔ１２から時刻ｔ１５までの間）は、ＰＯＮ信号がＬｏレベルに保たれる。ＰＯＮ信号がＬｏレベルであるため、制御装置５０は、出力回路部３０のＰＭＯＳトランジスタ３１およびＮＭＯＳトランジスタ３２をともに非導通状態に制御する。これによって、時刻ｔ１２から時刻ｔ１５までの間、出力端子２３の電位は、接地端子２２の電位と等しくなっている。

　時刻ｔ１３において、出力選択部４０が作動する。出力選択部４０は、レギュレータ２５からの電圧と、出力端子２３の電圧とを比較して、端子部２０に接続されている所定の装置がＰＮＰ入力装置７であることを判定する。そして、出力選択部４０は、第２モードを示すモード信号（Ｌｏレベル）を制御装置５０に出力する。

　時刻ｔ１４において、たとえば、ＰＮＰ入力装置７から磁気センサ１００に電力が供給されてから（すなわち時刻ｔ１２から）閾時間が経過すると、制御装置５０は、出力選択部４０から入力されたモード信号に基づいて、出力モードを選択する。図３の例においては、出力選択部４０から第２モードを示すモード信号が入力されているので、制御装置５０は、第２モードで動作するように出力回路部３０を制御する。

　時刻ｔ１５において、時刻ｔ１２から所定時間が経過したため、ＰＯＮ信号装置２８は、ＨｉレベルのＰＯＮ信号を出力する。ＨｉレベルのＰＯＮ信号が出力されることによって、制御装置５０は、所定の装置の判定処理を終了し、センサ装置１から入力される検出信号に応じた出力処理を開始する。

　時刻ｔ１６において、出力処理を開始した制御装置５０は、センサ装置１から入力される検出信号（入力信号）がＬｏレベルであるため、ＰＮＰ入力装置７の電気負荷７４を作動させないように、ＰＭＯＳトランジスタ３１を非導通状態、かつ、ＮＭＯＳトランジスタ３２を導通状態にする。これによって、出力端子２３は、接地端子２２と同電位となる。つまり、出力端子２３は、接地（Ｌｏ）レベルになる。

　時刻ｔ１７において、センサ装置１から入力される検出信号がＬｏレベルからＨｉレベルに変化している。そのため、制御装置５０は、ＰＮＰ入力装置７の電気負荷７４を作動させるように、ＰＭＯＳトランジスタ３１を導通状態、かつ、ＮＭＯＳトランジスタ３２を非導通状態にする。これによって、出力端子２３は、電源端子２１と同電位となる。つまり、出力端子２３は、電源（Ｈｉ）レベルになる。

　時刻ｔ１８において、センサ装置１から入力される検出信号がＨｉレベルからＬｏレベルに再び変化している。そのため、制御装置５０は、ＰＮＰ入力装置７の電気負荷７４を作動させないように、ＰＭＯＳトランジスタ３１を非導通状態、かつ、ＮＭＯＳトランジスタ３２を導通状態にする。これによって、出力端子２３は、接地端子２２と同電位となる。つまり、出力端子２３は、接地（Ｌｏ）レベルになる。

　時刻ｔ１９において、センサ装置１から入力される検出信号がＬｏレベルからＨｉレベルに再び変化している。時刻ｔ１７の場合と同様に、出力端子２３は、電源（Ｈｉ）レベルになる。

　纏めると、信号出力装置２の端子部２０にＰＮＰ入力装置７が接続された場合には、センサ装置１から入力される検出信号がＬｏレベルであると、信号出力装置２は、出力端子２３からＬｏレベルの信号を出力する。センサ装置１から入力される検出信号がＨｉレベルであると、出力端子２３からＨｉレベルの信号を出力する。

　以上のように、本実施の形態に係る信号出力装置２は、出力回路部３０のＰＭＯＳトランジスタ３１およびＮＭＯＳトランジスタ３２がともに非導通状態であり、かつ、端子部２０に所定の装置が接続されている場合の出力端子２３の電圧に基づいて、端子部２０に接続された所定の装置の入力形式（ＮＰＮ入力装置６であるかＰＮＰ入力装置７であるか）を判定する。そして、信号出力装置２は、判定した所定の装置の入力形式に基づいて出力モード（第１モードまたは第２モード）を選択し、当該出力モードで出力信号を出力する。

　このように、信号出力装置２は、出力端子２３の電圧レベルに基づいて、出力モードを選択する。そのため、端子部２０に接続された所定の装置の入力形式を判定するための端子を別途設ける場合と比べると、当該判定するための端子を設けなくてもよいので、信号出力装置２の小型化およびコストダウンを図ることができる。

　［変形例１］
　実施の形態においては、磁気センサ１００が起動された際に判定処理が実行される例について説明した。すなわち磁気センサ１００（信号出力装置２）が起動したタイミングで判定処理を行ない（所定の装置の入力形式を判定し）、以降は、判定処理で選択した出力モードに従って出力処理が実行された。しかしながら、所定の装置の入力形式を判定するタイミングは、磁気センサ１００が起動した際に限られるものではない。変形例１においては、磁気センサ１００が起動した際に加えて、他のタイミングでも所定の装置の入力形式を判定する例について説明する。

　再び図１を参照して、変形例１に係る信号出力装置２のＰＯＮ信号装置２８は、任意のタイミングでＰＯＮ信号をＬｏレベルに設定するリセット動作を行なう。すなわち、ＰＯＮ信号装置２８は、任意のタイミングでＰＯＮ信号をＬｏレベルに設定してリセット信号を出力する。ＰＯＮ信号装置２８は、実施の形態と同様に、リセット動作を行なってから所定時間経過するとＰＯＮ信号をＨｉレベルに設定する。ＰＯＮ信号装置２８は、たとえば、ある条件が成立した場合にリセット動作を行なうように構成されてもよいし、所定の装置からの信号に基づいてリセット動作を行なうように構成されてもよい。なお、上記のある条件は、信号出力装置２が適用されるセンサ、または信号出力装置２に接続される所定の装置の特性や仕様等に応じて適宜設定することができる。

　信号出力装置２の出力選択部４０および制御装置５０は、ＰＯＮ信号装置２８がリセット動作を行なったことを検出すると（換言すれば、リセット信号を受信すると）、再び判定処理を実行する。具体的には、ＰＯＮ信号装置２８がリセット動作を行なったことを検出すると、制御装置５０の制御部５１は、ＰＭＯＳトランジスタ３１およびＮＭＯＳトランジスタ３２をともに非導通状態にする。出力選択部４０は、出力端子２３の電圧を所定の電圧と比較して、所定の装置の入力形式を判定し、出力モードを選択する。出力選択部４０は、選択した出力モードを示すモード信号を制御装置５０に出力する。

　リセット動作が行なわれてから所定時間が経過して再びＰＯＮ信号が出力されると、信号出力装置２は、モード信号が示す出力モードで出力処理を実行する。

　以上のように、変形例１に係る信号出力装置２は、任意のタイミングで所定の装置の入力形式を判定することができる。変形例１に係る信号出力装置２は、たとえば、定期的に所定の装置の入力形式を確認したいような場合に有効である。また、変形例１に係る信号出力装置２によっても、実施の形態と同様の効果を奏することができる。すなわち、端子部２０に接続された所定の装置の入力形式を判定するための端子を別途設ける場合と比べると、当該判定するための端子を設けなくてもよいので、信号出力装置２の小型化およびコストダウンを図ることができる。

　［変形例２］
　実施の形態および変形例１においては、所定の装置が所謂三線式の装置である例について説明した。実施の形態および変形例１で説明した信号出力装置２には、所謂二線式の装置を接続することも可能である。変形例２においては、信号出力装置２の端子部に二線式の装置が接続される例について説明する。

　図４は、変形例２に係る信号出力装置２Ａが適用される磁気センサ１００の一例を示すブロック図である。

　図４を参照して、磁気センサ１００は、センサ装置１と、信号出力装置２Ａとを含む。センサ装置１は実施の形態と同様であるため、その説明は繰り返し行なわない。

　信号出力装置２Ａの端子部２０Ａには、二線式の装置８が接続される。二線式の装置８は、磁気センサ１００からの出力信号（センサ信号）を用いて図示しない各種の装置の制御を行なう装置である。

　二線式の装置８は、電源端子８１と、接地端子８２と、電気負荷８３と、電源８４とを含む。後述するように、端子部２０Ａは、電源端子２１と、接地端子２２と、出力端子２３とを含み、二線式の装置８が信号出力装置２Ａの端子部２０Ａに接続されると、電源端子８１は電源端子２１に接続され、接地端子８２は接地端子２２に接続される。

　電源端子８１は、電源８４の正極端子に電気負荷８３を介して電気的に接続されている。接地端子８２は、電源８４の負極端子に電気的に接続されている。電気負荷８３は、電源端子８１と電源８４の正極端子との間に電気的に接続されている。

　端子部２０Ａは、電源端子２１と、接地端子２２と、出力端子２３とを含む。電源端子２１と出力端子２３とは、接続線２４によって電気的に接続されている。すなわち、電源端子２１と出力端子２３とは短絡されている。変形例２に係る信号出力装置２Ａは、電源端子２１と出力端子２３とが短絡されることによって、端子部２０Ａに接続された二線式の装置８をＮＰＮ入力装置６と判定する。そして、信号出力装置２Ａは、ＮＰＮ入力装置６に応じた出力モードである第１モードで出力処理を行なう。つまり、磁気センサ１００（信号出力装置２）に二線式の装置８が接続されている場合においても、実施の形態と同様に判定処理および出力処理が行なわれる。以下、具体的に説明する。

　まず、二線式の装置８および磁気センサ１００が起動すると判定処理が行なわれる。判定処理において、電源端子２１と出力端子２３とが短絡されているため、出力端子２３の電圧はレギュレータ２５からの所定の電圧よりも高い。そのため、出力選択部４０は、端子部２０ＡにＮＰＮ入力装置６が接続されていると判定する。ゆえに、出力選択部４０の選択回路４２から第１モードを示すモード信号が制御装置５０に出力される。当該モード信号を受信した制御装置５０は、出力処理において、第１モードで動作するように出力回路部３０を制御する。

　ここで、センサ装置１からＬｏレベルの検出信号が入力された場合を考える。この場合には、制御装置５０は、実施の形態と同様に、ＰＭＯＳトランジスタ３１を導通状態、かつ、ＮＭＯＳトランジスタ３２を非導通状態にするように、スイッチ５３およびオペアンプ５４を制御する。なお、信号出力装置２の端子部２０Ａに二線式の装置８が接続される場合、仮にオペアンプ５４に代えてスイッチ５３と同様のスイッチを用いると、スイッチの導通によって電源端子２１の電圧が降下してしまう。そこで、変形例２に係る信号出力装置２Ａでは、オペアンプ５４を用いた負帰還によって電源端子２１の電圧を保持し、電源端子２１の電圧を安定化させている。

　しかしながら、変形例２に係る信号出力装置２Ａにおいては、電源端子２１と出力端子２３とが接続線２４で短絡されている。すなわち、ＰＭＯＳトランジスタ３１のソース端子とドレイン端子とは同電位となっている。そのため、たとえスイッチ５３を導通状態にしてもＰＭＯＳトランジスタ３１は導通しない。つまり、スイッチ５３の導通／非導通にかかわらずＰＭＯＳトランジスタ３１は非導通状態となる。

　そのため、センサ装置１からＬｏレベルの検出信号が入力された場合には、ＰＭＯＳトランジスタ３１およびＮＭＯＳトランジスタ３２はともに非導通状態となる。ＮＭＯＳトランジスタ３２が非導通状態であるため、電気負荷８３には電流が流れず、電気負荷８３が作動しない。

　次に、センサ装置１からＨｉレベルの検出信号が入力された場合を考える。この場合には、制御装置５０は、実施の形態と同様に、ＰＭＯＳトランジスタ３１を非導通状態、かつ、ＮＭＯＳトランジスタ３２を導通状態にするように、スイッチ５３およびオペアンプ５４を制御する。ＮＭＯＳトランジスタ３２が導通状態となるため、電気負荷８３に電流が流れて電気負荷８３が作動する。

　以下、タイムチャートを参照しながら、動作の詳細について説明する。
　図５は、二線式の装置８が端子部２０Ａに接続されている場合のタイムチャートの一例を示す図である。

　図５を参照して、時刻ｔ２１において、端子部２０Ａに接続された二線式の装置８が起動される。これに伴なって、二線式の装置８から磁気センサ１００に電力が供給される。そのため、時刻ｔ２１から時刻ｔ２２において、電源端子２１の電圧が電源８４の電圧まで上昇している。時刻ｔ２１から時刻ｔ２２においては、磁気センサ１００の各構成の起動段階であるので、出力回路部３０のＰＭＯＳトランジスタ３１およびＮＭＯＳトランジスタ３２はともに非導通状態である。出力端子２３は、電源端子２１と短絡されているため、電源端子２１と同電位となっている。時刻ｔ２２において、磁気センサ１００の各構成が起動する。

　時刻ｔ２２において、ＰＯＮ信号装置２８は、起動後に、まずＰＯＮ信号をＬｏレベルに設定するリセット動作を行なう。これによって、時刻ｔ２２から所定時間後（図５では時刻ｔ２５）にＰＯＮ信号装置２８はＰＯＮ信号をＨｉレベルに設定し、ＨｉレベルのＰＯＮ信号を出力する。つまり、時刻ｔ２２においてリセット動作が行なわれると、所定時間が経過するまでの間（時刻ｔ２２から時刻ｔ２５までの間）は、ＰＯＮ信号がＬｏレベルに保たれる。ＰＯＮ信号がＬｏレベルであるため、制御装置５０は、出力回路部３０のＰＭＯＳトランジスタ３１およびＮＭＯＳトランジスタ３２をともに非導通状態に制御する。

　時刻ｔ２３において、出力選択部４０が作動する。出力選択部４０は、レギュレータ２５からの電圧と、出力端子２３の電圧とを比較する。出力端子２３と、電源端子２１とが短絡されているため、出力端子２３の電圧は電源端子２１の電圧となる。よって、出力端子２３の電圧は所定の電圧よりも高くなる。ゆえに、出力選択部４０は、端子部２０ＡにＮＰＮ入力装置６が接続されている場合と同様に第１モードを示すモード信号（Ｈｉレベル）を制御装置５０に出力する。

　時刻ｔ２４において、たとえば、二線式の装置８から磁気センサ１００に電力が供給されてから（すなわち時刻ｔ２２から）閾時間が経過すると、制御装置５０は、出力選択部４０から入力されたモード信号に基づいて、出力モードを選択する。変形例２においては、出力選択部４０から第１モードを示すモード信号が入力されているので、制御装置５０は、第１モードで動作するように出力回路部３０を制御する。

　時刻ｔ２５において、時刻ｔ２２から所定時間が経過すると、ＰＯＮ信号装置２８は、ＨｉレベルのＰＯＮ信号を出力する。ＨｉレベルのＰＯＮ信号が出力されることによって、制御装置５０は、センサ装置１から入力される検出信号に応じた出力処理を開始する。

　時刻ｔ２６において、出力処理を開始した制御装置５０は、センサ装置１から入力される検出信号（入力信号）がＬｏレベルであるため、ＰＭＯＳトランジスタ３１を導通状態、かつ、ＮＭＯＳトランジスタ３２を非導通状態にするようにスイッチ５３およびオペアンプ５４を制御する。しかしながら、電源端子２１と出力端子２３とが短絡されているため、ＰＭＯＳトランジスタ３１のソース端子とドレイン端子とは同電位となっている。そのため、たとえスイッチが導通状態になったとしてもＰＭＯＳトランジスタ３１は導通しない。すなわち、制御装置５０は、検出信号に応じてスイッチ５３を制御するが、スイッチ５３の導通／非導通にかかわらず、ＰＭＯＳトランジスタ３１は常時非導通状態となる。つまり、時刻ｔ２６においては、ＰＭＯＳトランジスタ３１およびＮＭＯＳトランジスタ３２がともに非導通状態となる。そのため、電気負荷８３に電流が流れず、電気負荷８３は作動しない。

　時刻ｔ２７において、センサ装置１から入力される検出信号がＬｏレベルからＨｉレベルに変化している。そのため、制御装置５０は、ＰＭＯＳトランジスタ３１を非導通状態、かつ、ＮＭＯＳトランジスタ３２を導通状態にする。これによって、電気負荷８３に電流が流れて電気負荷８３が作動する。なお、ＮＭＯＳトランジスタ３２が導通すると、オペアンプ５４に帰還がかかり、オペアンプ５４の反転入力端子と非反転入力端子とのイマジナリショートによって、電源端子２１（出力端子２３）の電位が降下している。

　時刻ｔ２８において、センサ装置１から入力される検出信号がＨｉレベルからＬｏレベルに再び変化している。そのため、制御装置５０は、ＰＭＯＳトランジスタ３１を導通状態、かつ、ＮＭＯＳトランジスタ３２を非導通状態にするようにスイッチ５３およびオペアンプ５４を制御する。しかしながら、上述のとおり、ＰＭＯＳトランジスタ３１は非導通状態に保たれる。ＮＭＯＳトランジスタ３２になるので、電気負荷８３に電流が流れず、電気負荷８３は作動しない。

　時刻ｔ２９において、センサ装置１から入力される検出信号がＬｏレベルからＨｉレベルに再び変化している。時刻ｔ２７の場合と同様に、ＮＭＯＳトランジスタ３２を導通状態にして電気負荷８３を作動させる。

　以上のように、変形例２に係る信号出力装置２においては、端子部２０Ａの電源端子２１と出力端子２３とが接続線２４で電気的に接続される。これによって、出力端子２３と電源端子２１とが同電位になるため、端子部２０Ａに二線式の装置８を接続した場合に、制御装置５０は、ＮＰＮ入力装置６が接続されたと判定する。そして、ＮＰＮ入力装置６が接続された場合と同様に第１モードでの出力処理が実行される。上述したとおり、電源端子２１と出力端子２３とを短絡した状態において、第１モードでの出力処理が実行されることで、端子部２０Ａに二線式の装置８が接続された場合であっても出力処理が適切に実行される。

　たとえば、磁気センサ１００を使用する使用者は、端子部２０Ａの電源端子２１と出力端子２３とを接続線２４で電気的に接続するという比較的簡易な作業によって、端子部２０Ａに二線式の装置８を接続して使用することが可能となる。

　今回開示された実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本開示の範囲は、上記した実施の形態の説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

　１　センサ装置、２，２Ａ　信号出力装置、６　ＮＰＮ入力装置、７　ＰＮＰ入力装置、８　二線式の装置、１１　センサ部、１２　Ａ／Ｄ変換回路、２０　端子部、２１　電源端子、２２　接地端子、２３　出力端子、２４　接続線、２５　レギュレータ、２８　ＰＯＮ信号装置、３０　出力回路部、３１　ＰＭＯＳトランジスタ、３２　ＮＭＯＳトランジスタ、４０　出力選択部、４１　コンパレータ、４２　選択回路、５０　制御装置、５１　制御部、５２　レベルシフトバッファ、５３　スイッチ、５４　オペアンプ、６１　電源端子、６２　接地端子、６３　入力端子、６４　電気負荷、６５　電源、７１　電源端子、７２　接地端子、７３　入力端子、７４　電気負荷、７５　電源、８１　電源端子、８２　接地端子、８３　電気負荷、８４　電源、１００　磁気センサ、ＭＲ１，ＭＲ２，ＭＲ３，ＭＲ４　磁気抵抗素子、ＮＬ１，ＮＬ２　接地線、ＰＬ１，ＰＬ２　電源線、Ｒａ，Ｒｂ　抵抗。

Claims

　入力信号に応じた出力信号を出力する信号出力装置であって、
　電源端子、接地端子および出力端子を含み、ＮＰＮタイプの入力形式を有する第１装置またはＰＮＰタイプの入力形式を有する第２装置を含む所定の装置が接続される端子部と、
　前記端子部に接続され、前記第１装置に対応した出力を行なう第１モード、または、前記第２装置に対応した出力を行なう第２モードのいずれかの出力モードで前記端子部に前記出力信号を出力する出力回路部と、
　前記出力端子の信号レベルに基づいて、前記出力回路部の前記出力モードを選択し、当該選択した出力モードを示すモード信号を出力する出力選択部と、
　前記モード信号が示す出力モードで動作するように前記出力回路部を制御する制御装置とを備える、信号出力装置。
　前記出力選択部は、前記信号レベルが基準値よりも大きい場合には前記出力モードとして前記第１モードを選択し、前記信号レベルが前記基準値よりも小さい場合には前記出力モードとして前記第２モードを選択し、
　前記基準値は、前記電源端子の電位と前記接地端子の電位との間の値に設定される、請求項１に記載の信号出力装置。
　前記出力回路部は、前記電源端子と前記出力端子との間に接続される第１スイッチ、および、前記出力端子と前記接地端子との間に接続される第２スイッチを含み、
　前記出力選択部は、前記第１スイッチおよび前記第２スイッチがともに非導通状態であり、かつ、前記所定の装置が前記端子部に接続されている状態において前記モード信号を出力する、請求項１または請求項２に記載の信号出力装置。
　前記制御装置は、外部からのリセット信号を受信可能に構成され、
　前記リセット信号を受信した場合、前記制御装置は、前記第１スイッチおよび前記第２スイッチをともに非導通状態にして、前記モード信号を再度取得する、請求項３に記載の信号出力装置。
　前記第１スイッチはＰＭＯＳトランジスタであり、前記第２スイッチはＮＭＯＳトランジスタであり、
　前記ＰＭＯＳトランジスタは、ソース端子が前記電源端子に接続され、ドレイン端子が前記出力端子に接続され、ゲート端子が前記制御装置に接続されており、
　前記ＮＭＯＳトランジスタは、ソース端子が前記接地端子に接続され、ドレイン端子が前記出力端子に接続され、ゲート端子が前記制御装置に接続されている、請求項３または請求項４に記載の信号出力装置。
　前記第１モードにおいて、前記制御装置は、
　　前記入力信号がＨｉレベルである場合には、前記ＰＭＯＳトランジスタを非導通状態にし、かつ、前記ＮＭＯＳトランジスタを導通状態にし、
　　前記入力信号がＬｏレベルである場合には、前記ＰＭＯＳトランジスタを導通状態にし、かつ、前記ＮＭＯＳトランジスタを非導通状態にし、
　前記第２モードにおいて、前記制御装置は、
　　前記入力信号がＨｉレベルである場合には、前記ＰＭＯＳトランジスタを導通状態にし、かつ、前記ＮＭＯＳトランジスタを非導通状態にし、
　　前記入力信号がＬｏレベルである場合には、前記ＰＭＯＳトランジスタを非導通状態にし、かつ、前記ＮＭＯＳトランジスタを導通状態にする、請求項５に記載の信号出力装置。