JPH05297039A - コンピュータによるキャパシタンス変化の検知方法及び装置 - Google Patents
コンピュータによるキャパシタンス変化の検知方法及び装置Info
- Publication number
- JPH05297039A JPH05297039A JP9110192A JP9110192A JPH05297039A JP H05297039 A JPH05297039 A JP H05297039A JP 9110192 A JP9110192 A JP 9110192A JP 9110192 A JP9110192 A JP 9110192A JP H05297039 A JPH05297039 A JP H05297039A
- Authority
- JP
- Japan
- Prior art keywords
- load
- component
- capacitance
- time
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measurement Of Resistance Or Impedance (AREA)
Abstract
(57)【要約】
【目的】 容量性インピーダンス成分を有するセンサー
の容量変化を検知するための、コンピュータを用いた方
法及び装置を提供する。 【構成】 センサー１０がコンピュータ４の入力ポート
１４と出力ポート５との間に接続され、コンピュータ４
が出力ポート５に周期的な波形を生じ、コンデンサ６の
放電または充電時間を入力ポート１４でモニターする。
モニターされた各時間が前にモニターされた時間と比較
され、この時間の変化がキャパシタンスの変化を示す。
の容量変化を検知するための、コンピュータを用いた方
法及び装置を提供する。 【構成】 センサー１０がコンピュータ４の入力ポート
１４と出力ポート５との間に接続され、コンピュータ４
が出力ポート５に周期的な波形を生じ、コンデンサ６の
放電または充電時間を入力ポート１４でモニターする。
モニターされた各時間が前にモニターされた時間と比較
され、この時間の変化がキャパシタンスの変化を示す。
Description
【０００１】
【産業上の利用分野】本発明は、キャパシタンスを検知
するためのコンピュータを用いた方法に関する。
するためのコンピュータを用いた方法に関する。
【０００２】
【従来の技術】容量型の湿度センサー等をコンピュータ
へインタフェースする方法が従来種々考えられている
が、分極を生じ易く、センサーを損傷したり、較正を不
確かなものにしてしまうという欠点があった。
へインタフェースする方法が従来種々考えられている
が、分極を生じ易く、センサーを損傷したり、較正を不
確かなものにしてしまうという欠点があった。
【０００３】
【発明が解決しようとする課題】従って本発明の目的
は、負荷におけるキャパシタンスの変化を検知する新規
な方法を提供することにある。
は、負荷におけるキャパシタンスの変化を検知する新規
な方法を提供することにある。
【０００４】本発明の別の目的は、センサーにおける容
量変化を検出する新規な方法を提供することにある。
量変化を検出する新規な方法を提供することにある。
【０００５】本発明のさらに別の目的は、センサーの分
極を防止した容量形センサーを提供することにある。
極を防止した容量形センサーを提供することにある。
【０００６】本発明のその他の目的は、添付の図面を参
照した以下の詳しい説明から明かとなろう。
照した以下の詳しい説明から明かとなろう。
【０００７】
【課題を解決するための手段】本発明によれば、容量性
インピーダンス成分を有するセンサーの容量変化を検知
するためのコンピュータを用いた方法及び手段におい
て、センサーがコンピュータの入力ポートと出力ポート
との間に接続され、コンピュータが出力ポートに周期的
な波形を生じ、コンデンサの放電または充電時間を入力
ポートでモニターする。モニターされた各時間が前にモ
ニターされた時間と比較され、この時間の変化がキャパ
シタンスの変化を示す。
インピーダンス成分を有するセンサーの容量変化を検知
するためのコンピュータを用いた方法及び手段におい
て、センサーがコンピュータの入力ポートと出力ポート
との間に接続され、コンピュータが出力ポートに周期的
な波形を生じ、コンデンサの放電または充電時間を入力
ポートでモニターする。モニターされた各時間が前にモ
ニターされた時間と比較され、この時間の変化がキャパ
シタンスの変化を示す。
【０００８】
【作用】すなわち本発明の方法では、コンピュータの入
力及び出力ポート間に接続された負荷の容量インピーダ
ンス変化を検知する。周期的な波形が出力ポートに加え
られ、負荷へＡＣ電流を間接的に与える。コンピュータ
は、その入力ポートで負荷の出力をモニターする。負荷
の容量成分が所定のしきいレベルにまで放電すると、コ
ンピュータの入力ポートが論理０の値と論理１の値間で
変化する。コンピュータは入力ポートの状態を続けてサ
ンプリングし、容量成分の放電時間に関する情報を記憶
する。放電時間の変化が、キャパシタンスの変化が生じ
たことをコンピュータに指示する。特定のコンピュータ
がその入力ポートに内部プルアップ抵抗を用いている場
合には、負荷の容量成分の充電時間がモニターされる。
力及び出力ポート間に接続された負荷の容量インピーダ
ンス変化を検知する。周期的な波形が出力ポートに加え
られ、負荷へＡＣ電流を間接的に与える。コンピュータ
は、その入力ポートで負荷の出力をモニターする。負荷
の容量成分が所定のしきいレベルにまで放電すると、コ
ンピュータの入力ポートが論理０の値と論理１の値間で
変化する。コンピュータは入力ポートの状態を続けてサ
ンプリングし、容量成分の放電時間に関する情報を記憶
する。放電時間の変化が、キャパシタンスの変化が生じ
たことをコンピュータに指示する。特定のコンピュータ
がその入力ポートに内部プルアップ抵抗を用いている場
合には、負荷の容量成分の充電時間がモニターされる。
【０００９】
【実施例】ここに示す好ましい実施例は、本出願を以下
に開示するその通りの態様に限定することを意図してい
ない。逆に以下の実施例は、他の当業者が本発明の教示
を利用できるように、選ばれ説明されている。
に開示するその通りの態様に限定することを意図してい
ない。逆に以下の実施例は、他の当業者が本発明の教示
を利用できるように、選ばれ説明されている。
【００１０】図１を参照すると、通常のマイクロコント
ローラまたはコンピュータ４がブロック図としてのみ示
してあり、出力ポート５と入力ポート１４を具備する。
通例のごとく出力ポート５は、Ｎ−チャンネル金属酸化
物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）２とＰ
−チャンネルＭＯＳＦＥＴ１とからなる相補的な対称出
力段によって駆動される。かかる構成は、ＣＭＯＳ技術
を用いた集積回路においてごく通常のものである。この
ように構成されているため、コンピュータ４の出力ポー
ト５における論理０（ゼロ）は、ＭＯＳＦＥＴ２が飽和
モードで電流を流す一方、ＭＯＳＦＥＴ１は電流を遮断
していること、すなわちオフであることを示す。またコ
ンピュータ４の出力ポート５における論理１は、ＭＯＳ
ＦＥＴ２がオフである一方、ＭＯＳＦＥＴ１は飽和モー
ドで電流を流していることを示す。一般に、出力ポート
５の動的インピーダンスは小さく、負荷の外部インピー
ダンスと比較すると無視できる。図示した全ての電子回
路について想定される供給電圧（Ｖ＋）は一般に、３か
ら６ボルトである。
ローラまたはコンピュータ４がブロック図としてのみ示
してあり、出力ポート５と入力ポート１４を具備する。
通例のごとく出力ポート５は、Ｎ−チャンネル金属酸化
物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）２とＰ
−チャンネルＭＯＳＦＥＴ１とからなる相補的な対称出
力段によって駆動される。かかる構成は、ＣＭＯＳ技術
を用いた集積回路においてごく通常のものである。この
ように構成されているため、コンピュータ４の出力ポー
ト５における論理０（ゼロ）は、ＭＯＳＦＥＴ２が飽和
モードで電流を流す一方、ＭＯＳＦＥＴ１は電流を遮断
していること、すなわちオフであることを示す。またコ
ンピュータ４の出力ポート５における論理１は、ＭＯＳ
ＦＥＴ２がオフである一方、ＭＯＳＦＥＴ１は飽和モー
ドで電流を流していることを示す。一般に、出力ポート
５の動的インピーダンスは小さく、負荷の外部インピー
ダンスと比較すると無視できる。図示した全ての電子回
路について想定される供給電圧（Ｖ＋）は一般に、３か
ら６ボルトである。
【００１１】コンピュータ４の入力ポート１４は一般に
Ｎ−チャンネルＭＯＳＦＥＴ３を具備し、そのゲートリ
ードが入力ポート１４に接続されている。通例ＭＯＳＦ
ＥＴ３は、１ボルトから供給電圧Ｖ＋までの範囲内のし
きい電圧を有する。しきい値より高い入力電圧では、Ｍ
ＯＳＦＥＴ３が導通し、入力ポート１４を論理１とす
る。ＭＯＳＦＥＴ３のしきい値より低い入力電圧では、
ＭＯＳＦＥＴ３が非導通モードとなり、コンピュータの
入力ポート１４を論理０とする。
Ｎ−チャンネルＭＯＳＦＥＴ３を具備し、そのゲートリ
ードが入力ポート１４に接続されている。通例ＭＯＳＦ
ＥＴ３は、１ボルトから供給電圧Ｖ＋までの範囲内のし
きい電圧を有する。しきい値より高い入力電圧では、Ｍ
ＯＳＦＥＴ３が導通し、入力ポート１４を論理１とす
る。ＭＯＳＦＥＴ３のしきい値より低い入力電圧では、
ＭＯＳＦＥＴ３が非導通モードとなり、コンピュータの
入力ポート１４を論理０とする。
【００１２】コンデンサ６が、コンピュータ４の出力ポ
ート５とセンサー１０の入力リード７との間に接続され
ている。センサー１０の出力リード１１は、コンピュー
タ４の入力ポート１４に接続されている。図１に示すよ
うに、ダイオード１２と抵抗１３がセンサーの出力リー
ドとアース電位との間に並列に接続されている。センサ
ー１０の等価回路が、容量成分９と抵抗成分８の並列の
組合せを含む概略図として示してある。ここでの説明の
ため、容量成分９のインピーダンスの方が抵抗成分８よ
り上回るものとする。
ート５とセンサー１０の入力リード７との間に接続され
ている。センサー１０の出力リード１１は、コンピュー
タ４の入力ポート１４に接続されている。図１に示すよ
うに、ダイオード１２と抵抗１３がセンサーの出力リー
ドとアース電位との間に並列に接続されている。センサ
ー１０の等価回路が、容量成分９と抵抗成分８の並列の
組合せを含む概略図として示してある。ここでの説明の
ため、容量成分９のインピーダンスの方が抵抗成分８よ
り上回るものとする。
【００１３】動作時、コンピュータ４は図３に示した周
期的な波形を、通常の方法で出力ポート５に表す。出力
ポート５の波形は１００Ｈｚより高いのが好ましく、セ
ンサー１０のインピーダンスを検出するためセンサーに
ＡＣ電流を間接的に与える。この波形の正確なデューテ
ィサイクルは、所望のキャパシタンス測定分解能、コン
ピュータの速度、及びセンサー回路内における各種電子
部品の特性値に実質上依存する。コンピュータとセンサ
ーとの間に接続されたコンデンサ６は、ＤＣ電流がセン
サーを通って流れるのを防ぐため含まれたもので、波形
周波数との組合せにおいて、センサーの較正、精度、信
頼性を劣化させる可能性がある分極及びメッキの問題を
取り除く。出力ポート５における図３の周期的な波形
は、前述したように図示例では抵抗成分８と容量成分９
からなるインピーダンスを有するセンサー１０の入力リ
ード７に接続されている。抵抗及び容量両成分のインピ
ーダンス値は通例、水、湿度、位置または圧力などの検
出に応じて変化する。尚、振幅軸上における０％から１
００％の参照値は、供給電圧Ｖ＋のパーセントを示して
いる。また、図３から６のグラフにおける時間軸上の０
％から１００％の表示は、全出力波形周期のパーセント
を関数とした時間を示す。
期的な波形を、通常の方法で出力ポート５に表す。出力
ポート５の波形は１００Ｈｚより高いのが好ましく、セ
ンサー１０のインピーダンスを検出するためセンサーに
ＡＣ電流を間接的に与える。この波形の正確なデューテ
ィサイクルは、所望のキャパシタンス測定分解能、コン
ピュータの速度、及びセンサー回路内における各種電子
部品の特性値に実質上依存する。コンピュータとセンサ
ーとの間に接続されたコンデンサ６は、ＤＣ電流がセン
サーを通って流れるのを防ぐため含まれたもので、波形
周波数との組合せにおいて、センサーの較正、精度、信
頼性を劣化させる可能性がある分極及びメッキの問題を
取り除く。出力ポート５における図３の周期的な波形
は、前述したように図示例では抵抗成分８と容量成分９
からなるインピーダンスを有するセンサー１０の入力リ
ード７に接続されている。抵抗及び容量両成分のインピ
ーダンス値は通例、水、湿度、位置または圧力などの検
出に応じて変化する。尚、振幅軸上における０％から１
００％の参照値は、供給電圧Ｖ＋のパーセントを示して
いる。また、図３から６のグラフにおける時間軸上の０
％から１００％の表示は、全出力波形周期のパーセント
を関数とした時間を示す。
【００１４】図４は、図３の出力波形に応じ、センサー
１０からコンピュータの入力ポート１４で受け取られる
波形を示す。尚、出力波形周期の開始時、すなわち時間
軸上の０％において、出力ポート５での電圧は論理低か
ら高への電圧移行を行う。出力が低から高へ電圧移行す
ると、コンデンサ６と容量成分９は抵抗１３を介して放
電し始める。コンデンサ６の値は容量成分９よりも大き
く、従って容量成分９の影響の方が優勢であるものと仮
定されている。センサー１０の放電波形が図４に示して
ある。図４の波形で表した入力ポート１４における電圧
が入力ポート１４に位置したＭＯＳＦＥＴ３のしきい値
より低下すると、ＭＯＳＦＥＴ３がオフする。前述した
ように、ＭＯＳＦＥＴ３がオフすると、コンピュータに
よるサンプリングのため入力ポートが論理０となる。従
ってコンピュータが入力ポートをサンプルする一方、出
力ポートが論理高の電圧レベルになる。サンプリング
中、入力ポートは初め、入力ポートの電圧がしきい値よ
り高くＭＯＳＦＥＴ３が導通していることを示す論理１
を有する。そしてＭＯＳＦＥＴ３が一旦オフすると、入
力ポートは論理０となる。サンプリングは周期の７５％
の間継続し、図示のように出力が高から低へ切り換わっ
たところで停止する。波形周期の開始から入力ポートが
論理０となるまでの時間間隔がコンピュータによって記
憶され、これが容量成分９の値を他のサンプリング時間
と比べた相対値として示す。図３に示したような連続的
に発生する出力波形でサンプリングを繰り返すことで、
得られる時間情報が容量成分９の状態と関連したものと
なり、時間間隔の変化が容量成分９で生じる変化に関す
る良好な推定を与える。すなわち、小さいキャパシタン
スインピーダンスほど、波形の時間０％としきい値での
遮断との間の時間間隔が短くなる。
１０からコンピュータの入力ポート１４で受け取られる
波形を示す。尚、出力波形周期の開始時、すなわち時間
軸上の０％において、出力ポート５での電圧は論理低か
ら高への電圧移行を行う。出力が低から高へ電圧移行す
ると、コンデンサ６と容量成分９は抵抗１３を介して放
電し始める。コンデンサ６の値は容量成分９よりも大き
く、従って容量成分９の影響の方が優勢であるものと仮
定されている。センサー１０の放電波形が図４に示して
ある。図４の波形で表した入力ポート１４における電圧
が入力ポート１４に位置したＭＯＳＦＥＴ３のしきい値
より低下すると、ＭＯＳＦＥＴ３がオフする。前述した
ように、ＭＯＳＦＥＴ３がオフすると、コンピュータに
よるサンプリングのため入力ポートが論理０となる。従
ってコンピュータが入力ポートをサンプルする一方、出
力ポートが論理高の電圧レベルになる。サンプリング
中、入力ポートは初め、入力ポートの電圧がしきい値よ
り高くＭＯＳＦＥＴ３が導通していることを示す論理１
を有する。そしてＭＯＳＦＥＴ３が一旦オフすると、入
力ポートは論理０となる。サンプリングは周期の７５％
の間継続し、図示のように出力が高から低へ切り換わっ
たところで停止する。波形周期の開始から入力ポートが
論理０となるまでの時間間隔がコンピュータによって記
憶され、これが容量成分９の値を他のサンプリング時間
と比べた相対値として示す。図３に示したような連続的
に発生する出力波形でサンプリングを繰り返すことで、
得られる時間情報が容量成分９の状態と関連したものと
なり、時間間隔の変化が容量成分９で生じる変化に関す
る良好な推定を与える。すなわち、小さいキャパシタン
スインピーダンスほど、波形の時間０％としきい値での
遮断との間の時間間隔が短くなる。
【００１５】図２は、入力ポート１４に内部プルアップ
抵抗１６（１つの抵抗として象徴的に示してある）を使
っているコンピュータ用の本発明の代替つまり第２の実
施例を示す。前述と同様、コンデンサ６がコンピュータ
４の出力ポート５とセンサー１０の入力リード７との間
に接続されている。また、センサー１０の出力リード１
１はコンピュータ４の入力ポート１４に接続されてい
る。しかしこの代替実施例では、Ｖ＋の電圧源とセンサ
ーの出力リード１１との間にダイオード１５が接続され
ている。
抵抗１６（１つの抵抗として象徴的に示してある）を使
っているコンピュータ用の本発明の代替つまり第２の実
施例を示す。前述と同様、コンデンサ６がコンピュータ
４の出力ポート５とセンサー１０の入力リード７との間
に接続されている。また、センサー１０の出力リード１
１はコンピュータ４の入力ポート１４に接続されてい
る。しかしこの代替実施例では、Ｖ＋の電圧源とセンサ
ーの出力リード１１との間にダイオード１５が接続され
ている。
【００１６】代替実施例で使われる出力波形の例が、図
５に示してある。図６は、図２の回路を用いた場合に、
図５の出力波形に応じてコンピュータ４の入力ポート１
４に生じる入力波形を示す。第１の実施例と同じく、周
期の開始時に、出力ポート５は低電圧から高電圧へ移行
する。この低から高への電圧移行で、コンデンサ６と容
量成分９はダイオード１５を介して放電する。周期の２
５％時点で、出力ポート５は高電圧レベルから低電圧レ
ベルへ移行し、波形の残り約７５％の間低のままであ
る。図６に示すように、低電圧レベルになると、電圧源
からプルアップ抵抗１６を介して電流が流れてＭＯＳＦ
ＥＴ３が導通し、コンピュータによるサンプリングのた
め入力ポート１４を論理１とする。低い入力電圧によ
り、コンデンサ６と容量成分９がダイオード１５が、入
力ポート１４のプルアップ抵抗１６を介して供給電圧に
（Ｖ＋）に放電し始める。入力ポート１４の電圧がしき
い値に達すると、ＭＯＳＦＥＴ３がオフし、これはコン
ピュータへの入力値が論理０になることを意味する。周
期の１００％時点で、出力ポート５は論理低の電圧レベ
ルから論理高の電圧レベルに移行し、次の波形が始ま
る。前述と同様、コンピュータ４は入力ポート１４の論
理レベルをサンプリングし続け、論理状態の変化と変化
との間の時間間隔をモニターすることによって、容量性
インピーダンスの変化をコンピュータに反映させる。
５に示してある。図６は、図２の回路を用いた場合に、
図５の出力波形に応じてコンピュータ４の入力ポート１
４に生じる入力波形を示す。第１の実施例と同じく、周
期の開始時に、出力ポート５は低電圧から高電圧へ移行
する。この低から高への電圧移行で、コンデンサ６と容
量成分９はダイオード１５を介して放電する。周期の２
５％時点で、出力ポート５は高電圧レベルから低電圧レ
ベルへ移行し、波形の残り約７５％の間低のままであ
る。図６に示すように、低電圧レベルになると、電圧源
からプルアップ抵抗１６を介して電流が流れてＭＯＳＦ
ＥＴ３が導通し、コンピュータによるサンプリングのた
め入力ポート１４を論理１とする。低い入力電圧によ
り、コンデンサ６と容量成分９がダイオード１５が、入
力ポート１４のプルアップ抵抗１６を介して供給電圧に
（Ｖ＋）に放電し始める。入力ポート１４の電圧がしき
い値に達すると、ＭＯＳＦＥＴ３がオフし、これはコン
ピュータへの入力値が論理０になることを意味する。周
期の１００％時点で、出力ポート５は論理低の電圧レベ
ルから論理高の電圧レベルに移行し、次の波形が始ま
る。前述と同様、コンピュータ４は入力ポート１４の論
理レベルをサンプリングし続け、論理状態の変化と変化
との間の時間間隔をモニターすることによって、容量性
インピーダンスの変化をコンピュータに反映させる。
【００１７】尚例示を目的とし、センサーの容量変化を
検出するのに用いるものとして本発明を開示したが、以
上の開示は発明を制限するものと見なされるべきでな
い。また、本発明は開示したその通りの態様に制限され
ず、特許請求の範囲に記載の範囲内で変更可能なことが
理解されるべきである。
検出するのに用いるものとして本発明を開示したが、以
上の開示は発明を制限するものと見なされるべきでな
い。また、本発明は開示したその通りの態様に制限され
ず、特許請求の範囲に記載の範囲内で変更可能なことが
理解されるべきである。
【００１８】
【発明の効果】以上述べたように本発明の方法は、実質
上容量型の湿度センサーをコンピュータへ直接インタフ
ェースするのに特に有用である。ＤＣ電流をセンサーに
通すことなく、しかも１００Ｈｚより充分高い励振周波
数を用いて検知作業を行うため、センサーを損傷した
り、較正を不確かなものにしてしまいかねない分極が防
止される。
上容量型の湿度センサーをコンピュータへ直接インタフ
ェースするのに特に有用である。ＤＣ電流をセンサーに
通すことなく、しかも１００Ｈｚより充分高い励振周波
数を用いて検知作業を行うため、センサーを損傷した
り、較正を不確かなものにしてしまいかねない分極が防
止される。
【図１】通常の湿度センサーまたはその他の容量型セン
サー及びマイクロコントローラ形コンピュータに接続さ
れ、本発明の方法を実施するのに必要な回路の一実施例
の概略図。
サー及びマイクロコントローラ形コンピュータに接続さ
れ、本発明の方法を実施するのに必要な回路の一実施例
の概略図。
【図２】通常の湿度センサーまたはその他の容量型セン
サー及びマイクロコントローラ形コンピュータに接続さ
れ、本発明の代替方法を実施するのに必要な別の実施例
の概略図。
サー及びマイクロコントローラ形コンピュータに接続さ
れ、本発明の代替方法を実施するのに必要な別の実施例
の概略図。
【図３】本発明の第１実施例を実施するコンピュータの
出力ポートに生じる周期的な波形の時間対振幅図。
出力ポートに生じる周期的な波形の時間対振幅図。
【図４】本発明の第１実施例を実施するコンピュータの
入力ポートに現れる波形の時間対振幅図。
入力ポートに現れる波形の時間対振幅図。
【図５】本発明の代替実施例を実施するコンピュータの
出力ポートに現れる波形の時間対振幅図。
出力ポートに現れる波形の時間対振幅図。
【図６】本発明の代替実施例を実施するコンピュータの
入力ポートに現れる代表波形の時間対振幅図。
入力ポートに現れる代表波形の時間対振幅図。
４ コンピュータ（出力手段、モニター手段、計時手
段） ５、１４ コンピュータの入出力ポート ６ キャパシタンス（コンデンサ） ８ 抵抗成分 ９ 容量成分 １０ 負荷（センサー） １２、１５ ダイオード １３、１６ 負荷
段） ５、１４ コンピュータの入出力ポート ６ キャパシタンス（コンデンサ） ８ 抵抗成分 ９ 容量成分 １０ 負荷（センサー） １２、１５ ダイオード １３、１６ 負荷
Claims (6)
- 【請求項１】容量成分を有する負荷の容量変化を検知す
る方法において： ａ．前記負荷の入力に周期的な波形を与えるステップ； ｂ．前記周期的な波形によって生じた前記負荷の出力電
圧をモニターするステップ； ｃ．前記負荷からの前記出力電圧が所定の電圧になった
時点を指示するステップ； ｄ．前記周期的な波形の開始から、前記出力電圧が所定
の電圧になったことの指示までの時間を求め、その時間
値を記憶するステップ； ｅ．前記ステップａ−ｄを繰り返すステップ； ｆ．前記ステップｄで記憶された各時間値を比較するス
テップで、時間の変化が前記負荷の前記容量成分の変化
を表すステップ；を含む方法。 - 【請求項２】前記負荷が抵抗成分を含み、前記ステップ
ａの波形が論理高の電圧部分と論理低の電圧部分とを含
み、前記容量成分が前記論理高の電圧部分中前記抵抗及
び容量両成分によって決まる速さで電圧を放電し、前記
論理低の電圧部分中は充電する請求項１記載の方法。 - 【請求項３】前記負荷が抵抗成分を含み、前記ステップ
ａの波形が論理高の電圧部分と論理低の電圧部分とを含
み、前記容量成分が前記論理低の電圧部分中前記抵抗及
び容量両成分によって決まる速さで充電し、前記論理高
の電圧部分中は放電する請求項２記載の方法。 - 【請求項４】前記負荷がセンサーで、前記容量成分の値
が所定物質の検出のため変化する請求項１記載の方法。 - 【請求項５】負荷の容量値の変化を指示する装置におい
て、高電圧部分と低電圧部分を有する周期的な波形を前
記負荷に出力する手段、前記出力手段と前記負荷との間
に接続されたキャパシタンス、前記負荷が前記出力手段
と前記負荷の電圧をモニターする手段との間に接続され
ていること、及び前記モニター手段とアース電位との間
に接続されたダイオードと抵抗を備え、前記負荷が容量
成分と抵抗成分を含み、前記容量成分が前記波形の高電
圧部分中前記抵抗を介して充電し、前記容量成分の充電
が所定の電圧になった時点を前記モニター手段が指示
し、前記容量成分が前記波形の低電圧部分中放電し、前
記容量成分が前記所定の電圧にまで充電する時間を計時
する手段を前記モニター手段がさらに構成しており、充
電時間の変化が前記容量値の変化を示す装置。 - 【請求項６】負荷の容量値の変化を指示する装置におい
て、高電圧部分と低電圧部分を有する周期的な波形を前
記負荷に出力する手段、前記出力手段と前記負荷との間
に接続されたキャパシタンス、前記負荷が前記出力手段
と前記負荷の電圧をモニターする手段との間に接続され
ていること、正の電圧源と前記モニター手段との間に接
続された抵抗、及び前記モニター手段と前記正の電圧源
との間に接続されたダイオードを備え、前記負荷が容量
成分と抵抗成分を含み、前記容量成分が前記波形の低電
圧部分中前記抵抗を介して放電し、前記容量成分の放電
が所定の電圧になった時点を前記モニター手段が指示
し、前記容量成分が前記波形の高電圧部分中充電し、前
記容量成分が前記所定の電圧にまで放電する時間を計時
する手段を前記モニター手段がさらに構成しており、充
電時間の変化が前記容量値の変化を示す装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9110192A JPH05297039A (ja) | 1992-04-10 | 1992-04-10 | コンピュータによるキャパシタンス変化の検知方法及び装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9110192A JPH05297039A (ja) | 1992-04-10 | 1992-04-10 | コンピュータによるキャパシタンス変化の検知方法及び装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05297039A true JPH05297039A (ja) | 1993-11-12 |
Family
ID=14017137
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9110192A Pending JPH05297039A (ja) | 1992-04-10 | 1992-04-10 | コンピュータによるキャパシタンス変化の検知方法及び装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05297039A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006162593A (ja) * | 2004-09-17 | 2006-06-22 | Fondazione Torino Wireless | 多周波容量測定装置およびその動作方法 |
| JP2008046141A (ja) * | 2001-11-07 | 2008-02-28 | F Hoffmann-La Roche Ag | 器具 |
-
1992
- 1992-04-10 JP JP9110192A patent/JPH05297039A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008046141A (ja) * | 2001-11-07 | 2008-02-28 | F Hoffmann-La Roche Ag | 器具 |
| JP4722900B2 (ja) * | 2001-11-07 | 2011-07-13 | エフ ホフマン−ラ ロッシュ アクチェン ゲゼルシャフト | 血液、血液画分または対照中のグルコース濃度を定量する方法および装置 |
| JP2006162593A (ja) * | 2004-09-17 | 2006-06-22 | Fondazione Torino Wireless | 多周波容量測定装置およびその動作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20110050255A1 (en) | System and method for measuring capacitance | |
| EP0802632B1 (en) | Auto-reset circuit with improved testability | |
| EP1465313A1 (en) | Method and device for short circuit or open load detection | |
| KR940004408B1 (ko) | 반도체 메모리 장치의 자동 스트레스 모드 테스트장치 | |
| US4071822A (en) | Digital voltage detecting circuit for a power source | |
| US5146412A (en) | Method and means for sensing a change in capacitance by a computer | |
| US7336088B2 (en) | Method and apparatus for determining IDDQ | |
| KR100278869B1 (ko) | 주파수검출회로 | |
| US8264280B2 (en) | Load driving circuit | |
| US4230958A (en) | Loss of clock detector circuit | |
| US6731129B1 (en) | Apparatus for measuring capacitance of a semiconductor device | |
| JPH05297039A (ja) | コンピュータによるキャパシタンス変化の検知方法及び装置 | |
| US6693416B2 (en) | Method and device for measuring the phase shift between a periodic signal and an output signal at an output of an electronic component | |
| US5912562A (en) | Quiescent current monitor circuit for wafer level integrated circuit testing | |
| JP2002527718A (ja) | 微小電力型磁力計 | |
| JPS6217666A (ja) | 電圧印加電流測定装置 | |
| JPS584848B2 (ja) | Ａ／ｄ変換回路 | |
| KR950004637B1 (ko) | 플로우팅 감지 회로 | |
| US4496855A (en) | High voltage level detector and method | |
| US6320368B1 (en) | Method for determining the drive capability of a driver circuit of an integrated circuit | |
| JP2003254992A (ja) | 物理量検出回路 | |
| JP2764984B2 (ja) | 電流センス回路 | |
| JP3211881B2 (ja) | 半導体記憶装置 | |
| JPH0955769A (ja) | クロック断検出回路 | |
| JP2001272264A (ja) | 水検知器 |