KR20010101971A - 자동 테스트 장비에서 파라미터 측정 유닛을 모니터링 및제어하기 위한 구성 - Google Patents

자동 테스트 장비에서 파라미터 측정 유닛을 모니터링 및제어하기 위한 구성 Download PDF

Info

Publication number
KR20010101971A
KR20010101971A KR1020017009814A KR20017009814A KR20010101971A KR 20010101971 A KR20010101971 A KR 20010101971A KR 1020017009814 A KR1020017009814 A KR 1020017009814A KR 20017009814 A KR20017009814 A KR 20017009814A KR 20010101971 A KR20010101971 A KR 20010101971A
Authority
KR
South Korea
Prior art keywords
circuit
level
semiconductor chip
output
implemented
Prior art date
Application number
KR1020017009814A
Other languages
English (en)
Other versions
KR100676192B1 (ko
Inventor
워커어니스트피.
사르체프로날드에이.
리안알란엠.주니어.
블롬에릭디.
Original Assignee
레카 도날드 지.
테라다인 인코퍼레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 레카 도날드 지., 테라다인 인코퍼레이티드 filed Critical 레카 도날드 지.
Publication of KR20010101971A publication Critical patent/KR20010101971A/ko
Application granted granted Critical
Publication of KR100676192B1 publication Critical patent/KR100676192B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31924—Voltage or current aspects, e.g. driver, receiver
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
    • G01R31/3191—Calibration

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

자동 테스트 장비에 사용되는 핀 슬라이스 회로가 개시되었다. 핀 슬라이스 회로는 CMOS 기술을 이용하여 구현된 부분과 바이폴라 기술을 이용하여 구현된 부분을 포함한다. CMOS 부분은 복수의 타이밍 발생기 회로, 아날로그 기준 레벨을 나타내는 디지털 비트 스트림을 발생시키기 위해 사용되는 디지털 시그마 델타 모듈레이터 회로, 및 프로그램가능한 디지털 신호 처리 회로를 포함한다. 바이폴라 부분은 드라이버/수신기 채널, 파라미터 측정 유닛, 및 모듈레이터 회로에 의해 발생된 디지털 비트 스트림으로부터 아날로그 기준 레벨을 생성하는 디코더 회로를 포함한다. 아날로그 기준 레벨은 드라이버/수신기 채널과 파라미터 측정 유닛에 의해 사용되고, 디지털 신호 처리 회로는 파라미터 측정 유닛에 의해 생성된 레벨을 모니터링 및 제어하는 데 사용된다. 본 핀 슬라이스 회로는 종래의 핀 슬라이스 회로에 비해 사이즈 및 코스트가 감소된 장점을 갖는다.

Description

자동 테스트 장비에서 파라미터 측정 유닛을 모니터링 및 제어하기 위한 구성{LOW-COST CONFIGURATION FOR MONITORING AND CONTROLLING PARAMETRIC MEASUREMENT UNITS IN AUTOMATIC TEST EQUIPMENT}
자동 테스트 장비("테스터"로도 알려져 있음)는 반도체 디바이스, 인쇄회로 기판 및 기타 소자 및 어셈블리를 테스트하는 데 광범위하게 사용된다. 대다수의 테스터, 특히 반도체 디바이스를 테스트하는 데 사용되는 테스터는 "핀 슬라이스 구조"를 이용한다. 이러한 테스터는 일반적으로 각각이 피시험 디바이스(DUT)상의 개별적인 핀과 결합된 복수의 핀 슬라이스 회로를 포함한다. 더욱이, 각각의 핀 슬라이스 회로는 DUT상에서 그 결합된 핀에 신호를 발생시키고 측정하기 위한 회로를 포함한다.
전형적인 테스터는 수백 내지 수천 개의 핀상에 신호를 발생시키거나 측정하고, 각각의 핀은 자체의 핀 슬라이스 회로를 갖는다. 이것은 핀슬라이스 회로가 테스터에서 수백 또는 수천배로 복제되는 것을 의미한다. 그러므로 테스터에 있어서영역 및 비용면에서 효율적인 핀 슬라이스 회로를 사용하는 것은 매우 중요하다.
또한, 통상적인 테스트 기간 동안, 각각의 핀 슬라이스 회로에 사용되는 하나 또는 여러 기준 전압 레벨을 변동시킬 것이 빈번히 필요하게 된다. 이것은 특히 DUT의 구동 및 수신 레벨에 대한 파라미터 테스트를 수행한 경우에 그러하다.
예를들면, 기준 전압 레벨의 시퀀스가 발생되어 핀 슬라이스 회로의 일정 섹션에 제공될 수 있다. 기준 전압 레벨의 변화를 발생 및 제공하는 단계에 많은 시간을 필요로 한다면, 전체 테스트 기간을 완료한데 걸리는 시간은 매우 길어지는데, 특히 수백 개의 상이한 전압 레벨의 시퀀스의 발생을 요구하는 경우에 그러하다. 그러므로 테스터가 소망하는 기준 전압 레벨 변화를 전달하고 새로운 기준 전압 레벨을 고속으로 발생시키는 것이 중요하다.
그러나, 핀 슬라이스 회로는 고정확도로 신호를 발생하고 측정하여야 한다. 이것은 핀 슬라이스 회로에 의해 발생되고 측정된 신호레벨의 부정확도는 일반적으로 테스트 결과를 부정확하게 하기 때문이다. 특히, 파라미터 테스트 동안 핀 슬라이스 회로가 안정된 전압 및 전류 레벨을 발생시키는 것이 매우 중요하다. 더욱이, 핀 슬라이스 회로는 피시험 반도체 디바이스와 양립할 수 있는 레벨로 신호를 발생 및 측정하여야 한다.
이러한 적합한 필요조건을 만족시키는 한 방법은 상이한 소자 조합 기술을 이용하여 핀 슬라이스 회로를 설계하는 것이다. 예를들어, 핀 슬라이스 회로는 CMOS 및 바이폴라 기술의 조합을 이용하여 설계되어 왔다.
주로 CMOS 소자의 저전력 요구조건으로 인해, CMOS는 컴퓨터 및 전자 디바이스의 대다수 설계자들에 의해 선택된 기술이 되어왔다. 결과적으로, CMOS 소자는 광범위하게 이용가능하고 상당히 저렴해졌다. 또한, 컴퓨터 및 전자 디바이스에 대한 더욱 고속 및 소형화하려는 요구로 인해, CMOS 소자의 치수는 수년에 걸쳐 상당히 소형화되어왔다. 따라서, 핀 슬라이스 회로 부분은 이들 회로를 비용을 감소시키고 더욱 컴팩트하게 하기 위한 노력으로 CMOS 기술을 이용하여 설계되어 왔다.
그러나, CMOS 기술을 이용한 회로 설계의 한 단점은 불안정하고 예측하지 못하는 타이밍 특성이 될 수 있다는 것이다. 예를들어, 동일한 CMOS 회로의 타이밍 특성은 소자마다 변동함을 알게 되었다.
또한, CMOS 소자의 타이밍 특성은 온도에 따라 변동함을 알게 되었다. 예를들어, CMOS 소자에 의해 처리된 신호의 주파수가 증가함에 따라, CMOS 소자의 파워 요구조건도 일반적으로 증가함으로써, CMOS 소자는 과열되어 진다. 이러한 온도의 증가는 CMOS 소자를 통과하는 전파지연이 되게 할 수 있다.
일반적으로, CMOS 기술의 이러한 단점은 대부분의 컴퓨터 및 전자 디바이스의 성능에 크게 영향을 미치지 않는 데 이는 이들 디바이스내의 CMOS 회로가 일반적으로 내장된 클록과 동기화되기 때문이다. 이러한 동기화 설계 기술은 흔히 전자회로의 안정성 및 예측가능성을 향상시키는 데 사용된다.
핀 슬라이스 회로의 일부분이 테스터 내장된 클록과 동기화될 수 있을 지라도, 핀 슬라이스 회로의 기타 부분은 마찬가지로 동기화될 수 없다. 예를들어, 핀 슬라이스 회로가 DUT의 핀에 신호를 발생 및 측정하는 시간은 일반적으로 DUT에 따라 결정되고, 테스터 내장된 클록에 의해 결정되지 않는다.
따라서, CMOS 기술이 핀 슬라이스 회로에 타이밍 신호를 발생시키기 위한 회로를 구현하는 데 사용될 때, CMOS 회로의 타이밍 특성을 개선시키기 위해 보상회로가 일반적으로 이용되어야 한다. 이러한 보상 기술은 미국 매사츄세츠주 보스톤 소재의 TERADYNE사에 양도된 미국특허번호 제 08/510,079호에 설명되어 있다.
CMOS 기술이 핀 슬라이스 회로의 신호 발생부를 구현하는 데 가끔씩 사용되지 않는 또다른 이유는 CMOS 회로가 일반적으로 낮은 구동 성능을 갖기 때문이다.
이러한 이유로, 바이폴라 기술은 흔히 종래의 테스터 회로에서 핀 슬라이스 회로의 신호 발생부 및 측정부를 구현하기 위해 흔히 사용된다. 바이폴라 기술에 의한 회로의 타이밍 특성은 일반적으로 CMOS 회로 보다 더욱 안정적이고 예측가능하다. 더욱이, 바이폴라 회로는 CMOS 회로 보다 고전력 레벨로 신호를 구동 및 측정할 수 있다.
이와 같은 종래의 테스터(100)가 도 1에 도시되어 있다. 테스터(100)는 특수 목적 컴퓨터(도시되지 않음)를 포함하는 테스트 시스템 컨트롤러(110)와, 테스터(100)를 제어하기 위해 필요한 정보 및 테스트 결과를 저장하는 메모리(124)를 포함한다. 테스트 시스템 컨트롤러(110) 및 메모리(124)는 모두 CMOS 기술을 이용하여 통상적으로 구현된다. 이는 테스트 시스템 컨트롤러(110) 및 메모리(124)가 전형적으로 테스트 시스템 클록으로 동기화되기 때문이다. 또한, 테스트 시스템 컨트롤러(110) 및 메모리(124)는 모두 고전력 레벨로 신호를 구동 및 수신할 것을 요구하지 않는다.
테스터(100)는 또한, 반도체 웨이퍼상의 복수의 다이중의 하나 또는 개별 반도체 디바이스일 수 있는 DUT(112)의 개별 핀에 신호를 발생하고 측정하는 복수의 핀 슬라이스 회로(114)를 포함한다.
각각의 핀 슬라이스 회로(114)는 통상적으로 CMOS 또는 바이폴라 기술을 이용하여 구현된 부분을 갖는다. 예를들어, 핀 슬라이스 회로(114)는 CMOS 기술을 이용하여 구현될 수 있는 타이밍 발생기(116)를 포함한다. 이 경우, 상기한 보상회로는 통상적으로 CMOS회로의 타이밍 특성을 개선시키는 데 사용된다. 타이밍 발생기(116)는 드라이버/수신기 채널(118)이 DUT(112)의 핀에 디지털 신호를 구동 및 측정하는 시간을 결정하기 위해 테스트 시스템 컨트롤러(110)로부터의 명령어에 응답하여 타이밍 신호를 생성한다.
핀 슬라이스 회로(114)내의 드라이버/수신기 채널(118)은 통상적으로 바이폴라기술을 이용하여 구현된다. 이것은 드라이버/수신기 채널(118)이 적절한 시간에 DUT의 핀에 디지털 신호를 구동 및 측정할 수 있는 성능을 갖는 것을 보장한다.
테스트 시스템 컨트롤러(110)가 핀 슬라이스 회로(114)를 제어하기 위해 사용하는 정보의 두 피스는 드라이버/수신기 채널(118)에 의해 DUT(112)에 제공되어져야 할 논리 하이 및 논리 로우 레벨 값과, 적절하게 기능하는 DUT(112)로부터 드라이버/수신기 채널(118)에 의해 수신되어져야 할 논리 하이 및 논리 로우 레벨 값을 나타낸다.
특히, 핀 슬라이스 회로(114)는 통상적으로 이산 아날로그 회로를 이용하여 구현되는 기준 전압부(122)를 포함한다. 기준전압부(122)는 복수의 기준 전압을 드라이버/수신기 채널(118)에 제공한다. 따라서, 테스트 시스템 컨트롤러(110)는 논리 하이 레벨 및 논리 로우 레벨로서 사용되는 기준전압을 지시하는 정보를 드라이버/수신기 채널(118)에 제공한다.
핀 슬라이스 회로(114)는 또한 통상적으로 바이폴라 기술 및 이산 아날로그 회로를 이용하여 구현되는 파라미터 측정 유닛(PMU's)(120)을 포함한다. 드라이버/수신기 채널(118)이 디지털 신호를 발생 및 측정하는 반면에, PMU's(120)는 DC 레벨을 생성 및 측정한다.
기준전압부(122)는 복수의 기준전압을 PMU's(120)에 제공한다. 테스트 시스템 컨트롤러(110)는 그러므로 DUT(112)의 핀에서의 DC 레벨을 생성 및 측정할 때 어느 기준전압이 사용되는 지를 지시하는 정보를 PMU's(120)에 제공한다.
또한, 파라미터 테스트 동안 안정된 전압 및 전류 레벨을 발생시키기 위해, PMU's(120)는 통상적으로 전압 및 전류 레벨의 피드백 제어를 제공하기 위한 별개의 아날로그 회로(도시되지 않음)를 포함한다.
전형적인 테스트 구성에서, 한 시점에서 핀 슬라이스 회로(114)내의 드라이버/수신기 채널(118) 또는 PMU(120)만이 액티브 상태에 있다. 따라서, 스위치 또는 릴레이(도시되지 않음)가 드라이버/수신기 채널(118)와 PMU(120)가 서로 분리 유지되도록 하는 데에 사용된다.
핀 슬라이스 회로의 사이즈 및 비용의 대부분이 회로내에 사용된 별개의 아날로그 회로에 기인함을 알게 되었다. 테스터는 수 천개의 핀 슬라이스 회로를 포함할 수 있기 때문에, 사용된 별개의 아날로그 회로를 감소시키는 것은 테스터의 비용 및 사이즈에 상당한 영향을 미칠 수 있다.
또한 핀 슬라이스 회로의 사이즈 및 비용의 또다른 상당한 대부분이 회로에 사용된 IC's의 사이즈에 기인할 수 있음을 알게 되었다.
그러므로 감소된 사이즈 및 비용을 갖는 전자 장비 또는 어셈블리를 성공적으로 테스트할 수 있는 테스터를 구비하는 것이 바람직하다. 또한 핀 슬라이스 구조를 사용하여 설계된 테스터에서 감소된 사이즈 및 비용을 달성하는 것이 소망된다.
본 발명은 일반적으로 자동 테스트 장비에 관한 것으로, 더욱 상세히는, 자동 테스트 장비에서 파라미터 측정 유닛을 모니터링 및 제어하기 위한 프로그램가능한 디지털 디바이스의 사용에 관한 것이다.
도 1은 핀 슬라이스 회로를 이용하는 종래의 테스터의 블록도.
도 2a는 본 발명에 따른 핀 슬라이스 회로의 부분 블록도.
도 2b는 본 발명의 다른 실시예에 따른 핀 슬라이스 회로의 부분 블록도.
도 3a는 도 2a에 도시된 핀 슬라이스 회로의 일부분의 상세도.
도 3b는 도 2b에 도시된 핀 슬라이스 회로에 포함된 파라미터 측정 유닛의대안 실시예의 상세도.
도 3c는 도 3a에 도시된 핀 슬라이스 회로에 포함된 디코더 회로의 개략 블록도.
도 4는 도 3c에 도시된 디코더 회로의 동작을 설명하는 타이밍도.
상기한 사항을 고려하여, 본 발명의 목적은 테스터의 사이즈 및 비용을 감소시키는 것이다.
본 발명의 다른 목적은 저비용 CMOS 기술을 이용하여 구현된 핀 슬라이스 회로의 양을 증가시키는 것이다.
본 발명의 또다른 목적은 핀 슬라이스 회로에 사용되는 IC의 사이즈를 감소시키는 것이다.
상기한 목적 및 기타 목적은 각각의 핀 슬라이스 회로가 CMOS 기술을 이용하여 구현된 회로 및 바이폴라 기술을 이용하여 구현된 회로를 포함하는 복수의 핀 슬라이스 회로를 갖춘 테스터를 제공함으로써 달성된다. 바람직한 실시예에서, CMOS 회로는 각각의 디지털 시그마 델타 모듈레이터가 아날로그 기준 전압 레벨의시퀀스를 나타내는 비트 스트림을 생성하는 복수의 디지털 시그마 델타 모듈레이터를 포함하고; 바이폴라 회로는 각각의 디지털 시그마 델타 디코더가 각각의 디지털 시그마 델타 모듈레이터로부터 비트 스트림을 수신하여 이 비트 스트림을 아날로그기준 전압 레벨의 시퀀스로 변환하는 디지털 시그마 델타 디코더를 포함한다. 아날로그 기준 전압 레벨의 각각의 시퀀스는 드라이버/수신기 채널 및/또는 파라미터 측정 유닛과 같은 회로에 제공된다.
본 발명의 한 특징에 따라, 디지털 시그마 델타 모듈레이터 회로는 복수의 비트 스트림을 제한된 수의 라인에 결합시키기 위한 회로를 포함한다. 본 발명의 다른 특징에 따라, 디지털 시그마 델타 디코더 회로는 제한된 수의 라인으로부터 복수의 비트 스트림을 분리시키기 위한 회로를 포함한다.
다른 실시예에서, 직렬 비트 스트림이 집적회로 칩에 제공된다. 다음에, 집적회로 칩상의 회로는 직렬 비트 스트림을 복수의 분리된 비트 스트림으로 분리시키는 데에 사용된다. 이 분리된 비트 스트림은 집적회로 칩에서 드라이버/수신기 회로용 아날로그 기준 레벨을 발생시키는 데에 사용된다.
한 특징에 따라, 집적회로 칩은 바이폴라 기술을 이용하여 구현된다.
또다른 실시예에서, 반도체 웨이퍼에는 복수의 다이가 제공된다. 다음에, 다이는 집적회로 칩에 구현된 드라이버/수신기 회로를 이용하여 테스팅됨으로써, 양호한 다이가 식별된다. 양호한 다이는 그후 패키징된다.
한 특징에 따라, 드라이버/수신기 회로에 디지털 비트 스트림으로부터 생성된 기준 레벨이 제공된다.
또다른 실시예에서, 바이폴라 회로는 DC 전압 및 전류 레벨을 발생 및 측정하는 파라미터 측정 유닛을 포함하고, CMOS회로는 DC 전압 및 전류 레벨의 발생을 모니터링 및 제어하는 디지털 신호 처리 디바이스를 포함한다.
한 특징에 따라, 파라미터 측정 유닛은 저전류부와 고전류부를 포함하는 데, 이들은 모두 디지털 신호 처리 디바이스에 의해 선택적으로 모니터링 및 제어된다.
또다른 특징에 따라, 파라미터 측정 유닛에 의해 사용된 기준 레벨은 디지털 시그마 델타 디코더 및 디지털 시그마 델타 모듈레이터에 의해 제공된다.
또다른 실시예에서, 파라미터 측정 유닛에 의해 사용된 기준 레벨은 디지털 신호 처리 디바이스에 의해 제어된 D-A 컨버터에 의해 제공된다.
또다른 특징에 따라, 디지털 신호 처리 디바이스는 디지털 시그마 델타 모듈레이터로의 입력을 제어함으로써 파라미터 측정 유닛의 저전류부 및 고전류부를 제어한다.
또다른 특징에 따라, 디지털 신호 처리 디바이스는 파라미터 측정 유닛에 포함된 드라이버로의 입력을 제어함으로써 파라미터 측정 유닛의 저전류부 및 고전류부를 제어한다.
본 발명의 다른 목적 및 이점은 다음의 상세한 설명 및 도면을 고려하여 더욱 명백하게 될 것이다.
본 발명은 다음의 상세한 설명 및 첨부된 도면을 참조하여 더욱 상세하게 설명된다.
도 2a는 본 발명에 따른 핀 슬라이스 회로(214)의 부분 블록도이다. 핀 슬라이스 회로(214)는 도 1에 도시된 테스터(100)와 같은, 핀 슬라이스 구조를 사용하여 테스터(100)에 통합되는 것으로 의도된다.
따라서, 핀 슬라이스 회로(214)는 통상적으로 테스터에서 적어도 수백 내지 수천배까지 복제된다. 더욱이, 핀 슬라이스 회로(214)의 각각의 복제는 도 1에 도시된 DUT(112)와 같은, 피시험 디바이스(DUT)의 개별 핀에 신호 및 레벨을 발생 및 측정하기 위해 사용된다.
핀 슬라이스 회로(214)는 통상적으로 테스터에서 여러 번 복제되기 때문에, 가능한한 최대로 핀 슬라이스 회로(214)의 사이즈 및 비용을 감소시키기 위한 강한경제적 동기가 있다. 그러나, 핀 슬라이스 회로(214)의 사이즈 및 비용은 핀 슬라이스 회로(214)에 의해 발생 및 측정된 신호의 정확도에 역영향을 미치지 않는 방식으로 감소되어져야 한다.
이러한 이유로, 핀 슬라이스 회로(214)는 바람직하게 회로 조합 기술을 이용하여 구현되는 것이 바람직하다. 특히, 핀 슬라이스 회로(214)는 CMOS 기술을 이용하여 구현된 부분(240)과 바이폴라 기술을 이용하여 구현된 부분(242)을 포함한다. 일반적으로, CMOS 기술을 이용하여 구현된 회로는 비교적 컴팩트하고 비용이저렴하고 저전력으로 구현될 수 있다. 더욱이, 바이폴라 기술을 이용하여 구현된 회로는 일반적으로 뛰어난 타이밍 특성 및 구동 성능을 갖는다. 예를들어, 이미터-결합 로직(ECL)은 대부분의 핀 슬라이스 회로 응용에 의해 요구되는 속도 및 구동능력을 제공한다. 이 방식에서, 핀 슬라이스 회로(214)의 사이즈 및 비용은 감소고, 발생 및 측정된 신호의 높은 정확도 레벨을 유지한다.
CMOS부(240)는 수개 카피의 타이밍 발생기(216)를 포함하는데, 이것은 일반적으로 테스트 사이클이 개시된 지 프로그램된 시간 후에 타이밍 신호 또는 "에지"를 생성한다. 각 타이밍 발생기(216)는 특정 기능을 실행하기 위해 (도 1에 도시된 테스트 시스템 컨트롤러(110)와 같은) 테스트 시스템 컨트롤러에 의해 제어될 수 있기 때문에 수개 카피의 타이밍 발생기(216)가 존재한다.
예를 들어, 하나의 타이밍 발생기는 테스트 신호의 발생을 개시하기 위해 제어될 수 있고, 한편 다른 타이밍 발생기는 테스터 신호 발생을 중지시키기 위해 제어될 수 있다. 이와 마찬가지로, 또 다른 타이밍 발생기는 수신된 신호의 측정을 개시하기 위해 제어될 수 있고, 한편 또 다른 타이밍 발생기는 신호 측정을 중지시키기 위해 제어될 수 있다.
CMOS부(240)는 또한 디지털 시그마 델타 모듈레이터(D∑ΔＭ) 회로(226)를 포함하는 데, 이 회로는 테스트 시스템 컨트롤러(110)에 의해 제어되고 바람직하게 핀 슬라이스 회로(214)에 의해 사용된 일련의 기준 전압에 관한 데이터를 생성하는 데 사용되는 것이 바람직하다. D∑ΔＭ회로(226)를 이용하여 기준전압을 생성하는 새로운 방식이 아래에서 상세히 설명된다.
CMOS부(240)는 프로그램가능한 디지털 신호 프로세서(284) 및 판독/기록 메모리(285) 및 아날로그-디지털 컨버터(A-D) 채널(286a 및 286b)를 포함하는 디지털 신호 처리 디바이스(280)를 포함한다. 디지털 신호 처리 디바이스(280)에 의해 수행된 기능은 바이폴라부(242)에서 파라미터 측정 유닛(PMU)(220)에 의해 생성된 DC 전압 및 전류 레벨을 모니터링하는 것을 포함한다. 디바이스(280)는 DC 레벨을 제어하기 위해 D∑ΔＭ회로(226)와 연계하여 동작하고, 이에 따라 PMU(220)가 매우 안정된 DC 전압 및 전류 레벨을 생성하는 것을 보장한다. D∑ΔＭ회로(226)와 연계하여 디바이스(280)를 동작시키는 새로운 방식이 하기에 상세히 설명된다.
도 2b에 도시된 본 발명의 다른 실시예에서, D-A 컨버터 채널(287a 및 287b)은 도 2a의 D∑ΔＭ회로(226) 대신 CMOS부(240)에 포함된다. PMU(220)에 의해 생성된 DC 레벨을 제어하기 위해 디지털 신호 처리 디바이스(280)를 이용하는 이 대안 방법이 도 2b 및 3b를 참조하여 하기에 상세히 설명된다.
CMOS부(240)는 테스터에 내장된 클록(도시되지 않음)으로 동기화될 수 있는 순차부를 갖춘 회로(도시되지 않음)를 포함할 수 있다. 예를들어, 타이밍발생기(216), 및 디지털 신호 처리 디바이스(280)는 통상적으로 내장된 시스템 동기 클록으로 동기화될 수 있는 회로(도시되지 않음)를 포함한다. 이러한 이유로, 핀 슬라이스 회로(214)의 CMOS부(240)내의 회로는 일반적으로 CMOS 회로의 타이밍 특성의 변동에 심각한 영향을 받지 않는다. 이들 타이밍 특성 변동은 핀 슬라이스 회로(214)의 온도의 변화 또는 핀 슬라이스 회로(214)에 의해 처리된 신호의 주파수의 변화와 같은 요인에 의해 야기된다.
그러나, CMOS부(240)는 내장된 테스트 시스템 클록과 마찬가지로 동기화될 수 없는 회로(도시되지 않음)를 포함할 수 있다. 예를들어, 타이밍 발생기(216)는 일반적으로 내장된 테스트 시스템 클록에 의해 결정된 시점에서만이 아니라, DUT의 타이밍에 의해 나타나는 시점에서 에지를 생성하기 위해 요구된다. 이러한 이유로, 공지된 보상 기술은 CMOS 회로의 타이밍 특성을 개량시키도록 타이밍 발생기(216)에서 사용되는 것이 바람직하다. 이러한 방식으로, 타이밍 발생기(216), D∑ΔＭ회로(226) 및 디지털 신호 처리 디바이스(280)는 핀 슬라이스 회로(214)의 CMOS부(240)의 감소된 사이즈, 비용 및 전력의 이점을 얻을 수 있는 한편, CMOS부(240)의 타이밍 특성에서의 변동에 의해 심각하게 영향을 받지 않는다.
핀 슬라이스 회로(214)의 바이폴라부(242)는 드라이버/수신기 채널(218), 파라미터 측정 유닛(PMU)(220) 및 바람직하게는 디지털 시그마 델타 디코더(D∑ΔD) 회로(228)를 포함한다.
CMOS부(240)의 타이밍 발생기(216)에 의해 생성된 에지는 바이폴라부(242)내의 드라이버/수신기 채널(218)에 제공된다. 드라이버/수신기 채널(218)은 DUT(112)의 핀에서의 디지털 신호 및 레벨을 발생시키고 측정하는 데에 필요한 드라이버 및 비교기 회로(도시되지 않음)를 포함한다.
마찬가지로, 도 2a의 바람직한 실시예에서, CMOS부(240)의 D∑ΔＭ회로(226)에 의해 생성된 데이터는 바이폴라부(242)의 D∑ΔD 회로(228)에 제공된다. 상기한 바와 같이, 이 데이터는 핀 슬라이스 회로(214)에 의해 사용된 기준 전압에 관한 것이다.
더욱이, D∑ΔＭ회로(226)에 의해 생성된 데이터는 바람직하게 직렬 비트 스트림 형태이다. 이것은 핀 슬라이스 회로(214)의 CMOS부 및 바이폴라부(240 및 242)가 바람직하게 주문형 IC에 의해 구현되기 때문이고, 주문형 IC의 비용은 IC상의 핀의 갯수를 최소화함으로써 감소될 수 있음을 알게 되었다. 따라서, D∑ΔD 회로(228)는 1-비트 폭 라인(244)을 사용하여 데이터를 D∑ΔD 회로(228)에 전달하고, 이에 따라 CMOS부(240)를 구현하는 IC상에 단 하나의 출력 패드(도시되지 않음)와 바이폴라부를 구현하는 다른 IC상에 단 하나의 입력 패드(도시되지 않음)만을 필요로 한다.
D∑ΔD 회로(228)는 D∑ΔＭ회로(226)에 의해 라인(244)을 통해 제공된 데이터를 이용하여 드라이버/수신기 채널(218) 및 PMU(220)에 복수의 기준 전압을 제공한다.드라이버/수신기 채널(218)은 DUT(112)의 핀에 디지털 신호 및 레벨을 발생하고 측정할 때 논리 하이 레벨 및 논리 로우 레벨로서 이들 기준전압중의 선택된 몇몇을 사용한다.
D∑ΔD 회로(228)는 복수의, 바람직하게는 20개의 기준 전압을 드라이버/수신기 채널(218)에 제공한다. 이것은 핀 슬라이스 회로(214)가 각각의 채널에 제공된 10개의 기준 전압을 갖춘 듀얼 구성으로 전형적으로 구현되기 때문이다. 핀 슬라이스 회로(214)는 전형적으로 상이한 논리 레벨에 따라 동작할 수 있는, 상이한 기술을 이용하여 구현된 반도체 디바이스를 테스팅하는 데에 사용된다. 테스트 시스템 컨트롤러(110)는 상이한 DUT 기술에 대해 논리 하이 레벨 및 논리 로우 레벨로서 사용하기 위해 어느 기준 전압이 사용되는지를 나타내는 제어신호를 드라이버/수신기 채널(218)에 전송한다.
PMU(220)는 또한 D∑ΔD 회로(228)에 의해 생성된 기준전압중 선택된 것들을 사용한다. 드라이버/수신기 채널(118)가 디지털 신호용 논리 하이 레벨 및 논리 로우 레벨을 정의하는 기준전압을 사용하는 반면에, PMU(220)는 DUT(112)의 핀에서의 DC 레벨을 생성하고 측정하기 위해 기준전압을 사용한다. 테스트 시스템 컨트롤러(110)는 또한 요구되는 DC 레벨을 생성 및 측정하는 데에 사용하기 위해 어느 기준전압을 사용하는지를 나타내는 제어신호를 PMU(220)에 전송한다.
도 2a 및 2b가 동일한 라인을 이용하여 DUT(112)의 핀에 신호 및 레벨을 제공하는 PMU(220) 및 드라이버/수신기 채널(218)의 출력을 도시할 지라도, 이들중하나만이 한 시점에서 액티브 상태이고 라인에 대한 어떠한 회선쟁탈도 사실상 없다. 따라서, 테스트 시스템 컨트롤러(110)는 바람직하게 테스트 동안 PMU(220)와 드라이버/수신기 채널(218)를 서로로부터 분리시키기 위해 스위치 또는 릴레이(도시되지 않음)를 제어한다.
PMU(220)는 또한 라인(283 및 288)을 통해서 디지털 신호 처리 디바이스(280)에 생성하는 DC 레벨에 대한 표시를 제공한다. 특히, 라인(283 및 288)은 각각 A-D 채널(286a 및 286b)의 입력부에 연결된다. A-D 채널(286a 및 286b)은 따라서 DC 레벨에 대한 지시를 디지털 형태로 변환하고, 이렇게하여 프로세서(284)가 DC 전압 및 전류값을 판독 및 모니터링할 수 있게 한다. A-D 채널(286a 및 286b)(도시되지 않음)에 포함된 16-비트 A-D 컨버터(도시되지 않음)는 DC 값을 모니터링하기 위해 프로세서(284)를 위한 충분한 분해능을 제공한다.
더욱이, 프로세서(284)는 모니터링된 DC 값과 메모리(285)에 저장될 수 있는 소망하는 DC 값을 비교한다. 프로세서(284)가 모니터링된 DC 값이 소망하는 DC 값 과 매칭되지 않는다면, PMU(220)의 선택된 구현에 좌우되어 보정 동작을 수행할 수 있다. 예를들어, 프로세서(284)는 테스트 시스템 컨트롤러(110)가 D∑ΔＭ회로(226)에 제공된 제어신호를 수정하도록 명령할 수 있고, 이에 따라 PMU(220)에 제공된 기준 전압중 선택된 기준전압을 조정한다. 대안으로, 프로세서(284)는 디지털 제어 버스(299)를 통해 D∑ΔＭ회로(226)를 직접 제어할 수 있다. 도 2b 및 3b의 발명의 대안 실시예에서, 프로세서(284)는 도 2b의 D-A 채널(287a 및 287b)을 이용하여PMU(220)에 제공된 구동 데이터의 레벨을 수정할 수 있다. PMU(220)에 의해 생성된 DC 레벨을 제어하기 위해 디지털 신호 처리 디바이스(280)를 사용하는 이러한 대안 방법이 도 3a 내지 3c와 관련하여 하기에서 상세히 설명된다.
도 3a는 D∑ΔＭ회로(226), D∑ΔD회로(228) 및 PMU(220)를 상세히 도시한다.
D∑ΔＭ회로(226)는 복수의 D∑ΔＭ(330)를 포함한다. 당업계에서 알려진 바와 같이, D∑ΔＭ은 디지털 회로로 구현될 수 있고 고 분해능 디지털 입력 신호를 재양자화시키는 데 사용될 수 있음으로 해서, 이들 신호를 충실도의 손실이 거의 없이 그리고 고 샘플링 속도로 저 분해능 넘버들로 표현하는, 간명하고 비선형성이 매우 높은 알고리즘이다. 본 발명에서 D∑ΔＭ이 이용되는 이유는 공지된 기술을 이용하여 핀 슬라이스 회로(214)의 CMOS부(240)에서 기타 회로와 용이하게 통합될 수 있기 때문이다.
1-비트 D-A 컨버터와 같은 저 분해능, 고속 디지털 - 아날로그(D-A) 컨버터(335)(도 3a 참조)는 드라이버/수신기 채널(218)과 PMU(220)에 의해 사용된 복수의 기준 전압을 재생시키는 데 사용될 수 있다. 이들 D-A 컨버터는 바이폴라 프로세스에서도 최소 영역으로 용이하게 조립될 수 있다. 따라서, 고 분해능 디지털 입력 신호의 저 분해능 표현은 핀 슬라이스 회로(214)의 바이폴라부(242)에서의 복수개의 스위칭된-아날로그 기준 전압을 영역 및 비용면에서 효율적이 되게 한다.
도 3a에 도시된 예시적인 실시예에서, D∑ΔＭ회로(226)에 복수의 D∑ΔＭ(330)가 도시되어 있다. 이것은 DC레벨을 DUT(112)에 제공하기 위해 PMU(220)에 드라이버 회로(392 및 393)가 구비되어 도시되어 있기 때문이다. 드라이버 회로(392)는 선택된 논리 하이 전압(VR1)과 일치하는 DC 레벨을 DUT(112)에 제공한다. 마찬가지로, 드라이버 회로(393)는 선택된 논리 하이 스레시홀드 전압(VR2)과 일치하는 DC 레벨을 DUT(112)에 제공한다. 따라서, 복수의 D∑ΔＭ(330)이 기준전압(VR1및 VR2)를 생성하는 데에 사용된다.
D∑ΔＭ회로(226)에서의 D∑ΔＭ(330)의 갯수는 D∑ΔD 회로(228)에 의해 제공된 기준 전압의 갯수와 동일하다는 것을 이해해야 한다. 바람직한 실시예에서 D∑ΔD 회로(228)는 20개의 기준전압(VR1내지 VR2)을 제공하기 때문에, D∑ΔＭ회로(226)는 바람직하게 20개의 D∑ΔＭ(330)를 포함한다.
각각의 D∑ΔＭ(330)은 그 입력으로서 테스트 시스템 컨트롤러(110)에 의해 제공된 스위칭된 상수 값 시퀀스를 수용한다. 각각의 상수 값은 모듈레이터(330)와 연관된 기준 전압 출력(VR1, VR2... 또는 VR20)에서의 일정 주기에 걸친 소망하는 분해능C 레벨에 대응한다. D∑ΔＭ(330)의 입력부에서의 상수 값의 변화는 D∑ΔＭ(330)에 의해 제공된 기준전압 갯수를 변화시킨다. 이들 갯수는 디코딩되어, 아날로그 레벨로 변환되어 D∑ΔD(228)회로에서 필터링됨으로써, D∑ΔＭ(228)회로의 출력부에서의 새로운 분해능C 레벨이 되는 결과가 된다. D∑ΔD(228)회로의 각각의 출력은 드라이버/수신기 채널(218) 또는 PMU(220)중의 하나에 할당된 전압 기준 입력과 와이어링된다. 이러한 방식으로, 기준 전압은 테스트 시스템 컨트롤러(110)의 프로그래밍 동안 테스터 조작자에 의해 상술될 수 있다.
각각의 D∑ΔＭ(330)의 입력에서의 상수 값의 시퀀스는 공지된 기술을 이용하여 D∑ΔＭ(330)에 의해 샘플링되어, 오버-샘플링되고, 노이즈-셰이핑된, 펄스-덴시티-변조된(ONPDM) 출력신호로 변환되는데, 상기 출력신호는 오버 샘플링 클록 주파수에서 1 비트 폭 출력스트림(도시생략)인 것이 바람직하다. 일반적으로 D∑ΔＭ에 의해 생성된 ONPDM 신호는 주어진 시간 주기에 걸친 ONPDM 신호에서의 디지털 펄스의 평균 밀도가 동일한 시간 주기에 걸친 D∑ΔＭ의 입력부에서의 평균 값과 동일하도록 특성화된다. 따라서, D∑ΔＭ(330)는 그들 입력에서의 상수값과 동일한 평균 펄스 밀도를 갖춘 ONPDM 출력 신호를 생성한다.
더욱이, 각각의 D∑ΔＭ(330)은 소망하는 스위칭된-아날로그 기준 전압의 고 분해능 디지털 표시를 샘플링하고, 입력신호에 대한 나이퀴스트 샘플링 주파수의 수배인 속도로 그 출력부에서 오버-샘플링되고, 노이즈-셰이핑된 저 분해능, 디지털 비트 스트림을 제공한다. 이것은 재양자화 동안 발생된 대부분의 노이즈가 출력샘플링 속도가 증가함에 따라 아날로그 저역 필터(338)(도 3 참조)의 통과 대역 보다 높은 주파수에 포함되게 되기 때문이다. 재양자화 노이즈 전력이 고주파수로 더욱 스펙트럼 셰이핑됨에 따라, 아날로그 저역 필터(338)의 출력에 더욱 적은 노이즈가 나타난다. 그 노이즈가 주파수 스펙트럼의 더욱 소망하는 부분으로 이동된 이와같은 고속 출력 데이터 스트림 발생 방식은 흔히 "노이즈-셰이핑된, 오버-샘플링" 방식으로 알려져 있다.
바람직한 실시예에서, 각각의 D∑ΔＭ(330)은 5MHz의 샘플링 속도로 출력 샘플을 생성하고, 이것은 2,5MHz의 나이퀴스트 한계까지 신호 주파수를 표현할 수 있게 한다. 아날로그 저역 필터(338)가 10kHz 후 가파르게 롤 오프하는 통과대역을 위해 설계되었다면, 오버-샘플링된 대역폭 대 아날로그 출력 대역폭의 비율은 250 대 1이 되고, 이것은 소망하는 노이즈 레벨을 갖춘 아날로그 출력을 제공하는 데 충분하다고 예상된다.
상기한 바와 같이, 주문형 IC's의 비용은 IC's상의 핀의 갯수를 최소하함으로써 감소될 수 있다. 이러한 이유로, D∑ΔＭ(330)에 의해 발생된 ONPDM 출력은 멀티플렉서(332)에 제공되고, 이것은 1-비트 폭 라인(244)상에 D∑ΔＭ(330)로부터의 타임-멀티플렉싱된 출력 시퀀스를 생성한다.
특히, D∑ΔＭ(330)는 바람직하게 D∑ΔＭ의 입력부에서의 값을 동기적으로 샘플링한다. 결과적으로 각각의 D∑ΔＭ(330)에 의해 생성된 출력 스트림의 비트는 동기방식으로 멀티플렉서(332)의 입력부에 제공된다. 또한, 멀티플렉서(332)의 입력부는 카운터(334)에 의해 순차로 선택된다. 이러한 방식으로, D∑ΔＭ(330)에 의해 생성된 출력 스트림의 비트는 1-비트 폭 라인(244)상에 순차 방식으로 놓인다.
상기한 바와 같이, D∑ΔD 회로(226)는 바람직하게 20개의 D∑ΔＭ(330)을 포함한다. 이것은 멀티플렉서(332)가 바람직하게 라인(244)상의 20개 PDM 출력을 조합하기 위해 20개 입력을 가진다는 것을 의미한다. 또한, 멀티플렉서(332)의 20개 입력은 카운터(334)에 의해 순차로 선택된다. 이러한 방식으로, 20개의 D∑ΔＭ(330)에 의해 생성된 출력 스트림에서의 비트는 순차 방식으로 라인(244)상에 놓인다.
테스트 시스템 컨트롤러(110)는 20 비트의 새로운 셋트가 멀티플렉서(332)의 입력부에서 이용가능할 때 만이 카운터(334)가 완전한 사이클을 카운팅하는 것을 보장하기 위해D∑ΔＭ(330) 및 카운터(334)를 제어하도록 프로그래밍된다. 따라서, 카운터(334)의 클록 주파수는 D∑ΔＭ(330)의 샘플링 속도의 20배 이어야 한다. 5MHz인 바람직한 샘플링 속도를사용할 경우에, 카운터(334)의 클록 주파수가 바람직하게 100MHz인 것을 의미한다.
라인(244)상의 조합된 출력 스트림은 D∑ΔD 회로(228)에 포함된 시프트 레지스터(337)에 제공된다. 시프트 레지스터(337)는 20개의 D∑ΔＭ(330)에 의해 생성된 출력 스트림을 라인(244)상의 조합된 출력 스트림으로부터 분리하기 위해 사용된다. 더욱이, 테스트 시스템 컨트롤러(110)는 시프트 레지스터(337)로 라인(362)상의 클록 신호 및 라인(364)상의 동기 신호의 인가를 제어하도록 프로그래밍된다.
특히, 라인(362)상에서의 시프트 레지스터(337)에 인가된 클록 신호의 주파수는 카운터의 클록 주파수와 동일해야 한다. 예를들어, 카운터(334)에 인가된 100MHz 클록은 멀티플렉서(332)가 100MHz의 주파수로 라인(244)상에 비트 스트림을 생성하게 한다. 이것은 한 번에 20 비트를 20개의 레지스터(336)에 시프트시키기 위해 시프트 레지스터(337)는 반드시 100MHz 속도로 클록킹되어야 한다는 것을 의미한다. 또한, 새로운 세트의 20비트가 레지스터(336)에서 이용가능할 때 마다, 레지스터(336)의 출력은 인에이블되고 20개 데이터 펄스가 동시에 20개의 동일한 동기화 게이트(339)에 제공된다. 이러한 방식으로, 각각의 게이트(339)에는 각각의 D∑ΔＭ(330)에 의해 생성된 비트 스트림이 제공된다.
테스트 시스템 컨트롤러(110)는 각각의 게이트(339)에 라인(366)상의 윈도우 신호를 제공한다. 윈도우 신호는 바람직하게 에지 타이밍 정확도를 최대화하기 위한 차동 신호이다. 이러한 이유로, 라인(366)은 2-비트 폭 라인으로 도시되어 있다. 또한, 윈도우 신호는 데이터 펄스의 폭을 제어하기 위해, 및 설정 시간이 데이터 펄스의 폭에 영향을 미치지 않도록 각각의 스트림에서의 데이터 펄스가 충분히 서로 이격되는 것을 보장하기 위해, 게이트(339)와 연계하여 사용된다.
다음에, 게이트(339)는 각각의 D-A 컨버터(335)에 데이터 스트림을 제공한다. D-A 컨버터(335)는 디지털 넘버를 소망하는 DC 레벨의 노이즈 버전으로 변환한다. D-A 컨버터(335)의 아날로그 출력은 아날로그 저역 필터(338)에 의해 저역 필터링되고, 이에 따라 대부분의 노이즈를 제거한다. 저-분해능 D-A 컨버터(335) 및 아날로그 저역 필터(338)의 특정 구현은 본 발명에 중요한 것은 아니라는 것에 주목해야 한다.
필터(338)에 의해 생성된 기준전압(VR1내지 VR20)은 PMU(220)에 포함된 선택회로(396)에 제공된다. 테스트 시스템 컨트롤러(110)는 선택회로(396)를 제어하도록 프로그래밍되고, 이에 따라 적절한 기준전압을 드라이버 회로(392 및 393)에 제공한다. 예를들어, 선택회로(396)는 라인(281 및 282)상에 디지털 신호 처리 디바이스(280)에 의해 제공된 구동 데이터를 사용하여 DC 전압 레벨을 생성하는, 구동회로(392 및 393)에 각각 기준전압(VR1및 VR2)을 제공하도록 제어된다. DC 전압 레벨은 VR1및 VR2)에 근사하는 값으로 생성될 수 있고 따라서 센스 증폭기(397 및 398), 스위치(394 및 395)를 통해 DUT(112)에 전달된다.
바람직한 실시예에서, 드라이버 회로(392 및 393)는 드라이버/수신기 회로(218)에 사용된 것과 동일하고, 이에 따라 제조 비용면에서 최적 효율을 제공한다. 본 실시예에서, 드라이버(392 및 393)상의 Vih입력부는 선택된 기준전압(도시된 바와 같은 VR1및 VR2)에 연결되고, 드라이버(392 및 393)상의 Vil입력부는 접지에 연결된다. 이것은 드라이버(392 및 393)가 각각 0 내지 VR1전압, 및 0 내지 VR2전압 범위내의 DC 전압 레벨을 생성할 수 있게 한다.
또한, 센스 증폭기(397 및 398)는 바람직하게 바이폴라부(242)를 구현하는 IC상에서 구현됨으로써, 바이폴라 IC상에서 필요로 되는 핀의 수를 최소화하고 인쇄회로 기판의 영역 및 비용면에서 최적인 효율이 되데 하는 데 기여한다. 그러나, 레지스터(397 및 398)는 바이폴라 IC상에서 이용가능한 영역이 제한된다면 대안으로 별개의 레지스터와 같은 "오프-칩" 구현될 수 있다. 또한, 스위치(394 및 395)는 바람직하게 노이즈를 최소화하기 위한 광학적으로 분리된 FET's 또는 릴레이로서 오프칩 구현된다.
도 2b 및 3b와 같은 대안 실시예에서, 디지털 신호 처리 디바이스(280)는 구동 데이터를 D-A 컨버터(287a 및 287b)를 통하여 드라이버 회로(392 및 393)에 제공할 수 있다. 이러한 방식으로, 디바이스(280)는 드라이버 회로(392 및 393)에 의해 생성된 DC 레벨의 값 및 주기를 상술할 수 있다. 특히, 프로세서(284)는 특정 값을 D-A 채널(287a 및 287b)에 순차적으로 제공하기 위해 프로그래밍될 수 있고, 이것은 그후 그 값을 아날로그 형태로 변환하고 라인(281 및 282)을 이용하여 각각 드라이버(382 및 393)에 변환된 값을 전달한다. D-A 채널(287a 및 287b)에 포함된 16-비트 D-A 컨버터(도시되지 않음)가 디지털 신호 처리 디바이스(280)에 의해 제공된 구동 데이터를 위한 충분한 분해능을 제공할 것이 예상된다.
도 2a 및 2b의 실시예에서, DUT(112)를 테스팅하는 데 있어서 최적의 유용성을 제공하기 위해, PMU(220)는 저전력 출력부 및 고전류 출력부를 포함한다. 이를 위해, 센스 레지스터(397 및 398)의 값은 소망하는 저 및 고 DC 전류 레벨을 제공하도록 선택된다.
예를들어, 드라이버(392) 및 센스 레지스터(397)를 포함하는 경로는 저 DC 전류 레벨을 제공하도록 설계될 수 있다. 이 경우에, 센스 레지스터(397)를 위한 적절한 값은 1㏀일 수 있다. 드라이버(392)는 정의된 이득을 갖기 때문에, 기준전압( VR1)의 값이 2 볼트와 같은 풀-스케일 전압 출력을 제공하기 위해 선택될 수 있다. 따라서, 대응하는 풀-스케일 전류 출력은 2mA일 수 있다. 이것은 대응하는 풀-스케일 전력 레벨이 4mW일 수 있음을 의미한다. D-A 채널(287a 및 287b)은 바람직하게 16-비트 데이터를 변환할 수 있기 때문에, 이것은 또한 대응하는 LSB 전류 출력이 30nA와 동일할 수 있음을 의미한다.
또한, 드라이버(392) 및 센스 레지스터(397)를 포함하는 경로는 고 DC 전류 레벨을 제공하도록 설계될 수 있다. 이 경우에, 센스 레지스터(398)를 위한 적절한 값은 40Ω일 수 있다. 드라이버(392 및 393)는 바람직하게 정의된 동일한 이득을 갖기 때문에, 기준전압( VR2)의 값이 2 볼트와 같은 풀-스케일 전압 출력을 제공하기 위해 선택될 수 있다. 따라서, 대응하는 풀-스케일 전류 출력은 50mA일 수 있다. 이것은 대응하는 풀-스케일 전력 레벨이 100mW일 수 있음을 의미한다. D-A 채널(287a 및 287b)은 바람직하게 16-비트 데이터를 변환할 수 있기 때문에, 이것은 또한 대응하는 LSB 전류 출력(16-비트 D-A 컨버터를 가장하면) 0.8μA와 동일할 수 있음을 의미한다.
특정 값이 센스 레지스터(397 및 398)에 대해 상기와 같이 설명되었을 지라도, 기타 적절한 값이 사용될 수 있음이 인식된다. 예를들어, 센스 레지스터(397및 398)를 위한 값은 소망하는 고 및 저 DC 전류 레벨을 만족시키기 위해 및, 핀 슬라이스 회로(214)의 출력 임피던스 및 DUT(112)의 대응 핀을 매칭시키기 위해 상술되어질 수 있다.
드라이버(392 및 393)에 의해 생성된 DC 레벨은 스위치(394 및 395)를 통해 DUT(112)에 제공된다. 테스트 시스템 컨트롤러(110)는 스위치(394 및 395)를 제어하도록 프로그래밍되고, 이에 따라 소망하는 DC 레벨을 DUT(112)의 핀(도시되지 않음)에 제공한다.
핀 슬라이스 회로가 파라미터 테스트 동안 안정된 DC 전압 및 전류 레벨을 발생시키는 것이 매우 중요함이 설명되었다. 이것은 발생된 DC 레벨에서의 임의의 불안정은 테스트 결과에서의 부정확성을 일으킬 수 있기 때문이다. 이러한 부정확성은 핀 슬라이스 회로에 영향을 미치는 프로세스 및 온도 변동과 같은 요인에 의해 야기되기 때문이다. 이러한 이유로, 드라이버(392 또는 393)에 의해 생성된 DC 전압 레벨이 라인(283)상에서 디지털 신호 처리 디바이스(280)에 제공된다. 따라서, 테스트 시스템 컨트롤러(110)는 스위치(394 및 395)중의 하나를 작동시키도록 프로그램이되고, 이렇게하여 드라이버(392 또는 393)중의 하나에 의해 생성된 DC 전압 레벨을 A-D 채널(286a)에 제공한다.
더욱이, PMU(220)는 차동 증폭기(391 및 399)를 포함하고, 이것은 센스 레지스터(397 및 398)에 걸리는 전압을 측정하고, 측정된 전압을 멀티플렉서(390)에 제공한다. 테스트 시스템 컨트롤러(110)는 선택신호를 멀티플렉서(390)에 보냄으로써, 센스 레지스터(397 및 398)중의 하나에 걸리는 측정된 DC 전압 레벨을라인(288)상에서 A-D 채널(286b)에 제공한다. 센스 레지스터(397 및 398)가 값을 지정하기 때문에, 드라이버(392 및 393)에 의해 생성된 DC 전류 레벨은 측정된 DC 전압 레벨로부터 용이하게 결정될 수 있다.
A-D 채널(286a 및 286b)은 그후 라인(283 및 288)상의 DC 전압 레벨을 디지털 형태로 변환한다. 또한, 프로세서(284)는 변환된 DC 전압 레벨을 판독하도록 및 드라이버(392 및 393)가 소망하는 DC 전압 및 전류 레벨을 생성하는 지를 결정하도록 프로그래밍된다.
예를들어, 도 3a는 프로세서(284)가 드라이버(392)에 의해 생성된 DC 레벨을 모니터링 및 생성하는 경우를 도시한다. 따라서, 테스트 시스템 컨트롤러(110)는 스위치(394)를 작동시키기 위해 제어신호를 발생시킨다. 드라이버(392 및 393)에 의해 생성된 DC 레벨중의 하나만이 한번에 한 라인상에 나타날 수 있으므로, 스위치(395)는 "개방" 위치에 있는 것으로 도시되어 있다. 결과적으로, 드라이버(392)에 의해 생성된 DC 레벨이 라인(283)상에서 A-D 채널(286a)에 제공된다.
또한, 테스트 시스템 컨트롤러(110)은 멀티플렉서(390)에 선택 신호를 발생시키고, 이렇게하여 차동 증폭기(391 및 399)에 의해 측정된 레벨이 라인(288)상에 위치되어지게 한다. 결과적으로, 이 측정된 레벨은 라인(288)상에서 A-D 채널(286b)에 제공된다.
다음에, A-D 채널(286a 및 286b)은 DC 레벨을 디지털 형태로 변환하고 프로세서(284)는 변환된 레벨을 판독한다. 프로세서(284)는 그러므로 라인(288)상에서 드라이버(392)에 의해 생성된 DC 전압 레벨을 직접 모니터링하거나 라인(288)상에서 측정된 전압 레벨을 사용하여 드라이버(392)에 의해 생성된 DC 전류 레벨을 계산한다. 프로세서(284)는 그후 이들 레벨중의 하나 또는 둘 다와 소망하는 전압 및/또는 전류 레벨과 비교하고, 이것은 테스트 기간의 시작시에 메모리(285)에 저장된다.
도 2a 및 3a는 드라이버(392)에 의해 생성된 DC 레벨을 모니터링 및 제어하는 경우를 도시한다. 또다시, 테스트 시스템 컨트롤러(110)는 스위치(394)를 작동시키고, 스위치(395)를 개방시키고 차동 증폭기(391)의 출력이 라인(288)상에 위치되어지게 하는 멀티플렉서(390)에 선택신호가 보내지도록 프로그래밍된다.
본 바람직한 실시예에서, 드라이버(392 및 393)의 입력부는 D∑ΔD 회로(228)에 의해 제공된 기준전압중의 선택된 것에 연결된다. 예를들면, 드라이버(392)의 입력부는 기준전압(VR1)에 연결되고 드라이버(393)의 입력부는 기준전압(VR2)에 연결된다. 따라서, 프로세서(284)는 드라이버(392 및 393)에 의해 생성된 DC 레벨이 소망하는 레벨과 매칭되지 않는다고 결정하면, 프로세서(284)는 기준전압 레벨(VR1및 VR2)을 변화시킴으로써 DC 레벨을 조정한다. 프로세서(284)는 그러므로 테스트 시스템 컨트롤러(110)이 적절하게, 소망하는 레벨이 달성될 때 까지 기준전압(VR1및 VR2)과 연관된 모듈레이터(330)의 입력부에서 스위칭된 상수 값 시퀀스를 변화시키도록 지시한다. 이러한 방식으로, 디지털 신호 처리 디바이스(280)는 PMU(220)가 정확하고, 안정된 DC 전압 및 전류 레벨을 생성하는 것을 보장한다. 대안으로, 프로세서(284)는 제어버스(299)를 통해 적절한 명령을 발행함으로써 모듈레이터(330)에 의해 설명된 스위칭된 상수 값의 시퀀스를 직접 제어할 수 있다.
기준전압(VR1내지 VR2)은 드라이버/수신기 회로(218)에 포함된 선택회로(도시되지 않음)에 마찬가지로 제공됨을 주목해야 한다. 테스트 시스템 컨트롤러(110)는 그러므로 드라이버/수신기 회로(218)내의 드라이버(도시되지 않음) 및 비교기(도시되지 않음)에 적절한 기준전압을 제공하기 위해 상기 선택회로를 제어하도록 프로그래밍된다.
도 2b 및 3b는 디지털 신호 처리 디바이스(280)가 라인(281 및 282)상에서 드라이버(392 및 393)에 구동 데이터를 제공하는 경우의 본 발명의 대안 실시예를 도시하고 있다. 따라서, 프로세서(284)가 드라이버(392 및 393)에 의해 생성된 DC 레벨이 소망하는 레벨과 매칭되지 않는 이전 비교에 기초하여 결정을 하면, 프로세서(284)는 D-A 채널(287a 및 287b)에 제공하는 값의 진폭을 변화시킴으로써 DC 레벨을 조정하고, 이렇게하여 소망하는 레벨이 달성될 때 까지 라인(281 및 282)상에서의 구동 데이타의 레벨을 변화시킨다.
도 3c는 D∑ΔD 회로(228)의 개략도를 도시한다. 상세히는, 멀티플렉서(332)에 의해 생성된 100MHz 비트 스트림이 라인(244)상에 시프트 레지스터(337)내의 제1 레지스터(336-1)에 제공된다. 레지스터(336-1 내지 336-20)의 각각은 바람직하게, 종래의 D-플립플롭을 이용하여 구현될 수 있는 각각의 레지스터(470 및 472)를 포함한다. 또한, 각각의 레지스터(470)의 각각은 도 3c에 도시된 바와 같이 직렬로연결되어 있다.
상기한 바와 같이, 시프트 레지스터(337)는 바람직하게 라인(244)상의 비트 스트림으로부터의 20 비트를 20개 레지스터(336)에 시프트시키기 위해 100MHz로 클록킹된다. 따라서, 100MHz 클록이 라인(362)상에서 각각의 레지스터(470)에 제공된다. 또한, 20 비트의 새로운 셋트가 각각의 레지스터(470)에서 이용가능할 때 마다, 동기 신호가 라인(364)에 인가됨으로써, 20 비트가 각각의 레지스터(472)에 래칭된다. 20비트의 셋트는 바람직하게 100MHz의 속도로 레지스터(470)에 클록킹되기 때문에, 동기 신호는 5MHz의 속도로 라인(364)에 인가된다.
레지스터(472)에 래칭된 비트의 각각의 셋트는 동기 게이트(339)에 제공되고, 이것은 종래의 AND-게이트 구성을 이용하여 구현될 수 있다. 동기 게이트(339)의 동작은 도 4에 도시된 타이밍 도를 이용하여 설명된다.
예를들어, 도 4는 동기 게이트(339)중의 하나의 입력부에 연결된 라인(474)(도 3c)상의 일연의 데이터 펄스를 도시한다. 일련의 데이터 펄스는 D∑ΔＭ(330)의중의 하나에 의해 생성된 비트 스트림에 대응한다. 또한, 각각의 D∑ΔＭ(330)은 5MHz의 샘플링 주파수를 사용하여 자신의 입력부에서의 값을 샘플링하기 때문에, 라인(470)상의 각각의 데이터 펄스의 폭은 200η초이다. 따라서, 논리 "1"의 값을 갖는 데이터 비트는 시간 1과 200η초 사이에서 발생하고, 논리 "0"의 값을 갖는 데이터 비트는시간 200η초와 400η초 사이에서 발생하고, 논리 "1"의 값을 갖는 데이터 비트는 시간 400η초와 600η초 사이에서 발생한다.
도 4는 또한 라인(366)상에서 윈도우 신호를 도시한다. 상기한 바와 같이, 윈도우 신호는 바람직하게 차동 신호이다. 따라서, 도 3a는 각각의 동기 게이트(339)의 두 입력부에 연결된 2-비트 폭 라인으로서 라인(366)을 도시한다.
정확도는 레지스터(472)에 의해 제공된 데이터 퍼스의 간격 및 폭을 정밀하게 제어함으로써 개선될 수 있음을 알게 되었다. 이를 위해, 동기 게이트(339)는 라인(474)상의 데이터와 라인(366)상의 윈도우 신호를 동기화시킨다. 라인(476)상의 동기화된 데이터(도 4)는 따라서 필터(338)에 제공된다.
도 4에 도시된 바와 같이, 라인(476)상의 데이터 펄스의 폭은 라인(366)상의 데이터 펄스의 폭과 동일하고, 라인(476)상의 인접한 데이터 펄스 사이의 최고 간격은 라인(366)상의 데이터 펄스 사이의 간격과 같다. 또한, 레지스터(472)는 논리 "1" 값을 갖는 데이터 비트를 동기 게이트(339)에 제공한다면, 동기 게이트(339)는 고정된 폭을 갖는 펄스를 필터(338)에 제공한다. 대안으로, 레지스터(472)가 논리 "0" 값을 갖는 데이터 비트를 동기 게이트(339)에 제공한다면, 동기 게이트(339)는 어떠한 펄스도 필터(338)에 제공하지 않는다. 마지막으로, 필터(338)는 이들 데이터 비트 스트림을 PDM 신호로부터 소망하는 기준전압(VR1내지 VR2)와 동일한 상수 값을 갖는 PCM신호로 변환한다.
한 실시예가 설명되었을 지라도, 다양한 기타 실시예 또는 변형이 있을 수 있다. 예를들어, 핀 슬라이스 회로는 CMOS부와 바이폴라부를 갖는다는 것과, 타이밍 발생기 및 D∑Δ모듈레이터 회로가 CMOS부에 있는 한편 D∑Δ디코더 회로, 드라이버/수신기 채널 및 PMU는 바이폴라부에 있다. 핀 슬라이스 회로는 CMOS부와 바이폴라부에서 상이한 회로 블록으로 구성될 수 있다.
예를들어,D∑Δ디코더 회로는 CMOS부에 포함될 수 있다. 이것은 멀티플렉서 및 카운터를 이용하여 복수의 비트 스트림을 조합하고 그후 시프트 레지스터를 이용하여 복수의 비트 스트림을 분리할 필요를 제거할 것이다. 또한, 이것은 CMOS IC의 D∑Δ디코더 회로로부터의 기준전압을 바이폴라 IC의 PMU 및 드라이버/수신기 채널로 전달하기 위해 대응하는 IC's에 더 많은 핀을 필요로 할 것이고, 이것은 최종 시스템이 비용이 적게 들고 영역면에서 효율적인 시스템이 될 수 있게 한다.
더욱이 PMU 회로(220)의 선택회로는 전체적으로 제거될 수 있고 기준전압은 직접 드라이버 및 차동 증폭기 회로에 라우팅된다.
또한, 본 발명의 대안 실시예에서, 차동 증폭기(391), 센스 레지스터(397), 스위치(394) 및 드라이버(392)(도 3을 참조)를 포함하는 회로는 훨씬 큰 값이 센스 레지스터를 위해 사용되는 것을 예외로 하고, 바이폴라부(242)를 구현하는 IC 상에 듀플리케이팅될 수 있다. 이렇게 듀플리케이팅된 회로내의 차동 증폭기의 출력은 기타 차동 증폭기(391 및 399)의 출력과 멀티플렉싱된다. 따라서, 추가의 입력부 및 제어 라인이 멀티플렉서(390)를 위해 요구된다.
예를들어, 듀플리케이팅된 회로내의 센스 레지스터의 값은 25㏀과 같을 수 있는 한편 본래 회로내의 센스 레지스터(397)의 값은 1㏀과 같을 수 있다. 이와같은 커다란 센스 레지스터 값은 일반적으로 작은 전류 레벨에 대해 커다란 분해능을허용한다.
더욱이, 본래 회로와 듀플리케이팅된 회로 모두에서의 구동기는 동일한 기준전압 레벨(예를들어, VR1)을 이용할 수 있다. 이것은 스위치(394)와 같은 회로의 각각의 스위치는 회로중의 하나만이 한번에 사용되도록 제어되기 때문이다. 본 실시예는 저 분해능 D-A 컨버터가 본 발명에 통합된다면 특히 유용하다.
또한, 본 명세서에 설명된 D∑Δ모듈레이터는 바람직하게 2차 모듈레이터이다. 그러나, 고차 모듈레이터가 저역 필터링후 기준전압상의 잔존 노이즈를 더욱 감소시키기 위해 사용될 수 있다. 고차 모듈레이터는 일반적으로 고차 아날로그 필터링을 필요로 하기 때문에, 전체 회로 복잡도는 증가할 것으로 예상되고, 이에 따라 영역 및 비용면에서 효율을 감소시킨다.
그러므로, 본 발명은 첨부된 특허청구범위의 범위 및 정신에 의해서만 한정되어야 한다.

Claims (20)

  1. 자동 테스트 시스템에서의 사용을 위해 응용된 반도체 칩에 있어서,
    제어 입력부와 반도체 칩의 출력 패드에 연결된 출력부를 갖고, 제1 DC 레벨로의 후속 변환을 위해 그 출력부에 디지털 비트의 스트림을 생성하는 변조회로로서, 상기 디지털 비트의 스트림은 상기 제어 입력에서의 값을 표현하는, 상기 변조회로; 및
    제 1 DC 레벨을 모니터링 및 제어하고, 반도체 칩의 입력 패드에 연결된 A-D 채널을 포함하는 프로그램가능한 디지털 신호 처리 디바이스로서, A-D 채널은 입력 패드에 인가된 제 2 DC 레벨을 변환하는 데에 사용되고, 제2 DC 레벨은 제1 DC 레벨에 비례하는, 상기 프로그램가능한 디지털 신호 처리 디바이스를 포함하고,
    상기 프로그램가능한 디지털 신호 처리 디바이스는 메모리에 저장된 소망하는 데이터로부터 디지털 데이터의 편차를 결정하고 이 편차를 최소화하기 위해 변조회로의 제어 입력부에서의 값을 제어하기 위해 프로그래밍되는 것을 특징으로 하는 반도체 칩.
  2. 제 1 항에 있어서,
    상기 칩은 CMOS 기술을 이용하여 구현되는 것을 특징으로 하는 반도체 칩.
  3. 제 1 항에 있어서,
    복수의 타이밍 발생기 회로를 더 포함하고, 각각의 타이밍 발생기 회로는 제어 입력부과 제어 입력부에서의 값에 의해 결정되는 시간에 신호를 갖는 출력을 갖고,
    타이밍 발생기 회로의 출력은 반도체 칩의 출력 패드에 연결되는 것을 특징으로 하는 반도체 칩.
  4. 제 1 항에 있어서,
    변조회로는 디지털 시그마 델타 모듈레이터인 것을 특징으로 하는 반도체 칩.
  5. 청구항 1의 반도체 칩을 포함하는 자동 테스트 시스템에 있어서,
    또 다른 반도체 칩을 더 포함하며,
    상기 또다른 반도체 칩은,
    그 위에 형성되고, 복수의 기준 입력과, 제2 DC 레벨을 인가하기 위해 청구항 1의 반도체 칩의 입력 패드에 연결된 출력을 갖는 파라미터 측정 유닛; 및
    청구항 1의 반도체 칩의 출력 패드에 연결된 디지털 입력부과 파라미터 측정 유닛의 기준 입력부에 연결된 아날로그 출력을 갖는 변환회로를 포함하는 것을 특징으로 하는 자동 테스트 시스템.
  6. 제 5 항에 있어서, 청구항 1의 반도체 칩은 CMOS 기술을 사용하여 구현되고,또 다른 반도체 칩은 바이폴라 기술을 사용하여 구현되는 것을 특징으로 하는 자동 테스트 시스템.
  7. 제1 집적회로에 구현된 프로그램가능한 디지털 신호 처리 디바이스와 제2 집적회로에 구현된 파라미터 측정 회로를 갖는 유형의 자동 테스트 장비를 동작시키는 방법에 있어서,
    (a) 제1 집적회로에 구현된 회로 수단을 이용하여 구동 데이터를 발생시키는 단계;
    (b) 구동 데이터를 제2 집적회로에 제공하는 단계;
    (c) 파라미터 측정 회로를 이용하여 구동 데이터에 비례하는 DC 레벨을 발생시키는 단계;
    (d) DC 레벨을 제1 집적회로에 제공하는 단계;
    (e) 디지털 신호 처리 디바이스를 이용하여 발생된 DC 레벨과 소망하는 DC 레벨 사이의 임의의 편차를 결정하는 단계; 및
    (f) 단계(e)에서 편차가 결정되면, 편차를 최소화하기 위해 디지털 신호 처리 디바이스를 이용하여 구동 데이터를 수정하는 단계를 포함하는 것을 특징으로 하는 방법.
  8. 제 7항에 있어서,
    제1 집적회로는 CMOS 기술을 이용하여 구현되고 제2 집적회로는 바이폴라 기술을 이용하여 구현되는 것을 특징으로 하는 방법.
  9. 제 7항에 있어서,
    구동 데이터를 발생시키는 단계는 직렬 비트 스트림을 발생시키는 단계를 포함하는 것을 특징으로 하는 방법.
  10. 제 9항에 있어서,
    구동 데이터를 제공하는 단계는 제1 집적회로의 단일 핀을 통하여 직렬 비트 스트림을 제공하는 단계를 포함하는 것을 특징으로 하는 방법.
  11. 제 10항에 있어서,
    직렬 비트 스트림을 복수의 분리된 비트 스트림으로 분리시키기 위해 제2 집적회로상의 회로 수단을 사용하는 단계; 와
    분리된 비트 스트림을 파라미터 측정 회로에 제공하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  12. 제 10항에 있어서,
    직렬 비트 스트림을 제공하는 단계는 각각의 비트 스트림이 하나의 기준 레벨을 표현하는 복수의 비트 스트림을 발생시키기 위해 복수의 시그마 델타 모뮬레이터를 사용하는 단계와, 단일한 비트 스트림을 형성하기 위해 복수의 비트 스트림을 멀티플렉싱하는 단계를 포함하는 것을 특징으로 하는 방법.
  13. 청구항 7의 방법을 이용하여 반도체 칩을 제조하는 방법에 있어서,
    a) 그 위에 복수의 다이를 갖는 웨이퍼를 제공하는 단계;
    b) 기능하는 다이를 식별하기 위해 청구항 7의 방법에 따라 동작된 테스트 시스템으로 다이를 테스팅하는 단계; 및
    c) 기능하는 다이를 패키징하는 단계를 포함하는 것을 특징으로 하는 방법.
  14. 자동 테스트 시스템에서의 사용을 위해 응용된 반도체 칩에 있어서,
    적어도 하나의 D-A 채널, 적어도 하나의 A-D 채널, 반도체 칩의 출력 패드에 연결되는 D-A 채널의 출력, 및 반도체 칩의 입력 패드에 연결되는 A-D 채널의 입력부를 포함하는 프로그램가능한 디지털 신호 처리 디바이스를 포함하고,
    D-A 채널은 디지털 신호 처리 디바이스에 의해 제공된 디지털 데이터를 그 출력에서의 제1 DC 레벨로 변환하고, 제 1 DC 레벨은 테스트 시스템에 의해 피시험 디바이스에 순차로 제공되어지고,
    A-D 채널은 그 입력에서의 제2 DC 레벨을 대응하는 디지털 데이터로 변환하고 대응하는 디지털 데이터를 디지털 신호 처리 디바이스에 제공하고, 제2 DC 레벨은 제1 DC 레벨에 비례하며,
    디지털 신호 처리 디바이스는 메모리에 저장된 소망하는 데이터로부터 제2 DC 레벨에 대응하는 디지털 데이터의 편차를 결정하기 위해 그리고 편차를 최소화하기 위해 D-A 채널에 제공된 디지털 데이터를 제어하기 위해 프로그래밍되는 것을 특징으로 하는 반도체 칩.
  15. 제 14항에 있어서,
    제2 DC 레벨은 제1 DC 레벨에 연결된 부하로 흘러드는 또는 부하로부터 흘러나가는 전류에 비례하는 것을 특징으로 하는 반도체 칩.
  16. 제 14항에 있어서,
    칩은 CMOS 기술을 이용하여 구현된 것을 특징으로 하는 반도체 칩.
  17. 제 14항에 있어서,
    복수의 타이밍 발생기 회로를 더 포함하고, 각각의 타이밍 발생기 회로는 제어 입력과 이 제어 입력에서의 값에 의해 결정되는 시간에 그 신호를 갖는 출력을 갖고,
    타이밍 발생기 회로의 출력은 반도체 칩의 출력 패드에 연결되는 것을 특징으로 하는 반도체 칩.
  18. 청구항 14의 반도체 칩을 포함하는 자동 테스트 시스템에 있어서,
    또다른 반도체 칩을 더 포함하며,
    상기 또다른 반도체 칩은,
    그 위에 형성되고, 복수의 기준 입력부과 적어도 하나의 출력 패드를 갖는 파라미터 측정 유닛을 포함하고,
    복수의 기준 입력부중의 하나는 청구항 14의 반도체 칩의 출력 패드에 연결되고,
    파라미터 측정 유닛의 출력은 제2 DC 레벨을 인가하기 위해 청구항 1의 반도체 칩의 입력 패드에 연결되는 것을 특징으로 하는 자동 테스트 시스템.
  19. 제 18항에 있어서,
    청구항 1의 반도체 칩은 CMOS 기술을 이용하여 구현되고 또다른 반도체 칩은 바이폴라 기술을 이용하여 구현되는 것을 특징으로 하는 자동 테스트 시스템.
  20. 제 1항에 있어서,
    제2 DC 레벨은 제1 DC 레벨에 연결된 부하로 흘러드는 또는 부하로부터 흘러나가는 전류에 비례하는 것을 특징으로 하는 반도체 칩.
KR1020017009814A 1999-02-05 2000-02-03 자동 테스트 장비에서 파라미터 측정 유닛을 모니터링 및 제어하기 위한 저비용 구성 방법 KR100676192B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/245,519 US6374379B1 (en) 1999-02-05 1999-02-05 Low-cost configuration for monitoring and controlling parametric measurement units in automatic test equipment
US09/245,519 1999-02-05

Publications (2)

Publication Number Publication Date
KR20010101971A true KR20010101971A (ko) 2001-11-15
KR100676192B1 KR100676192B1 (ko) 2007-01-30

Family

ID=22927012

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017009814A KR100676192B1 (ko) 1999-02-05 2000-02-03 자동 테스트 장비에서 파라미터 측정 유닛을 모니터링 및 제어하기 위한 저비용 구성 방법

Country Status (7)

Country Link
US (1) US6374379B1 (ko)
EP (1) EP1157279B1 (ko)
JP (1) JP4503187B2 (ko)
KR (1) KR100676192B1 (ko)
CN (1) CN1248001C (ko)
DE (1) DE60034435T2 (ko)
WO (1) WO2000046609A1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6691077B1 (en) * 1998-09-25 2004-02-10 Texas Instruments Incorporated Capture and conversion of mixed-signal test stimuli
US6452436B1 (en) * 2001-04-12 2002-09-17 Teradyne, Inc. Apparatus and method for managing automatic transitions between multiple feedback paths
US6820226B2 (en) * 2002-01-07 2004-11-16 International Business Machines Corporation Method, apparatus and computer program product for contention testing
US6885212B2 (en) * 2002-06-25 2005-04-26 Fujitsu Limited Semiconductor device and test method for the same
CN100445761C (zh) * 2003-03-19 2008-12-24 爱德万测试株式会社 测试装置及其设置方法
US7135881B2 (en) * 2004-12-21 2006-11-14 Teradyne, Inc. Method and system for producing signals to test semiconductor devices
US7256600B2 (en) * 2004-12-21 2007-08-14 Teradyne, Inc. Method and system for testing semiconductor devices
US7343558B2 (en) * 2005-03-31 2008-03-11 Teradyne, Inc. Configurable automatic-test-equipment system
US7957461B2 (en) * 2005-03-31 2011-06-07 Teradyne, Inc. Calibrating automatic test equipment
US7560947B2 (en) 2005-09-28 2009-07-14 Teradyne, Inc. Pin electronics driver
CN100425999C (zh) * 2006-01-19 2008-10-15 中兴通讯股份有限公司 一种基于可编程逻辑器件的电路板故障自定位装置及其方法
JP4748073B2 (ja) * 2006-02-13 2011-08-17 ミツミ電機株式会社 電池パック
US7768278B2 (en) * 2007-02-14 2010-08-03 Verigy (Singapore) Pte. Ltd. High impedance, high parallelism, high temperature memory test system architecture
US9217653B2 (en) * 2007-09-13 2015-12-22 Rosemount Inc. High performance architecture for process transmitters
CA2623257A1 (en) 2008-02-29 2009-08-29 Scanimetrics Inc. Method and apparatus for interrogating an electronic component
US9772372B2 (en) * 2014-01-30 2017-09-26 Texas Instruments Incorporated Kill die subroutine at probe for reducing parametric failing devices at package test
US20200256914A1 (en) * 2019-02-07 2020-08-13 Nuvoton Technology Corporation Slew Rate Programming in Automatic Test Equipment (ATE)
US11313903B2 (en) * 2020-09-30 2022-04-26 Analog Devices, Inc. Pin driver and test equipment calibration
CN113644819B (zh) * 2021-06-29 2022-02-11 国网浙江省电力有限公司 一种特高压直流发生器及电压调节方法
CN113721135B (zh) * 2021-07-22 2022-05-13 南京航空航天大学 一种sram型fpga故障在线容错方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4348759A (en) * 1979-12-17 1982-09-07 International Business Machines Corporation Automatic testing of complex semiconductor components with test equipment having less channels than those required by the component under test
US4646299A (en) 1983-08-01 1987-02-24 Fairchild Semiconductor Corporation Method and apparatus for applying and monitoring programmed test signals during automated testing of electronic circuits
US4656632A (en) * 1983-11-25 1987-04-07 Giordano Associates, Inc. System for automatic testing of circuits and systems
EP0143623A3 (en) * 1983-11-25 1987-09-23 Mars Incorporated Automatic test equipment
US4626769A (en) 1985-03-13 1986-12-02 Analog Devices, Inc. Voltage/current source
DE3621937A1 (de) 1986-06-30 1988-01-07 Bosch Gmbh Robert Ueberwachungseinrichtung fuer eine elektronische steuereinrichtung in einem kraftfahrzeug
US4724378A (en) * 1986-07-22 1988-02-09 Tektronix, Inc. Calibrated automatic test system
US4816750A (en) * 1987-01-16 1989-03-28 Teradyne, Inc. Automatic circuit tester control system
US4862069A (en) * 1987-08-05 1989-08-29 Genrad, Inc. Method of in-circuit testing
US5225772A (en) * 1990-09-05 1993-07-06 Schlumberger Technologies, Inc. Automatic test equipment system using pin slice architecture
JP2709982B2 (ja) * 1991-01-25 1998-02-04 日立電子エンジニアリング株式会社 Ｉｃテスター
US5235273A (en) 1991-07-12 1993-08-10 Schlumberger Technologies, Inc. Apparatus for setting pin driver/sensor reference voltage level
JPH06347521A (ja) * 1993-06-08 1994-12-22 Hitachi Ltd 半導体集積回路装置
US5512895A (en) 1994-04-25 1996-04-30 Teradyne, Inc. Sample rate converter
JP3390533B2 (ja) * 1994-06-15 2003-03-24 株式会社アドバンテスト 電圧印加電流測定回路
US6469493B1 (en) * 1995-08-01 2002-10-22 Teradyne, Inc. Low cost CMOS tester with edge rate compensation
US5652524A (en) * 1995-10-24 1997-07-29 Unisys Corporation Built-in load board design for performing high resolution quiescent current measurements of a device under test
JPH09159722A (ja) * 1995-12-05 1997-06-20 Advantest Corp 半導体直流試験装置
KR100299716B1 (ko) * 1997-07-24 2001-09-06 가야시마 고조 Ic시험장치및방법
US5905403A (en) 1997-09-29 1999-05-18 Credence Systems Corporation Multiple output programmable reference voltage source
US6101458A (en) * 1997-10-30 2000-08-08 Lsi Logic Automatic ranging apparatus and method for precise integrated circuit current measurements
US6154715A (en) * 1999-01-15 2000-11-28 Credence Systems Corporation Integrated circuit tester with real time branching

Also Published As

Publication number Publication date
CN1339111A (zh) 2002-03-06
EP1157279B1 (en) 2007-04-18
JP4503187B2 (ja) 2010-07-14
WO2000046609A1 (en) 2000-08-10
EP1157279A1 (en) 2001-11-28
DE60034435T2 (de) 2008-01-10
US6374379B1 (en) 2002-04-16
JP2002541432A (ja) 2002-12-03
CN1248001C (zh) 2006-03-29
DE60034435D1 (de) 2007-05-31
KR100676192B1 (ko) 2007-01-30

Similar Documents

Publication Publication Date Title
KR100676192B1 (ko) 자동 테스트 장비에서 파라미터 측정 유닛을 모니터링 및 제어하기 위한 저비용 구성 방법
EP0388790B1 (en) Method and apparatus for testing high pin count integrated circuits
JP4249402B2 (ja) 半導体テストシステム
KR100676185B1 (ko) 자동 테스트 시스템을 위한 반도체 칩, 상기 반도체 칩을 포함하는 자동 테스트 시스템, 자동 테스트 장비 동작 방법 및 상기 방법을 사용한 반도체 칩 제조 프로세스
JPH1010179A (ja) 遅延素子試験装置および試験機能を有する集積回路
US6771061B2 (en) High speed tester with narrow output pulses
US20050013355A1 (en) System and method for measuring a high speed signal
US6701280B2 (en) System and method to provide measurement capabilities for both single-ended and differential signals with software switching
CA2099209A1 (en) Hearing aid
JP2003018007A (ja) アナログ／ディジタル信号変換方法
US6892338B2 (en) Analog/digital characteristics testing device and IC testing apparatus
JPH11326458A (ja) 半導体試験装置
JP3568938B2 (ja) ディジタル・アナログ変換回路
JP3628492B2 (ja) 半導体装置およびそのテスト方法
KR100340057B1 (ko) 아날로그-디지털변환기의시험방법
JPH0980118A (ja) Ｉｃテスタ
JP2815601B2 (ja) 基準電圧発生回路
JPH04225177A (ja) 半導体装置のスルーレート測定装置
JPH03215764A (ja) 半導体集積回路
JPH11194953A (ja) 電気的特性測定装置
JPH1138102A (ja) 集積回路の雑音の計測装置及びその駆動方法
KR19990051367A (ko) 테스트 평가 모드를 갖는 반도체 장치
JPH0991164A (ja) 処理装置の周辺回路及びそのテスト方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100119

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee