CN100445761C - 测试装置及其设置方法 - Google Patents

测试装置及其设置方法 Download PDF

Info

Publication number
CN100445761C
CN100445761C CNB2004800072127A CN200480007212A CN100445761C CN 100445761 C CN100445761 C CN 100445761C CN B2004800072127 A CNB2004800072127 A CN B2004800072127A CN 200480007212 A CN200480007212 A CN 200480007212A CN 100445761 C CN100445761 C CN 100445761C
Authority
CN
China
Prior art keywords
condition
signal input
unit
output unit
information retrieval
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004800072127A
Other languages
English (en)
Other versions
CN1761885A (zh
Inventor
矢口刚史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of CN1761885A publication Critical patent/CN1761885A/zh
Application granted granted Critical
Publication of CN100445761C publication Critical patent/CN100445761C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

一种测试电气元件的测试装置，包括：多个信号输入-输出单元，其响应该电气元件中所包括的多个端子的每一个来输入和/或输出测试信号；一个通道选择存储器，其存储指示每个信号输入-输出单元是否应当根据设置条件执行设置的多条通道选择信息；一个设置条件存储器，其存储关于信号输入-输出单元的设置条件；以及一个控制构件；当接收到设置指令以设置信号输入-输出单元的设置条件时；其根据设置指令检索并向信号输入-输出单元提供存储在设置条件存储器中的设置条件以及存储在通道选择存储器中的通道选择信息，其中当至少一个信号输入-输出单元被从控制构件提供的通道选择信息选中时，则根据从控制构件提供的设置条件设置此一信号输入-输出单元。

Description

测试装置及其设置方法
技术领域
本发明涉及一种测试装置及其设置方法。特定来说，本发明涉及一种测试电气元件的测试装置，及设置该测试装置中所包括的信号输入-输出单元的设置方法。另外，本申请与以下日本专利申请有关，其内容并入此处作为参考。
2003年3月19日提交的日本专利申请2003-074898号。
背景技术
现有的测试装置指示测试控制单元响应测试项目从磁盘设备中读出设置条件，并将该些设置条件发送给连接在电气元件的通道以便执行设置。尽管这种测试装置重复测试相同类型的电气元件，但是其每次测试都要从磁盘设备中读出设置条件，并经由系统总线将该设置条件发送给通道，这样，测试装置需要花费大量时间从磁盘设备中读出数据以及发送数据。
因此，为了减少测试时间，已知一种测试装置包括一个用于分析来自上述测试控制单元的指令并设置一个通道条件的指令分析单元，例如，在日本专利申请早期(laid-open)公开号1995-218602(专利文献1)中。该现有技术所揭示的测试装置在测试之前将磁盘设备的设置条件经由系统总线发送并存储到指令分析单元中的存储器中。并且所述测试控制单元经由系统总线将设置条件发送到指令分析单元，以便向通道发送和设置条件。
然而，当设置连接到一个指令分析单元的通道时，专利文献1中揭示的测试装置只能将相同的设置条件发送到多个通道，而不能将不同的设置条件发送到这些通道。另外，专利文献1中揭示的测试装置不能够响应测试项目来设置或改变条件数据的数量。
因此，本发明的一个目的是提供一种测试装置及其设置方法，其能够克服上述现有技术所具有的缺陷。通过本发明独立权利要求描述的组合可以达到上述及其它目的。相关权利要求进一步定义了本发明的优点和示例组合。
发明内容
根据本发明的第一方面，一种测试电气元件的测试装置包括：多个信号输入-输出单元，其响应该电气元件中所包括的多个端子中的每一个输入和/或输出测试信号；一个通道选择存储器，其存储多条通道选择信息，该信息指示每个信号输入-输出单元根据设置条件是否应该执行设置通道；一个设置条件存储器，其根据信号输入-输出单元存储设置条件；以及一个控制构件，当接收到设置指令以设置信号输入-输出单元的设置条件时，其根据设置指令检索并向信号输入-输出单元提供存储在设置条件存储器中的设置条件和存储在通道选择存储器中的通道选择信息，其中当至少一个信号输入-输出单元被控制构件所提供的通道选择信息选中时，则根据从控制构件提供的设置条件设置此一信号输入-输出单元。
所述设置条件存储器可以相应的方式存储信号输入-输出单元的设置条件和通道选择存储器的地址，且该控制构件可以包括：一个设置条件检索单元，其从设置条件存储器中检索通道选择存储器的设置条件和地址；一个选择信息检索单元，其根据设置条件检索单元检索到的通道选择存储器的地址从通道选择存储器中检索通道选择信息；以及一个设置条件提供单元，其向信号输入-输出单元提供设置条件检索单元检索到的设置条件和选择信息检索单元检索到的通道选择信息。
设置条件检索单元可以响应每一条设置数据从设置条件存储器中检索包括通道选择存储器的多条设置数据和地址的设置条件；选择信息检索单元可以根据设置条件检索单元检索到的通道来选择存储器的地址，从通道选择存储器中检索多条通道选择信息；并且设置条件提供单元可以向信号输入-输出单元提供由设置条件检索单元检索到的多条设置数据和由选择信息检索单元检索到的多条通道选择信息。
设置条件存储器可以进一步以相应的方式存储设置条件存储器的地址和大小，并且设置条件检索单元可以从设置条件存储器中检索到设置条件存储器的地址和大小，以及与从检索到的设置条件存储器的地址检索到的大小所指示的数量相同的通道选择存储器的多条设置数据和地址。
通道选择存储器可以存储通道选择信息，以使响应信号输入-输出单元执行设置保持标志“1”，而响应信号输入-输出单元不执行设置保持标志“0”，且当选择信息检索单元检索到的通道选择信息中所保持的标志的逻辑总和为“0”时，设置条件提供单元可以不向信号输入-输出单元提供设置条件检索单元检索到的条件设置。
测试装置可以进一步包括多个测试模块，该些模块中的每个都包括多个信号输入-输出单元、一个通道选择存储器、一个设置条件存储器、一个设置条件检索单元、一个选择信息检索单元以及一个设置条件提供单元，以及一个测试处理器，将设置指令提供给测试模块以设置信号输入-输出单元的设置条件，其中测试模块中所分别包括的设置条件存储器可以在同一个地址存储不同的设置条件，设置条件检索单元可以根据测试处理器提供的设置指令所包括的设置条件存储器的地址，分别从设置条件存储器中检索不同的设置条件，并且设置条件提供单元可以分别向信号输入-输出单元提供设置条件检索单元检索到的设置条件。
根据本发明的第二方面，设置包括在测试装置中的至少一个信号输入-输出单元的设置条件的方法，其中该信号输入-输出单元响应电气元件中所包括的多个端子中的每一个输入和/或输出测试信号，该方法包括以下步骤：从设置条件存储器中检索所述信号输入-输出单元的设置条件；从通道选择存储器中检索指示每个信号输入-输出单元是否应该根据设置条件来执行设置通道选择信息；向信号输入-输出单元提供从设置条件存储器中检索到的设置条件以及从所述通道选择存储器中检索的通道选择信息；以及当信号输入-输出单元被上文提供的通道选择信息选中时，根据提供的设置条件设置至少一个信号输入-输出单元。
本发明的摘要不必描述本发明的所有必要特征。本发明还可以是上述特征的子组合。本发明的上述及其他特征和优点结合下面的附图和实施例会更加显而易见。
附图说明
图1所示为根据本发明实施例的测试装置100的结构示意图。
图2所示为设置条件存储器118和通道选择存储器116数据配置的示意图。
图3所示为存储在通道选择存储器116中的选择位阵列的示意图。
图4所示为与测试处理器102所产生的设置条件存储器118的共用条件记录区相关的写指令的数据配置示意图。
具体实施方式
将根据较佳实施例来描述本发明，其并非是限制本发明的范围，而是本发明的示例。本发明实施例中所描述的所有特征及其组合不是本发明的必要要素。
请参阅图1所示，为根据本发明实施例的测试装置100的结构示意图。测试装置100向电气元件输入一个测试信号，并对该电气元件的质量进行判断以便测试该电气元件。为了执行多种类型的测试，所述测试装置100可以响应每个测试条件改变波形发生器或波形比较器的设置。因此，本发明中的测试装置100的一个目的是减少测试条件的设置时间。
测试装置100包括：一个测试处理器102，其产生一个用于设置指定设置条件的设置指令；和多个测试模块104，其根据测试处理器102所生成的设置指令来设置设置条件。测试处理器102经由具有广播功能的系统总线106向多个测试模块提供设置指令。所述每个测试模块104都包括：多个信号输入-输出单元108，其响应所述电气元件中所包括的多个端子中的每一个来输入或输出测试信号；一个通道选择存储器116，其存储指示每个信号输入-输出单元108是否应当根据设置条件执行设置的多条通道选择信息；一个设置条件存储器118，其以相应的方式存储信号输入-输出单元108的设置条件和通道选择存储器116的逻辑地址；以及一个控制电路120，其根据测试处理器102提供的设置指令检索并向信号输入-输出单元108提供通道选择信息和设置条件。作为该实施例中控制构件例子的控制电路120，当接收到上述设置指令以设置信号输入-输出单元108的设置条件时，根据设置指令检索存储在上述设置条件存储器118中的设置条件和存储在通道选择存储器116中的通道选择信息，并经由内部总线109将设置条件和通道选择信息提供给信号输入-输出单元108。
每个信号输入-输出单元108都包括：一个波形发生器110，其产生输入到上述电气元件的测试信号；一个波形比较器112，其对响应于输入测试信号而从电气元件输出的信号与一个预期的信号进行比较；以及一个DC测量设备114，其测量施加在电气元件上的DC电压或者电气元件输出的DC电压。另外，控制电路120包括：一个设置条件检索单元122，用于从设置条件存储器118中检索设置条件；一个选择信息检索单元124，用于从通道选择存储器116中检索通道选择信息；以及一个设置条件提供单元126，用于向信号输入-输出单元108提供设置条件检索单元122检索到的设置条件和选择信息检索单元124检索到的通道选择信息。
测试处理器102向测试模块104提供设置指令，以便设置信号输入-输出单元108的设置条件。设置条件检索单元122从测试处理器102接收包括设置条件存储器118的逻辑地址的设置指令。当设置条件检索单元122接收到设置指令时，其根据测试处理器102提供的设置条件存储器118的逻辑地址从设置条件存储器118中检索通道选择存储器116的设置条件和逻辑地址。并且选择信息检索单元124根据设置条件检索单元122所检索到的通道选择存储器116的逻辑地址从通道选择存储器116中检索通道选择信息。设置条件提供单元126向信号输入-输出单元108提供设置条件检索单元122所检索到的设置条件和选择信息检索单元124所检索到的通道选择信息。
每个信号输入-输出单元108都判断其是否被设置条件提供单元126所提供的通道选择信息选中。并且，如果其被通道选择信息选中，则每个信号输入-输出单元108根据设置条件提供单元126所提供的设置条件进行设置。特定来说，设置电源电压、测试模式、测试环境等。
请参阅图2所示，为设置条件存储器118和通道选择存储器116的数据配置例子。设置条件存储器118包括：一个条件组分配区{b1，b2，b3，b4...}，其用于确定设置条件的存储位置；一个共用条件记录区{b21，b22，b23，b24...}，其用于响应测试模块104存储共用设置条件；以及一个唯一的条件记录区{b41，b42，b43，b44...}，其用于响应测试模块104存储不同的设置条件。
设置条件存储器118相应地在条件组分配区存储设置条件存储器118的逻辑地址和数据大小。为每个设置条件准备逻辑地址和数据大小的组合体。特定来说，设置条件存储器118相应地存储“条件1-逻辑地址”和“条件1-数据大小”，以及“条件2-逻辑地址”和“条件2-数据大小”。
另外，设置条件存储器118将“实际地址”和“实际数据”相应存储在共用条件记录区。“实际地址”包括通道选择存储器116的逻辑地址和指定给信号输入-输出单元108中设置位置的设置地址，“实际数据”是指示设置条件的设置数据。例如，指定给信号输入-输出单元108中设置位置的设置地址为DC测量设备的识别信息，并且指示设置条件的设置数据是施加的电压。分别包括在测试模块104中的多个设置条件存储器118可以存储位于与“实际地址”和“实际数据”相同逻辑地址的区域中的共用设置条件。
设置条件存储器118将“用于校正的实际地址”和“用于校正的实际数据”相应存储在唯一的条件记录区。“用于校正的实际地址”包括通道选择存储器116的逻辑地址和指定给信号输入-输出单元108中设置位置的设置地址，而“用于校正的实际数据”为指示设置条件的设置数据。分别包括在测试模块104中的多个设置条件存储器118响应包括在测试模块104中的信号输入-输出单元108的每个特性，在具有与“用于校正的实际地址”和“用于校正的实际数据”相同逻辑地址的区域中存储不同的设置条件。
设置条件检索单元122从设置条件存储器118检索设置条件存储器118的逻辑地址和数据大小。例如，其检索“条件1-逻辑地址”和“条件1-数据大小”。并且设置条件检索单元122为每个设置数据检索包括来自设置条件存储器118的设置数据和通道选择存储器116的逻辑地址的设置条件。特定来说，设置条件检索单元122检索到的“实际地址”和“实际数据”与从检索到的设置条件存储器118的逻辑地址所检索到的数据大小指示的数量相同。例如，如果“条件1-数据大小”为“4”，则其检索“实际地址(1-1)”、“实际数据(1-1)”、“实际地址(1-2)”和“实际数据(1-2)”。
然后，选择信息检索单元124根据分别包括在设置条件检索单元122所检索到的实际地址中的通道选择存储器116的逻辑地址，从通道选择存储器116中检索多条通道选择信息。例如，如果包括在“实际地址(1-1)”中的通道选择存储器116的逻辑地址为“a1”，则其检索作为通道选择信息的“选择位阵列1”，并且如果包括在“实际地址(1-2)”中的通道选择存储器116的逻辑地址为“a2”，则其检索作为通道选择信息的“选择位阵列2”。
然后，所述设置条件提供单元126向信号输入-输出单元108提供设置条件检索单元122所检索到的多条设置数据和选择信息检索单元124所检索到的多条通道选择信息。例如，其向上述信号输入-输出单元108提供了“实际地址(1-1)”、“实际数据(1-1)”、“选择位阵列1”与“实际地址(1-2)”、“实际数据(1-2)”和“选择位阵列2”。当上述任意一个信号输入-输出单元108被“选择位阵列1”选中时，其根据“实际数据(1-1)”来设置包括在“实际地址(1-1)”中的设置地址所指定的设置位置。
另外，多个设置条件检索单元122中的每一个可以根据测试处理器102提供的设置指令中所包括的设置条件存储器118的逻辑地址，分别从多个设置条件存储器118中检索作为多个不同设置条件的“用于校正的实际地址”和“用于校正的实际数据”。并且设置条件提供单元126可以向信号输入-输出单元108分别提供由每个设置条件检索单元122所检索的作为不同设置条件的“用于校正的实际地址”和“用于校正的实际数据”。如上所述，由于设置条件存储器118可以为每个信号输入-输出单元108存储不同的设置条件，因此应用该存储器的效率可以得到改善。
请参阅图3所示，为存储在通道选择存储器116中的选择位阵列例子。通道选择存储器116以相应的方式存储指示是否应当设置信号输入-输出单元108的信息。例如，通道选择存储器116存储通道选择信息，从而响应信号输入-输出单元108执行设置保持标志“1”，而响应信号输入-输出单元108不执行设置而保持标志“0”。
设置条件提供单元126计算选择信息检索单元124检索到的通道选择信息所保持的标记的逻辑总和。并且，如果计算出的逻辑总和为“1”，则设置条件提供单元126向信号输入-输出单元108提供设置条件和通道选择信息。同时，如果计算出的逻辑总和为“0”，则设置条件提供单元126不会向信号输入-输出单元108提供设置条件和通道选择信息。这样，由于设置条件提供单元126预先舍弃了设置条件，该些设置条件不会被信号输入-输出单元108而舍弃，通过内部总线109发送的数据数量可以缩减。
请参阅图4所示，为测试处理器102所产生的关于设置条件存储器118的共用条件记录区的写指令的数据配置。在开始测试电气元件之前，测试处理器102响应测试模块104的一个设置条件存储器118生成一个写指令，并将存储在磁盘设备(例如硬盘)中的设置条件写入每个测试模块104中所包括的设置条件存储器118的共用条件记录区。
测试处理器102，如图4(a)所示，经由设置条件检索单元122向设置条件存储器118提供写指令，其中写指令包括：一地址区，其用于保持测试模块104的物理地址和设置条件存储器118的逻辑地址；以及一资料区，其用于保持包括通道选择存储器116的逻辑地址和信号输入-输出单元108中设置位置的实际地址。另外，测试处理器102，如图4(b)所示，经由设置条件检索单元122向设置条件存储器118提供写指令，其中写指令包括用于保持测试模块104物理地址和设置条件存储器118逻辑地址的地址区，以及用于保持实际数据(其作为指示设置条件的设置数据)的数据区。设置条件存储器118在图4(a)所示地址区指定的测试模块104之设置条件存储器118的逻辑地址区域保持“实际地址”，其包括通道选择存储器116的逻辑地址和信号输入-输出单元108中设置位置的设置地址。另外，设置条件存储器118在图4(b)所示地址区指定的测试模块104之设置条件存储器118的逻辑地址区保持“实际数据”，其为指示设置条件的设置数据。
如上所述，由于所述设置条件预先存储在分别包括在测试模块104中的设置条件存储器118中，所以可以减少测试处理器102产生写指令的时间消耗以及设置条件的写入在系统总线106中的传送时间。因此，以缩短整个测试时间可。
另外，虽然是从设置条件存储器118向信号输入-输出单元108提供设置条件以设置信号输入-输出单元108，但是测试处理器102可以执行其他的存取，例如对测试结果的分析。因此，可以改善所述并行测试程序，并且可以缩短整个测试时间。
从上文的描述可易于了解，根据本发明可以缩短测试时间并且可以为每个通道设置不同的设置条件。

Claims (7)

1、一种测试电气元件的测试装置(100)，其包括：
多个信号输入-输出单元(108)，其响应所述电气元件中所包括的相应多个端子中的每一个来输入和/或输出测试信号；
一个通道选择存储器(116)，其存储指示每个所述信号输入-输出单元(108)是否应当根据设置条件来执行设置的多条通道选择信息；
一个设置条件存储器(118)，其存储关于所述信号输入-输出单元(108)的所述设置条件；以及
一个控制电路(120)，其提供所述设置条件和所述通道选择信息至所述信号输入-输出单元(108)，
其特征在于，所述控制电路(120)包括一个设置条件检索单元(122)，一个选择信息检索单元(124)以及一个设置条件提供单元(126)；
所述设置条件检索单元(122)用于从设置条件存储器(118)中检索所述设置条件；
所述选择信息检索单元(124)用于从通道选择存储器(116)中检索通道选择信息；
当接收到一设置指令以设置所述信号输入-输出单元(108)的设置指令时，所述设置条件提供单元(126)依据所述设置指令而向信号输入-输出单元(108)提供所述设置条件检索单元(122)检索到的设置条件和选择信息检索单元(124)检索到的通道选择信息；
其中当至少一个所述信号输入-输出单元(108)被所述控制电路(120)提供的通道选择信息选中时，则根据从所述控制电路(120)提供的所述设置条件来设置所述信号输入-输出单元(108)中所述的一个。
2、根据权利要求1所述的测试装置，其特征在于所述设置条件存储器(118)以相应的方式存储所述信号输入-输出单元(108)的所述设置条件和所述通道选择存储器的地址，
所述设置条件检索单元从所述设置条件存储器(118)检索所述设置条件以及所述通道选择存储器(116)的所述地址；以及
所述选择信息检索单元(124)根据所述设置条件检索单元(122)所检索的所述通道选择存储器(116)的所述地址，从所述通道选择存储器(116)中检索所述通道选择信息。
3、根据权利要求2所述的测试装置，其特征在于
所述设置条件检索单元(122)响应所述每条设置数据从所述设置条件存储器(118)中检索所述设置条件，该设置条件包括所述通道选择存储器(116)的多条设置数据和所述地址，
所述选择信息检索单元(124)根据所述设置条件检索单元(122)检索到的所述通道选择存储器(116)的所述地址，从所述通道选择存储器(116)中检索多条所述通道选择信息；且
所述设置条件提供单元(126)向所述信号输入-输出单元(108)提供由所述设置条件检索单元(122)检索到的所述多条设置数据以及由所述选择信息检索单元(124)检索到的所述多条通道选择信息。
4、根据权利要求3所述的测试装置，其特征在于所述设置条件存储器(118)进一步以相应的方式存储所述设置条件存储器(118)的地址和大小，并且所述设置条件检索单元(122)从所述设置条件存储器(118)中检索所述设置条件存储器(118)的所述地址和大小，以及检索所述通道选择存储器(116)的所述多条设置数据和所述地址，其数量与从所述检索到的所述设置条件存储器(118)的地址检索到的大小所指示的数量相同。
5、根据权利要求2所述的测试装置，其特征在于所述通道选择存储器(116)存储所述通道选择信息，使其响应所述信号输入-输出单元(108)以执行设置而保持标记“1”，而响应所述信号输入-输出单元(108)以不执行设置而保持标记“0”，并且当所述选择信息检索单元(124)检索到的所述通道选择信息中所保持的所述标记的逻辑总和为“0”时，所述设置条件提供单元(126)不向所述信号输入-输出单元(108)提供所述设置条件检索单元(122)所检索到的所述条件设置。
6、根据权利要求2所述的测试装置，其进一步包括：
多个测试模块(104)，每个测试模块包括：所述多个信号输入-输出单元(108)；所述通道选择存储器(116)；所述设置条件存储器(118)；所述设置条件检索单元(122)；所述选择信息检索单元(124)；和所述设置条件提供单元(126)，以及
一个测试处理器(102)，其向所述测试模块(104)提供所述设置指令，以设置所述信号输入-输出单元(108)的所述设置条件，
其中分别包括在所述测试模块(104)中的所述设置条件存储器(118)在具有相同地址的区域存储不同的设置条件，
所述设置条件检索单元(122)根据从所述测试处理器(102)提供的所述设置指令所包括的所述设置条件存储器(118)的所述地址以分别从所述设置条件存储器(118)中检索所述不同设置条件，且
所述设置条件提供单元(126)向所述信号输入-输出单元(108)分别提供由所述设置条件检索单元(122)检索到的设置条件。
7、一种设置包括在测试装置(100)中的至少一个信号输入-输出单元(108)的设置条件的方法，其中信号输入-输出单元响应电气元件中所包括的相应多个端子中的每一个来输入和/或输出测试信号，该方法包括以下步骤：
从设置条件存储器(118)中检索所述信号输入-输出单元(108)的设置条件；
从通道选择存储器(116)中检索通道选择信息，其指示每个所述信号输入-输出单元是否应当根据所述设置条件来执行设置；
向所述信号输入-输出单元(108)提供从所述设置条件存储器(118)中检索到的设置条件以及从所述通道选择存储器(116)中检索到的通道选择信息；以及
当所述信号输入-输出单元(108)被提供的通道选择信息选中时，根据所述提供的设置条件来设置至少一个信号输入-输出单元(108)，
其特征在于，存储多条通道选择信息，其指示每个所述信号输入-输出单元(108)是否应当根据所述设置条件来执行设置；以及
存储所述与信号输入-输出单元(108)有关的设置条件。
CNB2004800072127A 2003-03-19 2004-03-16 测试装置及其设置方法 Expired - Fee Related CN100445761C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003074898 2003-03-19
JP074898/2003 2003-03-19

Publications (2)

Publication Number Publication Date
CN1761885A CN1761885A (zh) 2006-04-19
CN100445761C true CN100445761C (zh) 2008-12-24

Family

ID=33027852

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800072127A Expired - Fee Related CN100445761C (zh) 2003-03-19 2004-03-16 测试装置及其设置方法

Country Status (9)

Country Link
US (2) US7107172B2 (zh)
EP (1) EP1612572B1 (zh)
JP (1) JP4520942B2 (zh)
KR (1) KR20050109548A (zh)
CN (1) CN100445761C (zh)
DE (1) DE602004007906T2 (zh)
MY (2) MY146849A (zh)
TW (1) TWI317817B (zh)
WO (1) WO2004083879A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2011001462A1 (ja) * 2009-06-29 2012-12-10 株式会社アドバンテスト 試験装置
US8547125B2 (en) 2010-01-26 2013-10-01 Advantest Corporation Test apparatus and test module
CN104730448B (zh) * 2013-12-20 2017-07-28 致茂电子股份有限公司 自动测试设备资源配置方法与自动测试通道配置装置
CN104764942B (zh) * 2014-01-02 2018-08-14 致茂电子股份有限公司 自动测试设备及其控制方法
TWI588504B (zh) * 2015-12-23 2017-06-21 致茂電子股份有限公司 自動測試通道配置裝置及其控制方法
CN106019120B (zh) * 2016-05-12 2018-12-04 中国电子科技集团公司第四十一研究所 基于可扩展器件测试库的测试管理方法
CN109507569A (zh) * 2018-12-20 2019-03-22 深圳市长龙铁路电子工程有限公司 一种机车信号车载设备解码板的io测试方法
CN111208380A (zh) * 2020-04-17 2020-05-29 北京全路通信信号研究设计院集团有限公司 一种轨道电路室外设备测试装置、系统及方法
JP2022044114A (ja) * 2020-09-07 2022-03-17 キオクシア株式会社 半導体集積回路およびその試験方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4070565A (en) * 1976-08-18 1978-01-24 Zehntel, Inc. Programmable tester method and apparatus
US5390129A (en) * 1992-07-06 1995-02-14 Motay Electronics, Inc. Universal burn-in driver system and method therefor
CN1339111A (zh) * 1999-02-05 2002-03-06 泰拉丁公司 对自动测试设备内参数测量单元监测和控制的结构
US20030005359A1 (en) * 2001-07-02 2003-01-02 Paul Magliocco Apparatus having pattern scrambler for testing a semiconductor device and method for operating same
US6557128B1 (en) * 1999-11-12 2003-04-29 Advantest Corp. Semiconductor test system supporting multiple virtual logic testers

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07218602A (ja) 1994-02-07 1995-08-18 Advantest Corp 半導体試験装置
US5805610A (en) * 1997-04-28 1998-09-08 Credence Systems Corporation Virtual channel data distribution system for integrated circuit tester
US6567941B1 (en) * 2000-04-12 2003-05-20 Advantest Corp. Event based test system storing pin calibration data in non-volatile memory
JP2002062340A (ja) * 2000-08-23 2002-02-28 Toshiba Corp 半導体試験装置
US6885961B2 (en) * 2002-02-28 2005-04-26 Teradyne, Inc. Hybrid tester architecture
US6941232B2 (en) * 2003-01-28 2005-09-06 Texas Instruments Incorporated Method and apparatus for performing multi-site integrated circuit device testing
WO2004104607A1 (ja) * 2003-05-21 2004-12-02 Advantest Corporation 試験装置及びテストモジュール

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4070565A (en) * 1976-08-18 1978-01-24 Zehntel, Inc. Programmable tester method and apparatus
US5390129A (en) * 1992-07-06 1995-02-14 Motay Electronics, Inc. Universal burn-in driver system and method therefor
CN1339111A (zh) * 1999-02-05 2002-03-06 泰拉丁公司 对自动测试设备内参数测量单元监测和控制的结构
US6557128B1 (en) * 1999-11-12 2003-04-29 Advantest Corp. Semiconductor test system supporting multiple virtual logic testers
US20030005359A1 (en) * 2001-07-02 2003-01-02 Paul Magliocco Apparatus having pattern scrambler for testing a semiconductor device and method for operating same

Also Published As

Publication number Publication date
MY146849A (en) 2012-09-28
JPWO2004083879A1 (ja) 2006-06-22
EP1612572B1 (en) 2007-08-01
US20040220763A1 (en) 2004-11-04
EP1612572A1 (en) 2006-01-04
TWI317817B (en) 2009-12-01
TW200428009A (en) 2004-12-16
DE602004007906T2 (de) 2008-04-10
WO2004083879A1 (ja) 2004-09-30
CN1761885A (zh) 2006-04-19
KR20050109548A (ko) 2005-11-21
US20060212252A1 (en) 2006-09-21
US7107172B2 (en) 2006-09-12
EP1612572A4 (en) 2006-04-19
DE602004007906D1 (de) 2007-09-13
JP4520942B2 (ja) 2010-08-11
MY146074A (en) 2012-06-29

Similar Documents

Publication Publication Date Title
US6877118B2 (en) Memory testing method and memory testing apparatus
US6477672B1 (en) Memory testing apparatus
US5742613A (en) Memory array of integrated circuits capable of replacing faulty cells with a spare
CN1326147C (zh) 一种非易失性存储器、微控制器及使用它们的方法
US8201037B2 (en) Semiconductor integrated circuit and method for controlling semiconductor integrated circuit
CN100445761C (zh) 测试装置及其设置方法
CN102077102B (zh) 测试装置和方法
JP3675760B2 (ja) メモリ検査用テストデバイス
US20030204783A1 (en) Repair analyzer of dram in semiconductor integrated circuit using built-in CPU
US6687855B1 (en) Apparatus and method for storing information during a test program
US5930269A (en) Testing system for semiconductor device without influence of defective device
US6678852B2 (en) Semiconductor device testing apparatus
US7124336B2 (en) Method for the defect analysis of memory modules
US7730371B2 (en) Testing device, testing method, computer program product, and recording medium
US5758063A (en) Testing mapped signal sources
US20040100468A1 (en) Method and device for optimising a test programme
US7433252B2 (en) Semiconductor memory device capable of storing data of various patterns and method of electrically testing the semiconductor memory device
US5522038A (en) Testing mapped signal sources
CN1182534C (zh) 半导体存储器芯片
US8117004B2 (en) Testing module, testing apparatus and testing method
JPH07153298A (ja) フェイルデータ処理装置
JP2583056B2 (ja) Ｉｃテストシステム
JP2002148314A (ja) Ｄｕｔテスタにおけるデータチャネル上の反転特性を管理するための装置
JP2967570B2 (ja) 半導体装置の試験装置及び試験方法
JP2001519580A (ja) 不揮発性結果テーブル記憶を有する自動試験方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081224

Termination date: 20140316