JPH09159722A - 半導体直流試験装置 - Google Patents
半導体直流試験装置Info
- Publication number
- JPH09159722A JPH09159722A JP7316652A JP31665295A JPH09159722A JP H09159722 A JPH09159722 A JP H09159722A JP 7316652 A JP7316652 A JP 7316652A JP 31665295 A JP31665295 A JP 31665295A JP H09159722 A JPH09159722 A JP H09159722A
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- value
- converter
- clamp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】
【課題】 安価で、小型、かつ高信頼性の半導体直流試
験ユニットを提供する。 【解決手段】 出力設定値はΔΣ変調器１６で、密度変
調された１ビットのパルス列に変換され、Ｄ−フリップ
フロップ１９、１ビットＤ／Ａ変換器２０を通して、ロ
ウパスフィルタ２１に加えられ、高精度の直流電圧にな
る。この電圧は、主増幅器５で増幅された後、電流検出
用抵抗２を通して負荷１に与えられる。電流検出用抵抗
２の両端の電圧は、差動増幅器３で検出されクランプ回
路１７に入力される。クランプ回路１７では、この電圧
がＤ／Ａ変換器１３，１４の出力と比較され、正クラン
プ値を越えると、出力Ａが“１”になり、データセレク
タ１８はΔΣ変調器１６の出力パルス列を出力させず、
代りに“０”を出力し、出力電圧を下げる方向に働く。
出力電圧が下がり負荷電流ｉが減少すると、出力Ａが
“０”になり、負荷電流ｉは正クランプ値で安定する。
験ユニットを提供する。 【解決手段】 出力設定値はΔΣ変調器１６で、密度変
調された１ビットのパルス列に変換され、Ｄ−フリップ
フロップ１９、１ビットＤ／Ａ変換器２０を通して、ロ
ウパスフィルタ２１に加えられ、高精度の直流電圧にな
る。この電圧は、主増幅器５で増幅された後、電流検出
用抵抗２を通して負荷１に与えられる。電流検出用抵抗
２の両端の電圧は、差動増幅器３で検出されクランプ回
路１７に入力される。クランプ回路１７では、この電圧
がＤ／Ａ変換器１３，１４の出力と比較され、正クラン
プ値を越えると、出力Ａが“１”になり、データセレク
タ１８はΔΣ変調器１６の出力パルス列を出力させず、
代りに“０”を出力し、出力電圧を下げる方向に働く。
出力電圧が下がり負荷電流ｉが減少すると、出力Ａが
“０”になり、負荷電流ｉは正クランプ値で安定する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体直流試験装置
に関する。
に関する。
【０００２】
【従来の技術】図３は半導体直流試験ユニットの従来例
の構成図である。
の構成図である。
【０００３】この半導体直流試験ユニットは、負荷１に
電圧を印加し、その時に流れる電流を測定し（電圧印加
電流測定）、また負荷１に定電流を印加し、その時の電
圧を測定する（電流印加電圧測定）もので、電流検出用
抵抗２と、差動増幅器３と、電圧検出用バッファ４と、
主増幅器５と、抵抗６，７と、スイッチ８，９，１１，
１２と、抵抗１０と、Ｄ／Ａ変換器１３，１４と、Ａ／
Ｄ変換器１５と、Ｄ／Ａ変換器２２と、クランプ回路２
３で構成されている。
電圧を印加し、その時に流れる電流を測定し（電圧印加
電流測定）、また負荷１に定電流を印加し、その時の電
圧を測定する（電流印加電圧測定）もので、電流検出用
抵抗２と、差動増幅器３と、電圧検出用バッファ４と、
主増幅器５と、抵抗６，７と、スイッチ８，９，１１，
１２と、抵抗１０と、Ｄ／Ａ変換器１３，１４と、Ａ／
Ｄ変換器１５と、Ｄ／Ａ変換器２２と、クランプ回路２
３で構成されている。
【０００４】電圧印加電流測定時には、スイッチ８，１
１を閉じ、Ｄ／Ａ変換器１３，１４にそれぞれ正クラン
プ値，負クランプ値を入力し、Ｄ／Ａ変換器２２に印加
する電圧（出力設定値）を入力する。すると、負荷１に
電流ｉが流れ、そのときの抵抗２の両端電圧が差動増幅
器３で検出され、Ａ／Ｄ変換器１５でディジタル値に変
換され、測定値となる。出力設定値と測定値の関係は、
負荷１が純抵抗の場合、比例関係になるが、ＴＴＬ Ｉ
Ｃの入力電流を測定する場合等は、電流ｉの流れる向き
は逆向きになり、出力設定値と測定値は比例関係になら
ない。
１を閉じ、Ｄ／Ａ変換器１３，１４にそれぞれ正クラン
プ値，負クランプ値を入力し、Ｄ／Ａ変換器２２に印加
する電圧（出力設定値）を入力する。すると、負荷１に
電流ｉが流れ、そのときの抵抗２の両端電圧が差動増幅
器３で検出され、Ａ／Ｄ変換器１５でディジタル値に変
換され、測定値となる。出力設定値と測定値の関係は、
負荷１が純抵抗の場合、比例関係になるが、ＴＴＬ Ｉ
Ｃの入力電流を測定する場合等は、電流ｉの流れる向き
は逆向きになり、出力設定値と測定値は比例関係になら
ない。
【０００５】なお、負荷１の抵抗が小さい場合、流れる
電流ｉの値が大きくなり、負荷１に不良デバイスが接続
された時等に負荷１が破壊されるおそれがあるため、ク
ランプ回路２３で差動増幅器３の出力電圧をＤ／Ａ変換
器１３に設定された正クランプ値と比較し、正クランプ
値を越えた場合、主増幅器５の出力電圧を下げるように
している。逆に、負荷に流れる電流ｉが逆向きに大きく
なった場合、差動増幅器３の出力電圧がＤ／Ａ変換器１
４に設定された負クランプ値より小さくなるため、クラ
ンプ回路２３により主増幅器５の出力電圧が上げられ
る。
電流ｉの値が大きくなり、負荷１に不良デバイスが接続
された時等に負荷１が破壊されるおそれがあるため、ク
ランプ回路２３で差動増幅器３の出力電圧をＤ／Ａ変換
器１３に設定された正クランプ値と比較し、正クランプ
値を越えた場合、主増幅器５の出力電圧を下げるように
している。逆に、負荷に流れる電流ｉが逆向きに大きく
なった場合、差動増幅器３の出力電圧がＤ／Ａ変換器１
４に設定された負クランプ値より小さくなるため、クラ
ンプ回路２３により主増幅器５の出力電圧が上げられ
る。
【０００６】電流印加電圧測定時には、スイッチ９，１
２を閉じ、Ｄ／Ａ変換器１３，１４にそれぞれ正クラン
プ値，負クランプ値を入力し、Ｄ／Ａ変換器２２に印加
する電流（出力設定値）を入力する。すると、負荷１に
定電流が印加され、電圧検出用バッファ４でそのときに
負荷１にかかる電圧が測定され、Ａ／Ｄ変換器１５でデ
ィジタル値に変換され、測定値となる。なお、電圧印加
電流測定時と同様に、負荷１が純抵抗であれば、出力設
定値と測定値は比例関係になる。
２を閉じ、Ｄ／Ａ変換器１３，１４にそれぞれ正クラン
プ値，負クランプ値を入力し、Ｄ／Ａ変換器２２に印加
する電流（出力設定値）を入力する。すると、負荷１に
定電流が印加され、電圧検出用バッファ４でそのときに
負荷１にかかる電圧が測定され、Ａ／Ｄ変換器１５でデ
ィジタル値に変換され、測定値となる。なお、電圧印加
電流測定時と同様に、負荷１が純抵抗であれば、出力設
定値と測定値は比例関係になる。
【０００７】何らかの原因（例えば、主増幅器５の出力
が負荷１に接続されていなかった）で、電圧検出用バッ
ファ４の出力がオープンになった場合、原理的には電圧
検出用バッファ４の出力電圧が無限大まで上昇する。こ
のとき、クランプ回路２３は、電圧印加電流測定時と同
様に、主増幅器５の出力電圧を下げ、電圧検出用バッフ
ァ４の出力電圧をＤ／Ａ変換器１３に設定された正クラ
ンプ値に制限する。電圧検出用バッファ４の出力電圧が
Ｄ／Ａ変換器１４に設定された負クランプ値より小さい
場合、クランプ回路２３は主増幅器５の出力電圧を上
げ、負クランプ値に制限する。
が負荷１に接続されていなかった）で、電圧検出用バッ
ファ４の出力がオープンになった場合、原理的には電圧
検出用バッファ４の出力電圧が無限大まで上昇する。こ
のとき、クランプ回路２３は、電圧印加電流測定時と同
様に、主増幅器５の出力電圧を下げ、電圧検出用バッフ
ァ４の出力電圧をＤ／Ａ変換器１３に設定された正クラ
ンプ値に制限する。電圧検出用バッファ４の出力電圧が
Ｄ／Ａ変換器１４に設定された負クランプ値より小さい
場合、クランプ回路２３は主増幅器５の出力電圧を上
げ、負クランプ値に制限する。
【０００８】
【発明が解決しようとする課題】上述した従来の半導体
直流試験装置は、出力値設定用Ｄ／Ａ変換器として、高
精度、高分解能のＤ／Ａ変換器が必要であり、またクラ
ンプ回路に多くのアナログ部品を用いているため、低価
格化、小型化への障害となっていた。
直流試験装置は、出力値設定用Ｄ／Ａ変換器として、高
精度、高分解能のＤ／Ａ変換器が必要であり、またクラ
ンプ回路に多くのアナログ部品を用いているため、低価
格化、小型化への障害となっていた。
【０００９】本発明の目的は、安価で、小型の半導体直
流試験装置を提供することにある。
流試験装置を提供することにある。
【００１０】
【課題を解決するための手段】本発明の半導体直流試験
装置は、負荷に流れる電流を検出する電流検出用抵抗
と、電流検出用抵抗の両端の電圧を増幅する差動増幅器
と、負荷にかかる電圧を検出する電圧検出用バッファ
と、負荷の電圧印加電流測定時には電圧値が、負荷の電
流印加電圧測定時には電流値が設定され、設定値を密度
変調し、１ビットのパルス列に変換するΔΣ変調器と、
正クランプ設定値、負クランプ設定値をそれぞれディジ
タル／アナログ変換する第１、第２のＤ／Ａ変換器と、
差動増幅器または電圧検出用バッファの出力電圧を入力
し、出力電圧が第１のＤ／Ａ変換器の正クランプ値を越
えた場合、第１の出力をアクティブにし、出力電圧が第
２のＤ／Ａ変換器の負クランプ値より小さい場合、第２
の出力をアクティブにするクランプ回路と、クランプ回
路の第１および第２の出力が共にインアクティブのと
き、入力されたΔΣ変調器の出力を出力し、クランプ回
路の第１の出力がアクティブのときロウレベルの信号を
出力し、クランプ回路の第２の出力がアクティブのとき
ハイレベルの信号を出力するデータセレクタと、データ
セレクタの出力をラッチするラッチ回路と、ラッチ回路
にラッチされているデータをディジタル／アナログ変換
する１ビットＤ／Ａ変換器と、１ビットＤ／Ａ変換器の
出力を直流電圧に変換するロウパスフィルタと、ロウパ
スフィルタの出力を増幅し、電流検出用抵抗を介して負
荷に加える主増幅器と、差動増幅器または電圧検出用バ
ッファの出力電圧をアナログ／ディジタル変換するＡ／
Ｄ変換器を有し、ΔΣ変調器およびラッチ回路のサンプ
リング周波数ｆs とロウパスフィルタのカットオフ周波
数と主増幅器の帯域ｆ1 の間にｆs >>ｆ0 ＞ｆ1 の関係
がある。以上の構成により、高価な設定用Ｄ／Ａ変換器
が無く、クランプ回路のアナログ部品点数を削減し、小
型、低価格の直流試験装置を実現することができる。ま
た、回路の多くをディジタル回路で構成しているため、
高信頼化も可能である。
装置は、負荷に流れる電流を検出する電流検出用抵抗
と、電流検出用抵抗の両端の電圧を増幅する差動増幅器
と、負荷にかかる電圧を検出する電圧検出用バッファ
と、負荷の電圧印加電流測定時には電圧値が、負荷の電
流印加電圧測定時には電流値が設定され、設定値を密度
変調し、１ビットのパルス列に変換するΔΣ変調器と、
正クランプ設定値、負クランプ設定値をそれぞれディジ
タル／アナログ変換する第１、第２のＤ／Ａ変換器と、
差動増幅器または電圧検出用バッファの出力電圧を入力
し、出力電圧が第１のＤ／Ａ変換器の正クランプ値を越
えた場合、第１の出力をアクティブにし、出力電圧が第
２のＤ／Ａ変換器の負クランプ値より小さい場合、第２
の出力をアクティブにするクランプ回路と、クランプ回
路の第１および第２の出力が共にインアクティブのと
き、入力されたΔΣ変調器の出力を出力し、クランプ回
路の第１の出力がアクティブのときロウレベルの信号を
出力し、クランプ回路の第２の出力がアクティブのとき
ハイレベルの信号を出力するデータセレクタと、データ
セレクタの出力をラッチするラッチ回路と、ラッチ回路
にラッチされているデータをディジタル／アナログ変換
する１ビットＤ／Ａ変換器と、１ビットＤ／Ａ変換器の
出力を直流電圧に変換するロウパスフィルタと、ロウパ
スフィルタの出力を増幅し、電流検出用抵抗を介して負
荷に加える主増幅器と、差動増幅器または電圧検出用バ
ッファの出力電圧をアナログ／ディジタル変換するＡ／
Ｄ変換器を有し、ΔΣ変調器およびラッチ回路のサンプ
リング周波数ｆs とロウパスフィルタのカットオフ周波
数と主増幅器の帯域ｆ1 の間にｆs >>ｆ0 ＞ｆ1 の関係
がある。以上の構成により、高価な設定用Ｄ／Ａ変換器
が無く、クランプ回路のアナログ部品点数を削減し、小
型、低価格の直流試験装置を実現することができる。ま
た、回路の多くをディジタル回路で構成しているため、
高信頼化も可能である。
【００１１】
【発明の実施の形態】次に、本発明の実施形態について
図面を参照して説明する。
図面を参照して説明する。
【００１２】図１は本発明の一実施形態の半導体直流試
験装置の構成図である。図３中と同じ参照番号は同じも
のを示す。
験装置の構成図である。図３中と同じ参照番号は同じも
のを示す。
【００１３】本実施形態は、図３の従来例における出力
設定値用Ｄ／Ａ変換器２２に代えてΔΣ変調器１６とデ
ータセレクタ１８とＤ−フリップフロップ１９と１ビッ
トＤ／Ａ変換器２０とロウパスフィルタ２１を備え、ク
ランプ回路２３の代りに、コンパレータ１７ａ，１７ｂ
とＤフリップフロップ１７ｃ，１７ｄからなるクランプ
回路１７を備えて構成されている。
設定値用Ｄ／Ａ変換器２２に代えてΔΣ変調器１６とデ
ータセレクタ１８とＤ−フリップフロップ１９と１ビッ
トＤ／Ａ変換器２０とロウパスフィルタ２１を備え、ク
ランプ回路２３の代りに、コンパレータ１７ａ，１７ｂ
とＤフリップフロップ１７ｃ，１７ｄからなるクランプ
回路１７を備えて構成されている。
【００１４】ΔΣ変調器１６は、電圧印加電流測定時に
は電圧値が、電流印加電圧測定時には電流値が設定さ
れ、該設定値を密度変調し、１ビットのパルス列に変換
する。クランプ回路１７は、差動増幅器３または電圧検
出用バッファ４の出力電圧がＤ／Ａ変換器１３に設定さ
れている正クランプ値より大きいとき、コンパレータ７
ａの出力が“１”（ハイレベル）となって、Ｄ−フリッ
プフロップ１７ｃの出力が“１”となり、差動増幅器３
または電圧検出用バッファ４の出力電圧がＤ／Ａ変換器
１４に設定されている負クランプ値より小さくなったと
き、コンパレータ１７ｂの出力が“１”となって、Ｄ−
フリップフロップ１７ｄの出力が“１”になる。データ
セレクタ１８はクランプ回路１７の出力Ａ，Ｂが共に
“０”（ロウレベル）のとき、ΔΣ変調器１６の出力を
そのまま出力し、出力Ａが“１”のとき、“０”を出力
し、出力Ｂが“１”のとき“１”を出力する。Ｄ−フリ
ップフロップ１９はデータセレクタ１８の出力をΔΣ変
調器１６のサンプリング周波数ｆｓと同じ周波数でラッ
チする。１ビットＤ／Ａ変換器２０はＤ−フリップフロ
ップ１９の出力をアナログ値に変換する。ロウパスフィ
ルタ２１はＤ／Ａ変換器２０の出力を直流電圧に変換
し、主増幅器５に加える。この場合、主増幅器５が反転
増幅器であるため、ロウパスフィルタ２１も反転型と
し、極性をそろえる必要がある。
は電圧値が、電流印加電圧測定時には電流値が設定さ
れ、該設定値を密度変調し、１ビットのパルス列に変換
する。クランプ回路１７は、差動増幅器３または電圧検
出用バッファ４の出力電圧がＤ／Ａ変換器１３に設定さ
れている正クランプ値より大きいとき、コンパレータ７
ａの出力が“１”（ハイレベル）となって、Ｄ−フリッ
プフロップ１７ｃの出力が“１”となり、差動増幅器３
または電圧検出用バッファ４の出力電圧がＤ／Ａ変換器
１４に設定されている負クランプ値より小さくなったと
き、コンパレータ１７ｂの出力が“１”となって、Ｄ−
フリップフロップ１７ｄの出力が“１”になる。データ
セレクタ１８はクランプ回路１７の出力Ａ，Ｂが共に
“０”（ロウレベル）のとき、ΔΣ変調器１６の出力を
そのまま出力し、出力Ａが“１”のとき、“０”を出力
し、出力Ｂが“１”のとき“１”を出力する。Ｄ−フリ
ップフロップ１９はデータセレクタ１８の出力をΔΣ変
調器１６のサンプリング周波数ｆｓと同じ周波数でラッ
チする。１ビットＤ／Ａ変換器２０はＤ−フリップフロ
ップ１９の出力をアナログ値に変換する。ロウパスフィ
ルタ２１はＤ／Ａ変換器２０の出力を直流電圧に変換
し、主増幅器５に加える。この場合、主増幅器５が反転
増幅器であるため、ロウパスフィルタ２１も反転型と
し、極性をそろえる必要がある。
【００１５】次に、本実施形態の動作を説明する。
【００１６】出力設定値はΔΣ変調器１６に入力され、
密度変調された１ビットのパルス列に変換される。この
パルス列は、Ｄ−フリップフロップ１９、１ビットＤ／
Ａ変換器２０を通して、ロウパスフィルタ２１に加えら
れ、高精度の直流電圧になる。この直流電圧は、主増幅
器５で増幅された後、電流検出用抵抗２を通して負荷１
に与えられる。電流検出用抵抗２の両端の電圧は差動増
幅器３で検出され、クランプ回路１７に入力される。ク
ランプ回路１７では、この電圧がＤ／Ａ変換器１３，１
４の出力と比較され、１ビットのディジタル信号にな
る。負荷電流ｉが正クランプ値を越えると、出力Ａが
“１”になり、データセレクタ１８はΔΣ変調器１６の
出力パルス列を出力させず、代りに“０”を出力し、出
力電圧を下げる。出力電圧が下がり負荷電流ｉが減少す
ると、出力Ａが“０”（出力Ｂも“０”）になり、従っ
て、負荷電流ｉは正クランプ値で安定し、負荷電流ｉが
大きくなるのを押えることができる。
密度変調された１ビットのパルス列に変換される。この
パルス列は、Ｄ−フリップフロップ１９、１ビットＤ／
Ａ変換器２０を通して、ロウパスフィルタ２１に加えら
れ、高精度の直流電圧になる。この直流電圧は、主増幅
器５で増幅された後、電流検出用抵抗２を通して負荷１
に与えられる。電流検出用抵抗２の両端の電圧は差動増
幅器３で検出され、クランプ回路１７に入力される。ク
ランプ回路１７では、この電圧がＤ／Ａ変換器１３，１
４の出力と比較され、１ビットのディジタル信号にな
る。負荷電流ｉが正クランプ値を越えると、出力Ａが
“１”になり、データセレクタ１８はΔΣ変調器１６の
出力パルス列を出力させず、代りに“０”を出力し、出
力電圧を下げる。出力電圧が下がり負荷電流ｉが減少す
ると、出力Ａが“０”（出力Ｂも“０”）になり、従っ
て、負荷電流ｉは正クランプ値で安定し、負荷電流ｉが
大きくなるのを押えることができる。
【００１７】以上は電圧印加電流測定時の動作である
が、電流印加電圧測定時も同様である。
が、電流印加電圧測定時も同様である。
【００１８】なお、サンプリング周波数ｆs 、ロウパス
フィルタ２１のカットオフ周波数ｆ 0 および主増幅器５
の帯域ｆ1 は、量子化ノイズの減少、クランプ時の系の
安定化のため ｆs >>ｆ0 ＞ｆ1 の関係になければならない。
フィルタ２１のカットオフ周波数ｆ 0 および主増幅器５
の帯域ｆ1 は、量子化ノイズの減少、クランプ時の系の
安定化のため ｆs >>ｆ0 ＞ｆ1 の関係になければならない。
【００１９】図２は本発明の他の実施形態の半導体直流
試験装置の構成図である。本実施形態は、ロウパスフィ
ルタ４の出力を主増幅器５の非反転入力に入力するよう
にしたものである。この場合、ロウパスフィルタ２１は
非反転型となる。
試験装置の構成図である。本実施形態は、ロウパスフィ
ルタ４の出力を主増幅器５の非反転入力に入力するよう
にしたものである。この場合、ロウパスフィルタ２１は
非反転型となる。
【００２０】本実施形態では、高精度の抵抗６，７，１
０が不要になる。
０が不要になる。
【００２１】
【発明の効果】以上説明したように、本発明は、安価
で、小型、かつ高信頼性の半導体直流試験装置を提供で
きる効果がある。
で、小型、かつ高信頼性の半導体直流試験装置を提供で
きる効果がある。
【図１】本発明の一実施形態の半導体直流試験装置の構
成図である。
成図である。
【図２】本発明の他の実施形態の半導体直流試験装置の
構成図である。
構成図である。
【図３】半導体直流試験装置の従来例の構成図である。
１ 負荷 ２ 電流検出用抵抗 ３ 差動増幅器 ４ 電圧検出用バッファ ５ 主増幅器 ６，７，１０ 抵抗 ８，１１ スイッチ（電圧印加電流測定用） ９，１２ スイッチ（電流印加電圧測定用） １３ Ｄ／Ａ変換器（正クランプ値） １４ Ｄ／Ａ変換器（負クランプ値） １５ Ａ／Ｄ変換器（測定値） １６ ΔΣ変調器 １７ クランプ回路 １７ａ，１７ｂ コンパレータ １７ｃ，１７ｄ Ｄ−フリップフロップ １８ データセレクタ １９ Ｄ−フリップフロップ ２０ １ビットＤ／Ａ変換器 ２１ ロウパスフィルタ
Claims (3)
- 【請求項１】 負荷に流れる電流を検出する電流検出用
抵抗と、 該電流検出用抵抗の両端の電圧を増幅する差動増幅器
と、 前記負荷にかかる電圧を検出する電圧検出用バッファ
と、 前記負荷の電圧印加電流測定時には電圧値が、前記負荷
の電流印加電圧測定時には電流値が設定され、該設定値
を密度変調し、１ビットのパルス列に変換するΔΣ変調
器と、 正クランプ設定値、負クランプ設定値をそれぞれディジ
タル／アナログ変換する第１、第２のＤ／Ａ変換器と、 前記差動増幅器または前記電圧検出用バッファの出力電
圧を入力し、該出力電圧が前記第１のＤ／Ａ変換器の正
クランプ値を越えた場合、第１の出力をアクティブに
し、該出力電圧が前記第２のＤ／Ａ変換器の負クランプ
値より小さい場合、第２の出力をアクティブにするクラ
ンプ回路と、 前記クランプ回路の第１および第２の出力が共にインア
クティブのとき、入力された前記ΔΣ変調器の出力を出
力し、前記クランプ回路の第１の出力がアクティブのと
きロウレベルの信号を出力し、前記クランプ回路の第２
の出力がアクティブのときハイレベルの信号を出力する
データセレクタと、 前記データセレクタの出力をラッチするラッチ回路と、 前記ラッチ回路にラッチされているデータをディジタル
／アナログ変換する１ビットＤ／Ａ変換器と、 前記１ビットＤ／Ａ変換器の出力を直流電圧に変換する
ロウパスフィルタと、前記ロウパスフィルタの出力を増
幅し、前記電流検出用抵抗を介して前記負荷に加える主
増幅器と、 前記差動増幅器または前記電圧検出用バッファの出力電
圧をアナログ／ディジタル変換するＡ／Ｄ変換器を有
し、 前記ΔΣ変調器および前記ラッチ回路のサンプリング周
波数ｆs と前記ロウパスフィルタのカットオフ周波数と
前記主増幅器の帯域ｆ1 の間にｆs >>ｆ0 ＞ｆ 1 の関係
がある半導体直流試験装置。 - 【請求項２】 前記クランプ回路は、前記差動増幅器ま
たは前記電圧検出用バッファの出力電圧を前記第１のＤ
／Ａ変換器の正クランプ値と比較し、該正クランプ値よ
り大きいとき第１の論理レベルの信号を出力する第１の
コンパレータと、前記差動増幅器または前記電圧検出用
バッファの出力電圧を前記第２のＤ／Ａ変換器の負クラ
ンプ値と比較し、該負クランプ値より小さいとき第１の
論理レベルの信号を出力する第２のコンパレータと、第
１のコンパレータの出力をラッチする第１のＤ−フリッ
プフロップと、第２のコンパレータの出力をラッチする
第２のＤ−フリップフロップから構成される、請求項１
記載の半導体直流試験装置。 - 【請求項３】 前記主増幅器は前記ロウパスフィルタの
出力を非反転入力に入力する、請求項１または２記載の
半導体直流試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7316652A JPH09159722A (ja) | 1995-12-05 | 1995-12-05 | 半導体直流試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7316652A JPH09159722A (ja) | 1995-12-05 | 1995-12-05 | 半導体直流試験装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09159722A true JPH09159722A (ja) | 1997-06-20 |
Family
ID=18079410
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7316652A Withdrawn JPH09159722A (ja) | 1995-12-05 | 1995-12-05 | 半導体直流試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09159722A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002181852A (ja) * | 2000-12-08 | 2002-06-26 | Advantest Corp | 電流電圧測定装置 |
| JP2002541432A (ja) * | 1999-02-05 | 2002-12-03 | テラダイン・インコーポレーテッド | 自動テスト装置内でパラメトリック測定ユニットを監視及び制御する低コスト構成 |
| JP2005354385A (ja) * | 2004-06-10 | 2005-12-22 | Canon Inc | クランプ回路及び映像処理装置 |
-
1995
- 1995-12-05 JP JP7316652A patent/JPH09159722A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002541432A (ja) * | 1999-02-05 | 2002-12-03 | テラダイン・インコーポレーテッド | 自動テスト装置内でパラメトリック測定ユニットを監視及び制御する低コスト構成 |
| JP2002181852A (ja) * | 2000-12-08 | 2002-06-26 | Advantest Corp | 電流電圧測定装置 |
| JP4511717B2 (ja) * | 2000-12-08 | 2010-07-28 | 株式会社アドバンテスト | 電流電圧測定装置 |
| JP2005354385A (ja) * | 2004-06-10 | 2005-12-22 | Canon Inc | クランプ回路及び映像処理装置 |
| CN100409664C (zh) * | 2004-06-10 | 2008-08-06 | 佳能株式会社 | 信号处理装置 |
| JP4500590B2 (ja) * | 2004-06-10 | 2010-07-14 | キヤノン株式会社 | 信号処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2814362B2 (ja) | 高精度電圧測定装置 | |
| JPH06249889A (ja) | 電圧電流測定ユニットおよび電圧電流測定方法 | |
| US5959463A (en) | Semiconductor test apparatus for measuring power supply current of semiconductor device | |
| US20130208915A1 (en) | System and method for a pcm interface for a capacitive signal source | |
| EP3996282A1 (en) | Wide bandwidth adc with inherent anti-aliasing and high dc precision | |
| KR101024220B1 (ko) | 전력 인가 회로 및 시험 장치 | |
| US8502601B2 (en) | Integrated circuit | |
| JPH01112825A (ja) | 改善されたデルタ変調エンコーダ | |
| US20240044954A1 (en) | Current sensing circuitry | |
| JPH09159722A (ja) | 半導体直流試験装置 | |
| JP4819684B2 (ja) | 差動コンパレータ回路、テストヘッド、及び試験装置 | |
| US11835554B2 (en) | Current sensing circuitry | |
| CN113155159B (zh) | 桥式检测器 | |
| EP0680151B1 (en) | Analog-to-digital conversion device for low frequency low amplitude differential signals | |
| JP2019193067A (ja) | 半導体装置 | |
| JP2004088515A (ja) | Ａｄｃの検査方法及び検査装置 | |
| US7830153B2 (en) | Preventing an overloading of the electronic evaluation system due to voltage spikes in magneto-inductive flowmeters | |
| KR19980082915A (ko) | 오프셋 평가 회로 및 그의 방법 | |
| WO2002033427A1 (fr) | Dispositif et procede de mesure de bruit, et support d'enregistrement | |
| Pereira et al. | Software Based Sigma-Delta Converter with Auto-Calibration Capabilities | |
| JP2008005104A (ja) | シングル差動変換回路 | |
| JPH04178026A (ja) | アナログ・ディジタル混在型半導体集積回路 | |
| JP2827233B2 (ja) | 半導体試験装置 | |
| RU2018137C1 (ru) | Измерительный преобразователь напряжения во временной интервал | |
| JPH0378665A (ja) | 半導体測定装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030304 |