CN100409664C - 信号处理装置 - Google Patents
信号处理装置 Download PDFInfo
- Publication number
- CN100409664C CN100409664C CNB2005100769448A CN200510076944A CN100409664C CN 100409664 C CN100409664 C CN 100409664C CN B2005100769448 A CNB2005100769448 A CN B2005100769448A CN 200510076944 A CN200510076944 A CN 200510076944A CN 100409664 C CN100409664 C CN 100409664C
- Authority
- CN
- China
- Prior art keywords
- unit
- video signal
- signal
- output
- clamp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/16—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
- H04N5/18—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit
- H04N5/185—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit for the black level
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/12—Digital output to print unit, e.g. line printer, chain printer
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Picture Signal Circuits (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明的信号处理装置,包括:输入模拟视频信号的输入单元;将模拟视频信号转换成数字视频信号的A/D转换器;检测从A/D转换器输出的数字视频信号在预定期间的电平的检测单元;检测由检测单元检测出的电平和期望值之间的偏差的偏差输出单元;对偏差输出单元的输出进行总和-增量(sigma-delta)调制的调制单元;以及箝位单元,根据调制单元的输出对输入单元所输入的模拟视频信号进行箝位处理,并且将箝位的模拟视频信号输出到A/D转换器。
Description
技术领域
本发明涉及一种信号处理装置,特别地涉及一种视频信号箝位装置。
背景技术
在已知的电视接收机、录像机或数字摄像机的模拟视频信号输入单元中,与输入信号串联的电容器和A/D转换器(ADC)的输入端之间的信号电势由包括电阻器以及电流源的电路或包括电流源的电路进行增/减。同样,通过使用提供在信号路径上的用于电平漂移的视频放大器,信号的基底电平被箝位(例如,参见日本专利公开No.7-135579)。
图5所示的是已知数字视频信号处理系统中箝位电路的一个例子,如图5所示,在数字视频信号处理系统中,输入模拟视频信号由A/D转换器(ADC)204转换为数字信号,并且接着检测输入视频信号的基底电平。接着,通过在电流源等上进行反馈控制使得所检测到的基底电平和期望值之间的偏差变为0(零),就进行了箝位控制。
在图5中,输入信号201是模拟视频信号。该信号是与诸如NTSC(全国电视系统委员会)系统或是PAL(逐行倒相制)系统的电视信号系统相兼容的复合信号。终端电阻器202具有与用于传输输入信号201的传输线相匹配的阻抗。这里,依照75ohms的传输线使用了75ohms的终端电阻器,其在面向用户的视频设备中为常用的。
耦合电容器203去除DC分量并且在所连接的外部设备(没有显示)以及本电路的ADC204的输入端之间实现AC耦合。该ADC204将输入信号201转换成数字信号。数字滤波器205为低通滤波器或是陷波滤波器,其将副载波信号分量从作为复合信号的输入信号201中去除且将带有SYNC(同步)的亮度信号分量分离。
同步信号(SYNC)检测器/分离器206将复合SYNC信号分量从数字滤波器205获得的具有SYNC的亮度信号分量中分离。基底电平检测器207参考从SYNC检测器/分离器206处获得的复合SYNC信号分量来检测基底部分的数字电平(信号电平)。
误差检测反馈控制器208将基底电平的任意设定期望值与通过将由基底电平检测器207所检测到的输入信号201的信号电平进行AD转换而获得的数字值进行比较,从而获得其间的偏差(误差)。根据此偏差,误差检测反馈控制器208输出控制信号到第一电流源210和第二电流源211以修正误差,从而进行了反馈控制。
箝位定时控制器209根据从SYNC检测器/分离器206处获得的复合SYNC信号分量来控制来自误差检测反馈控制器208的控制信号的输出定时。例如,通过仅在视频信号的后沿部分进行箝位控制,可以避免对视频信号的影响。
第一电流源210被安置在连接电容器203和ADC204的连接线与电源电压之间。该电流源210在误差检测反馈控制器208的输出值为1时置为ON,并且对电容器203进行充电以提高基底电平。第二电流源211被安置在连接电容器203和ADC204的连接线与地之间。该电流源211在误差检测反馈控制器208的输出值为0时定为ON,并且对电容器203进行放电以降低基底电平。
第一电流源210可以由电阻器代替而控制可以仅由第二电流源211进行。同样地,第二电流源211可以由电阻器代替而控制可以仅由第一电流源210进行。
输入信号201被第一电流源210或第二电流源211箝位,由ADC204转换为数字信号,并且通过数字滤波器205滤波。相应地,获得数字视频信号212。在图5中,ADC 204、数字滤波器205、SYNC检测器/分离器206、基底电平检测器207、误差检测反馈控制器208,以及箝位定时控制器209都集成一体以形成集成电路2A。
代替第一电流源210和第二电流源211的使用,可以在信号路径上电容器203之后提供一个视频放大器以使信号电平漂移。当使用了视频放大器时,通过将输入模拟信号输入到视频放大器的正极输入端以及将来自误差检测反馈控制器208的控制信号输入到视频放大器的负极输入端,可以实现箝位控制。
然而,一直需要一个配置简化的可以箝位模拟视频信号的基底电平而无须使用电流源或视频放大器的箝位电路。
发明内容
本发明意在解决上述的问题并且提供了一种具有简化配置且可以进行箝位处理的装置。
根据本发明的一个方面,一种信号处理装置,包括:输入模拟视频信号的输入单元;将模拟视频信号转换成数字视频信号的A/D转换器;检测从A/D转换器输出的数字视频信号在预定期间内的电平的检测单元;检测由检测单元检测出的电平和期望值之间的偏差的偏差输出单元;对偏差输出单元的输出进行总和-增量调制的调制单元;以及箝位单元,其根据调制单元的输出对输入单元所输入的模拟视频信号进行箝位处理,并且将箝位后的模拟视频信号输出到A/D转换器。
本发明的更多优点和特征将在以下结合附图对示例性实施例进行的描述中变得明显。
附图说明
图1是表示根据本发明的第一实施例的包括视频信号箝位电路的视频信号处理系统(或视频处理装置)的示意配置的方框图。
图2示出根据第一实施例的视频信号(NTSC)的一个例子。
图3是根据本发明第二实施例的包括视频信号箝位电路的视频信号处理系统的示意配置的方框图。
图4是根据本发明第三实施例的包括视频信号箝位电路的视频信号处理系统的示意配置的方框图。
图5示出已知数字视频信号处理系统中的箝位电路的一个例子。
具体实施方式
以下,对于本发明的实施例的将结合附图进行描述。
第一实施例
首先,描述根据本发明第一实施例的视频信号的箝位电路。图1是根据第一实施例的包括箝位电路的视频信号处理系统(或视频处理装置)的示意配置的方框图。
如图1所示,用以执行AD转换以及数字处理的电路配置为专用集成电路(ASIC)。图1中,输入信号101为模拟视频信号。具体地,输入信号101为NTSC系统的复合视频信号。输入信号101并不限于NTSC系统的复合视频信号,还可以是亮度信号(Y)或PAL系统的视频信号等。
终端电阻器102连接在传输输入信号101的传输线和地之间并且实现与传输线匹配的阻抗。这里,依照75ohms的传输线使用了一个75ohms的终端电阻器,其在面向用户的视频设备中为常用的。
耦合电容器103连接在视频信号(输入信号101)的传输线和A/D转换器(ADC)104的输入端之间,对A/D转换器104将在其后进行描述。耦合电容器103去除由外围设备(没有显示)通过传输线提供的输入视频信号101中的DC分量,并且将视频信号输入到ADC 104的输入端。换句话说,耦合电容器103用以AC耦合输入信号101。
ADC 104将AC耦合过的模拟输入信号101转换成数字信号。这里,ADC 104以27MSPS(兆样本/秒)的采样率进行操作并且以8比特/样本输出数字数据。
数字滤波器105将副载波信号分量从ADC 104输出的数字视频信号(复合信号)中去除,分离具有SYNC的亮度信号分量,并输出数字视频信号113。具体地,数字滤波器105是低通滤波器或陷波滤波器。
同步信号(SYNC)检测器/分离器(SYNC分离单元)106将一复合SYNC信号分量从数字滤波器105处获得的具有SYNC的亮度信号分量中分离出来。基底电平检测器(电平检测单元)107参考从SYNC检测器/分离器106处获得的复合SYNC信号分量检测基底部分的数字电平(信号电平)。
误差检测反馈控制器(偏差输出单元)108将基底电平的任意设置期望值与基底电平检测器107所检测的信号电平进行比较并且将其间的偏差(误差)输出到总和-增量(sigma-delta)调制器(SDM)(调制单元)109,以后将对其进行描述。
现在,对本实施例所处理的视频信号进行描述。图2是本实施例所处理的输入视频信号的一个状态。图2所示的视频信号相当于NTSC系统中电视信号的一条水平线(1H)。在纵轴,左侧表示的是模拟视频信号的模拟信号电平(-40-100IRE)而右侧表示的是经过AD转换之后的数字视频信号的数字信号电平(0-255)。图2左侧从-40到100IRE的值表示的是根据NTSC格式的输入信号101的模拟输入范围。
如图2所示,本实施例中,基底电平(后沿303的信号电平)是0IRE,复合SYNC凹口302的信号电平为-40IRE,并且视频信号波形301的视频信号部分具有100%电平的白度。也就是,图2所示的视频信号波形301是100%白度的信号也因此是复合信号,但是为了简化说明就不在视频信号部分(除去期间305的期间306)叠加色度信号。
另一方面,图2右侧从0到255的值对应着对照模拟输入范围的ADC 104的输出范围(8bits)。这里,显示了理想的基底箝位可以获得的数字值。
从图示可以理解,期望的基底电平的数字值是75,其对应于0IRE。视频信号波形301是输入信号101的波形。复合SYNC凹口302表示水平的同步信号。波形304指的是彩色脉冲串信号,其在NTSC系统中具有3.579545MHZ的频率。期间305为水平消隐期间(水平回扫期间)并且在NTSC系统中为10.9±0.2μs。期间306为一条水平线的期间并且在NTSC系统中为63.555μs。
再回到附图1,总和-增量调制器(SDM)109从误差检测反馈控制器108处接收基底电平误差并且以54MHz的操作频率进行总和-增量调制(也称为增量-总和(delta-sigma)调制),该频率足够高于输入视频信号的带宽,并且接着将1比特/样本的调制信号输出。
附带地,由于“总和”与“增量”可以互换,总和-增量调制器109也可以被称为“增量-总和调制器”(DSM)。
为了增加箝位处理的精确度,SDM 109的输出可以是2比特/样本的数字数据,并且提供在SDM109的下一级的低通滤波器(LPF)单元可以由D/A转换器取代。
箝位定时控制器110根据从SYNC检测器/分离器106处获得的复合SYNC信号分量控制SDM 109的输出定时。
在常用的基底箝位中,箝位处理通常在包含在没有显示为图像的水平消隐期间305的后沿303上进行。这种方法适用于本实施例。
SDM 109响应箝位定时控制器110的定时信号进行箝位处理。
电阻器111连结在SDM109的输出端以及耦合电容器103和ADC104的节点之间。电容器112的一端连接到地而其另一端经过电阻器111连接到SDM109。电容器112和电阻器111合起来作为低通滤波器。低通滤波器使被反馈控制以减小基底电平误差的信号,也就是,被SDM109总和-增量调制的信号,变得平滑(去除影响图像的高频分量),从而产生箝位控制信号。通过使用这种箝位控制信号,其中的DC分量已被耦合电容器103去除的输入信号被箝位。
如上所述,耦合电容器103从输入信号101中去除DC分量,且在信号上进行了基底箝位。接着,信号被ADC 104转换成数字信号并通过数字滤波器105滤波,从而获得数字视频信号113。
集成电路(IC)1A为专用IC(ASIC),其中集成了上述的ADC 104、数字滤波器105、SYNC检测器/分离器106、基底电平检测器107、误差检测反馈控制器108、SDM 109以及箝位定时控制器110。附带地,IC 1A是仅由CMOS(互补金属氧化物半导体)工艺制成的半导体电路。
IC 1A中所使用的操作时钟是这样生成的。振荡器(没有显示)生成13.5MHZ的时钟,PLL(锁相环)电路(没有显示)将该时钟乘以2和4。相应地,生成27MHZ(=13.5MHZ×2)以及54MHZ(=13.5MHZ×4)的操作时钟。
另外一个频率可以用于操作时钟。例如,振荡器的一个频率可以当作是输入视频信号的视频格式(NTSC或PAL)的副载波频率,并且该PLL电路可以增加副载波频率。通过使用这些频率,就可以简化系统的配置。
图1所示的根据第一实施例的上述基底箝位方法与图5所示的已知技术之间的显著差别在于用以生成箝位控制信号的方法,该箝拉控制信号控制从耦合电容器103输出的视频信号的电平。
现在,比较第一实施例的箝位电路和图5所示的已知技术的箝位电路。在图5所示的已知技术中,基底电平由外部安装在IC 2A上的电流源(或视频放大器)控制。
另一方面,本实施例中,控制基底电平的信号由SDM 109以及低通滤波器的组合而生成。SDM109和低通滤波器的组合可以被视为一个总和-增量调制D/A转换器。
这样,通过提供SDM 109,其为小尺寸并因此可以容易地合并到IC 1A上,就只需要由R(电阻器111)和C(电容器112)组成的低通滤波器作为外部元件,而已知的箝位电路要求诸如晶体管的电流源,或是视频放大器作为IC 2A的外部元件。
由这种配置,系统中元件的数量可以减少,并且封装面积以及成本相对于已知技术也可以降低。
进一步,通过改变由R和C组成的低通滤波器特性,可以有意地在输入视频信号上叠加一个SDM 109的高频分量,因此就可以解决某些系统中发生的特定输入图像的输出图像的差拍问题。这个问题可以通过使用SDM 109的随机噪声特性进行伪抖动而解决。
第二实施例
接下来,对根据本发明的第二实施例对于视频信号的箝位电路进行描述。图3是根据第二实施例的包括箝位电路的视频信号处理系统(或视频处理装置)的示意配置的方框图。
在图3所示的第二实施例中,由参考标号401-409,411以及412标注的元件等同于图1所示的第一实施例中的由参考标号101-109,111以及112标注的元件,并因此对其的描述在此省略。第二实施例的电路配置明显有别于第一实施例的电路配置之处在于没有提供图1所示的箝位定时控制器110并且在数字滤波器405的下一级提供了一个前向馈送控制器413。
由这种配置,根据第二实施例的箝位电路在一条水平线的全部期间内,而不是仅在一条水平线的部分期间内进行箝位处理。进一步,如果基底电平的起伏不能被反馈回路的箝位控制抑制住,前向馈送控制器413可以补足基底电平的起伏。
更具体地,当基底电平的期望值和由误差检测反馈控制器408检测到的实际输入数字值之间的偏差(误差)在基底箝位处理的反馈控制之后仍然保持时,前向馈送控制器413进行前向馈送控制以使基底电平接近期望值并且接着输出数字视频信号414。
换句话说,通过在输入信号401上进行基底箝位、利用ADC 404将输入信号401转换成数字信号以及通过数字滤波器405和前向馈送控制器413进行滤波,生成数字视频信号414。IC 4A是ASIC,其中集成了ADC 404、数字滤波器405、SYNC检测器/分离器406、基底电平检测器407、误差检测反馈控制器408、SDM 409以及前向馈送控制器413。例如,IC 4A是一个由CMOS(互补金属氧化物半导体)工艺制成的半导体电路。
如上所述,在根据第二实施例的箝位电路中,通过组合使用SDM409以及低通滤波器对基底电平进行控制。根据这种配置,诸如晶体管的电流源,或是视频放大器不需要如图5所示的已知IC 2A一样被外部安装于IC 4A。
也就是,如图3所示,通过提供SDM409,其为小尺寸故而可容易地合并于IC 4A中,以及通过外部安装由R(电阻器411)和C(电容器412)组成的低通滤波器可以实现箝位处理。相应地,相较于已知技术,元件的数量可以减少并且封装面积以及成本也可以降低。
另外,在根据第二实施例的箝位电路中,以高于输入视频信号频带的操作频率进行总和-增量调制以生成箝位控制信号。于是,即使是在视频信号的整个期间,而不是仅在视频信号的有限一段期间进行箝位控制时,影响视频信号的频带的噪音和差拍也不会发生。
因此,即使当大电流泄漏到了ADC 404,视频信号也不会因此受影响且可以实现足够响应性能的基底箝位控制。
而且,除了通过反馈控制的基底箝位,第二实施例实现了前向馈送控制以补足不能被反馈控制抑制住的基底电平的起伏。
第三实施例
接下来,对根据本发明的第三实施例的视频信号的箝位电路进行描述。图4是表示根据第三实施例的包括箝位电路的视频信号处理系统(或视频处理装置)的示意配置的方框图。
在图4所示的第三实施例中,由参考标记501至512标注的元件等同于图1所示的第一实施例中由参考标记101至112标注的元件,因此对其的描述在此省略。图4所示的前向馈送控制器513等同于图3所示的前向馈送控制器413。
图4所示的电路配置明显不同于第一和第二实施例的电路配置之处在于提供了系统控制单元(设置控制单元)515。该系统控制单元515控制误差检测反馈控制器508、箝位定时控制器510以及前向馈送控制器513以便以变化的方式控制箝位处理的执行定时、误差检测反馈控制量以及前向馈送控制量。
更具体地,系统控制单元515以变化的方式控制箝位定时控制器510中的箝位控制信号的输出定时、误差检测反馈控制器508中的误差检测反馈控制量以及前向馈送控制器513中的前向馈送控制量。IC5A是ASIC,其中集成了ADC 504、数字滤波器505、SYNC检测器/分离器506、基底电平检测器507、误差检测反馈控制器508、SDM 509、前向馈送控制器513以及系统控制单元515。例如,IC 5A是一个由CMOS工艺制成的半导体电路。
在具有根据第三实施例的上述配置的箝位电路中,通过组合使用SDM 509以及低通滤波器来控制基底电平。于是,诸如晶体管的电流源,或是视频放大器不需要如图5所示的IC 2A一样被外部安装于IC5A。
也就是,通过提供SDM509,其尺寸小故而可容易地合并于IC 5A中,以及通过外部安装由R(电阻器511)和C(电容器512)组成的低通滤波器可以实现箝位处理。由这种配置,相较于已知技术,元件的数量可以减少并且封装面积以及成本也可以降低。
进一步,第三实施例中,系统控制单元515实现仅在消隐期间的箝位控制以及在包括视频部分的整个期间的箝位控制。更进一步,可以实现各种基底箝位方法。例如,可以根据输入视频信号的亮度水平改变箝位控制量。
进一步,通过允许系统控制单元515通过SDM 509和低通滤波器控制反馈控制量(反馈增益)以及控制数字前向馈送控制量(前向馈送增益),可以更充分地控制基底箝位。
如上所述,在已知的基底箝位控制中,诸如晶体管的电流源,或视频放大器必须如图5所示外部安装于IC 2A上。
另一方面,根据第一到第三实施例的箝位电路,小尺寸的SDM被合并在主要处理具有视频带宽的信号的IC上。在这种配置中,只要求由R(电阻器)和C(电容器)构成的低通滤波器(总和-增量调制DAC)作为外部元件。这样就实现了元件数量、封装面积以及成本的降低。
另外,在根据上述实施例的箝位电路中,依靠系统配置,可以获得下述的一些优点。
经过箝位处理后的输出图像上的差拍问题可以通过使用SDM的随机噪声特性进行伪抖动而解决。具体地,通过改变低通滤波器特性,可以有意地在输入视频信号上叠加一个总和-增量调制的高频分量。
除了通过反馈控制进行基底箝位,进行前向馈送控制以补足不能被反馈控制抑制的基底电平的起伏。相应地,可以实现更为适当的基底箝位控制。
即使是在视频信号的整个期间,而不是仅在视频信号的有限一段期间进行箝位控制,影响视频信号频带的噪音和差拍也不会发生。相应地,即使当大电流泄漏到了ADC,视频信号也不会因此受影响且可以实现具有足够响应性能的基底箝位。
相反地,通过提供作为可变控制单元的系统控制单元,可以实现各种基底箝位方法。例如,箝位控制可以仅在消隐期间或在视频信号的整个期间进行。同样,箝位控制量可以根据输入视频信号的亮度水平而灵敏地改变。进一步,由于系统控制单元可以以变化的方式通过SDM和低通滤波器控制反馈控制量(反馈增益),以及控制数字前向馈送控制量(前向馈送),所以就可以更为充分地进行基底箝位控制。
通过从存储器读取对应程序并且允许CPU(中央处理器)执行该程序,可以实现根据上述实施例的箝位电路的的系统控制器的每一块的处理功能。作为选择,每个功能的全部或部分可以通过专用的硬件实现。
上述存储器的例子包括:非易失性存储器,例如磁光盘装置以及闪存;仅能读取数据的记录介质,例如CD-ROM(只读光盘存储器);除RAM(随机存取存储器)以外的易失性存储器;以及通过合并这些介质而形成的计算机可读/可写记录介质。
用以实现在上述箝位电路中的系统控制器中进行每一个处理的功能的程序可以记录在计算机可读记录介质上,并且所记录的程序可以由计算机系统读出并且执行以便进行每个处理。这里,“计算机系统”包括诸如OS(操作系统)和外围设备的硬件。
可以通过传输介质或传输介质中的传输波将程序从计算机系统的存储装置等中转移到另一个计算机系统中。这里,用于传输程序的“传输介质”是具有传输信息的功能的介质,例如,诸如因特网的网络,以及诸如电话线的通信线。
程序可以用来仅实现部分的上述功能。进一步,该程序可以是所谓的勘误文件(勘误程序),其配合记录在计算机系统中的程序可以实现上述的功能。
进一步,诸如记录上述程序的计算机可读记录介质的程序产品可以用于本发明的实施例中。
虽然参照示例性实施例说明了本发明,但应当理解的是本发明并不仅限于所公开的实施例。相反地,本发明意在覆盖包括在所附权利要求的精神和范围内的各种的修改和等效安排。对应于每个上述实施例的说明书的权利要求的数量不是必须为1。进一步,上述实施例并不限制每个权利要求的要素。
Claims (12)
1. 一种信号处理装置,包括:
输入模拟视频信号的输入单元;
将所述模拟视频信号转换成数字视频信号的A/D转换器;
检测从所述A/D转换器输出的所述数字视频信号在预定期间内的电平的检测单元;
检测由所述检测单元检测出的电平和期望值之间的偏差的偏差输出单元;
对所述偏差输出单元的输出进行总和-增量调制的调制单元;以及
箝位单元,该箝位单元进行箝位处理,其中通过将调制单元的输出提供到从输入单元输入的模拟视频信号而对模拟视频信号的电平进行调整,并且将箝位后的模拟视频信号输出到所述A/D转换器。
2. 根据权利要求1的信号处理装置,其中,所述箝位单元包括低通滤波器,对所述调制单元的输出进行滤波并且将来自调制单元的输出提供到模拟视频信号。
3. 根据权利要求1的信号处理装置,其中,所述调制单元在所述模拟视频信号的一条水平线的全部期间内输出调制结果,并且所述箝位单元在所述模拟视频信号的一条水平线的全部期间内通过将所述调制单元的输出提供到模拟视频信号而进行所述箝位处理。
4. 根据权利要求1的信号处理装置,其中,所述检测单元检测所述数字视频信号的基底电平,所述调制单元仅在所述模拟视频信号的基底期间内输出调制结果,并且所述箝位单元仅在所述基底期间内进行所述箝位处理。
5. 根据权利要求1的信号处理装置,其中,所述调制单元的操作频率高于所述模拟视频信号的频带。
6. 根据权利要求5的信号处理装置,其中,所述调制单元的所述操作频率是所述模拟视频信号的彩色副载波信号频率的n倍,其中n是大于或等于2的整数。
7. 根据权利要求1的信号处理装置,进一步包括设置单元,该设置单元在所述调制单元输出调制结果时任意设置一个期间,其中,所述箝位单元仅在该设置单元设置的期间内进行所述箝位处理。
8. 根据权利要求1的信号处理装置,进一步包括增益改变单元,该增益改变单元任意改变所述偏差输出单元的输出增益,并且将所述输出增益输出到所述调制单元。
9. 根据权利要求1的信号处理装置,其中,所述调制单元输出1比特/样本的信号。
10. 根据权利要求1的信号处理装置,进一步包括设置单元,该设置单元任意设置所述期望值。
11. 根据权利要求1的信号处理装置,其中,所述A/D转换器、所述检测单元、所述偏差输出单元以及所述调制单元被安置在集成电路上,并且所述输入单元和所述箝位单元被安置在该集成电路外的另一个电路上。
12. 一种信号处理方法,包括计算机可执行处理步骤,该处理步骤用于使计算机执行权利要求1中各单元的功能。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004172786A JP4500590B2 (ja) | 2004-06-10 | 2004-06-10 | 信号処理装置 |
JP172786/2004 | 2004-06-10 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1708102A CN1708102A (zh) | 2005-12-14 |
CN100409664C true CN100409664C (zh) | 2008-08-06 |
Family
ID=34941626
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2005100769448A Expired - Fee Related CN100409664C (zh) | 2004-06-10 | 2005-06-09 | 信号处理装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7460177B2 (zh) |
EP (1) | EP1605688A3 (zh) |
JP (1) | JP4500590B2 (zh) |
KR (1) | KR100733936B1 (zh) |
CN (1) | CN100409664C (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI273848B (en) * | 2004-10-05 | 2007-02-11 | Sanyo Electric Co | Video signal processing circuit |
TWI271102B (en) * | 2005-03-04 | 2007-01-11 | Chip Advanced Technology Inc | Method for video signal process and method for signal processing apparatus calibration |
US20090190035A1 (en) * | 2008-01-29 | 2009-07-30 | Chao-Hsin Lu | Circuit for processing video signal |
US7903384B2 (en) * | 2008-11-28 | 2011-03-08 | Panasonic Corporation | Ground detection circuit for video signal driver to prevent large clamp transistor current |
CN102026349B (zh) * | 2010-12-09 | 2014-08-13 | 中兴通讯股份有限公司 | 发射功率的控制方法及装置 |
US9632111B2 (en) | 2013-12-10 | 2017-04-25 | Infineon Technologies Ag | Passive input filter with clamping for shunt measurements |
CN112309311B (zh) * | 2019-07-26 | 2022-03-22 | 西安诺瓦星云科技股份有限公司 | 显示控制方法、装置和显示控制卡以及计算机可读介质 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07135579A (ja) * | 1993-11-12 | 1995-05-23 | Matsushita Electric Ind Co Ltd | クランプ回路 |
CN1117686A (zh) * | 1994-01-05 | 1996-02-28 | 三星电子株式会社 | 具有用于被埋入tv信号的数字信号的∑-δ模拟/数字转换的接收机 |
JPH09159722A (ja) * | 1995-12-05 | 1997-06-20 | Advantest Corp | 半導体直流試験装置 |
CN1273711A (zh) * | 1998-04-24 | 2000-11-15 | 皇家菲利浦电子有限公司 | 带有总和增量调制器的视频速率数/模转换器 |
US6437718B1 (en) * | 2000-06-28 | 2002-08-20 | Trw Inc. | Continuous time delta-sigma modulator |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2814039B2 (ja) * | 1991-09-12 | 1998-10-22 | シャープ株式会社 | クランプ回路 |
JP2830599B2 (ja) * | 1992-04-13 | 1998-12-02 | 日本電気株式会社 | ペデスタルクランプ装置 |
US5410366A (en) | 1993-11-01 | 1995-04-25 | Motorola, Inc. | Circuit and method of clamping a video signal with first and second current sources |
JPH07295409A (ja) * | 1994-04-25 | 1995-11-10 | Canon Inc | 加熱定着装置及びその製造方法 |
JP3326661B2 (ja) * | 1995-01-12 | 2002-09-24 | ソニー株式会社 | クランプパルス発生回路 |
JPH10285432A (ja) * | 1997-04-03 | 1998-10-23 | Nec Corp | 映像信号のクランプ装置 |
FR2798791B1 (fr) * | 1999-09-17 | 2001-12-07 | Thomson Csf | Convertisseur numerique-analogique en courant |
DE10042281A1 (de) * | 2000-08-29 | 2002-03-14 | Philips Corp Intellectual Pty | Schaltungsanordnung zur Regenerierung des Schwarzwertes von Videosignalen |
AU2002217772A1 (en) * | 2000-11-27 | 2002-06-03 | Thomson Licensing S.A. | Back-porch clamp |
JP2004172786A (ja) * | 2002-11-19 | 2004-06-17 | Sony Corp | オーディオ信号の再生方法および再生装置 |
JP2004215184A (ja) * | 2003-01-08 | 2004-07-29 | Renesas Technology Corp | クランプ回路 |
EP1615430B1 (en) * | 2003-04-15 | 2011-08-10 | Asahi Kasei EMD Corporation | Automatic gain control circuit |
TW595120B (en) * | 2003-05-21 | 2004-06-21 | Sunplus Technology Co Ltd | Delta-Sigma modulator |
US7345714B2 (en) * | 2005-01-13 | 2008-03-18 | National Semiconductor Corporation | Video signal clamp |
-
2004
- 2004-06-10 JP JP2004172786A patent/JP4500590B2/ja not_active Expired - Fee Related
-
2005
- 2005-06-09 KR KR1020050049143A patent/KR100733936B1/ko not_active IP Right Cessation
- 2005-06-09 EP EP05253555A patent/EP1605688A3/en not_active Withdrawn
- 2005-06-09 US US11/148,824 patent/US7460177B2/en not_active Expired - Fee Related
- 2005-06-09 CN CNB2005100769448A patent/CN100409664C/zh not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07135579A (ja) * | 1993-11-12 | 1995-05-23 | Matsushita Electric Ind Co Ltd | クランプ回路 |
CN1117686A (zh) * | 1994-01-05 | 1996-02-28 | 三星电子株式会社 | 具有用于被埋入tv信号的数字信号的∑-δ模拟/数字转换的接收机 |
JPH09159722A (ja) * | 1995-12-05 | 1997-06-20 | Advantest Corp | 半導体直流試験装置 |
CN1273711A (zh) * | 1998-04-24 | 2000-11-15 | 皇家菲利浦电子有限公司 | 带有总和增量调制器的视频速率数/模转换器 |
US6437718B1 (en) * | 2000-06-28 | 2002-08-20 | Trw Inc. | Continuous time delta-sigma modulator |
Also Published As
Publication number | Publication date |
---|---|
KR20060048291A (ko) | 2006-05-18 |
KR100733936B1 (ko) | 2007-06-29 |
CN1708102A (zh) | 2005-12-14 |
US20050275756A1 (en) | 2005-12-15 |
JP2005354385A (ja) | 2005-12-22 |
US7460177B2 (en) | 2008-12-02 |
JP4500590B2 (ja) | 2010-07-14 |
EP1605688A2 (en) | 2005-12-14 |
EP1605688A3 (en) | 2008-05-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100409664C (zh) | 信号处理装置 | |
JP2547563B2 (ja) | 安定化装置 | |
JP2587633B2 (ja) | 信号処理装置 | |
US5410366A (en) | Circuit and method of clamping a video signal with first and second current sources | |
KR100287510B1 (ko) | 신호클램핑장치 | |
KR100908748B1 (ko) | 컬러 스트라이프 인코딩에 내성을 갖는 크로미넌스 처리장치 | |
US5218448A (en) | Signal reproducing apparatus | |
KR840000113B1 (ko) | 주기적으로 바이어스되는 비데오 디스크 플레이어 서보장치 | |
JP3325469B2 (ja) | 自動利得制御ループ回路 | |
KR0169618B1 (ko) | 스큐 보상 및 잡음을 제거하기 위한 영상신호 처리장치 | |
KR100477406B1 (ko) | 콤필터장치 | |
JP2993012B2 (ja) | 信号処理回路 | |
JPS63278471A (ja) | ビデオ信号のクランプ回路 | |
JP2659464B2 (ja) | 磁気記録再生装置 | |
EP0487184A2 (en) | Circuit for recording and reproducing time base error corrector reference signal | |
JPH0677760A (ja) | フィルタ回路の自動周波数調整回路 | |
JP3135374B2 (ja) | 周波数特性自動調整回路 | |
JPH0632463B2 (ja) | 色差線順次信号のクランプ回路 | |
JPS6268379A (ja) | ビデオ信号プロセツサ | |
JPH0219084A (ja) | 記録再生装置 | |
JPH02249389A (ja) | Fm変調回路 | |
HU188617B (en) | Circuit arrangement for processing signals generated by pickup unit of colour pickup tv camera,favourably for secam-system | |
KR20000026823A (ko) | 방송방식 자동판별장치 및 방법 | |
JPH03154494A (ja) | 画像信号記録再生システム | |
JPH03289782A (ja) | Vtr装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080806 Termination date: 20160609 |