EP1020733A2 - Integrierte Halbleiterschaltung und Verfahren zur Funktionsüberprüfung von Pad-Zellen - Google Patents

Integrierte Halbleiterschaltung und Verfahren zur Funktionsüberprüfung von Pad-Zellen Download PDF

Info

Publication number
EP1020733A2
EP1020733A2 EP00100014A EP00100014A EP1020733A2 EP 1020733 A2 EP1020733 A2 EP 1020733A2 EP 00100014 A EP00100014 A EP 00100014A EP 00100014 A EP00100014 A EP 00100014A EP 1020733 A2 EP1020733 A2 EP 1020733A2
Authority
EP
European Patent Office
Prior art keywords
pad
signal
circuit
output
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
EP00100014A
Other languages
English (en)
French (fr)
Other versions
EP1020733A3 (de
EP1020733B1 (de
Inventor
Wilfried Dr. Daehn
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of EP1020733A2 publication Critical patent/EP1020733A2/de
Publication of EP1020733A3 publication Critical patent/EP1020733A3/de
Application granted granted Critical
Publication of EP1020733B1 publication Critical patent/EP1020733B1/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G01R31/31715—Testing of input or output circuits; test of circuitry between the I/C pins and the functional core, e.g. testing of input or output driver, receiver, buffer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G01R31/3016—Delay or race condition test, e.g. race hazard test
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Definitions

  • the invention relates to a semiconductor integrated circuit with pad cells and a method for checking their function.
  • Integrated semiconductor circuits have pad cells that are composed of a connection pad with a flat Connection area for external leads and one upstream output driver.
  • the external supply lines serve to exchange data or signals between different Circuits or assemblies in the pad cells integrated output driver for digital output Signals on the external feed lines.
  • These output drivers need for reliable operation of the integrated Circuit and the modules connected to the circuit in their functionality, especially with regard to the transmission behavior of signals, precisely specified requirements are enough.
  • the object of the present invention is an integrated Specify semiconductor circuit with pad cells with which a functional test of the pad cells with regard to their transmission behavior with a relatively small apparatus Measurement effort can be made, and also a method to be specified for carrying out the functional test.
  • the integrated circuit according to the invention has a signal generator to generate periodic signal sequences whose periodic output signal in a test mode an input fed to a pad cell to be tested as an input signal is. By loading the pad cell with one periodic signal can be an external measurement at the output the pad cell in the frequency domain.
  • a measuring arrangement is used with the integrated circuit, with which a measurement of the frequency spectrum is carried out is characterized by the dynamic behavior of the pad cell can be.
  • the detection of harmonics up to fifth harmonic is sufficient and the mutual frequency spacing between these harmonics is relatively large the requirements for the resolution of the measurement in the frequency domain and thus the equipment of the measuring device is low being held.
  • the signal generator is reprogrammable to generate various periodic signal sequences. So there is the possibility the measurement of the characteristics at different speeds adapting switching pad cells, for example by a Signal sequence with a short period of time at proportionate fast switching output drivers and a signal sequence with longer period with relatively slow switching Output drivers.
  • the inputs of the Pad cells to be tested in parallel with one or more connections connected for the output signal of the signal generator be, or in series via, for example, each a slide register cell with a connection for the output signal of the signal generator be connected. In this way, all the pad cells to be tested get the same input signal delayed by one clock period.
  • FIG. 1 shows in the upper part an arrangement for functional testing of a pad cell PC of an integrated circuit.
  • This arrangement is intended to characterize the transmission behavior of the output driver of the pad cell PC in a test mode.
  • a digital signal U E equal to a step function from a low signal level to a high signal level is applied to the input E of the pad cell PC (connection for the input signal of the output driver) and the signal curve of the signal U DQ at the output DQ of the pad cell PC (Connection for the supply line to be connected to the connection pad) measured.
  • This signal curve characterizes the dynamic behavior of the pad cell PC, which can be simulated using an equivalent circuit diagram with model parameters.
  • An exemplary circuit diagram of an output driver of a pad cell PC with the model parameters R D1 , R D2 , L, C is shown in FIG. 2.
  • FIG. 1 a simplified course of the so-called step response of the signal UDQ, caused by the step function of the signal UE, is shown.
  • the voltage level of the signal UDQ does not suddenly jump from the switch-on time t1 to the value U H in the steady state, but rather more slowly in a dynamic course according to the values of the model parameters R D1 , R D2 , L, C, characterized by the current constant ⁇ .
  • their size depends on the values of the model parameters R D1 , R D2 , L, C.
  • the functionality of a pad cell PC in Figure 1 is that the voltage level of the UDQ signal between a minimum time tmin and a maximum time tmax from the switch-on time t1 has a value that is in the tolerance range between a minimum value Umin and a maximum value Umax lies.
  • the course 1 of the signal UDQ shows an example Step response of a functional pad cell PC.
  • the course 2 of the signal UDQ shows an exemplary step response a faulty pad cell PC.
  • the time between tmin and tmax in the current state of development a few 100 ps, which means that they are comparatively high Requirements placed on the measuring accuracy of the measuring apparatus.
  • Figure 3 shows a circuit arrangement with a signal generator SG for generating periodic signal sequences.
  • a signal generator SG for generating periodic signal sequences.
  • DQ is also periodic
  • This Course can be in a measuring process with one at the exit DQ from externally connected measuring arrangement SAZ, which for A spectral analysis is suitable, for example with a so-called spectral analyzer and by analyzing the recorded frequency spectrum be characterized.
  • the pad cell PC was characterized by the model parameters R D1 , R D2 , L and C.
  • the resistors R D1 and R D2 model the forward resistances of the switching transistors T1 and T2, L the lead inductances and C the lead capacitances.
  • the values of the previously set model parameters of the pad cell PC are determined in succession in a known manner (for example by means of a Fourier analysis) on the basis of the frequency spectrum, which comprises the amplitude response and / or the phase response, and the step response of the pad is derived therefrom -Cell PC calculates, which provides information on whether the criterion for functionality is met.
  • the step response using the known analysis methods directly on the basis of the frequency spectrum, without first setting up an equivalent circuit diagram with model parameters.
  • the number of harmonics of the frequency spectrum to be determined depends essentially on the number of installed Model parameters.
  • This is enough Determination up to the fifth harmonic for a sufficient Accuracy. Since only these harmonics are detected, their mutual frequency distance compared to the harmonics from the fifth harmonic is relatively large, the effort remains the measuring apparatus with regard to frequency selectivity relatively small and is therefore significantly smaller than one described measurement in the time domain.
  • the step response is calculated by the time constant ⁇ , which corresponds to the values the model parameter is calculated.
  • the line inductance L and the load capacitance CL and line capacitance C can be neglected in relation to the forward resistances R D1 , RD2 of the transistors T1 and T2.
  • the measurement in the frequency domain can thus be replaced by a simple direct current measurement at the output DQ. From the values of the supply voltage VCC or VSS and the currents I1 and I2, the resistances R D1 and R D2 can be calculated and, as mentioned above, the step response of the signal UDQ. To carry out this measurement, however, it is necessary to increase the period of the stimulating input signal UE so that a quasi-steady state arises at the output DQ for each measurement of the currents I1 and I2.
  • the period of the signal UE can be changed, for example, by reprogramming the signal generator SG using an external control signal BS of an operating mode control.
  • a multiplexer circuit MUX provided, for example by the signal BS Mode control is controlled. Another entrance the multiplexer circuit MUX next to the first input, to which the output signal of the signal generator SG is present each for a signal to be output in normal operation 0 to n another functional unit of the integrated circuit intended.
  • FIG 4 shows a further embodiment of the invention Circuit.
  • connections E for the Input signals of several pad cells PC to be tested serial via a clock-controlled shift register cell FF0 to FFn with a connection A for the output signal of the signal generator SG connected.
  • each pad cell PC is delayed in time by one clock period of the shift register cells FF0 to FFn the periodic output signal of the signal generator SG on.
  • This embodiment is advantageous for circuits where the pad cells PC are already used for other purposes connected to each other via shift register cells FF0 to FFn are (e.g. for printed circuit boards with "boundary scan").
  • the shift register cells FF0 to FFn and the signal generator SG can be used, for example, with clock-controlled bistable Realize flip-flops.
  • the signal generator SG for example a T flip-flop with a permanently connected input act
  • the shift register cells FF0 to FFn can for example with D flip-flops.
  • the signal generator SG and the shift register cells FF0 to FFn make sense controlled by the same clock.
  • the T flip flops are as described above, advantageously carried out so that the respective periodic output signals by reprogramming can be changed.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Eine integrierte Halbleiterschaltung mit Pad-Zellen (PC), die jeweils ein Anschlußpad und einen Ausgangstreiber umfassen und die in einem Testbetrieb in ihrem Übertragungsverhalten zu überprüfen sind, weist einen Signalgeber (SG) zur Erzeugung periodischer Signalfolgen auf. Ein periodisches Ausgangssignal des Signalgebers (SG) ist einem Eingang (E) einer zu prüfenden Pad-Zelle (PC) als Eingangssignal zugeführt. Anhand eines entsprechenden periodischen Signals am Ausgang (DQ) der Pad-Zelle (PC) wird die Überprüfung des Übertragungsverhaltens der Pad-Zelle (PC) durch ein Meßverfahren mit einem Spektralanalysator (SAZ) im Frequenzbereich vorgenommen. Dadurch werden die bisher praktizierten aufwendigen Messungen im Zeitbereich vermieden. <IMAGE>

Description

Die Erfindung betrifft eine integrierte Halbleiterschaltung mit Pad-Zellen und ein Verfahren zu deren Funktionsüberprüfung.
Integrierte Halbleiterschaltungen weisen Pad-Zellen auf, die sich zusammensetzen aus einem Anschlußpad mit einem flächenartigen Anschlußbereich für externe Zuleitungen und einem vorgeschalteten Ausgangstreiber. Die externen Zuleitungen dienen zum Austausch von Daten oder Signalen zwischen unterschiedlichen Schaltungen oder Baugruppen, die in den Pad-Zellen integrierten Ausgangstreiber zur Ausgabe von digitalen Signalen auf die externen Zuleitungen. Diese Ausgangstreiber müssen für einen zuverlässigen Betrieb der integrierten Schaltung und der an die Schaltung angeschlossenen Baugruppen in ihrer Funktionsfähigkeit, vor allem hinsichtlich dem Übertragungsverhalten von Signalen, genau spezifizierten Anforderungen genügen.
Insbesondere im Anschluß an die Herstellung einer integrierten Schaltung ist es erforderlich, die Funktionsfähigkeit der Schaltung und damit der einzelnen Pad-Zellen zu überprüfen. Hierzu ist es üblich, zur Charakterisierung des Übertragungsverhaltens der Pad-Zellen Messungen vorzunehmen, die Aufschluß über das dynamische Verhalten einer Pad-Zelle bei verschiedenartigen Signalanregungen geben. Solche Signalanregungen sind beispielsweise sprungartige Signalübergänge von einem niedrigen auf einen hohen Signalpegel oder umgekehrt. Das Ausgangssignalverhalten der geprüften Pad-Zelle bei sprungartigen Signalanregungen ist geprägt durch dynamische Verzögerungen von Signalübergängen. Bei einer Funktionsüberprüfung wird der zeitliche Signalverlauf am Ausgang der Pad-Zelle gemessen und anschließend untersucht, ob dieses dynamische Verhalten einer Pad-Zelle innerhalb vorgegebener Toleranzen liegt. Die dazu erforderlichen Messungen zu genau definierten Zeiten müssen dabei eine hohe zeitliche Genauigkeit aufweisen, die im momentanen Entwicklungsstand im Bereich weniger 100 ps (Pikosekunden) liegt.
Diese Anforderungen an die Meßgenauigkeit erfordern einen hohen apparativen Aufwand und damit sehr aufwendige und kostspielige Testeinrichtungen. Für anderweitige Funktionstests von integrierten Schaltungen sind die beschriebenen hohen Anforderungen an die zeitliche Genauigkeit der Testeinrichtungen dagegen meist nicht erforderlich.
Die Aufgabe der vorliegenden Erfindung ist es, eine integrierte Halbleiterschaltung mit Pad-Zellen anzugeben, mit der eine Funktionsprüfung der Pad-Zellen hinsichtlich deren Übertragungsverhalten bei einem verhältnismäßig geringen apparativen Meßaufwand vornehmbar ist, und außerdem ein Verfahren anzugeben zur Durchführung der Funktionsprüfung.
Die Aufgabe wird gelöst durch eine integrierte Halbleiterschaltung gemäß Anspruch 1 und ein Verfahren gemäß Anspruch 8. Vorteilhafte Weiterbildungen und Ausgestaltungen sind in Unteransprüchen gekennzeichnet.
Die erfindungsgemäße integrierte Schaltung weist einen Signalgeber zur Erzeugung periodischer Signalfolgen auf, dessen periodisches Ausgangssignal in einem Testbetrieb einem Eingang einer zu prüfenden Pad-Zelle als Eingangssignal zugeführt ist. Durch die Beaufschlagung der Pad-Zelle mit einem periodischen Signal kann von extern eine Messung am Ausgang der Pad-Zelle im Frequenzbereich durchgeführt werden.
Zur Ausführung des erfindungsgemäßen Verfahrens in Verbindung mit der integrierten Schaltung wird eine Meßanordnung verwendet, mit der eine Messung des Frequenzspektrums durchgeführt wird, durch das das dynamische Verhalten der Pad-Zelle charakterisiert werden kann. Da für eine hinreichend genaue Analyse erfahrungsgemäß die Erfassung von Oberwellen bis zur fünften Harmonischen ausreicht und der gegenseitige Frequenzabstand zwischen diesen Harmonischen relativ groß ist, können die Anforderungen an die Auflösung der Messung im Frequenzbereich und damit der apparative Aufwand der Meßeinrichtung gering gehalten werden.
Eine vorteilhafte Weiterbildung der Schaltung sieht vor, daß der Signalgeber umprogrammierbar ist zur Erzeugung verschiedener periodischer Signalfolgen. So besteht die Möglichkeit, die Messung an die Charakteristik unterschiedlich schnell schaltender Pad-Zellen anzupassen, beispielsweise durch eine Signalfolge mit geringer Periodendauer bei verhältnismäßig schnell schaltenden Ausgangstreibern und eine Signalfolge mit längerer Periodendauer bei verhältnismäßig langsam schaltenden Ausgangstreibern.
Bei mehreren zu prüfenden Pad-Zellen können die Eingänge der zu prüfenden Pad-Zellen parallel mit einem oder mehreren Anschlüssen für das Ausgangssignal des Signalgebers verbunden sein, oder seriell über beispielsweise je eine Schieberregisterzelle mit einem Anschluß für das Ausgangssignal des Signalgebers verbunden sein. So erhalten alle zu prüfenden Pad-Zellen zeitversetzt um je eine Taktperiode das gleiche Eingangssignal.
Um möglichst einfach zwischen Normalbetrieb und Testbetrieb umschalten zu können, ist es von Vorteil, je eine Multiplexerschaltung zwischen den Eingang der Pad-Zelle und den Ausgang des Signalgebers zu schalten, die beispielsweise von einer Betriebsartensteuerung gesteuert wird.
Die Erfindung wird im folgenden anhand der in der Zeichnung dargestellten Figuren näher erläutert. Es zeigen:
Figur 1
im oberen Teil eine Anordnung zur Messung des dynamischen Verhaltens einer Pad-Zelle, im unteren Teil den beispielhaften Verlauf einer Sprungantwort am Ausgang der Pad-Zelle,
Figur 2
eine Darstellung eines Ausgangstreibers einer Pad-Zelle mit Modellparametern,
Figuren 3 und 4
Ausführungsbeispiele einer erfindungsgemäßen integrierten Schaltung mit mehreren zu prüfenden Pad-Zellen.
Figur 1 zeigt im oberen Teil eine Anordnung zur Funktionsprüfung einer Pad-Zelle PC einer integrierten Schaltung. Mit dieser Anordnung soll das Übertragungsverhalten des Ausgangstreibers der Pad-Zelle PC in einem Testbetrieb charakterisiert werden. Dazu wird am Eingang E der Pad-Zelle PC (Anschluß für das Eingangssignal des Ausgangstreibers) ein digitales Signal UE gleich einer Sprungfunktion von einem niedrigen Signalpegel auf einen hohen Signalpegel angelegt und der Signalverlauf des Signals UDQ am Ausgang DQ der Pad-Zelle PC (Anschluß für die an das Anschlußpad anzuschließende Zuleitung) gemessen. Dieser Signalverlauf charakterisiert das dynamische Verhalten der Pad-Zelle PC, die anhand eines Ersatzschaltbildes mit Modellparametern nachgebildet werden kann. Ein beispielhaftes Schaltbild eines Ausgangstreibers einer Pad-Zelle PC mit den Modellparametern RD1, RD2, L, C ist in Figur 2 dargestellt.
Im unteren Teil der Figur 1 ist ein vereinfachter Verlauf der sogenannten Sprungantwort des Signals UDQ, hervorgerufen durch die Sprungfunktion des Signals UE, dargestellt. Der Spannungspegel des Signals UDQ steigt dabei ab dem Einschaltzeitpunkt t1 nicht sprunghaft auf den Wert UH im stationären Zustand an, sondern in einem dynamischen Verlauf gemäß den Werten der Modellparameter RD1, RD2, L, C entsprechend langsamer, charakterisiert durch die Teitkonstante τ. Deren Größe ist, wie allgemein bekannt, von den Werten der Modellparameter RD1, RD2, L, C abhängig.
Das Kriterium der Funktionstüchtigkeit einer Pad-Zelle PC in Figur 1 ist, daß der Spannungspegel des Signals UDQ zwischen einer Mindestzeit tmin und einer Maximalzeit tmax ab dem Einschaltzeitpunkt t1 einen Wert aufweist, der in dem Toleranzbereich zwischen einem Mindestwert Umin und einem Maximalwert Umax liegt. Der Verlauf 1 des Signals UDQ zeigt eine beispielhafte Sprungantwort einer funktionstüchtigen Pad-Zelle PC. Der Verlauf 2 des Signals UDQ zeigt eine beispielhafte Sprungantwort einer fehlerhaften Pad-Zelle PC. Die Zeitdauer zwischen tmin und tmax beträgt im momentanen Entwicklungsstand wenige 100 ps, das bedeutet, es werden vergleichsweise hohe Anforderungen an die Meßgenauigkeit der Meßapparatur gestellt. Diese haben die eingangs bereits erwähnten Konsequenzen insbesondere hinsichtlich hoher Anschaffungskosten.
Figur 3 zeigt eine Schaltungsanordnung mit einem Signalgeber SG zur Erzeugung periodischer Signalfolgen. Werden die Pad-Zellen PC an deren Eingänge E mit einer periodischen Signalfolge stimuliert, ist an deren Ausgängen DQ ebenfalls ein periodischer Verlauf der Ausgangssignale UDQ zu beobachten, der sich je nach Beschaffenheit des Eingangssignals zusammensetzt aus einem Gleichanteil, einer Grundwelle und Oberwellen. Dieser Verlauf kann in einem Meßverfahren mit einer an dem Ausgang DQ von extern angeschlossenen Meßanordnung SAZ, die zur Durchführung einer Spektralanalyse geeignet ist, beispielsweise mit einem sogenannten Spektralanalysator, gemessen werden und durch eine Analyse des aufgenommenen Frequenzspektrums charakterisiert werden.
Je nach erforderlicher Genauigkeit der Überprüfung des Übertragungsverhaltens wird ein mehr oder weniger detailliertes Ersatzschaltbild der zu prüfenden Pad-Zelle PC erstellt mit je nach Detaillierungsgrad mehr oder weniger verschiedenartigen Modellparametern. In dem Beispiel nach Figur 2 wurde die Pad-Zelle PC durch die Modellparameter RD1, RD2, L und C charakterisiert. Die Widerstände RD1 und RD2 modellieren dabei die Durchlaßwiderstände der Schalttransistoren T1 und T2, L die Zuleitungsinduktivitäten und C die Leitungskapazitäten. Bei einer an die Messung anschließenden Auswertung werden anhand des Frequenzspektrums, das den Amplitudengang und/oder den Phasengang umfaßt, in bekannter Weise (beispielsweise mittels einer Fourieranalyse) nacheinander die Werte der vorher aufgestellten Modellparameter der Pad-Zelle PC bestimmt und daraus die Sprungantwort der Pad-Zelle PC berechnet, die Aufschluß darüber gibt, ob das Kriterium für die Funktionsfähigkeit eingehalten ist. Es ist in dem Zusammenhang auch möglich, die Sprungantwort mit den bekannten Analyseverfahren direkt anhand des Frequenzspektrums zu eruieren, ohne vorher ein Ersatzschaltbild mit Modellparametern aufzustellen.
Die Anzahl der zu ermittelnden Harmonischen des Frequenzspektrums richtet sich im wesentlichen nach der Anzahl der aufgestellten Modellparameter. Je mehr Modellparameter bestimmt werden müssen, desto höher die Anzahl der zu erfassenden Oberwellen. Diese werden beginnend mit der Grundwelle in aufsteigender Reihenfolge erfaßt, und es wird der Amplitudengang und/oder Phasengang aufgezeichnet. Erfahrungsgemäß reicht die Ermittlung bis zur fünften Harmonischen für eine ausreichende Genauigkeit aus. Da nur diese Oberwellen erfaßt werden, deren gegenseitiger Frequenzabstand im Vergleich zu den Oberwellen ab der fünften Harmonischen relativ groß ist, bleibt der Aufwand der Meßapparatur hinsichtlich der Frequenzselektivität relativ gering und ist damit deutlich kleiner als bei einer beschriebenen Messung im Zeitbereich. Die Sprungantwort berechnet sich durch die Zeitkonstante τ, die mit den Werten der Modellparameter berechnet wird.
Bei verhältnismäßig langsam schaltenden Pad-Zellen PC können die Leitungsinduktivität L sowie die Lastkapazität CL und Leitungskapazität C gegenüber den Durchlaßwiderständen RD1, RD2 der Transistoren T1 und T2 vernachlässigt werden. Dadurch kann die Messung im Frequenzbereich ersetzt werden durch eine einfache Gleichstrommessung am Ausgang DQ. Aus den Werten der Versorgungsspannung VCC bzw. VSS und den Strömen I1 und I2 lassen sich die Widerstände RD1 bzw. RD2 berechnen und damit, wie oben erwähnt, die Sprungantwort des Signals UDQ. Zur Durchführung dieser Messung ist es jedoch erforderlich, die Periodendauer des stimulierenden Eingangssignals UE zu vergrößern, so daß je Messung der Ströme I1 und I2 ein quasistationärer Zustand am Ausgang DQ entsteht. Die Umstellung der Periodendauer des Signals UE kann beispielsweise durch Umprogrammierung des Signalgebers SG durch ein externes Steuersignal BS einer Betriebsartensteuerung geschehen.
Aus Figur 3 ist anhand eines Ausführungsbeispieles der erfindungsgemäßen Schaltung erkennbar, daß die Eingänge E mehrerer zu prüfender Pad-Zellen PC parallel mit einem Anschluß A für das periodische Ausgangssignal des Signalgebers SG verbunden sind. Es ist auch eine Variante denkbar, daß bei mehreren vorhandenen Ausgängen A des Signalgebers SG jeder einzelne parallel mit je einem der Eingänge E der Pad-Zelle PC verbunden ist.
Um zwischen dem Testbetrieb zur Funktionsprüfung der Pad-Zellen PC als einer ersten Betriebsart der integrierten Schaltung und einem Normalbetrieb als einer zweiten Betriebsart der integrierten Schaltung umzuschalten, ist zwischen dem Ausgang des Signalgebers SG und je einem Anschluß E für das Eingangssignal der Pad-Zellen PC eine Multiplexerschaltung MUX vorgesehen, die beispielsweise auch von dem Signal BS einer Betriebsartensteuerung gesteuert wird. Ein weiterer Eingang der Multiplexerschaltung MUX neben dem ersten Eingang, an dem das Ausgangssignal des Signalgebers SG anliegt, ist jeweils für ein im Normalbetrieb auszugebendes Signal 0 bis n einer anderen Funktionseinheit der integrierten Schaltung vorgesehen.
Figur 4 zeigt ein weiteres Ausführungsbeispiel der erfindungsgemäßen Schaltung. Hier sind die Anschlüsse E für die Eingangssignale mehrerer zu prüfender Pad-Zellen PC seriell über jeweils eine taktgesteuerte Schieberegisterzelle FF0 bis FFn mit einem Anschluß A für das Ausgangssignal des Signalgebers SG verbunden. Dadurch liegt an jeder Pad-Zelle PC zeitversetzt um je eine Taktperiode der Schieberegisterzellen FF0 bis FFn das periodische Ausgangssignal des Signalgebers SG an. Dieses Ausführungsbeispiel ist vorteilhaft bei Schaltungen, bei denen die Pad-Zellen PC zu anderweitigen Zwecken bereits über Schieberegisterzellen FF0 bis FFn miteinander verbunden sind (z. B. bei Leiterplatten mit "Boundary scan").
Die Schieberegisterzellen FF0 bis FFn und der Signalgeber SG lassen sich beispielsweise mit taktgesteuerten bistabilen Kippstufen realisieren. Beim Signalgeber SG kann es sich beispielsweise um ein T-Flipflop mit festbeschaltetem Eingang handeln, die Schieberegisterzellen FF0 bis FFn lassen sich beispielsweise mit D-Flipflops realisieren. Der Signalgeber SG und die Schieberegisterzellen FF0 bis FFn werden sinnvollerweise vom gleichen Takt gesteuert. Die T-Flipflops sind, wie oben beschrieben, vorteilhafterweise so ausgeführt, daß die jeweiligen periodischen Ausgangssignale durch Umprogrammierung verändert werden können.

Claims (10)

  1. Integrierte Halbleiterschaltung mit einer oder mehreren Pad-Zellen (PC), die jeweils ein Anschlußpad und einen vorgeschalteten Ausgangstreiber umfassen und die in einer ersten Betriebsart der Schaltung anhand einer Funktionsprüfung kontrollierbar sind,
    dadurch gekennzeichnet, daß die Schaltung einen Signalgeber (SG) zur Erzeugung periodischer Signalfolgen aufweist, bei dem ein Anschluß (A) für ein periodisches Ausgangssignal mit einem Anschluß (E) für ein Eingangssignal einer zu prüfenden Pad-Zelle (PC) verbunden ist zur Überprüfung des Übertragungsverhaltens der Pad-Zelle (PC) in der ersten Betriebsart.
  2. Integrierte Halbleiterschaltung nach Anspruch 1,
    dadurch gekennzeichnet, daß der Signalgeber (SG) umprogrammierbar ist zur Erzeugung verschiedener periodischer Signalfolgen.
  3. Integrierte Halbleiterschaltung nach einem der vorhergehenden Ansprüche,
    dadurch gekennzeichnet, daß die Anschlüsse (E) für die Eingangssignale mehrerer zu prüfender Pad-Zellen (PC) parallel mit einem oder mehreren Anschlüssen (A) für das Ausgangssignal des Signalgebers (SG) verbunden sind.
  4. Integrierte Halbleiterschaltung nach einem der Ansprüche 1 oder 2,
    dadurch gekennzeichnet, daß die Anschlüsse (E) für die Eingangssignale mehrerer zu prüfender Pad-Zellen (PC) seriell über jeweils eine Schieberegisterzelle (FF0; FFn) mit einem Anschluß (A) für das Ausgangssignal des Signalgebers (SG) verbunden sind.
  5. Integrierte Halbleiterschaltung nach einem der vorhergehenden Ansprüche,
    dadurch gekennzeichnet, daß die Anschlüsse (E) für die Eingangssignale der zu prüfenden Pad-Zellen (PC) über jeweils eine Multiplexerschaltung (MUX) mit einem Anschluß (A) für das Ausgangssignal des Signalgebers (SG) verbunden sind zum Umschalten zwischen der ersten Betriebsart und einer zweiten Betriebsart der Schaltung.
  6. Integrierte Halbleiterschaltung nach Anspruch 5, gekennzeichnet durch folgende Merkmale:
    ein Ausgang der Multiplexerschaltung (MUX) ist mit dem Anschluß (E) für das Eingangssignal einer zu prüfenden Pad-Zelle (PC) verbunden,
    ein Eingang der Multiplexerschaltung (MUX) ist mit einem Anschluß (A) für das Ausgangssignal des Signalgebers (SG) verbunden,
    ein weiterer Eingang der Multiplexerschaltung (MUX) ist mit einem Anschluß für ein Signal (0; n) einer anderen Funktionseinheit der integrierten Schaltung verbunden,
    am Ausgang der Multiplexerschaltung (MUX) liegt in der ersten Betriebsart der Schaltung das Ausgangssignal des Signalgebers (SG) an, in der zweiten Betriebsart das Signal (0; n) der anderen Funktionseinheit der integrierten Schaltung.
  7. Integrierte Halbleiterschaltung nach einem der vorhergehenden Ansprüche,
    dadurch gekennzeichnet, daß der Signalgeber (SG) eine taktgesteuerte bistabile Kippstufe vom Typ T-Flipflop enthält.
  8. Verfahren zur Überprüfung des Übertragungsverhaltens von Pad-Zellen (PC) einer integrierten Halbleiterschaltung, die jeweils ein Anschlußpad und einen vorgeschalteten Ausgangstreiber umfassen und die in einer integrierten Halbleiterschaltung nach einem der Ansprüche 1 bis 7 enthalten sind, dadurch gekennzeichnet, daß ein Ausgang (DQ) einer zu prüfenden Pad-Zelle (PC) mit einem Meßeingang einer zur Spektralanalyse geeigneten Meßanordnung (SAZ) verbunden wird und das Übertragungsverhalten der Pad-Zelle (PC) mit der Meßanordnung (SAZ) im Frequenzbereich gemessen wird.
  9. Verfahren nach Anspruch 8,
    dadurch gekennzeichnet, daß der Amplitudengang und/oder der Phasengang des aufgezeichneten Frequenzspektrums gemessen wird.
  10. Verfahren nach Anspruch 8,
    dadurch gekennzeichnet, daß anstelle der Messung im Frequenzbereich das Übertragungsverhalten der Pad-Zelle (PC) durch eine Gleichstrommessung am Ausgang (DQ) der Pad-Zelle (PC) gemessen wird.
EP00100014A 1999-01-15 2000-01-03 Integrierte Halbleiterschaltung zur Funktionsüberprüfung von Pad-Zellen Expired - Lifetime EP1020733B1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19901460A DE19901460C1 (de) 1999-01-15 1999-01-15 Integrierte Halbleiterschaltung und Verfahren zur Überprüfung des Übertragungsverhaltens von Pad-Zellen
DE19901460 1999-01-15

Publications (3)

Publication Number Publication Date
EP1020733A2 true EP1020733A2 (de) 2000-07-19
EP1020733A3 EP1020733A3 (de) 2001-07-18
EP1020733B1 EP1020733B1 (de) 2007-11-21

Family

ID=7894414

Family Applications (1)

Application Number Title Priority Date Filing Date
EP00100014A Expired - Lifetime EP1020733B1 (de) 1999-01-15 2000-01-03 Integrierte Halbleiterschaltung zur Funktionsüberprüfung von Pad-Zellen

Country Status (6)

Country Link
US (1) US6949946B1 (de)
EP (1) EP1020733B1 (de)
JP (1) JP3494942B2 (de)
KR (1) KR100438464B1 (de)
DE (2) DE19901460C1 (de)
TW (1) TW508442B (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4970640B2 (ja) * 2000-05-19 2012-07-11 ルネサスエレクトロニクス株式会社 スクリーニング方法、スクリーニング装置及び記録媒体
DE10106556B4 (de) * 2001-02-13 2004-07-22 Infineon Technologies Ag Halbleiterbaustein mit einer Anordnung zum Selbsttest einer Mehrzahl von Interfaceschaltungen und Verwendung des Halbleiterbausteins in einem Testverfahren
US7281182B2 (en) * 2005-02-22 2007-10-09 International Business Machines Corporation Method and circuit using boundary scan cells for design library analysis
US9239575B2 (en) 2012-02-17 2016-01-19 Siemens Aktiengesellschaft Diagnostics for a programmable logic controller
KR102185691B1 (ko) * 2019-10-25 2020-12-03 큐알티 주식회사 실시간 다채널 스펙트럼 분석 모니터링 시스템

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5471153A (en) * 1991-04-26 1995-11-28 Vlsi Technologies, Inc. Methods and circuits for testing open collectors and open drains
US5559441A (en) * 1995-04-19 1996-09-24 Hewlett-Packard Company Transmission line driver with self adjusting output impedance
EP0745859A2 (de) * 1995-05-31 1996-12-04 STMicroelectronics, Inc. Konfigurierbare Kontaktleiste zur bequemen parallellen Prüfung von integrierten Schaltungen
US5621740A (en) * 1993-05-14 1997-04-15 Matsushita Electric Industrial Co., Ltd. Output pad circuit for detecting short faults in integrated circuits
EP0855662A1 (de) * 1997-01-24 1998-07-29 Sgs-Thomson Microelectronics Gmbh Elektrische Analyse integrierter Schaltungen

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0074417B1 (de) * 1981-09-10 1986-01-29 Ibm Deutschland Gmbh Verfahren und Schaltungsanordnung zum Prüfen des mit einer Tristate-Treiberschaltung integrierten Schaltnetzes, das diese in den Zustand hoher Ausgangsimpedanz steuert
US4703484A (en) * 1985-12-19 1987-10-27 Harris Corporation Programmable integrated circuit fault detection apparatus
JPS6337270A (ja) * 1986-07-31 1988-02-17 Fujitsu Ltd 半導体装置
US4973904A (en) * 1988-12-12 1990-11-27 Ncr Corporation Test circuit and method
JPH05312857A (ja) 1992-05-12 1993-11-26 Koden Electron Co Ltd 電波監視装置
DE19545904C2 (de) * 1995-12-08 1998-01-15 Siemens Ag Integrierte Schaltung mit programmierbarem Pad-Treiber
JPH09214315A (ja) * 1996-02-08 1997-08-15 Toshiba Corp 出力バッファ、半導体集積回路、及び出力バッファの駆動能力調整方法
JPH1078474A (ja) 1996-09-04 1998-03-24 Seiko Epson Corp 半導体装置およびその製造方法
US6199182B1 (en) * 1997-03-27 2001-03-06 Texas Instruments Incorporated Probeless testing of pad buffers on wafer
JPH10325854A (ja) 1997-05-26 1998-12-08 Sony Corp 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5471153A (en) * 1991-04-26 1995-11-28 Vlsi Technologies, Inc. Methods and circuits for testing open collectors and open drains
US5621740A (en) * 1993-05-14 1997-04-15 Matsushita Electric Industrial Co., Ltd. Output pad circuit for detecting short faults in integrated circuits
US5559441A (en) * 1995-04-19 1996-09-24 Hewlett-Packard Company Transmission line driver with self adjusting output impedance
EP0745859A2 (de) * 1995-05-31 1996-12-04 STMicroelectronics, Inc. Konfigurierbare Kontaktleiste zur bequemen parallellen Prüfung von integrierten Schaltungen
EP0855662A1 (de) * 1997-01-24 1998-07-29 Sgs-Thomson Microelectronics Gmbh Elektrische Analyse integrierter Schaltungen

Also Published As

Publication number Publication date
DE50014790D1 (de) 2008-01-03
KR20000062475A (ko) 2000-10-25
KR100438464B1 (ko) 2004-07-03
JP2000206193A (ja) 2000-07-28
DE19901460C1 (de) 2000-08-31
TW508442B (en) 2002-11-01
JP3494942B2 (ja) 2004-02-09
US6949946B1 (en) 2005-09-27
EP1020733A3 (de) 2001-07-18
EP1020733B1 (de) 2007-11-21

Similar Documents

Publication Publication Date Title
DE2346617C3 (de) Verfahren zur Prüfung der einseitig begrenzten Laufzeitverzögerung einer Funktionseinheit
DE69031362T2 (de) Verzögerungsfehler-Testvorrichtung
DE10191490B4 (de) Verfahren und Vorrichtung zur Defektanalyse von integrierten Halbleiterschaltungen
DE3825260C2 (de) Verfahren zur fehlerdiagnose an elektrischen schaltungen und anordnung zum durchfuehren des verfahrens
DE69126575T2 (de) Durch Ereignis befähigte Prüfarchitektur
DE4416490C2 (de) Verfahren zum Überprüfen einer Verbindungseinrichtung zwischen zwei integrierten Schaltungsbausteinen und Vorrichtung zum Durchführen des Verfahrens
DE69713084T2 (de) Verfahren und vorrichtung zur erzeugung einer programmierbaren verzögerung
DE19937232B4 (de) Entwicklungs- und Bewertungssystem für integrierte Halbleiterschaltungen
DE69429741T2 (de) Analoge, selbstständige Prüfbusstruktur zum Testen integrierter Schaltungen auf einer gedruckten Leiterplatte
EP0009572A2 (de) Verfahren und Anordnung zur Prüfung von durch monolithisch integrierte Halbleiterschaltungen dargestellten sequentiellen Schaltungen
DE69126848T2 (de) Integrierte Halbleiterschaltung
DE68925994T2 (de) Programmgesteurte In-circuit-Prüfung von Analogdigitalwandlern
DE69017169T2 (de) Testen integrierter Schaltungen unter Verwendung von Taktgeberstössen.
DE3702408C2 (de)
DE10138556C1 (de) Verfahren zum Testen von Eingangs-/Ausgangstreibern einer Schaltung und entsprechende Testvorrichtung
DE10355116B4 (de) Ein- und Ausgangsschaltung eines integrierten Schaltkreises, Verfahren zum Testen eines integrierten Schaltkreises sowie integrierter Schaltkreis mit einer solchen Ein- und Ausgangsschaltung
DE69516303T2 (de) Prüfverfahren und vorrichtung für pegelempfindliche abfragekonstruktionen
DE102021128331B3 (de) Integrierte schaltung, testanordnung und verfahren zum testen einer integrierten schaltung
DE69730116T2 (de) Verfahren zur inspektion einer integrierten schaltung
DE10045671A1 (de) Testvorrichtung und Testverfahren für eine integrierte Halbleiterschaltung
DE10002370A1 (de) LSI-Testvorrichtung, sowie Zeitverhaltenkalibrierverfahren zur Verwendung hiermit
DE19536226A1 (de) Testbare Schaltungsanordnung mit mehreren identischen Schaltungsblöcken
DE3850547T2 (de) Speicher mit eingebautem Logik-LSI und Verfahren zum LSI-Prüfen.
DE3686989T2 (de) Verminderung des rauschens waehrend des pruefens von integrierten schaltungschips.
EP1020733B1 (de) Integrierte Halbleiterschaltung zur Funktionsüberprüfung von Pad-Zellen

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): DE FR GB IE IT

AX Request for extension of the european patent

Free format text: AL;LT;LV;MK;RO;SI

PUAL Search report despatched

Free format text: ORIGINAL CODE: 0009013

AK Designated contracting states

Kind code of ref document: A3

Designated state(s): DE FR GB IE IT

AX Request for extension of the european patent

Free format text: AL;LT;LV;MK;RO;SI

17P Request for examination filed

Effective date: 20010917

AKX Designation fees paid

Free format text: DE FR GB IE IT

GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

RTI1 Title (correction)

Free format text: INTEGRATED CIRCUIT FOR FUNCTIONAL TESTING OF BOND PAD CELLS

GRAS Grant fee paid

Free format text: ORIGINAL CODE: EPIDOSNIGR3

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): DE FR GB IE IT

REG Reference to a national code

Ref country code: GB

Ref legal event code: FG4D

Free format text: NOT ENGLISH

REG Reference to a national code

Ref country code: IE

Ref legal event code: FG4D

Free format text: LANGUAGE OF EP DOCUMENT: GERMAN

REF Corresponds to:

Ref document number: 50014790

Country of ref document: DE

Date of ref document: 20080103

Kind code of ref document: P

GBV Gb: ep patent (uk) treated as always having been void in accordance with gb section 77(7)/1977 [no translation filed]
PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 20080315

Year of fee payment: 9

PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

REG Reference to a national code

Ref country code: IE

Ref legal event code: FD4D

26N No opposition filed

Effective date: 20080822

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: FR

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20080905

Ref country code: IE

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20071121

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: GB

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20071121

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: DE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20090801

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: IT

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20080131