TW508442B - Integrated semiconductor circuit and method for functional testing of pad cells - Google Patents
Integrated semiconductor circuit and method for functional testing of pad cells Download PDFInfo
- Publication number
- TW508442B TW508442B TW089100090A TW89100090A TW508442B TW 508442 B TW508442 B TW 508442B TW 089100090 A TW089100090 A TW 089100090A TW 89100090 A TW89100090 A TW 89100090A TW 508442 B TW508442 B TW 508442B
- Authority
- TW
- Taiwan
- Prior art keywords
- signal
- circuit
- pad cell
- output
- patent application
- Prior art date
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 20
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 238000000034 method Methods 0.000 title claims description 11
- 238000005259 measurement Methods 0.000 claims abstract description 29
- 230000000737 periodic effect Effects 0.000 claims abstract description 15
- 230000005540 biological transmission Effects 0.000 claims abstract description 10
- 108010076504 Protein Sorting Signals Proteins 0.000 claims abstract description 9
- 238000011990 functional testing Methods 0.000 claims description 4
- 238000011144 upstream manufacturing Methods 0.000 claims description 3
- 238000010183 spectrum analysis Methods 0.000 claims description 2
- 238000001228 spectrum Methods 0.000 abstract description 8
- 238000000691 measurement method Methods 0.000 abstract description 2
- 230000002079 cooperative effect Effects 0.000 description 5
- 238000004458 analytical method Methods 0.000 description 4
- 238000011161 development Methods 0.000 description 4
- 230000018109 developmental process Effects 0.000 description 4
- 230000005284 excitation Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000001174 ascending effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000036755 cellular response Effects 0.000 description 1
- 230000000875 corresponding effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000008672 reprogramming Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31712—Input or output aspects
- G01R31/31715—Testing of input or output circuits; test of circuitry between the I/C pins and the functional core, e.g. testing of input or output driver, receiver, buffer
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/30—Marginal testing, e.g. by varying supply voltage
- G01R31/3016—Delay or race condition test, e.g. race hazard test
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
508442 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(,) 發明背景 發明頜域 本發明係有關一種具有襯墊晶胞的積體半導體電路以 及一種用於該襯墊晶胞之功能測試的方法。 相關技術說明 具有襯墊晶胞之積體半導體電路的組成是一個含有用 於各外部供應導線之平坦連接面積的連接襯墊,以及一 個上游的輸出驅動器。使用外部供應導線以便在不同的 電路或組件之間交換資料或信號,且使用合倂於襯墊晶 胞內的輸出驅動器以便將數位信號輸出到外部供應導線 上。爲了使積體電路以及連接其上各配件有可靠的作 業,故這些輸出驅動器的服務能力必須滿足一些已詳盡 標明的要求,特別是有關信號的傳輸回應。 特別是與積體電路的生產結合時,必需測試電路的服 務能力,因此必需測試單獨襯墊晶胞的服務能力。爲了 完成這種測試,正常的方式是進行量測以標示出各襯墊 晶胞的傳輸回應特徵,這類量測會提供與一個襯墊晶胞 對各種型式信號激發之動態回應相關的資訊。這類信號 激發是例如從低信號位準變成高信號位準或是作相反變 換的步階-函數信號。已測試襯墊晶胞對步階-函數信號激 發的輸出信號回應的特徵是信號轉變的動態延遲。於功 能測試期間’先量測襯墊晶胞輸出的信號時間回應然後 再進行硏究以決定襯墊晶胞的這種動態回應是否落在標 明的公差以內。此例中,在明確定義的時刻因爲這個目 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ----1---------------訂—I---— II (請先閱讀背面之注意事項再填寫本頁) 508442 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(y) 南而需要的量測必須在高度準確的時間施行,以目前的 發展狀態而言其準確度必須落在比1 0 0 P S (微微秒)更小的 區域內。 這樣的量測準確度要求會涉及高位準的儀器複雜度, 且因此涉及了非常複雜而昂貴的測試設備。不過,上述 對測試設備之時間準確度的嚴格要求一般而言對積體電 路的其他功能測試是不必要的。 潑明總述 本發明的目的是詳細說明一種含有襯墊晶胞的積體半 導體電路,有了這種電路吾人便能夠以相當低位準的儀 器量測複雜度施行對襯墊晶胞之傳輸回應的功能測試, 此外並詳細說明一種用於施行此功能測試的方法。 本發明的目的是藉如申請專利範圍第1項之積體半導 體電路以及如申請專利範圍第8項之方法而達成的。而 於申請專利範圍的各附屬項中說明了本發明的各種有利 發展以及精煉型式。 根據本發明的積體電路含有一個信號發射機以便產生 週期性的信號序列,將測試模式內的週期性輸出信號當 作輸入信號供應到待測試襯墊晶胞的輸入端上。 對襯墊晶胞上施加週期性的信號會允許吾人在襯墊晶 胞的輸出端上依頻率範疇內施行外部的量測。 爲了施行根據本發明中與積體電路結合的方法而使用 一種量測配置,藉由此配置而施行頻率波譜的量測,利 用這種量測而能夠定出襯墊晶胞的動態回應特徵。因 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) Ϊ% 訂· --線· 508442 A7 B7 五、發明說明(々) 爲,根據本發明,由於對高達第五諧波的諧波偵測都適 用於足夠準確的分析,且這些諧波之間的頻率間隔都是 相當大的,故能夠使頻率範疇內對量測解析度的要求保 持在很低的位準,因此保持對量測裝置的儀器複雜度有 很低位準的要求。 此電路的一種有利發展所提供的是能夠對該信號發射 機重新進行程式規劃以產生不同的週期性信號序列。因 此能夠以不同之切換速率將量測配合襯墊晶胞的特徵, 例如藉由具有短週期期間的信號序列而應用於作相當快 速切換的輸出驅動器,藉由具有長週期期間的信號序列 而應用於作相當慢速切換的輸出驅動器。 若有許多待測試的襯墊晶胞,吾人可以依並聯方式將 各待測襯墊晶胞的輸入端連接到一個或更多個接點上以 便接收來自信號發射機的輸出信號,或是依串聯方式例 如經由各例中的一個移位暫存器單元而連接到一個接點 上以便接收來自信號發射機的輸出信號。因此所有待測 襯墊晶胞都會接收到相同且於各例中已延遲了一個時脈 週期的輸入信號。 爲了吾人能夠以儘可能簡單的方式在正常模式與測試 模式之間切換,有利的是於各例中在襯墊晶胞的輸入端 與信號發射器的輸出端之間連接一個多工器電路,而此 多工器電路則是例如藉由一個操作模式控制器加以控制 的。 圖式簡述 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 0 -丨線· 經濟部智慧財產局員工消費合作社印製 508442 經濟部智慧財產局員工消費合作社印製 A7 B7___ 五、發明說明(4 ) 以下將參照所附圖示對本發明作更詳盡的解釋。 第1圖上部顯示的是一種用於量測襯墊晶胞之動態回 應的配置,下部顯示的是一種襯墊晶胞輸出之步階-函數 回應實例的輪廓圖。 第2圖顯示的是一種襯墊晶胞上具有各模型參數的輸 出驅動器。 第3和4圖顯不的是一種根據本發明含有許多待測襯 墊晶胞之積體電路的解釋用實施例。 發明的詳細說明 ' 較佳實施例的說明 第1圖中上部顯示的是一種用來對積體電路中襯墊晶 胞p c施行功能測試的配置。吾人想要以這種配置於測試 模式中定出襯墊晶胞上輸出驅動器的傳輸回應特徵。在 這個端點上將與從低信號位準變成高信號位準之步階-函 數等效的數位信號UE加到襯墊晶胞PC的輸入端E (用 於輸出驅動器的輸入信號的接點)上,且量測襯墊晶胞 PC輸出端DQ (用於將要連接到連接襯墊上之供應導線 的接點)之信號UDQ的信號輪廓。這種信號輪廓會標示 出襯墊晶胞PC的動態回應特徵,而這種回應是能夠以各 模型參數利用一種等效電路加以模擬的。如第2圖所示 是一種襯墊晶胞上具有RD1,RD2,L,C等模型參數之輸出 驅動器電路的實例。 第1圖中下部顯示的是一種因信號UE之步階-函數而 導致信號UDQ的所謂步階-函數回應的簡化輪廓圖。此例 -6- (請先閱讀背面之注咅?事項再填寫本頁) - 訂: --線- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 經濟部智慧財產局員工消費合作社印製 508442 A7 B7 五、發明說明(r ) 中信號U D Q的電壓位準不會在切通時刻t 1突然跳升到穩 態中的數値U Η上,而是相應地以更慢的方式對由時間常 數t標示其特徵的RD1,RD2,L,C等各模型參數値作對應 對應的動態回應,如同一般所熟知的,其量值是取決& 於RD1, RD2,L,C等各模型參的數值。 第1圖中襯墊晶胞p c服務能力的臨界條件是:信號 UDQ的電壓位準在量自切通時刻11的最小時刻tmin與 最大時刻t m a X之間具有的數値是落在最小値U m i η與最 大値Umax之間的範圍內。信號UDQ的輪廓1顯示的是 .可服務襯墊晶胞PC之步階-函數回應的實例。信號UDQ 的輪廓2顯示的是故障襯墊晶胞PC之步階-函數回應的 實例。以目前的發展狀態,tm in與tm ax之間的時間週期 是幾百微微秒,意思是對量測裝置的量測準確度有相當 嚴格的要求。這些要求的必然結果已在初始時提到,特 別是有關極高取得成本的問題。 第3圖顯示的是一種含有單一發射器SG而用來產生週 期性信號序列的電路配置。若以一個週期性信號序列模 擬襯墊晶胞PC的輸入端E,則同樣地能夠在它們的輸出 端DQ上觀測到輸出信號UDQ的週期性輪廓,取決於輸 入信號的特徵此輪廓的組成有一個DC元素、基礎頻率、 以及諧波。此輪廓可以利用一種量測方法以在輸出端DQ 上作外部連接的量測配置SAZ加以量測且適於以例如所 謂波譜分析儀施行一個波譜分析,且其特徵能夠由對已 記錄頻率波譜的分析加以彰顯。 取決於對測試傳輸回應準確度的要求’並取決於詳細 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ---------------------訂---------線 IAW. (請先閱讀背面之注意事項再填寫本頁)
^08442 A7 B7 1、發明說明(^) (請先閱讀背面之注意事項再填寫本頁) 的位準以型式上多少有些不同的模型參數製造出一個由 待測襯墊晶胞P c構成而多少算詳細的等效電路。於如第 2圖所示的實例中,襯墊晶胞PC的特徵是由RD1,RD2,L, 及C等各模型參數加以彰顯的。此例中的電阻RD 1和RD 2 塑造出切換電晶體T 1和T2的切通電阻,丄塑造出供應 導線的電感,而C則塑造出導線的電容。在量測之後施 行的評估程序中,由包括振幅回應及/或相位回應的頻 率波譜依熟知的方式(例如藉由傅立葉分析法)成功地 , 爲襯墊晶胞PC決定出先前所定義模型參數的數値,並將 之用來計算襯墊晶胞PC的步階-函數回應,此回應會提 供是否滿足其服務能力之臨界條件的資訊。本說明中, 也能夠利用熟知的分析方法直接由頻率波譜確定其步階· 函數回應,而不需要製造具有前述模型參數的等效電 路。 丨線· 經濟部智慧財產局員工消費合作社印製 頻率波譜待決定諧波的數目基本上是受到所定義模型 參數數目的管理。必須定義的模型參數數目愈大則待偵 測的諧波數目便愈大。這些是依上升順序由基礎諧波開 始偵測的,並且記錄其振幅回應及/或相位回應。根據 經驗,能決定到高達第五諧波便足以得到適當的準確 度。由於只對這些諧波進行偵測,且它們的頻率間隔較 之第五諧波以上的各諧波是相當大的,故能夠使量測裝 置上與頻率選擇性相關的複雜度保持是相當低的,必然 地這比起上述依時間範疇施行的量測是明顯地低了許 多。步階-函數回應是藉由時間常數t而計算得的,而時 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 508442 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(7 ) 間常數t則是利用模型參數的數値而計算得的。 對作相當慢速切換的襯墊晶胞P C而言,較之切換電晶 體T1和T2的切通電阻RD1和RD2,導線電感L以及負 載電容LC和導線電容C都是可以忽略的。必然地,可以 將頻率範疇內的量測取代爲在輸出端D Q上施行簡單的. 直流量測。各供應電壓V C C和V S S以及各電流Π和12 的數値分別允許吾人對電阻RD1和RD2進行計算,且因 此依如上所述的方法計算出信號UDQ的步階-函數回 應。不過,爲了施行這種量測,必需增加模擬輸入信號 UE的週期期間,以致對電流I 1和12的每一次量測而言 在輸出端DQ上都存在著實質的穩態。信號UE的週期期 間是可以改變的,例如藉由利用來自操作模式控制器的 外部控制信號對信號發射機SG重新進行程式規劃而達 成。 由第3圖可以從根據本發明之電路的解釋用實施例看 出’依並聯方式將許多待測襯墊晶胞PC的各輸入端E連 接到一個用於接收來自信號發射機SG之週期性輸出信 號的接點A上。有一種雙型也是想像得到的,若其中有 許多來自信號發射機S G的輸出端A,且於各例中依並聯 方式將每一個單獨的輸出端連接到襯墊晶胞PC輸入端E 之一上。 爲了在當作積體電路的第一操作模式且供襯墊晶胞PC 作功能測試用的測試模式與當作積體電路之第二操作模 式的正常模式之間進行切換,而在信號發射機SG的輸出 -9- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) - · •線. 508442 A7 B7 五、發明說明(# ) 端與用於接收襯墊晶胞PC之輸入信號的各接點E之間提 供一個多工器M U X,並且也藉由例如來自操作模式控制 器的信號B S對此多工器加以控制。除了其上施加有來自 信號發射機S G之輸出信號的第一輸入端之外,於各例中 爲多工器MUX的另一個輸入端提供一個信號〇到η,而 吾人可以依正常模式將這個信號輸出到積體電路的另一 個功能單位上。 第4圖顯示的是根據本發明之電路的另一種解釋用實 施例。這裡,用於接收許多待測襯墊晶胞PC之輸入信號 的接點E是依串聯方式連接的,且於各例中經由一個受 時脈控制的移位暫存器單元FF0到FFn而連接到用於接 收來自信號發射機S G之輸出信號的接點A上。必然地, 於各例中在延遲了移位暫存器單元FF0到FFn的一個時 脈之後,將來自信號發射機SG的週期性輸出信號加到每 一個襯墊晶胞PC上。這個解釋用實施例有利於電路的是 各襯墊晶胞PC相互間已因其他目的(例如用於具有「邊 界掃瞄」的印刷電路板)而經由移位暫存器單元FF0到 FFn連接在一起。 例如,吾人可以藉由受時脈控制的雙穩態多重振盪器 而提供移位暫存器單元FF0到FFn以及信號發射機SG。 例如,信號發射機S G可能是一種具有堅硬-佈線輸入的 T-型正反器,而移位暫存器單元FF0到FFn可能是由D-型正反器提供的。因爲這個目的’故信號發射機S G以及 移位暫存器單元FF0到FFn是受到相同時脈的控制。如 -1 0- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) --線. 經濟部智慧財產局員工消費合作社印製 508442 A7 B7 五、發明說明(9 ) 上所述,T-型正反器是作有利的設計使得吾人能夠藉由 重新進行程式規劃而改變個別的週期性輸出信號。 符號說明 c…電容 DQ…襯墊晶胞的輸出端 E…襯墊晶胞的輸入端 L…電感 MUX…多工器 PC…襯犟晶胞 RD1,RD2···電阻 S A Z…波譜分析儀 SG…單一發射機 T1,T2…切換電晶體 VCC,VSS···供應電壓 FFO-FFri…受時脈控制的移位暫存器 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
Claims (1)
- 六、申請專利範圍 第89 100090號「積體半導體電路及襯墊晶胞之功能測試所用 之方法」專利案 (90年12月修正) 六、申請專利範圍 L 一種積體半導體電路,其含有一個或更多個襯墊晶胞 (PC),其中每一個襯墊晶胞都包括一個連接襯墊以及一 個上游的輸出驅動器且能夠藉由功能測試於電路的第一 操作模式中加以監控,其特徵爲其電路具有一個信號發 射機(SG)以便產生週期性的信號序列,其中將用來接收 週期性輸出信號的接點(A)連接到待測試襯墊晶胞(PC)的 輸入信號的接點(E)上,以便於一個測試模式中測試襯墊 晶胞(PC)的傳輸回應。 2. 如申請專利範圍第1項之積體半導體電路,其中此信號 發射機(SG)可以重新進行程式規劃以產生不同的週期性 信號序列。 3. 如申請專利範圍第1或2項之積體半導體電路,其中可 以依並聯方式將許多待測襯墊晶胞(PC)的輸入信號的接 點(E)連接到一個或更多個接點上以便接收來自信號發射 機(SG)的輸出信號的一個或多個接點(A)。 4. 如申請專利範圍第1或2項之積體半導體電路,其中用 於接收許多待測襯墊晶胞(PC)之輸入信號的接點(E)是依 串聯方式連接的,且於各例中經由一個受時脈控制的移 位暫存器單元(FF0;FFn)而連接到內於接收來自信號發射 機(SG)之輸出信號的接點(A)上。 5. 如申請專利範圍第1或2項之積體半導體電路,其中於 、申請專利範圍 各例中使用於接收許多待測襯墊晶胞(PC)之輸入信號的 接點(E)經由一個多工器(MUX)連接到用於接收來自信號 發射機(SG)之輸出信號的接點(A)上,以便在電路的第一 操作模式與第二操作模式之間切換。 6·如申請專利範圍第4項之積體半導體電路,其中於各例 中使用於接收許多待測襯墊晶胞(PC)之輸入信號的接點 (E)經由一個多工器(MUX)連接到用於接收來自信號發射 機(SG)之輸出信號的接點(A)上,以便在電路的第一操作 模式與第二操作模式之間切換。 7·如申請專利範圍第5項之積體半導體電路,其中具有下 列特性: -多工器電路(MUX)的一個輸出是連接到用於接收襯墊晶 胞(PC)之輸入信號的接點(E)上, -多工器電路(MUX)的一個輸入是連接到用於接收來自信 號發射機(SG)之輸出信號的接點(A)上, -多工器電路(MUX)的另一個輸入是連接到用於接收積體 電路內另一個功能單位之信號(〇;n)的接點上, -於電路的第一操作模式中,來自信號發射機(SG)之輸出 信號是出現在多工器電路(MUX)的輸出上,而於電路 的第二操作模式中,來自積體電路內另一個功能單位 之信號(〇;n)則是出現在多工器電路(MUX)的輸出上。 8.如申請專利範圍第1或2項之積體半導體電路,其中 信號發射機(SG)含有一個由T-型正反器構成而受時鐘 控制的雙穩態多重振盪器。 -2- 508442 gairil :.…'. -ί 六、申請專利範圍 9. 如申請專利範圍第7項之積體半導體電路,其中信號發 射機(SG)含有一個由Τ-型正反器構成而受時鐘控制的雙 穩態多重振盪器^ 10. —種用於測試積體半導體電路上襯墊晶胞之轉輸回應的 方法,其中每一個襯墊晶胞都包括一個連接襯墊以及一 個上游的輸出驅動器且都是包含在如申請專利範圍第1 至8項之積體半導體電路中,其特徵爲將襯墊晶胞(PC) 的輸出端(DQ)連接到一個用於波譜分析之量測配置(SAZ) 的量測輸入,而襯墊晶胞(PC)的轉輸回應則是利用此量 測配置(SAZ)於頻率範疇內量測得的。 11·如申請專利範圍第1〇項之方法,其中量測所記錄頻率波 諧的振幅回應及/或相位回應。 12·如申請專利範圍第1〇項之方法,其中取代了頻率範疇內 的量測而藉由在襯墊晶胞(PC)輸出(DQ)上的直流量測而 量測出襯墊晶胞(PC)的傳輸回應。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19901460A DE19901460C1 (de) | 1999-01-15 | 1999-01-15 | Integrierte Halbleiterschaltung und Verfahren zur Überprüfung des Übertragungsverhaltens von Pad-Zellen |
Publications (1)
Publication Number | Publication Date |
---|---|
TW508442B true TW508442B (en) | 2002-11-01 |
Family
ID=7894414
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW089100090A TW508442B (en) | 1999-01-15 | 2000-01-05 | Integrated semiconductor circuit and method for functional testing of pad cells |
Country Status (6)
Country | Link |
---|---|
US (1) | US6949946B1 (zh) |
EP (1) | EP1020733B1 (zh) |
JP (1) | JP3494942B2 (zh) |
KR (1) | KR100438464B1 (zh) |
DE (2) | DE19901460C1 (zh) |
TW (1) | TW508442B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4970640B2 (ja) * | 2000-05-19 | 2012-07-11 | ルネサスエレクトロニクス株式会社 | スクリーニング方法、スクリーニング装置及び記録媒体 |
DE10106556B4 (de) | 2001-02-13 | 2004-07-22 | Infineon Technologies Ag | Halbleiterbaustein mit einer Anordnung zum Selbsttest einer Mehrzahl von Interfaceschaltungen und Verwendung des Halbleiterbausteins in einem Testverfahren |
US7281182B2 (en) * | 2005-02-22 | 2007-10-09 | International Business Machines Corporation | Method and circuit using boundary scan cells for design library analysis |
US9239575B2 (en) | 2012-02-17 | 2016-01-19 | Siemens Aktiengesellschaft | Diagnostics for a programmable logic controller |
KR102185691B1 (ko) * | 2019-10-25 | 2020-12-03 | 큐알티 주식회사 | 실시간 다채널 스펙트럼 분석 모니터링 시스템 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0074417B1 (de) * | 1981-09-10 | 1986-01-29 | Ibm Deutschland Gmbh | Verfahren und Schaltungsanordnung zum Prüfen des mit einer Tristate-Treiberschaltung integrierten Schaltnetzes, das diese in den Zustand hoher Ausgangsimpedanz steuert |
US4703484A (en) * | 1985-12-19 | 1987-10-27 | Harris Corporation | Programmable integrated circuit fault detection apparatus |
JPS6337270A (ja) * | 1986-07-31 | 1988-02-17 | Fujitsu Ltd | 半導体装置 |
US4973904A (en) * | 1988-12-12 | 1990-11-27 | Ncr Corporation | Test circuit and method |
US5471153A (en) * | 1991-04-26 | 1995-11-28 | Vlsi Technologies, Inc. | Methods and circuits for testing open collectors and open drains |
JPH05312857A (ja) | 1992-05-12 | 1993-11-26 | Koden Electron Co Ltd | 電波監視装置 |
US5621740A (en) * | 1993-05-14 | 1997-04-15 | Matsushita Electric Industrial Co., Ltd. | Output pad circuit for detecting short faults in integrated circuits |
US5559441A (en) * | 1995-04-19 | 1996-09-24 | Hewlett-Packard Company | Transmission line driver with self adjusting output impedance |
EP0745859B1 (en) * | 1995-05-31 | 2004-10-27 | STMicroelectronics, Inc. | Configurable probe pads to facilitate parallel testing of integrated circuit devices |
DE19545904C2 (de) * | 1995-12-08 | 1998-01-15 | Siemens Ag | Integrierte Schaltung mit programmierbarem Pad-Treiber |
JPH09214315A (ja) * | 1996-02-08 | 1997-08-15 | Toshiba Corp | 出力バッファ、半導体集積回路、及び出力バッファの駆動能力調整方法 |
JPH1078474A (ja) | 1996-09-04 | 1998-03-24 | Seiko Epson Corp | 半導体装置およびその製造方法 |
DE19702600A1 (de) * | 1997-01-24 | 1998-07-30 | Sgs Thomson Microelectronics | Elektrische Analyse integrierter Schaltungen |
US6199182B1 (en) * | 1997-03-27 | 2001-03-06 | Texas Instruments Incorporated | Probeless testing of pad buffers on wafer |
JPH10325854A (ja) | 1997-05-26 | 1998-12-08 | Sony Corp | 半導体装置 |
-
1999
- 1999-01-15 DE DE19901460A patent/DE19901460C1/de not_active Expired - Fee Related
-
2000
- 2000-01-03 DE DE50014790T patent/DE50014790D1/de not_active Expired - Fee Related
- 2000-01-03 EP EP00100014A patent/EP1020733B1/de not_active Expired - Lifetime
- 2000-01-05 TW TW089100090A patent/TW508442B/zh not_active IP Right Cessation
- 2000-01-14 JP JP2000006831A patent/JP3494942B2/ja not_active Expired - Fee Related
- 2000-01-14 KR KR10-2000-0001700A patent/KR100438464B1/ko not_active IP Right Cessation
- 2000-01-18 US US09/484,781 patent/US6949946B1/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP1020733B1 (de) | 2007-11-21 |
JP2000206193A (ja) | 2000-07-28 |
US6949946B1 (en) | 2005-09-27 |
EP1020733A2 (de) | 2000-07-19 |
JP3494942B2 (ja) | 2004-02-09 |
KR100438464B1 (ko) | 2004-07-03 |
DE50014790D1 (de) | 2008-01-03 |
DE19901460C1 (de) | 2000-08-31 |
KR20000062475A (ko) | 2000-10-25 |
EP1020733A3 (de) | 2001-07-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102970007B (zh) | 用于时间电流转换的方法和装置 | |
CN100550115C (zh) | 测试驱动电路的方法以及用于显示装置的驱动电路 | |
US10436874B2 (en) | Self-calibration of source-measure unit via capacitor | |
US7619404B2 (en) | System and method for testing integrated circuit timing margins | |
TW380207B (en) | Voltage applied current measuring circuit for IC tester | |
CN108107273A (zh) | 一种测试电容和电阻值的装置及测试方法 | |
TW508442B (en) | Integrated semiconductor circuit and method for functional testing of pad cells | |
JP2539897B2 (ja) | 漏れ電流試験装置 | |
US8175824B2 (en) | Circuit testing apparatus | |
CN117761502A (zh) | 板卡的质量的验证方法、装置、电子设备及存储介质 | |
CN106526923B (zh) | 阵列基板、其测试方法及显示装置 | |
US20170221580A1 (en) | Memory device with internal measurement of functional parameters | |
JP3686039B2 (ja) | 半導体集積回路装置およびその使用方法 | |
US8008935B1 (en) | Tester and a method for testing an integrated circuit | |
TWI717222B (zh) | 記憶體操作能力預測方法 | |
JP2006133009A (ja) | 発振回路の検査回路 | |
CN102317798A (zh) | 电阻检测装置及方法 | |
JP2001343435A (ja) | 電子回路の検査方法及び検査装置 | |
CN111208349A (zh) | 基于FPGA开发板的Nor Flash芯片功耗测试装置及方法 | |
JP2002221554A (ja) | 半導体装置 | |
JPH03214079A (ja) | Icの入力スレショルド測定装置 | |
JPH0989991A (ja) | 集積回路試験装置 | |
JPH11211764A (ja) | 時間−電位差変換回路 | |
JPH0359900A (ja) | 半導体メモリ素子 | |
JP2008139061A (ja) | Lcdドライバの出力電圧測定装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |