CN102970007B - 用于时间电流转换的方法和装置 - Google Patents

Abstract

一种时间电流转换装置和方法。包含阻抗，该阻抗具有选择性地接收时变周期信号或已知电压信号的输入；以及电流输出，连接至阻抗。透过观测在时间周期内已知电压信号流经阻抗的平均电流以及观测时变周期信号流经阻抗的平均电流，可以借着评估第一平均电流和第二平均电流的比率来找出时变周期信号的工作周期，其中，在时变周期信号连接至阻抗的同时在电流输出处观测第一平均电流并且在已知电压信号连接至阻抗的同时在电流输出处观测第二平均电流。提供了时间电流转换电路的实施例。提供了用于找出时变周期信号的工作周期的方法实施例。

Description

用于时间电流转换的方法和装置

技术领域

本发明一般地涉及半导体领域，更具体地来说，涉及时间电流转换的装置和方法。

背景技术

对先进电子电路，尤其是在半导体工艺中制造为集成电路(“IC”)的电路的共同要求是需要精确地测量诸如抖动(jitter)、工作周期(dutycycle)、脉宽、频率、信号延迟的时间信息(timing)的量，以及信号时间信息之间的时间信息的量。使用现有技术方法的板上时间信息测量电路的使用经常要求复杂的电路和较大的硅面积。此外，为了实施延迟、工作周期或脉宽的精确测量，会要求板上电路的校准，对这些方法的使用增加了时间和成本。针对芯片上系统(“SoC”)器件的先进集成电路内部的信号进行这种测量的需求会使得晶圆探测或其他外部测量很困难或者不可能实施。

已知一种时间测量方法，时间量化器或时间数位转换电路(“TDC”，time-to-digitalconvertercircuit)使用延迟抽头(delaytaps)或具有计数器或移位寄存器的延迟缓冲器。延迟可以为串联的共同延迟，或者延迟可以为并联但通过从一级到下一级的恒定T增加。该TDC方法要求较大的电路面积(硅面积)，并且经常还要求在制造集成电路(“IC”)或芯片上系统(“SoC”)之后进行校准。在另一种已知方法中，具有串联的缓冲器的延迟线(tappedvernierdelayline)被用于对计数器或寄存器链进行计时，数据输入为具有脉冲的信号，并且延迟线还接收相同的脉冲。当通过延迟的脉冲对寄存器进行计时时，例如，多级的输出为“1”，该多级输出指示脉冲的脉宽。例如，数字输出可以为温度计码。

这些已知方法都受限于测量范围或者解析度(resolution)。即，在已知方法中，在测量的解析度和范围之间存在设计折中。例如，在抽头延迟线TDC中，所使用的级数形成了实际限制。当在延迟线的抽头或延迟中使用非常快的缓冲器时，解析度增加；但测量范围受到限制。另一方面，较慢抽头或延迟的使用会扩展可测量的最大范围，但可测量的最小延迟(高解析度)会受限于这些延迟时间的倍数。必须使用内插来找出小于最小解析度(其不是很精确)的次数。因此，必须进行设计折中来提供具有可接受范围和解析度的实际测量电路。即使这样，这些电路也要求较大的硅面积。在另一种已知方法中，可以使用双斜率电路，然后转换为数字量。现有技术的双斜率方法(其使用具有数字转换的模拟延迟电路)都要求复杂电路来实施。

已知方法还要求校准。需要校准是因为这些延迟测量依赖于电路元件(诸如延迟缓冲器)的物理值或其他工艺依赖性变量。在半导体工艺中制造的每个集成电路都将具有影响测量的一些物理变量；因此，每个板上TDC电路都必须在进行测量之前校准，以实现结果的足够精度。校准要求微调或其他调整以及附加空闲时间(benchtime)和操作员在大多数情况下完成任务的时间，因此，显著增加了使用测量电路的成本。

因此，仍然有强烈的需求用以改进现有的测量时间的电路和方法。

发明内容

为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种方法，包括：将已知信号连接至阻抗；在多个周期内观测流经所述阻抗的电流，以建立对应于所述已知信号的时间相关参数的第一平均电流；将未知周期信号连接至所述阻抗；在多个周期内观测流经所述阻抗的电流，以建立对应于所述未知周期信号的时间相关参数的第二平均电流；以及通过比较所述第一平均电流和所述第二平均电流来确定找出所述未知信号的定时时间信息特性。

在该方法中，所述已知信号为具有已知频率的时钟信号。

在该方法中，所述阻抗为线性阻抗。

在该方法中，所述阻抗为电阻器。

在该方法中，所述阻抗为非线性阻抗。

在该方法中，所述已知信号为DC电压。

在该方法中，所述已知信号为固定占空比工作周期的时变周期信号。

在该方法中，通过比较确定找出定时时间信息特性还包括：获取所述第一电流和所述第二电流的比率。

根据本发明的另一方面，提供了一种装置，包括：阻抗，具有用于选择性地接收时变周期信号或已知电压信号的输入；以及电流输出，连接至所述阻抗；其中，通过评估第一平均电流和第二平均电流的比率来确定找出所述时变周期信号的有效时间工作周期，其中，在所述时变周期信号连接至所述阻抗的输入的同时在所述电流输出处观测所述第一平均电流并且在所述已知电压信号连接至所述阻抗的输入的同时在所述电流输出处观测所述第二平均电流。

在该装置中，所述已知电压信号为DC电压。

在该装置中，所述已知电压信号为已知时钟信号。

在该装置中，所述时变周期信号为未知工作周期的时钟信号。

在该装置中，通过将所述第一平均电流与所述第二平均电流的比率乘以单个时钟周期来找出所述时钟信号的工作周期。

该装置还包括时间电流转换器，包括：第一逻辑门，用于接收时钟输入和延迟时钟输入，并且具有输出，所述输出对应于所述时钟输入和所述延迟时钟输入的重叠时间；以及第二逻辑门，用于接收所述第一逻辑门的输出和DC输入，并且具有连接至所述阻抗的输出；其中，所述时变周期信号被输入至所述时钟输入和所述延迟时钟输入。

在该装置中，所述阻抗包括电阻器。

根据本发明的又一方面，提供了一种方法，包括：提供具有输入和电流输出的阻抗；将已知信号连接至所述阻抗；测量第一电流，所述第一电流为在多个时钟周期内流经所述阻抗的平均电流；将未知定时时间信息特性的时变周期信号连接至所述阻抗；测量第二电流，所述第二电流为在多个周期内由于所述时变周期信号而流经所述阻抗的平均电流；以及通过形成所述第二电流与所述第一电流的比率以及将所述比率乘以时钟周期的持续时间来确定找出所述时变周期信号的至少一个未知定时时间信息特性；其中，所述至少一个未知定时时间信息特性包括：选自基本上由占空比工作周期、频率和延迟所组成的组中的一个。

在该方法中，提供所述阻抗包括：提供线性阻抗。

在该方法中，提供所述阻抗包括：提供形成在集成电路上的电阻器。

该方法还包括：将已知工作周期的时钟信号连接至逻辑门的第一输入；将所述时钟信号的反相形式连接至待测器件；从所述待测器件接收延迟时钟信号，并将所述延迟时钟信号连接至所述逻辑门的第二输入；以及将所述逻辑门的输出连接至所述阻抗。

该方法还包括：在所述时钟信号的时钟周期内测量所述阻抗中的第一平均电流，当所述时钟信号和所述延迟时钟信号重叠时，所述电流响应于所述逻辑门的输出；以及通过计算所述第一平均电流与在时钟周期内根据DC电压在所述阻抗中测量的第二平均电流的比率来找出所述待测器件的延迟。

附图说明

为了更加完整地理解本发明的实施例及其优点，现在将结合附图进行以下描述作为参考，其中：

图1表示了实施例可使用的阻抗和周期时间改变输入信号；

图2A、图2B、以及图2C表示了在不同脉冲下所对应的电流；

图3表示了电路实施例的简化示意图；

图4表示了实施例操作的时序波形图；

图5表示了TCC可以测量的时间参数

图6表示了用测量两个信号之间的延迟差的方法实施例的操作的波形；以及

图7表示了用于找出未知信号频率的方法实施例的操作的波形。

附图、示意图以及示图是示例性的并不旨在进行限定，而是本发明实施例的实例，并且为了解释的目的简化了附图、示意图以及示图，并且没有按比例绘制。

具体实施方式

以下详细讨论本发明实施例的制造和使用。然而，应该理解，本申请提供了许多可以在各种具体环境下实施的可应用创造性概念。所讨论的具体实施例仅仅表示了制造和使用本发明的具体方式，并不用于限制本发明的范围。

现在详细描述的示例性实施例提供了新颖的时间电流转换方法以及利用该方法的电路。有利地，该方法通过将时间转换为可观测而不依赖于用于测量的物理器件的电流进行操作。电路元件的值和容忍度(tolerance)不影响所进行的测量。因此，方法提供了精确的时间测量，其与电路元件的物理值无关并且不受工艺变化所影响。由方法实施例提供的时间电流测量可具有较宽的范围，并且同时提供比现有技术已知的时间或延迟测量方法更高的解析度。在实施例中，外部电流计可以用于时间电流方法的实施例以进行测量，而在其他施例中，可以通过内部的时间电流转换电路来实施电流测量。

在实施例中，提供了将诸如延迟或工作周期的时间量转换为电流的方法。方法可用于测量各种时间参数，各种时间参数包括：上升和下降时间和时间信息信号之间的相对延迟以及未知工作周期和未知延迟。

实施例包括使用逻辑门的组合来提取两个信号之间的时间信息。例如，时间信息可以包括：信号之间或时钟信号之间的延迟、频率和工作周期。在信号之间的比较中收集时间信息。时间信息可被转换为电流。在实施例中，用于未知时间信息的观测电流可以与用于已知时间信息的电流进行比较，以找出未知的时间信息。在实施例中，可以重复地观测某信号的时间信息以进一步获取更多其他的时间信息。

在实施例的方法中，将诸如DC电压的已知信号或已知工作周期信号提供给阻抗。观测平均电流。将感兴趣的信号(诸如具有未知工作周期的信号)提供给相同的阻抗。在多个周期内，观测通过阻抗的电流，例如针对具有未知工作周期的信号的一部分流动的电流。两个电流的比率提供未知时间信息参数(诸如未知工作周期)与已知时间信息信号的关系。因此，可以找出未知时间信息参数。比率方法的使用从测量中去除了对阻抗的物理特性的任何依赖性；因此，测量不存在由工艺变化、器件容限或变化、温度依赖性等所引起的误差。此外，通过反复观测在多个周期期间的电流，可以从最终测量中去除由噪声或测量仪器所引起的测量误差。因此，时间电流转换方法提供了使用现有方法无法得到的精度。

在实施例中，提供了可以向阻抗提供已知工作周期信号或DC信号的电路。此外，该电路可以选择性地向阻抗提供时变周期信号。该时变周期信号可以为具有未知工作周期或具有未知高态时间的信号。在方法实施例中，由DC电流或由已知信号引起的平均电流进行第一测量。由时变周期信号所引起的通过阻抗引发的相同时间周期期间的平均电流进行第二测量。通过观测工作周期和两种电流之间的简单关系，未知工作周期可以被找出。对于包括电阻器的阻抗，该关系为电流比乘以电压信号的周期(timeperiod)。对于其他阻抗元件，可以找出类似的关系。通过将外部测流计连接至阻抗，可以以精确的方式进行测量。其它的实施例包括直接在板子上测量的电路(onboardcurrentmeasurementcircuit)。

实施例的应用很多，并且包括找出未知工作周期以及找出待测器件或电路路径中的延迟、测量周期信号的频率、测量抖动(jitter)、测量上升和下降时间和测量相对于已知时钟信号的事件的时间信息。不同于现有技术的方法，阻抗的物理值不会影响结果，因此在进行时间测量之前或期间不要求器件的校准。这消除了测试器或探针台(probestation)中的昂贵步骤，并且还消除了已知方法中要求的微调、熔丝编程或物理器件的其他校准。因此，实施例的使用以与现有方法相比的较低成本提供了精确测量。此外，提供了简单的测试电路实施例，其仅需要较小的硅面积来实施，由此与现有电路中使用的更复杂解决方法相比进一步降低了成本。

时间电流转换实施例可以在完整集成电路或SoC器件中用作自测或系统测试的一部分。时间电流实施例可以提供作为用于晶圆验收测试(“WAT”)的电路或板上电路，其将被用作半导体制造环境中的工艺监控器。时间电流电路实施例可以用作测试器或其他设备的一部分。可以在晶圆切割之前进行时间电流测试作为器件合格或装箱操作的一部分。方法实施例还可以稍后用作封装集成电路中的系统测量的一部分，以评估操作集成电路的时间信息。

在图1中，表示了阻抗M1(线性或非线性)，以示出实施例的特征和操作概念。在图1中，将诸如时钟信号的时变电压输入输入阻抗M1。通过阻抗的平均电流Iavg与时变输入信号的高电压部分成比例，即，周期内的平均电流与工作周期成比例。因此，通过测量用于包括周期的整倍数的时间周期的平均电流(诸如，对于非限制实例，通过测量100个周期内的平均电流)，可以计算工作周期。阻抗的绝对值(physicalvalue)不是重要的，因为电流的比例提供了相对测量，因此，工作周期测量不依赖于阻抗本身的值。本发明的实施例有利地提供了精确测量，该精确测量不依赖于电路元件的值并且与半导体工艺变化效应无关，因此消除了对现有技术方法存在的校准或微调的需要。换句话说，阻抗值不是时间电流测量的一部分，因为使用比率方法从测量中去除了该阻抗值。

图2A至图2C表示了实施例的操作的时序图。在图2A中，找出平均DC电流。为了进行这种测量，诸如DC电源电压的固定电压作为输入被提供给阻抗(诸如图1中的M1)，并且在时间周期内找出平均电流。因此，该电流为在时钟周期内的最大DC电流Iavg。

图2B表示了在单个周期Tck内的时变信号获得的平均电流；这里为50％工作周期时钟信号。电流IDC为最大平均电流的一半。图2B中的信号的阴影部分表示电流。该实例的平均电流为图2A中的平均电流的50％，其与工作周期成正比(Td为Tck的50％)。

在图2C的时序图中表示了另一实例。在图2C中，表示了时变输入信号，这里为25％工作周期时钟信号。图2C中的时序图的阴影部分表示在信号在时钟周期的25％的时间段内为有效的电流。如图2C所示的平均电流为图2A所示平均电流的25％，并且工作周期也与时钟周期期间的平均电流成比例(Td为Tck的25％)。

通过以下等式给出这里所使用的关系的数学形式：

$\mathrm{Td}=\frac{\mathrm{Iavg}\×\mathrm{Tck}}{\mathrm{Idc}}$ 等式1

应用这些概念以进行有效新颖的时间电流(“TCC”)转换电路和方法。通过比较与所观测电流成比例的平均电流，可以提取未知量的时间信息。

图3表示了TCC的电路实施例。应该清楚，该电路实施例仅为结合方法实施例的一个示例性电路，但是该电路实施例不限于这些实施例并且不限制所附权利要求的范围。电路31可以形成在诸如SoC的的集成电路上，该集成电路具有被测电路或器件(诸如图中标为DUT的待测器件)。在可选实施例中，电路31可以为测试器或独立的测试电路的一部分。待测器件(“DUT”)使信号产生延迟。为了找出延迟的值，使用TCC电路31。时钟或已知周期信号连接至输入CK，然后通过反相器IV1连接至DUT的输入，并且信号CK还使用匹配延迟D1输入至逻辑门L1。延迟D1与通过反相器IV1的延迟相匹配。因此，两个信号(通过匹配延迟D1接收的时钟输入和通过DUT接收的延迟信号D)到达逻辑门L1的输入，其中，通过DUT的延迟为造成两个信号的时间信息的不同的唯一延迟。例如，如果DUT延迟为0，则信号将同时到达门L1。逻辑门L1为NAND函数，使得当逻辑门L的输入处的信号均为逻辑“1”时输出逻辑“0”。以这种方式，逻辑门L1检测何时两个信号(时钟信号CK和来自DUT器件的延迟信号D)重叠。

第二逻辑门L2接收门L1的输出，并逻辑性地将该门L1的输出与标为“TestDC”作为输入组合，并在节点“c”处输出电压。由于该门也为逻辑NAND门，所以当任一输入为“0”时该门将输出高电压或逻辑“1”，以及当输入均为逻辑“1”或高电压时该门将输出逻辑“0”或低电压。

在时间电流转换操作中，进行两个测量。当输入TestDC为逻辑“0”时，NAND门L2总是在节点“c”处输出逻辑“1”输出。由于该逻辑“1”通常为高电压，所以这向阻抗提供DC电压(在给定的时间周期上，其可以使用TestDC输入长期保持为DC电压)，并且流经阻抗(这里为电阻器R1)的电流为DC电流。在IOUT端子处测量该电流。然后，平均电流Iavg等于DC电流(Idc)。因此，通过使用输入TestDC来使L2在周期内在节点“c”处输出高电压，可以在输出IOUT处测量平均DC电流Idc。简而言之，当测试输入TestDC为逻辑“0”时，可以找出等式1中的平均电流Idc。

当测试输入TestDC为逻辑“1”时，根据逻辑门L1的输出的不同来找出输出“c”，当逻辑门L1的输出为“0”时，L2的输出为“1”。即，当D信号(在通过待测器件DUT的延迟之后的延迟和反相时钟信号CK)在L1的输入处与时钟输入CK重叠时，L1的输出处的脉冲将被反相并在节点c处输出。当通过阻抗R1时，该脉冲电压随后将形成可以在输出IOUT处测量的平均电流，并且平均电流Iavg形成与DUT的延迟成比例的电流。因此，在等式1中，电流Iavg与DUT的延迟成比例；并且可以在测试输入TestDC处于逻辑“1”时找出该电流Iavg。

图3的电路31中的示例阻抗R1为电阻器。可以以各种方式提供集成电路板上的电阻器(Resistorsonboardintegratedcircuit)，包括但不限于使用扩散电阻器、多晶硅电阻器以及使用利用电阻提供导电性的其他材料。电阻器R1的物理值对于时间电流测量并不重要，仅响应于逻辑电路输出测量的平均电流。工艺依赖性或温度依赖性器件变化也不重要的，因为它们不影响时间电流转换测量。在其他实施例中，可以使用其他非线性阻抗。例如，可以使用RC和LC阻抗。

在其他的方法实施例中，可用已知工作周期的周期信号来代替DC电压被提供给阻抗，并且找出平均电流。然后，可以输入未知工作周期的信号，找出该信号的平均电流，并且使用等式1的关系，可以找出未知信号的工作周期的相对测量，并且由于第一信号已知，所以可以针对未知工作周期信号找出工作周期或高态时间。作为一个非限定性示例实施例，已知时钟信号用于第一测量。

图4表示了图3的TCC电路的操作的波形的时序图。在图4中，时钟信号CK是时变周期时钟信号；这里，使用50％工作周期。逻辑门L1的D输入被反相并相对于CK信号延迟，使得形成重叠部分，其等于被测器件(“DUT”)的延迟。注意，选择时钟信号CK的频率和周期，使得待测器件的延迟D小于周期信号Tck的50％。电流IOUT表示了在输出引脚处流经阻抗R1的电流。如图4所示，该电流与延迟Td成比例。

其他简单的测试方法如以下步骤(可交换顺序)。首先，在时钟周期内在IOUT处测量由从DC电压到阻抗的IOUT所生成的平均电流IDC。其次，向测试电路提供时钟信号，并且测量输出IOUT处的平均电流Iavg。然后，等式1被用于找出高态时间Td。

如果需要，则可以在许多时钟周期上测量平均电流Iavg，然后求平均值。通过求得许多周期上测量值的平均值，减少或消除了微小误差。由于以DC电流Idc和平均电流Iavg的比率测量时间Td，所以阻抗的实际值(在示例性实施例中标示为R1)不影响测量。此外，由于R1的值不重要，所以不需要校准或微调电路元件来实现精确测量。测量不受物理阻抗的工艺或温度依赖性变化所影响。

扩展实施例以形成其他的实施例，逻辑门的组合可用于转换两个信号之间存在的时间信息(延迟、频率、工作周期)成为电流。由于两个信号之间的不同所产生出来的电流可以与对应于已知或参考信号的电流进行比较，所以可以根据电流比率找出未知信号的时间信息。

图3的时间电流转换电路仅仅要求较小的硅面积来实施。在示例性半导体工艺中，其以小于1000平方微米来实现。没有昂贵的计数器，不需要移位寄存器或许多匹配延迟缓冲器或延迟线元件(delaylineelement)。在进行测量之前，不需要冗长的校准。虽然上面描述了使用外部测流计进行测量的实施例方法，但也可以使用晶片上电流测量电路。在测试外部节点的探测或其他方法不实际或不理想的情况下，本实施例的使用可以为复杂的集成电路提供时间延迟测量。

图3的TCC具有宽广的测量范围(exceptionalrange)和精密的解析度。对于实例实施，观测10皮秒至5纳秒的范围(具有1皮秒的解析度)。与由实施例所提供的相比，现有技术的器件要求更多的面积、并且仅仅具有更小的测量范围以及更低的解析度。

存在许多针对时间电流转换电路的实施例和方法实施例的应用。图5以波形时序图表示了可使用上述电路和方法进行的各种测量。在上面的波形51中，附图表示了可找出的时钟信号fck的频率。可以测量如波形51所示周期信号的工作周期和高态工作周期。可以找出诸如时钟信号的周期信号的上升时间和下降时间。可以测量周期信号中的抖动，即，变化。在图5中，第二波形53被示为相对于上面的波形51延迟。如图所示，可以测量信号相对于已知信号的延迟时间，或者可以如上所述测量通过电路的一部分的时间延迟。

图6表示了可以以重复方式实施以上所述TCC方法进行更深入的测量的时序图。在图6中，信号S1和S2均相对于时钟信号CK延迟。信号S1和S2之间的相位差“DeltaD”非常小，因此，不可能进行该相位差的直接测量。

在实施例中，首先使用上面的延迟测量方法进行时钟信号CK和信号S1之间的延迟D1的测量。再使用TCC进行CK与信号S2的延迟测量D2。因此，如图所示，延迟D1和延迟D2之间的差DeltaD为D2-D1。通过重复地使用多个时间信息提取过程，可以获得进一步的获得更多更细微精密的甚至其它信号的时间信息。进行信号的重复测量去除了测量误差和温度依赖性，提高了观测精度。实施例使用比例测量以从测量中消除器件特性，从而进一步提高了精度。

图7表示了用于测量频率的方法。在图7中，标为“RefCK”的信号表示已知频率信号、参考时钟。该信号的延迟形式(delayedversion)(如图所示在波形中标示为“Delayed-Referenceclock”)可以与参考时钟进行逻辑组合(例如，逻辑与“AND”)。然后，当AND信号通过阻抗时观测到的通过阻抗的电流Iavg，该电流Iavg为与参考时钟的频率Fs成比例的电流。类似地，信号DUT可以与延迟形式Delayed-DUTCKI进行逻辑运算，并且在图7中也表示了该波形。在图7中，在标号“I”下方，黑色部分指示时钟信号中观测到流经阻抗的电流的部分。因此，对于已知的RefCK信号，标为71的上面的波形指示针对具有频率Fs的已知信号观测到的电流。标为73的波形为针对DUT时钟观测到的电流。然后，在73上观测的电流可以和与Fs成比例的平均电流进行比较；因此，DUT的频率可以被找出因为会是Fs的倍数(及上述的电流比率)。在所示的特定实例中，所观测到的电流为2Iavg，因此DUT的频率仅为2Fs。由于Fs已知，所以还可以简单地找出DUT时钟频率。

上述实施例为时间电流转换器TCC的示例性实施例。方法不限于特定的电路实施例、结构，或者不限于特定应用。方法提供了将时间信息(诸如延迟、频率、脉宽、工作周期、上升和下降时间、抖动扭曲和相位)转换为可以使用芯片上或芯片外阻抗负载精确测量的电流信息。由于阻抗值和物理特性不影响测量结果，所以测量不依赖工艺和工艺变化，可以从测量中有效地去除测量电路中的温度和电压依赖性和误差。

在一个实施例中，一种方法包括：将已知信号连接至阻抗；在多个周期内观测通过阻抗的电流，以建立对应于已知信号的时间相关参数的第一平均电流；将未知周期信号连接至阻抗；在多个周期内观测通过阻抗的电流，以建立对应于未知周期信号的时间相关参数的第二平均电流；再透过比较第一电流和第二电流来找出未知信号的时间信息特性。

在一个实施例中，一种装置包括：阻抗，具有用于选择性地接收时变周期信号或已知电压信号的输入；以及电流输出，连接至阻抗；其中，通过评估在周期信号连接至阻抗的同时在电流输出处观测到的第一平均电流与在已知电压信号连接至阻抗的同时在电流输出处观测到的第二平均电流的比率来找出时变周期信号的工作周期。

在另一个实施例中，一种装置包括：时钟输入，用于接收已知周期时钟信号；反相器，连接至时钟输入并具有输出；匹配延迟，连接至时钟输入，并具有匹配延迟输出，其中，匹配延迟的延迟与反相器的延迟相匹配；待测器件的第一端子，连接至反相器的输出，用于连接待测器件；待测器件的第二端子，连接至待测器件的输出，用于从待测器件接收延迟时钟信号；第一逻辑门，连接至匹配延迟的输出和第二端子，并且在通过匹配延迟输出的时钟信号与延迟时钟信号重叠时输出脉冲；第二逻辑门，连接至第一逻辑门的输出并进一步连接至DC测试输入，以及具有输出；以及阻抗，连接至第二逻辑门的输出，并具有电流输出。

在又一个实施例中，一种方法包括：提供具有输入和电流输出的阻抗；将已知电压连接至阻抗的输入；测量第一电流，第一电流为在时钟循环周期内通过阻抗的平均电流；将未知工作周期的时变周期信号连接至阻抗；测量第二电流，第二电流为在一个时钟周期上由于时变信号而通过阻抗的平均电流；以及通过形成第二电流与第一电流的比率以及将比率乘以时钟周期的持续时间来找出时变周期信号的工作周期。

此外，本申请的范围不限于说明书所描述的结构、方法和步骤的具体实施例。本领域的技术人员可以容易地从本发明的公开内容中意识到，可以根据本发明利用现有或稍后开发的实施与本文描述的对应实施例基本相同的功能或实现基本相同结果的工艺或步骤。因此，所附权利要求包括在这些工艺或步骤的范围内。

Claims (18)

1.一种用于时间电流转换的方法，包括：

将已知信号通过第一逻辑元件连接至阻抗；

在多个周期内观测流经所述阻抗的第一电流，以建立对应于所述已知信号的时间相关参数的第一平均电流；

将第一时钟信号反相，以生成反相的第一时钟信号；

延迟所述第一时钟信号，以生成延迟第一时钟信号，所述延迟第一时钟信号的延迟对应于将所述第一时钟信号反相所产生的延迟；

所述反相的第一时钟信号通过待测器件生成延迟信号；

通过所述延迟信号与所述延迟第一时钟信号的逻辑组合而生成未知周期信号，所述未知周期信号具有逻辑“1”状态，所述逻辑“1”状态表示所述延迟信号与所述延迟第一时钟信号相比较的非重叠时间；

将所述未知周期信号通过所述第一逻辑元件连接至所述阻抗，所述第一逻辑元件选择性地为所述阻抗提供所述未知周期信号或所述已知信号；

在多个周期内观测流经所述阻抗的第二电流，以建立对应于所述未知周期信号的时间相关参数的第二平均电流；以及

通过比较所述第一平均电流和所述第二平均电流来找出所述未知周期信号的时间信息特性，确定的时间信息特征与所述阻抗的实际值无关。

2.根据权利要求1所述的用于时间电流转换的方法，其中，所述已知信号为具有已知频率的时钟信号。

3.根据权利要求1所述的用于时间电流转换的方法，其中，所述阻抗为线性阻抗。

4.根据权利要求3所述的用于时间电流转换的方法，其中，所述阻抗为电阻器。

5.根据权利要求1所述的用于时间电流转换的方法，其中，所述阻抗为非线性阻抗。

6.根据权利要求1所述的用于时间电流转换的方法，其中，所述已知信号为DC电压。

7.根据权利要求1所述的用于时间电流转换的方法，其中，所述已知信号为固定工作周期的时变周期信号。

8.根据权利要求1所述的用于时间电流转换的方法，其中，通过比较找出时间信息特性还包括：获取所述第一电流和所述第二电流的比率。

9.一种用于时间电流转换的装置，包括：

时间电流转换器，包括：

第一逻辑门，用于接收来自待测器件的延迟信号和延迟时钟输入，所述第一逻辑门输出具有高逻辑状态的时变周期信号，所述高逻辑状态的时变周期信号对应于所述延迟信号和所述延迟时钟输入的所述高逻辑状态的非重叠时间；以及

第二逻辑门，在第一输入处连接至所述第一逻辑门的输出并且在第二输入处连接至已知电压信号的输入；阻抗，具有用于选择性地接收所述时变周期信号或已知电压信号的输入，所述输入连接至所述第二逻辑门的输出；以及

电流输出，连接至所述阻抗；

其中，通过评估第一平均电流和第二平均电流的比率来找出所述时变周期信号的工作周期，其中，在所述时变周期信号连接至所述阻抗的输入的同时在所述电流输出处观测所述第一平均电流并且在所述已知电压信号连接至所述阻抗的输入的同时在所述电流输出处观测所述第二平均电流。

10.根据权利要求9所述的用于时间电流转换的装置，其中，所述已知电压信号为DC电压。

11.根据权利要求9所述的用于时间电流转换的装置，其中，所述已知电压信号为已知时钟信号。

12.根据权利要求9所述的用于时间电流转换的装置，其中，所述时变周期信号为未知工作周期的时钟信号。

13.根据权利要求12所述的用于时间电流转换的装置，其中，通过将所述第一平均电流与所述第二平均电流的比率乘以单个时钟周期来确定所述时钟信号的工作周期。

14.根据权利要求9所述的用于时间电流转换的装置，其中，所述阻抗包括电阻器。

15.一种用于时间电流转换的方法，包括：

提供具有输入和电流输出的阻抗；

将已知信号连接至所述阻抗；

测量第一电流，所述第一电流为在多个时钟周期内流经所述阻抗的平均电流；

将已知工作周期的时钟信号的反相形式连接至待测器件；

将延迟时钟信号连接至逻辑门的第一输入，所述延迟时钟信号为所述时钟信号的延迟形式，所述延迟时钟信号的延迟与所述时钟信号的反相形式的延迟相匹配，所述待测器件至少将所述时钟信号的反相形式反相；

从所述待测器件接收测试信号，并将所述测试信号连接至所述逻辑门的第二输入；

所述逻辑门将所述测试信号与所述延迟时钟信号逻辑组合而生成未知时间信息特性的时变周期信号；以及

将所述未知时间信息特性的时变周期信号连接至所述阻抗；

测量第二电流，所述第二电流为在多个周期内由于所述时变周期信号而流经所述阻抗的平均电流；以及

通过形成所述第二电流与所述第一电流的比率以及将所述比率乘以时钟周期来找出所述时变周期信号的至少一个未知时间信息特性；

其中，所述至少一个未知时间信息特性包括：选自由工作周期、频率和延迟所组成的组中的一个。

16.根据权利要求15所述的用于时间电流转换的方法，其中，提供所述阻抗包括：提供线性阻抗。

17.根据权利要求15所述的用于时间电流转换的方法，其中，提供所述阻抗包括：提供形成在集成电路上的电阻器。

18.根据权利要求15所述的用于时间电流转换的方法，还包括：

在所述时钟信号的时钟周期内测量所述阻抗中的第一平均电流，当所述时钟信号和所述延迟时钟信号重叠时，所述电流响应于所述逻辑门的输出；以及

通过计算所述第一平均电流与在时钟周期内根据DC电压在所述阻抗中测量的第二平均电流的比率来找出所述待测器件的延迟。