CN1677639A - 测量占空比的方法 - Google Patents

Abstract

本发明是有关于一种测量占空比的方法，该方法快到足以能够在制造过程中对半导体元件的占空比进行测量。使用数字通道中的比较在信号周期中以多点感测输入信号的状态。测试仪内的失败处理电路被用于对输入信号为逻辑HI状态的样本的数量进行计数。该值被采用的样本的总数所调整，从而产生指示信号占空比的单一数字。

Description

测量占空比的方法

技术领域

本发明涉及一种自动测试设备，特别是涉及利用自动测试设备测量占空比(duty cycle)的测量占空比的方法。

背景技术

在电子元件如半导体芯片的制造中，经常需要测量电信号的参数。通过对参数的测量值和期望值进行比较可以测试出不能正常使用的元件。而在元件的设计过程中，测试不正常使用可为改进设计提供信息。

在制造过程中，每个元件通常会被至少测试一次。有时会对还处于晶圆的一部分或处于制造过程中间阶段的半导体元件进行测试。在中间阶段就不能正常使用的元件可能会被直接报废以节省进行一步加工处理的成本。还有一些时候测试结果被用于改变制造工序以降低不合格元件的数量。例如，产量管理软件将许多元件中发现的失败进行汇总统计，并以此鉴别出失准的制造设备或元件制造中的其他问题。通过改变制造工艺解决这些问题，就会增加完全正常工作元件的产量。

测试结果还可被用于以其他方式改变制造工序。例如，采用激光微调或嵌入式校准电路可能会将不能正常使用的元件变为正常使用的电路。另一可选方案是，可将测试用于对元件的“重新分级”(binning)。在某测试条件下未能达到预期性能的元件可能会在另一放松的测试条件下表现出令人满意的性能。例如，在125℃的温度下不能正常使用的元件可能会在105℃的温度下表现出令人满意的性能。可将这些元件以较低一些的温度范围标记并封装后销售。类似的，不能在较高时钟频率下正常使用的元件可能会在较低一些的时钟频率下满足所有的要求。这些元件可以按较低一些的时钟频率销售。有时将根据测试结果为元件指定最大工作速率称为“速度分级”(speed binning)。

自动测试设备，有时被称为测试仪，被设计为能够迅速测试半导体元件。为了以经济的方式测试每一个制造中的元件，自动测试设备必需在短时间内对一个元件进行一整套的测试，比如几秒的时间。自动测试设备通常包括多个数字通道，每个数字通道能够为一个测试点生成或测量一个数字信号。

测试仪运行“模式”(patterns)。模式是一种使测试仪执行一个或多个测试的程序。模式包含一系列的向量。每个向量规定在一个测试仪的操作周期内所有数字通道的损伤。测试仪快速逐次执行这些向量以生成需要的激励信号和测量序列。可以对向量的定时进行控制以设定测试中被测试元件的测试速度。

每个向量都为每个通道规定在某一特定周期内该通道是生成一个信号还是测量一个信号。如果将要由通道生成一个信号，那么该向量规定该信号应该具有HI逻辑值还是LO逻辑值。反之，如果将要由通道测量一个信号，那么该向量信号规定该信号的期望值。如果测出的信号不是期望值，则由通道输出一个失败信号。

测试仪还可被编程为控制其他操作参数。例如，对应逻辑HI或逻辑LO信号的电压电平通常能够被编程。还有，事件在一个周期内发生的定时可以被编程。可以相对于周期的起始时间将通道应该应用输出值的时间编程。类似地，还可相对于周期的起始时间将通道应该对信号进行采样并测量的时间编程。应该进行采样的时间有时被称为“选通脉冲”(strobe)时间。

测试仪包括捕获通道生成的失败信号的失败处理电路。关于失败的信息被用于标识缺陷元件或是被作为对元件设计或元件制造的制造工序的问题诊断时的辅助工具。失败处理电路能够执行的一个简单功能是对一个模式中的每个通道的失败数量进行计数。

数字通道被设计为生成和测量数字值。传统地，利用数字通道进行测试指示设备在预计产生输出时输出的是逻辑HI还是逻辑LO。测试仪经常包括生成或测量模拟信号的“仪器”。例如，任意波形仪(arbitrary waveforminstrument)生成一个具有能够被编程为几乎任意形状波形的模拟信号。其他仪器可对模拟信号迅速采样并对捕获的样品执行高级信号处理功能，如找到模拟信号的功率谱密度或其他特征。还有其他仪器可测量信号的抖动(jitter)。

可能需要测量的信号参数之一是时间信号的占空比。传统地，占空比的测量是利用台式(bench top)仪表进行的，如示波器。这种测量不适合于必需对元件进行快速测试的制造工序。迄今为止，元件的占空比通常是被“设计保证”的，意思是该元件被设计为产生具有某个占空比的信号，但是每个制造出的元件都没有被测试以确认其符合设计要求。

我们意识到这一方法很可能对于那些高速运行的半导体元件的采购商来说是不那么适合的。一般地，功能正常的元件的预期占空比范围被规定为时钟周期的一个百分比。随着时钟频率的增加，周期变小并且可接受的占空比偏差变得更小。随时可接受偏差的变小，更有可能会要求进行测试以确保所有制造的元件都符合标准。有可能更需要进行微调、校准或速度分级以提供符合要求的标准的元件。我们意识到有必要提供一种在制造过程中不需要专用仪器对元件占空比进行测量的简便快捷的方式。

迄今为止，有些模拟参数已经不使用专用仪器测量了。测试仪的数字通道有时被编程为进行模拟测量。一个例子是“边沿寻找”(edge find)例程，有时被称为“计时搜索”(timing search)。“边沿寻找”确认信号以预定电压跃迁的时间(即：边沿)，如数字信号由一种状态跃迁到另一种状态。

为了执行边沿寻找，在测试仪中将信号应用到通道。该应用信号必需包含边沿的周期拷贝。边沿的周期拷贝被固有地包含在周期信号中，如时钟。如果信号不是固有地周期性的，可以通过重复地生成包含有边沿的信号的部分来生成周期信号。如果边沿寻找例程是由测试仪进行的，被测试的元件可以被控制为借助重复地执行完整测试模式或环路通过测试模式的子集来重复地生成信号的部分。

作为在一个测试向量上的边沿寻找测量的例子，接收信号的数字通道被编程为测量信号的值并期待该值为逻辑LO。通道被编程为将任何信号值小于某一门限值的信号识别为LO信号。该门限值被设定为接近边沿的中值。当信号的值高于该门限值时，通道指示该测量“失败”。反之，当信号的电压小于门值时，通道指示通过。

该测量提供在一选通脉冲时间的信号值的有关信息。在一个边沿寻找例程中，在很多个选通脉冲时间重复测量。为了搜索具有特定时间差的报告不同结果(例如，一个报告为通过，另一报告为失败)的两个选通脉冲点，在连续测量中增加选通脉冲时间。这些选通脉冲点之间的时间差经常被描述为测量精度，因为知道信号跃迁就发生在这两个点之间的某个位置。为了以最少的选通脉冲点以需要的精度找到跃迁点，已经应用了复合搜索算法(multiple search algorithms)。

诚然此种技术具有实用价值，但是仍然需要一种以低成本快速测量信号占空比的方法。

发明内容

本发明涉及一种改进的测量信号占空比的方法。

本发明的一个方面，是一种测量信号时间间隔的占空比方法，包括以下步骤：作为输入信号提供该信号时间间隔的重复；在相对于该时间间隔的重复的起始的时间的控制时间将该输入信号值与门限值进行多个比较，进行该多个比较包括改变该控制时间；以及基于比较值在相对于该门限值的预定范围内的比较的数量计算占空比。

本发明的另一个方面，是一种测量信号占空比的方法，该方法利用能够被编程为运行测试模式的自动测试设备进行的，该自动测试设备具有：i)定时信号发生器，在可编程时间生成选通脉冲信号；ii)比较器，可被编程为在来自该定时信号发生器发出的选通信号控制的时间将其输入的值与预期值进行比较；和iii)失败处理电路，耦合到该比较器的输出，并且被控制为对指示在模式期间比较器输入的值偏离预期值的比较的数量进行计数，该方法包括以下步骤：提供信号作为比较器的输入；使用被编程为产生对该信号的第一时间关系的选通脉冲信号的定时信号发生器运行一模式，该模式将比较器的预期值编程为指示信号处理第一逻辑状态的信号；在模式的末端，记录失败处理电路对指示比较器的输入的值偏离预期值的比较的计数；重复地改变定时信号发生器的编程，从而产生对信号具有不同时间关系的选通脉冲信号，重新运行该模式并记录失败处理电路完成的对指示出比较器输入的值偏离预期值的比较的计数；由失败处理电路产生的指示比较器输入的值偏离预期值的比较的总数计算信号的占空比。

本发明的又一个方面，是一种自动测试设备，被编程为用来测试输入信号的占空比，其包括：定时信号发生器，在可编程时间生成选通脉冲信号；比较器，其具有：耦合到该输入信号的信号输入、耦合到该定时信号发生器的选通脉冲输入、门限输入和数字输出，其具有取决于该信号输入的相对电平和门限输入；失败处理电路，耦合到比较器的输出，该失败处理电路可被控制为对比较器的指示比较器输入的值偏离可编程的预期值的数字输出的数量进行计数；和软件程序，被编程为控制该自动测试系统以使其执行一个方法，该软件程序包括：运行一个模式，定时信号发生器被编程为产生选通脉冲信号，对该信号具有第一时间关系，该模式将比较器的预期值编程为指示该信号处于第一逻辑状态的信号；重复地改变定进信号发生器的编程，从而产生与该输入信号具有不同时间关系的选通脉冲并重新运行该模式；由失败处理电路计数一个或多个值计算信号的占空比，该一个或多个值指示在模式的所有重复的期间的总比较数量，该模式的所有重复期间指示比较器输入的值偏离该可编程预期值。

附图说明

附图并非有意按比例绘制。各图中相同的部件采用相同的标号表示。为清晰地表示，各图中没有将所有的部件都用标号标出，其中：

图1是自动测试系统中测量占空比的有用部分的简图。

图2A、2B和2C是有助于理解测量占空比的方法的简图。

图3是有助于理解测量占空比的方法的流程图。

具体实施方式

本发明的应用不限于以下的具体说明或附图中所示的部件的具体排布结构的限制。本发明还具有以其他方式实施的实施例。还有，本说明书中使用的表达词语和术语是为了描述的目的而不应被看作是限定性的。本说明书中出现的“包括”、“由...构成”，或“具有”、“包含”、“涉及”或其他类似用语的意思是指包括该用语用列出的项目和其等同物以及增列项目。

图1高度简化地表示了测试仪100。例如，测试仪100可以是某种可由市场买到的测试仪，例如，位于麻省波士顿的Teradyne公司销售的Tiger^TM测试系统。

测试仪100包括差分比较器116。差分比较器116可以是测试仪100的某个数字通道中的电路的组成部分。为简要起见，通道中的其他电路没有示出。类似地，测试仪100中的其他通道也没有示出，但是商品测试仪可能具有成百上千个通道。并非测试仪的所有通道都必需包括如图1所示的差分比较器。但是，在这里详细说明的技术对于高速信号十分有用。这种信号倾向于用差分信号表示。如果被测试的输入信号是差分的，就需要在连接到该对引脚的测试仪资源中包括一个如图所示的差分比较器116。反之，如果被测试的输入信号是单端的，就需要在连接到该引脚的测试仪资源中包括一个单端比较器。

差分比较器116产生一个指示信号的正输入和负输入的相对电平的输出信号。在图1所示的结构中，比较器116的正输入被连接到输入信号S_in的正分支S_in+。比较器116的负输入被连接到差分信号S_in的分支S_in-。

差分比较器116具有规定门限值V_od的输入。当位于比较器116的正输入的值超出负输入值的量等于或大于V_od时，比较器116的输出指示为逻辑HI。当S_in-与S_in+之差低于门限V_od时，比较器116的输出指示为逻辑LO。

比较器116进行比较的时间由定时信号发生器118生成的选通脉冲信号确定。较好的是，定时信号发生器118是可编程定时信号发生器，这样可以将选通脉冲信号被断言(asserted)的时间编程。

定时信号发生器118又由控制逻辑120控制。控制逻辑120可以是专用硬件和能够被编程以执行测试功能的通用计算机的组合。控制逻辑120还提供用于设定比较器116的门限值V_od的信号。

差分比较器116的输出被提供给失败处理电路124。传统的失败处理电路124包括用于储存差分比较器166的比较结果的高速存储器。较理想的是，失败处理电路以和测试仪100运行的测试模式相同的速率捕获差分比较器116的输出。为了实现高速操作，失败处理电路可将表示比较器116的输出流的数据压缩后储存在存储器中。例如，失败处理电路124可仅储存比较器116的指示测量信号不具有预期值的输出。但是，在失败处理电路124中可以使用任何一种方便的存储数据装置。

测试仪100还包括数据分析电路122。数据分析电路122可以是专用硬件和经过编程以执行数据分析功能的通用计算机的组合。数据分析可以和控制逻辑120使用同一台通用计算机。数据分析电路122的其他功能中，在优选实施例中将其编程为分析失败处理电路124中的数据从而计算信号S_in的占空比。

在图1中信号S_in由被测设备110生成。在优选实施例中，被测设备110是在制造过程中接受测试的半导体元件。

图2A是可执行占空比测量的周期信号。这样的信号可作为信号S_in提供给测试仪100。图2A所示的周期信号可作为数字逻辑系统的时钟使用。

图2A显示信号S_in具有多重周期，在这些周期中信号交替地获得HI值和LO值。在每一个周期内，信号在指定为T_H的时间内具有HI值。在同一周期内，信号在时间T_L内具有LO值。有多种定义信号S_in的占空比的方法。在本文中所述的实例中，占空比由下式定义：

为了表示清楚，图2A中仅标出了信号S_in的一个周期的T_H和T_L值。每个信号周期都具有自己的T_H和T_L值。工作周期典型的是根据信号测量窗口中所有周期的T_H和T_L的平均值规定。采用这种方式，占空比的规范是由定时抖动的规范制定的。

图3示出了图1所示的电路能够被用于测量图2A所示的信号S_in的占空比的方法过程。该方法从步骤310开始。在步骤310中设定参考电平V_od。该参考值被典型地设置在信号S_in处于HI状态时的电平和处理LO状态时的电平之间的预期中间值。在图2A所示的实例中，信号S_in在正值和负值之间对称地振荡。因此，在本例中将参考值设为零是合适的。有了这个设置，比较器116(见图1)就会为信号S_in的不同状态输出不同的逻辑电平。

进入步骤312，设定选通脉冲时间。优好的是，选通脉冲时间最初被设定为与输入信号S_in的每个周期的起始时间重合。在图2B中示出了这种情况。图2 B表明选通脉冲信号在规则的、平均间隔的间隔发生，选通脉冲之间的时间间隔为T₂。较好的是，如图2B所示，在输入信号S_in的每个周期内以规则的间隔放置选通脉冲的整数。

仍见图3，进入步骤314。在步骤314测试仪100使用步骤310和步骤312中设定的参考电平和选通脉冲时间运行一个测试模式。在该测试模式中，将失败处理电路124编程为期待比较器116的每次测量都是低输出。采用此种程序，失败处理电路124就会对信号S_in处于高状态时选通脉冲信号的每个断言(assertion)进行失败计数。

在步骤314中启动的测试模式对输入信号S_in执行多次的比较操作。在这里用X表示运行一次测试模式中进行比较的数量。较好的是，比较操作的执行跨跃多个信号输入周期，使信号S_in中或测试过程中的噪声诱发的抖动平均化，与大多数占空比规范一致。在一个实例中，X的值大约为一万。但是，可以获得更多或更小数量的样本，这取决于信号中的噪声量或可用于执行测试的时间的多少。

在模式结束时，进入步骤316。在测试模式结束时，信号S_in具有HI值的选通脉冲数量等于实测与程序的预期值不匹配的选通脉冲信号的数量。该值作为失败计数被储存于失败处理电路124中。

对于占空比的测量，步骤314中运行的模式会被重复多次，在这里用Y表示。模式的所有重复中记录的失败总数用Z表示。如果在每个模式之后将失败处理电路124保留的失败计数重置，那么数据分析电路122累积图3所示的过程中使用的所有模式中的失败数量。数据分析电路122能够在每个模式的末端由失败处理电路124读取失败计数，并将该值加到在图3所示的过程的开始被重置的累积失败计数。

在步骤318中，检查步骤314中描述的测试模式是否已经被重复了要求的次数。如果为否，则进入步骤320。在步骤320中，步骤312中设定的选通脉冲时间被增加。在图2C中，该选通脉冲时间的增加用T₁表示。较好的是，图2C中所示的每个选通脉冲时间都发生在与图2A所示的信号S_in的周期相关联的时间。但是，图2C所示的每个选通脉冲时间发生的时间量T₁都晚于图2B中对应的选通脉冲信号。增加选通脉冲时间所产生的效果是在周期中测量信号S_in的值的时间点是在较晚于图2B所示的用选通脉冲时间测量该信号值的时间。较好的是，时间间隔T₁的精度被设定在适合于确定信号对其规范的符合程度的值。例如，如果占空比规范要求某信号的占空比为50％±0.5％，则希望将T₁设定为等于信号周期的0.05％。例如，T₁可等于信号S_in的周期的1/200。在这种设置下，代表模式运行次数的值Y就是200。

不考虑选定的特定值，包含步骤314、316、318和320的循环会不断重复，直到数据被收集选通时间的足够数量。较好的是，选通时间的数量足够，使样本以相对于输入周期的起始多次被采集并且样本被均匀地分布在周期内。

收集到充足数量的数据后，进入步骤322。在步骤322中，数据分析电路122会计算占空比。对于上文给出的占空比公式，可以用数值Z除以X和Y的乘积确定占空比的值。较好的是，在使用该公式时，将这两个限制放置在为T₁、T₂、X和Y的选取值上。第一限定确保选通脉冲被平均地分布在整个测量范围内，并规定如下：Y值必需是T₂除以T₁的商的正整数的倍数。第二限定确保信号周期的整数倍数被测量，并规定如下。X与T₂的乘积必需是信号S_in周期的正整数倍数。

在步骤324中，可利用计算出的占空比改变半导体元件的制造过程。对测出的占空比可能有几种回应方式。例如，被测设备110测量的占空比可与该类型的规范进行比较。如果占空比在规范之内，可将该设备作为工作设备封装并出售。可选地，如果被测设备没有表现出在规范之内的占空比，可将该设备报废。可选地，可将该设备的指定为较低速度元件的速度分级。然后可将其封装并做标记。

可选地，可将占空比测量结果用于改变制造过程中的预制部分。作为又一可选方案，占空比的测量结果可被用于校准或改变特定被测设备的占空比的其它过程。

上述方法具有能够在不需要专用模拟仪器的情况下直接进行占空比测量的优点。还有，它还利用了测试仪100的数字通道内的具有固有的处理高速信号能力的电子电路。因此，该技术适用于测量数据速率为1Gb/s或更高的高速信号。

该技术还具有相对较快的优点。该测试方法的执行速度使其能够在被制造的各个部分上进行，而不需要不过度地放慢制造过程。有利的是，上述的占空比测量可以由传统上用于制造半导体设备的自动测试设备上执行。用于传统的高速数据测试的比较器和失败处理电路可被用来测量占空比。

通过以上对本发明至少一个实施例的若干方面的详细说明，应该明白本领域的技术人员很容易实施种种变化、修饰和改进。

例如，图2B表明选通时间被设定为在每个信号S_in周期具有两个样本。可以在每个周期采集更少的样本。但是，为了达到同样的效果，代表选通脉冲时间的增加数量的值Y必需加倍。可选地，每个信号S_in周期的选通脉冲时间的数量可以大于2。较好的是，每个周期的选通脉冲数量是一个奇数。不管什么样，增加每个周期选通脉冲时间的数量会使Y值成比例地下降。

还有，上面描述输入信号S_in的每个周期的选通时间被设定为采集两个样本。结合这一设置，又将选通脉冲增加描述为等于Y值倒数的信号S_in周期的一小部分。在每个周期取两个样本的情况下，此数值的组合产生了这样一种情况：即Y值是T₂除T₁之商的2倍的整数倍数。利用T₂除T₁之商的2倍或更多的整数倍数的Y值具有额外的平均效果，应该能够进一步降低该测试方法对噪声的敏感度。不过，它不是该技术的正常使用所要求的。

还有，上文描述过测试仪100包括具有可编程偏移量V_od的差分比较器116。可以采用其他电路元件取而代之。例如，附图中显示本发明是测量差分信号的占空比的系统。而占空比测量对于高速信号十分有用，高速信号往往是差分信号，本发明的应用不受此限制，可以被用于测量单端或其他类型信号的占空比。测量单端信号时，比较器116可以是一个单端比较器，而不是图1所示的差分比较器，并且选择的参考电压通常会是预期信号摆幅的中间点。

还有，比较器被描述为产生逻辑信号，该逻辑信号指示输入是在门限值之上还是之下。上文还描述了比较器具有只可能有两种状态的输出信号。但是，某些比较器输出指示独立状态的独立信号。可能会使用一个信号指示输入在门限值之上，该门限值用于指示有效HI状态，并且一独立信号指示该信号在门限值之下，该门限值用于指示有效LO状态。这种比较器指示信号多于两种状态。它可能会指示信号处于HI或LO。它还可能会指示信号具有一中间状态或未定义状态。可通过设定LO门限为希望的参考值并将HI门限设定为另一裣值，这样此种比较器可被用于上述的过程方法。LO门限十分重要，因为该技术描述了这样一种模式，该模式可以被编程为对比较器116的每个测量都期待由比较器116输出逻辑LO。反之，利用HI门限和对模式编程为期待比较器116的每个测量的逻辑HI也是有效的，但是计算占空比的等式需要被稍稍修改。

还有，样本被描述为通过增加模式之间的选通时间在选通时间的范围内被收集。样本采集的顺序无关紧要。任何产生样本在相关信号的时间间隔上相同分布结果的样本采集顺序都应产生可接受的结果。较好的是，样本在相关时间间隔上的分布应该是均匀的。

该技术方案的原理还可与时间边沿搜索的利用相结合从而通过降低值Y所表述的模式的要求重复次数来优化测试时间。在这种方案中，T₂所指定的选通脉冲之间的间距必需与输入信号S_in的周期同步。这种情况出现在如果持续存在信号S_in每个周期选通脉冲的正整数倍或反之亦然。在该测试时间优化过程中，可使用时间边沿搜索技术在包含有电压跃迁的信号S_in的周期内快速确定一个大致的定时范围。只会在知道将会发生信号边沿的狭窄范围内才需要进行图3中步骤314、316、318和320构成的循环所代表的数据采集过程。所有该范围之外的一切都可被可靠地预测为具有等于总选通脉冲数量X的一半的失败计数Z。作为例子，如果发现电压跃迁仅在选通脉冲位置N±5％信号周期的范围内，那么就可减不Tl和Y的乘积，仅覆盖信号周期这一10％的部分，结果是过程重复的要求次数中幅度下降的顺序。

此类变化、修改和改进均为本发明所揭示内容的组成部分，属于本发明的范围之内。相应地，以上描述和附图仅为示例。

Claims (24)

1、一种测量信号时间间隔的占空比方法，其特征在于其包括以下步骤：

a)提供作为信号时间间隔重复的一个输入信号；

b)在相对于一重复的时间间隔之起始点所控制的时间中，将该输入信号值与一个门限值进行多个比较，进行该多个比较包括改变该控制时间；以及

c)基于一比较值在相对于该门限值的一预定范围内的比较的数量计算占空比。

2、根据权利要求1所述的方法，其特征在于其中所述的信号是数字时钟并且该时间间隔是该时钟周期的正整数倍数。

3、根据权利要求1所述的方法，其特征在于其中所述的信号是差分信号。

4、根据权利要求3所述的方法，其特征在于其中所述的输入信号是具有两个分支的差分信号并且将该输入信号的值与门限值进行的比较包括比较该分支与该门限之间的电压差。

5、根据权利要求4所述的方法，其特征在于其中所述的门限值代表该两条分枝具有相同电压时的值。

6、根据权利要求1所述的方法，其特征在于其中所述的方法是利用自动测试设备执行的，以制造多个比较并改变控制时间。

7、根据权利要求6所述的方法，其中进行多个比较还包括对具有相对于该门限值的该预定范围的一比较值的比较数量进行计数。

8、根据权利要求6所述的方法，其特征在于其中所述的信号是由连接到该自动测试设备的被测半导体设备生成的。

9、根据权利要求7所述的方法，其特征在于其中进行多个比较包括使用具有选通脉冲输入的比较器。

10、根据权利要求9所述的方法，其特征在于其中所述的自动测试设备包括可编程定时信号发生器，该定时信号发生器提供耦合到该比较器的选通脉冲输入的定时信号，并且该改变控制时间包括改变该定时信号发生器的编程，从而改变在该选通脉冲输入的该定时信号到该比较器的时间。

11、根据权利要求7所述的方法，其特征在于其中进行多个比较包括多次运行测试模式，并且改变控制时间包括改变两次运行测试模式之间的控制时间。

12、根据权利要求11所述的方法，其特征在于其中所述的模式控制该测试仪进行X个采样并且该模式被重复Y次。

13、根据权利要求12所述的方法，其特征在于其中所述的占空比是通过用X与Y的乘积除计数的比较次数计算出来的。

14、根据权利要求7所述的方法，其特征在于其中所述的自动测试设备在制造半导体设备的过程中被用于测量制造中的半导体设备产生的信号的占空比，并且该计算出的占空比被用来改变制造半导体设备的过程。

15、根据权利要求14所述的方法，其特征在于其中制造半导体设备的过程通过选择占空比在一预定范围之内的半导体设备而被改变，以便进入下一步的过程。

16、根据权利要求14所述的方法，其特征在于其中所述的制造半导体设备的过程被速度分级半导体设备基于该设备的占空比改变。

17、根据权利要求14所述的方法，其特征在于其中所述的制造半导体设备的过程通过基于多个制造中的半导体设备生成的信号的测得占空比的统计属性调节制造设备的参数而被改变。

18、根据权利要求1所述的方法，其特征在于其中所述的控制时间受到控制，使多个比较是在相对于一重复的时间间隔之起始点的时间、并且是均匀地分布在该时间间隔期间。

19、一种测量信号占空比的方法，该方法利用能够被编程为运行测试模式的自动测试设备进行的，该自动测试设备具有：i)定时信号发生器，在可编程时间生成选通脉冲信号；ii)比较器，可被编程为在来自该定时信号发生器发出的选通信号控制的时间将其输入的值与预期值进行比较；和iii)失败处理电路，耦合到该比较器的输出，并且被控制为对指示在模式期间比较器输入的值偏离预期值的比较的数量进行计数，该方法包括以下步骤：

a)提供该信号作为该比较器的输入；

b)使用被编程为产生对该信号的第一时间关系的选通脉冲信号的定时信号发生器运行一模式，该模式将比较器的预期值编程为指示信号处理第一逻辑状态的信号；

c)在该模式的末端，记录失败处理电路对指示比较器的输入的值偏离预期值的比较的计数；

d)重复地改变定时信号发生器的编程，从而产生对信号具有不同时间关系的选通脉冲信号，重新运行该模式并记录失败处理电路完成的对指示出比较器输入的值偏离预期值的比较的计数；

e)由失败处理电路产生的指示比较器输入的值偏离预期值的比较的总数计算信号的占空比。

20、根据权利要求19所述的方法，其特征在于其中改变定时信号发生器的编程包括增加该信号的周期中的一小段选通脉冲信号的编程时间。

21、根据权利要求19所述的方法，其特征在于其中的选通信号具有对该信号的时间关系，该信号致使比较器在信号的每个周期产生对信号进行多倍比较。

22、一种自动测试设备，被编程为用来测试输入信号的占空比，其特征在于其包括：

i)定时信号发生器，在可编程时间生成选通脉冲信号；

ii)比较器，其具有：耦合到该输入信号的信号输入、耦合到该定时信号发生器的选通脉冲输入、门限输入和数字输出，其具有取决于该信号输入的相对电平和该门限输入

iii)失败处理电路，耦合到比较器的输出，该失败处理电路可被控制为对比较器的指示比较器输入的值偏离可编程的预期值的数字输出的数量进行计数；并且

iv)软件程序，被编程为控制该自动测试系统以使其执行一个方法，该软件程序包括：

a)运行一个模式，定时信号发生器被编程为产生选通脉冲信号，对该信号具有第一时间关系，该模式将比较器的预期值编程为指示该信号处于第一逻辑状态的信号；

b)重复地改变定进信号发生器的编程，从而产生与该输入信号具有不同时间关系的选通脉冲并重新运行该模式；

c)由失败处理电路计数一个或多个值计算信号的占空比，该一个或多个值指示在模式的所有重复的期间的总比较数量，该模式的所有重复期间指示比较器输入的值偏离该可编程预期值。

23、根据权利要求22所述的自动测试设备，其特征在于其中所述的比较器是差分比较器。

24、根据权利要求22所述的自动测试设备，其特征在于其还包括通用数字计算机和在该通用数字计算机上运行的软件。

Images