CN105849573A - 具有事件检测能力的自动测试系统 - Google Patents

具有事件检测能力的自动测试系统 Download PDF

Info

Publication number
CN105849573A
CN105849573A CN201480060950.1A CN201480060950A CN105849573A CN 105849573 A CN105849573 A CN 105849573A CN 201480060950 A CN201480060950 A CN 201480060950A CN 105849573 A CN105849573 A CN 105849573A
Authority
CN
China
Prior art keywords
sample
event
signal
input
test system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480060950.1A
Other languages
English (en)
Other versions
CN105849573B (zh
Inventor
罗纳德·A·萨特斯奇夫
爱德华·J·森格
马克·鲁本·哈特纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Teradyne Inc
Original Assignee
Teradyne Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Teradyne Inc filed Critical Teradyne Inc
Publication of CN105849573A publication Critical patent/CN105849573A/zh
Application granted granted Critical
Publication of CN105849573B publication Critical patent/CN105849573B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31926—Routing signals to or from the device under test [DUT], e.g. switch matrix, pin multiplexing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31703—Comparison aspects, e.g. signature analysis, comparators
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31722—Addressing or selecting of test units, e.g. transmission protocols for selecting test units
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31727—Clock circuits aspects, e.g. test clock circuit details, timing aspects for signal generation, circuits for testing clocks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318307—Generation of test inputs, e.g. test vectors, patterns or sequences computer-aided, e.g. automatic test program generator [ATPG], program translations, test program debugging
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318314—Tools, e.g. program interfaces, test suite, test bench, simulation hardware, test compiler, test program languages
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318594—Timing aspects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31922—Timing generation or clock distribution
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31928—Formatter
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31932—Comparators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/24—Testing correct operation
    • H04L1/242—Testing correct operation by comparing a transmitted test signal with a locally generated replica
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0008—Modulated-carrier systems arrangements for allowing a transmitter or receiver to use more than one type of modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/20—Modulator circuits; Transmitter circuits
    • H04L27/2032—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner
    • H04L27/2053—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38—Demodulator circuits; Receiver circuits

Abstract

本发明公开了一种测试技术，所述测试技术可在用于测试半导体器件的自动测试系统中实现。所述测试技术可实现波形内的信号跃变诸如边缘以及该事件的时序的快速检测。可被快速而灵活地编程的数字仪器内的电路可至少部分地实现所述测试技术。该电路可用测试参数简单地编程，使得所述技术的应用可导致更快的测试开发和更快的时间。在操作中，该电路接收指定波形上的窗口的参数的参数，在该窗口中将采集所述波形的样本以检测所述信号跃变。所述电路可将这些参数转换为用于所述测试系统中的其他部件的控制信号(诸如边缘生成器或引脚电子)以在所需时刻采集编程数量的样本。

Description

具有事件检测能力的自动测试系统
背景技术
自动测试设备(ATE)(一般称为“测试仪”)用于在半导体器件制造期间测试半导体器件。通常通过如下方式执行功能测试：将测试仪配置成将电信号应用于被测器件(DUT)上的多个点，同时测量DUT在某些点处的输出响应。
在一些情况下，测试仪用于测试DUT以在制造DUT的过程中识别缺陷至少一次。测试的结果可用于判定DUT表现是否像设计的那样。如果器件表现像设计的那样，则可将器件封装并运送给顾客。如果测试指示器件表现不像设计的那样，则通常将器件转向进一步的制造步骤，诸如维修或废弃处置。
为了生成并测量测试半导体器件所需的测试信号，测试仪包括可受到控制而生成和/或测量测试信号的电路，有时称为引脚电子(pinelectronics)。测试仪可被编程为通过指定引脚电子的操作，在多个测试仪操作周期的每个周期中，在被测器件上的多个测试点的每个测试点处，生成并测量测试信号。对于测试仪操作的每个周期，测试程序可指定连接到测试点的每个引脚电子电路的动作。该编程可限定该动作是什么，诸如驱动HI或LO信号，或测量DUT是输出HI或LO信号。该编程也可指定该动作相对于测试仪周期开始的时序。这样，测试程序可被创建为将广泛的激励信号施加于DUT并测量DUT是否会产生预期的响应。然而，为完全测试DUT所需的许多测试点指定操作和时序可能是耗时的。
当前的半导体器件被下一代半导体器件迅速取代。为了使设计复杂半导体器件和建立制造设施带来的庞大开支适当，半导体制造商会设法在设计过时之前制造并销售尽可能多的器件。这一目标转换为这样的需求：将器件尽快投入生产并且以尽可能少的时间制造每个器件。
发明内容
在一个方面，本发明涉及适于在重复波形的一个重复的可编程窗口中采集多个样本的自动测试系统。自动测试系统可包括引脚电子电路，所述引脚电子电路对第一时序输入处时序信号中的事件作出响应，而采集在向引脚电子电路的信号输入处的值的样本。自动测试系统也可包括时序电路，所述时序电路具有连接到引脚电子电路的第一时序输入的输出。时序电路可包括第二时序输入、可编程元件和运算电路，所述运算电路至少部分地基于存储在可编程元件中的值来计算偏移。时序电路也可包括连接到输出的输出电路，所述输出电路在一时刻产生具有事件的信号，所述时间基于在第二时序输入处信号中的事件以及所计算的偏移来确定。存储在可编程元件中的值可限定在可编程窗口内的采集样本的增量处之间的一时间，在可编程窗口内的采集样本的增量处的数量，和/或每个增量处采集的样本的数量。
在另一个方面，本发明可涉及操作自动测试系统以在重复波形的一个重复的可编程窗口中采集多个样本的方法。所述方法可包括接收至少一个编程值，所述至少一个编程值指示如下至少一者：在可编程窗口内的采集样本的增量处之间的一时间，在可编程窗口内的采集样本的增量处的数量，和/或窗口内的每个增量处采集的样本的数量；以及生成重复波形的多个重复。所述方法还可包括重复地计算适用于所述多个重复的相应重复的偏移，所述计算至少部分地基于所述至少一个编程值；以及在所述多个重复的一个重复中，在一时刻获得重复波形的样本，所述时间至少部分地基于适用于相应重复的所计算的偏移来确定。
在又一个方面，本发明可涉及用于自动测试系统的仪器，所述仪器适于在重复波形的一个重复的可编程窗口中采集多个样本。所述仪器可包括引脚电子电路，所述引脚电子电路在由时序信号输入处时序信号中的事件指定的时刻，对在向仪器的信号输入处的信号进行采样；以及连接到时序信号输入以便生成时序信号的电路。所述电路包括触发输入并且被配置成生成与在触发输入处信号中的事件对应的时序信号中的事件。所述电路可包括累加器，所述累加器包括至少第一输入和时钟输入，所述累加器对时钟输入处的事件作出响应，而使累加值增加与第一输入处的值成比例的量；第一可编程寄存器，所述第一可编程寄存器连接到累加器的第一输入；第二可编程寄存器；以及计数器，所述计数器具有连接到第二可编程寄存器和触发输入的输入，以及连接到累加器的时钟输入的输出。计数器可被配置成在对触发输入处信号中的事件数量进行计数后在输出处输出事件，所述数量取决于第二可编程寄存器中的值。累加器可连接到引脚电子，使得累加值至少部分地限定时序信号。
上述为仅由所附权利要求书限定的本发明的非限制性内容。
附图说明
附图并非意图按比例绘制。在附图中，不同图中所示的每个相同或近乎相同的部件由相同的标号表示。为了清晰起见，并非对每张附图中的每个部件都进行了标记。在图中：
图1A为DUT N个信道的ATE的测试图总体概览的示意图。
图1B为图1A的测试系统的一个信道的示意图。
图1C为可集成到如图1B所示的信道中的选通电路的输出部分的示意图。
图1D为可与图1C所示的输出部分一起使用的选通电路的采样时间计算部分的示意图。
图2为展示可编程采样参数的时序图，所述可编程采样参数可被设定为测量波形中的信号跃变，如在测试来自DUT的响应时可发生的信号跃变。
图3为根据如本文所描述的测试技术的一些实施例的测试系统的方法或操作的流程图。
上述为由所附权利要求书限定的本发明的非限制性内容。
具体实施方式
本发明人已认识并了解到，改进的半导体器件测试仪可使测试开发时间和器件测试时间缩短。这种改进的测试系统通过缩短测试开发时间，可使半导体器件的新设计能够提前投入生产。通过缩短器件测试时间，可实现制造半导体器件时的更大生产量。因此，可更快地编程并执行更短测试的改进测试仪可增强开发半导体器件的经济性。
可使用测试仪实现该增强的价值，所述测试仪被设计为提供可编程方法来检测DUT输出中的信号跃变的时序。测试工程师可易于对这种测试仪编程。作为另外一种选择或除此之外，该测试仪可通过如下方式缩短运行测试所需的时间：作为限定测试的编程的一部分，接受在其中搜索信号跃变的重复信号的一个重复内的窗口的规格。这个窗口可仅跨越测试仪周期的一部分，并且可在一些实施例中在不必与测试系统时钟的边缘对齐的时刻开始和/或停止。
寻找信号跃变的已知技术包括“移动选通(walking strobe)”。移动选通利用测试仪的时序精度和可编程性以及测试仪内的特殊移动选通硬件来控制操作的时序。为了使用移动选通，测试程序限定一环路，所述环路使DUT重复地输出要在其中检测信号跃变的波形。该波形连接到引脚电子电路，所述引脚电子电路被配置成将DUT输出的信号与某电平进行比较，以指示信号电平是高于还是低于某电平，从而指示已发生信号跃变。
移动选通硬件可调节对重复波形的每个重复执行该比较操作的时序。在第一重复中，所述硬件生成选通，使得在与重复波形的一个重复的开始一致的测试仪周期的开始处进行比较。在每个后续重复中，移动选通硬件对比较进行计时，从而使其在时间上比前一重复要晚较小增量。波形的重复继续，直到已在跨越整个波形的时间增量处进行了比较。这样，进行测量的“选通”时间“移动”跨越波形。
如果需要每个增量处的多个样本来例如求平均值以降低噪音的影响，则可执行更多次迭代以使选通再次移动越过波形。一旦执行了所需次数的迭代，就可分析比较的结果以检测在相邻时间(相对于测试仪周期的开始)处的比较，在所述相邻时刻测得波形具有一定值，该值指示，在一个增量处，未发生信号跃变，而在下一个相邻增量处，已发生信号跃变。
本发明人已认识并了解到，虽然移动选通有利地在测试系统中使用高速且高精度的引脚电子，但移动选通可导致测试时间不必要地长。本发明人已认识并了解到，测试工程师可掌握可用于限定测试仪周期期间信号跃变可能会发生的窗口的信息。此外，如果DUT在该窗口中不产生具有信号跃变的输出，则DUT可被认为是有缺陷的，而不论该信号跃变何时发生。因此，可避免继续使选通移动跨越波形的整个重复。
根据一些实施例，测试仪可以为可编程的，以便以更集中的方式寻找信号跃变，从而提高测试仪可测试器件的速度。更快地寻找信号跃变可涉及对于具体测试可编程的数据采样方法。为了支持可编程方法，测试仪可包括可编程选通电路，所述可编程选通电路可用用户指定的参数进行编程，以在重复波形的多个重复的每一者中自限定选通的时序。所述硬件可包括接收参数的可编程元件，所述参数指定在仅跨越重复波形的所述重复一部分的时间窗口内的增量处进行重复比较的动作。该窗口例如可甚至仅跨越波形的一个重复中的一些测试仪周期的一部分或甚至一个测试仪周期的一部分，从而相对于常规移动选通测量而言缩短完成测试的时间。
通过指定测试系统将在其中搜索信号跃变的窗口的参数而允许检测信号跃变，测试工程师可简单地对测试系统编程以执行所需的操作。可编程参数可包括在可编程窗口内的采集样本的增量处之间的时间，在可编程窗口内的采集样本的增量处的数量，和/或每个增量处采集的样本的数量。但是，作为另外一种选择或除此之外，可对其他参数编程。
根据一些实施例，可使用实现自动测试系统内的常规时序电路所用的类型的技术来实现选通电路。然而，应当理解，可使用任何合适的技术来实现选通电路。
还应当理解，可在任何合适的测试系统中实现用于更快编程的选通电路。可在其中实现选通电路的测试系统示于图1中。然而，应当理解，图1的测试系统用于举例说明，而非对本发明的范围进行限制。
图1A示出测试仪100，所述测试仪100可被编程以使DUT 110输出波形的多个重复。在图示的实施例中，通过如下方式创建每个重复：提供相同激励信号以激发来自DUT 110的电路响应。主机控制器120命令图形生成器140提供该激励。
主机控制器120可以任何合适的方式实现，包括使用在构造自动测试系统的控制器时常规使用的技术。可使用计算机工作站或其他计算装置来实现控制器120。因此，控制器120可提供用户接口，运行程序或计算工具，和/或允许与图形生成器140或测试仪100内的其他部件有接口。
通过由主机控制器120提供的接口，可以对测试系统100内的程序进行控制和/或编程。相似地，可从这些部件检索结果并提供给用户或进行分析以生成输出或确定对测试仪100的其他元件的控制动作。在执行测试以确定DUT 110所产生的输出中的信号跃变的时序时，主机控制器120可将测试仪100内的电路配置成重复生成波形，将来自DUT 110的响应与表示波形中的跃变的信号电平进行比较，以及以随后可访问的方式存储这些比较的结果。主机控制器120可访问这些比较的结果并且对它们执行分析以指示检测到跃变的波形内的时间，或对测量信号跃变的时间作出响应而采取其他所需动作。
另外，主机控制器120可将选通电路配置成针对波形的不同重复而改变这些比较的时序，使得跨越指定窗口进行这些比较。该窗口可基于由测试工程师指定并且并入到测试程序中或得自任何其他合适来源的参数来指定。
图形生成器140可以任何合适的方式实现，包括使用在构造自动测试系统的图形生成器时常规使用的技术。在一些实施例中，例如，图形生成器140可构造为具有数字逻辑电路和数字存储电路，所述数字存储电路存储由主机控制器120或任何其他合适来源所写的数据和控制信息。
图形生成器140可用控制测试信号的生成和测量的多个参数进行编程。图形的某部分可限定多个信道的每一者的操作，其中信道1301-130N示于图1A中。每个信道可在每个测试周期中执行编程的操作，所述编程的操作在DUT 110处生成或测量测试信号。
如图所示，信道1301-130N的每一者经由信号接口路径连接到DUT110上的测试点，其中接口路径1701被编号。因此，可基于图形生成器140的编程来控制信道1301-130N的一部分，以生成连接到DUT 110的激励，所述激励使DUT 110产生要在其上执行测量的一个或多个波形的重复。
信道1301-130N中的一者或多者可连接到DUT 110上产生该波形的测试点。这些信道可包括选通电路，所述选通电路控制对如下两者进行比较的时间：该波形的信号电平与指示信号跃变的编程值。这种选通电路可控制时间，使得在波形的不同重复中，在不同时刻进行比较。但是，这些比较可限于表示波形一部分的窗口。
另外，可基于主机控制器120中的编程和/或图形生成器140中的编程，在测试仪100中对总体测试流程进行编程。总体测试流程可包括测试过程中的各种步骤。这些步骤例如可包括对DUT 110生成激励信号，使其处于其将生成待测量的波形的状态。
总体测试流程也可指定被编程到图形生成器140中的测试图形一部分上方的环路，所述环路生成激励信号以使DUT 110生成波形的一个重复。另外，总体测试流程可将测试仪100配置成使得在该环路的每次迭代期间，在由选通电路计算的当前采样时间所指定的时刻采集波形的样本。
如图1A所示的信道可以任何合适方式实现，包括使用自动测试系统制造中常规使用的部件。在一些实施例中，所有信道1301-130N可具有相同构造。在其他实施例中，不同的信道可被配置用于不同的测试功能。图1B更详细示出测试仪的一个信道1301，包括充当选通电路的自动选通时序发生器300。这种信道可并入到常规安装在自动测试系统中的类型的数字仪器内。作为另外一种选择或除此之外，这种信道可在被设计用于安装在自动测试系统中的独立式仪器中实现。
在该例子中，信道1301包含电路，所述电路可受到控制而生成和/或测量DUT 110上的测试点处的信号。除了自动选通时序发生器300之外，信道1301还包含可常规存在于信道电路中的电路。该电路包括引脚电子电路210，所述引脚电子电路210包括驱动器220和比较器230。在测试仪操作的每个周期中，引脚电子210可受到控制以经由驱动器220生成信号或经由比较器230测量信号。
在任何测试周期中由驱动器220生成的特定信号图形可取决于被编程到图形生成器140中的值以及格式生成器150的编程。与在常规测试系统中一样，来自图形生成器140和格式生成器150的数据可指定跃变的序列，从而限定要由驱动器220产生的信号。
时序电路280可控制输出中的这些跃变的时序。时序电路280输出时序信号240。每个跃变可响应于由边缘生成器180输出的时序信号240(有时称为“边缘”)之一而发生。与在常规测试系统中一样，当信道1301用于生成激励信号时生成边缘的时间可通过时序发生器160来控制。被编程到时序发生器160和图形生成器140中的值的组合可为每个测试仪周期指定将控制引脚电子210的操作的边缘的时序。在一些实施例中，时序发生器160可将时序规格输出为数字值，每个值表示相对于测试仪操作的周期的开始的时间。边缘生成器180可将时序规格转换成作为“边缘”的模拟时序信号。
图1B也示出电路，当信道1301用于测量来自DUT 110的响应时，所述电路可为活动的。经由线1701在引脚电子电路210处接收DUT 110的电路响应。该响应是向比较器230的输入信号234。可用限定一个或多个电平的值对比较器230进行编程，并且比较器230可在指定测量时刻输出输入信号234的电平相对于编程电平的指示。取决于比较器230的配置，比较可指示所测量电平高于编程电平、低于程序电平或在两个程序电平之间。但是，应当理解，可进行任何合适的比较。
在其中信道1301被配置成进行测量的测试周期中，可通过来自时序电路280的时序信号240中的一者或多者，来控制指定的测量时间。在这种情况下，时序信号连接到比较器230的时序输入232并且触发比较器以将输入信号234与一个或多个编程值进行比较。用于控制比较器的时序信号240有时称为选通。与控制驱动器220的时序信号一样，选通由边缘生成器180生成，所述边缘生成器180与时序发生器160和图形生成器140协同工作。
该比较通过指示输入信号234是高于还是低于一个或多个阈值，而充当DUT 110的输出的样本。然后可存储和/或处理该样本。在图示实施例中，样本值存储在RAM 250中。在一些实施例中，每个样本可存储在RAM 250中。在其他实施例中，可存储样本的仅一部分。
响应于比较而存储的信息可取决于例如比较的结果。一些测试系统可被配置成将输入信号234与预期值进行比较。比较的指示，包括指示执行比较的时间的信息，可仅在输入信号偏离预期值的情况下或仅在输入信号具有预期值的情况下记录在故障捕获RAM 260中。
不论样本存储的格式如何，均可进一步处理样本，以收集关于DUT110的操作的信息。例如，信道可包括处理器190，所述处理器190可检测DUT 110所输出的特定电平或图形，并且可例如为故障处理器。作为另外一种选择或除此之外，故障处理器190可控制测试的多个方面，诸如基于样本值的条件处理或测试操作。
作为另外一种选择，图1B所示的信道1可被配置成在重复波形的窗口中采集样本，可对样本进行分析以检测该波形中的跃变。为了支持该功能，可启用选通电路，此处被示出为包括自动选通时序发生器300。其他选通时序发生器与常规时序发生器160一样，可输出边缘生成器180输出一个或多个时序信号240时的时间的规格。在图示实施例中，由自动选通时序发生器300生成的时序规格可指示要生成触发比较器230操作的一个或多个选通的时间。
这些时序规格可与环路中执行的图形的一部分同步，所述环路控制测试仪100内的其他信道以生成激励信号，所述激励信号使DUT 110输出要对其检测信号跃变的波形的重复。可通过应用于自动选通时序发生器300的控制信号实现同步，所述控制信号可以任何合适的方式生成。例如，可通过与经过图形该部分的每个环路同步的图形生成器140，来生成这种控制信号。作为另外一种选择或除此之外，测试系统100内的任何其他合适部件可生成控制信号，所述控制信号应用于自动选通时序发生器300和图形生成器140两者以触发这些部件同步地操作。这种控制信号在图1C中被示出为wave tool信号292。然而，可使用任何合适的机制协调如下两者：使DUT 110生成待测量的波形的激励信号的生成，以及控制这些测量的时序的自动选通时序发生器300的操作。
由自动选通时序发生器300生成的时序规格对于经过图形环路的每次迭代而言可不同，从而导致生成待测量的波形的另外重复。为了实现该功能，自动选通时序发生器300可包括运算电路，所述运算电路为经过环路的每次迭代计算当前采样时间。该当前采样时间可应用于输出电路，所述输出电路将当前采样时间转换为向边缘生成器180的输入，这继而在适当时刻生成选通。
图1C示出自动选通时序发生器300的示例性输出电路290。在图示的例子中，测试系统由时钟302计时，所述时钟302控制测试仪100内的数字部件的操作的时序。例如，每个测试周期可被限定为时钟302的某个周期数量。当前采样时间360可被限定为在wavetool信号292的边缘之后时钟302的某个周期数量。因此，确定当前采样时间360处选通的时间的方法可为对在wavetool信号292中的跃变之后时钟302的周期的数量进行计数。可使用任何合适的电路来跟踪时钟302的多个周期的流逝，这取决于当前采样时间360的值。
计数器298提供用于该目的的合适电路的一个例子。当前采样时间360的值可加载到计数器298中。计数器298可响应于wavetool信号292中状态的变化(被认为是wavetool信号292“击发”)而被触发递减计数。信号中任何合适的变化，诸如边缘或极性倒转，可被解释为该信号“击发”，并且被解释为“击发”的该信号变化的特定格式可取决于所示电路部件对其作出响应的信号变化的性质，并且对于本发明无关紧要。
如图所示，计数器298由计数器302计时，使得其将在时钟302每周期一次时减一。在等于时钟302的周期数(由加载到计数器298中的当前采样时间360指定)的时间后，计数器298将递减计数到零并输出信号。该信号可充当向边缘生成器180的启用输入，指示边缘生成器180生成选通，所述选通将在wavetool信号292击发后的指定时刻发生。
在测试系统内的事件用等于时钟302分辨率的分辨率计时的实施例中，单独的计数器298可能是足够的。然而，在一些测试系统中，事件可用比时钟302周期更精细的分辨率进行计时。因此，相对于由时钟302周期所确定的时间而言的一个或多个时序调节可用于测试仪中。当前采样时间360可指定时间，所述时间包括时钟302的某个周期数量加上残差。时钟302的周期数量可由当前采样时间360的高阶位306表示，所述高阶位306可加载到计数器298中。表示比时钟302的周期更小的时序偏移的残差可由当前采样时间360的低阶位304表示。
在常规测试系统中，边缘生成器可在相对于启用信号而言延迟可编程量的时刻生成选通。由当前采样时间360的低阶位304表示的残差可作为输入应用于边缘生成器180，以指定接收启用信号后的延时。边缘生成器180可包括模拟电路，有时称为时序游标，所述模拟电路产生脉冲或其他信号跃变以提供启用信号后的可编程延时。游标由于是模拟电路，不限于测量依据时钟周期的延时，并且可具有非常精细的时序分辨率，如小于2皮秒。因此，计数器298的输出可连接到边缘生成器180，以在基于时钟302的周期所确定的时刻提供该启用信号，并且低阶位304可连接到边缘生成器180，以提供小于时钟302的周期的可编程延时。
在一些实施例中，一个或多个时序调节可应用于当前采样时间360，所述当前采样时间360用于确定由边缘生成器180生成的选通的时间。因此，图1C示出在将高阶位306加载到计数器298中并将低阶位304提供给边缘生成器180之前，在加法器296中调节当前采样时间360。以任何合适的方式确定的任何合适的时序调节可输入到加法器296中。这些时序调节例如可表示校准值，所述校准值例如可表示wavetool信号292的击发与由DUT生成待测量的波形时的时间之间的偏移。
通过加法器296并入的特定时序调节(如果有的话)对于如本文所述在重复波形的窗口中采集样本的方法无关紧要。然而，在图1C的特定例子中，将调节输入到加法器296以反映不是时钟302整数倍的测试周期的时序。因此，虽然wavetool信号292可具有与时钟302对齐的信号跃变，但这些跃变可不与测试周期的开始对齐。该差异可由周期残差294表示。该周期残差可因测试仪周期不同而不同，并且可由测试仪100内的时序电路计算。这种时序电路可如在常规测试仪中那样实现，并且为简单起见，未示于图1C中。
图1D示出运算电路390，所述运算电路390为经过环路的每次迭代计算当前采样时间，在所述环路中，激励信号被应用于DUT，从而使DUT生成要对其测量跃变的波形的一个重复。可基于存储在运算部分300的可编程元件中的用户输入，来计算每次迭代的当前采样时间360。这些可编程元件可为寄存器或其他合适的存储单元。可编程元件可以任何合适的方式加载，包括通过如上文所述的主机控制器120加载，或以任何其他合适的方式加载。
可用自动选通开始时间对可编程元件310进行编程。用户可指定自动选通开始时间以限定相对于wavetool信号的击发而言窗口的开始，在所述窗口中将检测待测量波形中的跃变。该测试窗口可由用户设定以便微调测试仪所采样的波形部分以检测信号跃变。指定窗口的该能力可使得测试仪更高效，因为其减少了寻找信号跃变所需的时间量。
又如，可编程元件320可存储自动选通增量时间320。增量时间可限定采样时间之间的间隔。在操作中，当在一个增量处完成采样时，当前采样时间360可增加等于增量时间的量。
又如，可编程元件330可每一增量值都存储自动选通样本。用户可限定每个增量处采集的样本数量。每个增量采集多个样本可允许例如通过使噪音平均化而得到更精确的测量。然而，每个增量多个样本可导致更长的测试过程。通过提供可编程元件以保持该值，用户可对更高精确度与更长测试时间之间的权衡进行编程。
另外，编程值可指定在其内采集样本的窗口的持续时间。在图1D的例子中，窗口的末端由可编程元件380中的值指定。在该例子中，可编程元件380存储每个窗口的增量数量。然而，窗口的末端可以任何合适的方式指定，如通过指定结束时间来指定。此外，不要求窗口具有确定的大小。在一些实施例中，可基于指定结束条件的一个或多个测量值的比较的结果，来动态地确定窗口的末端。
在图示的实施例中，运算电路390可使用这些和任何其他合适的编程值来计算待采集的每个样本的当前采样时间360。对于经过测试图形的环路的第一次迭代(其生成待测量的波形的重复)而言，当前采样时间360可反映编程窗口的开始。在后续迭代(其中生成波形的后续重复)中，当前采样时间360可保持不变，直到已采集每次迭代的编程数量的样本。然后，当前采样时间360可增加编程增量时间。
当前采样时间360可再次保持不变，直到已采集每次迭代的编程数量的样本。增加当前采样时间360、在新的当前采样时间360处采集多个样本、然后再次增加当前采样时间360的这一过程可重复，直到达到每个窗口的增量数量。
图1D示出运算电路，所述运算电路可基于这些编程值来计算当前采样时间360。该电路可用可编程元件诸如可编程元件310、320、330和380中的编程值初始化。这些值中的一些可提供给其他电路部件，作为当前采样时间360的计算的一部分。例如，存储在可编程元件330中表示每个增量要采集的样本数量的值可加载到计数器332中。同样，可编程元件380中表示窗口中的增量数量的值可加载到计数器382中。此外，可编程元件310中表示窗口的开始时间的值可加载到寄存器360中。
在图1D的例子中，寄存器360与加法器350联合实现累加器。为寄存器360加载可编程元件310中的值具有用与程序窗口的开始对应的第一采样时间初始化累加器的效应。每次向加法器350的时钟输入处的信号确立时，加法器350将为寄存器360中的值加上存储在可编程元件320中的值。因为可编程元件320存储编程增量时间，每次向加法器350的时钟输入确立时，当前采样时间增加编程增量。
在图示的实施例中，在一个增量处采集指定数量的样本后，当前采样时间360增加增量时间320。为了实现该结果，加法器350由计数器332的输出进行计时。计数器332被配置成在计数的样本数等于每个增量的样本编程数量后确立输出信号。通过为计数器332加载可编程元件330中的值并且用wave tool信号292对计数器332计时，而实现该结果。在该例子中，每次采集样本时，计数器332将从每个增量的指定样本数量递减计数。当计数器332达到零时，指示已采集每个增量的编程数量的样本，此时计数器332确立其输出。当计数器332的输出确立时，计数器332自身重置，从可编程元件330重新加载值。
这样，输出计数器332的确立表明已采集每个增量的编程数量的样本。除了增加寄存器360中表示当前采样时间的值的计时加法器350之外，计数器332的输出的确立对计数器382计时。
在图1D的例子中，计数器382被配置成跟踪样本是否已在编程数量的增量处采集。通过跟踪已采集样本的增量的数量，计数器382可跟踪是否已达到编程窗口的末端。计数器382可执行该功能，因为其初始从可编程元件380加载窗口中的增量数量的编程值。每次计数器332确立其输出时，表明已为一个增量采集编程数量的样本，此时计数器382递减计数。当计数器382递减计数到零时，它可确立其输出，表明已达到增量的编程数量。
在图1D的例子中，计数器382的输出充当运算电路390的重置信号370。处于运算电路390内部和外部的一个或多个电路元件可响应于重置信号370。例如，寄存器360中的值可响应于重置信号370而被重置到窗口开始时间。对重置信号370确立作出的其他响应可包括停止图形生成器140内的环路，所述环路将激励提供给DUT并触发波形被测量。作为另外一种选择或除此之外，重置信号370的确立可触发在该环路的执行期间捕获的样本值的分析。
图2为时序图400，示出了如上所述的电路的操作。波形410在该例子中表示DUT所输出的波形的一个重复。在这种情况下，波形410包括信号跃变420。测试仪内的电路可被编程为对窗口内的波形410的电平进行多次测量。
在图2的例子中，窗口在t开始452与t停止454之间发生。这些时间可相对于时间450处波形410的一个重复的开始来限定。在图1C和1D所示的实施例中，时间450可由wave tool信号292的确立指示。然而，应当理解，事件的时序可以任何合适的方式表示。
图2示出在时间452与454之间的窗口内，在多个增量处采集样本，其中增量456被编号。在该例子中，每个增量在时间上与其他增量相隔量Δt。
如样本集(其中样本集430被编号)所示，在每个增量处采集多个样本。在该例子中，每个增量显示有三个样本。然而，应当理解，每个增量可以采集任何合适数量的样本。
图2示出为叠加在公用时间轴上的波形410的多个重复采集的样本。然而，应当理解，对于结合图1C和1D所描述的自动选通电路，波形的每个重复采集一个样本。这些样本虽然是分别采集的，但可与公用时间轴相关，因为波形的每个重复都开始于时间450。因此，每个样本的时间可表示为与该重复的开始时间450的偏移。
样本可受到噪音影响，因此虽然每个增量处样本的值应当相同，但在一个增量处采集的样本集中的各样本间可存在差异。例如，第一集合430示出值为LO的两个样本和值为HI的一个样本。平均来说，这些样本在第一增量处指示LO的值。在第二增量处，所有三个样本具有LO的值，其可被视为第二增量的值。在第三增量和第四增量处，三个样本具有HI的平均值。因此，样本的存储值440可为0、0、1、1。该图形指示在第二增量和第三增量之间发生信号跃变420。这样，可确定信号跃变420的时序。
图3示出测试系统的操作的方法500，所述方法被配置成快速而灵活地确定波形中的信号跃变的时间。图3中所示的所有动作或在一些实施例中一部分动作，可通过测试仪或连接到测试仪的其他计算装置内的电路的操作来执行。在块510处，测试系统可从用户接收测试参数，诸如测试窗口的开始时间、测试窗口的持续时间和/或采样增量。
另外，用于确定信号跃变的时序的信道中的引脚电子可基于待检测的特定信号跃变来配置。也可在块510处从用户接收指定引脚电子的配置的值。例如，当待检测的信号跃变是由从小于0.2V到大于0.8V的电压变化表示的上升边缘时，引脚电子中的比较器可被编程为产生把0.2V与0.8V信号区分开的输出。这种配置可例如通过将比较器编程为将LO信号识别成0.2V或更低而将HI信号识别成0.8V或更高来实现。以这种方式配置的比较器可生成输出，根据该输出可推断出是否已发生信号跃变。
这种输出可以任何合适的方式表示。在一些实施例中，该输出可指示比较器是否检测到LO或HI信号。在其他实施例中，该信道可用预期值如LO进行编程，并且比较器的输出可表示为比较器是否检测到该预期值的指示。以这种方式配置比较器可在发生信号跃变之后得到指示“故障”的输出。这种方法可例如与故障捕获RAM 260(图1B)联合使用，以减少在测试图形中的环路的多次迭代期间存储的数据量。然而，可使用任何合适的配置，并且所采集的数据的后续处理可取决于在发生或未发生波形中的跃变的情况下信号电平的表示。
作为另外一种选择或除此之外，可接收另外的配置参数。例如，配置参数可指示测试系统的配置，诸如那些信道用于生成激励信号以及那个信道或那些信道用于测量响应。其他配置参数可限定经执行以激励DUT的测试图形。
配置值可由测试仪硬件以任何合适的方式接收。在一些实施例中，主机控制器120可控制测试仪100内的可编程元件的加载以实现所需的配置。然而，配置产生的具体方法对于本发明无关紧要。
不论配置产生的具体方法如何，测试参数均可用于在块520中计算初始当前采样时间。当前采样时间可被计算为与信号的击发或指示经过环路(其中生成波形的一个重复)的迭代的其他事件的偏移。
测试仪可接着操作而在块530处生成波形的一个重复。可通过将引发DUT用波形作出响应的激励应用于DUT，来生成该波形。因此，可通过图形的一部分的执行来执行块530处的处理，所述图形的一部分的执行控制测试仪的一个或多个信道以生成该激励。然而，应当理解，可使用本文所述的技术确定任何合适的信号中的信号跃变的时序。
在块540中，在块520处计算的当前采样时刻采集波形的样本。可通过如下方式采集样本：将测试仪信道内的边缘生成器配置成在由当前采样时间指示的时刻生成用于比较器的选通。选通可使连接到载有待测试波形的DUT输出的比较器对输出信号与存储在比较器中的编程电平进行比较，并且产生指示该比较的结果的样本。该样本可存储在故障捕获存储器中或以任何其他合适的方式存储。
处理然后进行到决策块550，在此处对在当前增量处是否已采集足够样本进行判定。该比较可基于在块510处接收的测试参数，其可包括指定每个增量的样本数量的参数。如果已采集足够样本，处理可从决策块550分支到决策块560。
否则，将生成波形的另外重复，并且将采集另外的样本。因此，如果未采集足够样本，处理可从决策块550环回到块530。重复块530的处理导致DUT被激励而再次生成波形的一个重复，可如块540处指示的那样对该波形的重复进行采样。
当如在决策块550处的处理所判定的那样已对当前增量采集足够样本时，处理分支到决策块560。在决策块560处的处理判定是否已跨越由块510处接收的测试参数指定的窗口采集样本。如果为否，且在该窗口中仍有另一个增量，则处理可分支到块570，在此处计算反映该窗口内的下一增量的新当前采样时间。
从块570，处理环回到块530，在此处生成波形的另外重复。在块540处，在新的当前采样时间采集采样时间。
生成波形并且在相对于波形每个重复的开始而言的变化时刻采集样本的过程可重复，直到已采集编程数量的样本。编程数量可基于被编程到执行方法500的电路中的一个或多个测试参数，包括窗口的宽度、采样时间之间的增量的大小以及每个增量的样本数量。
当已采集足够样本时，处理将进行到块600。在块600处，可处理样本以检测波形中的信号跃变的时间。该处理可通过测试仪内的电路执行，在连接到测试仪的工作站中执行，或在可直接或间接访问所采集的样本的任何其他合适计算机处理设备中执行。这种处理可另外判定是否DUT根据器件规格执行或另外表现出对激励的预期响应或超规响应。
在块600处的分析的结果可以任何合适的方式使用。在一些实施例中，该结果可向测试工程师显示。在其他实施例中，该结果可单独使用或与测试仪所采集的其他测试结果联合使用，以判定测试特定DUT的结果，作为制造过程的一部分。结果可指示DUT的性能水平，诸如DUT完全根据规格执行，不是根据规格执行而是可能以某种方式进行修改以改善其性能，不能以足以有用的方式执行，或在仅一些方面执行但这些方面足以保证DUT在一些情况下可用。
在块600处的分析的结果用于制造过程的一个实施例中，处理可进行到块610。在块610处，可基于在块600处执行的分析来修改制造过程。该处理可在测试单元控制器、工厂控制器或其他合适的计算装置中以完全自动的方式执行。作为另外一种选择或除此之外，块610处的处理可部分地或完全地手动进行。例如，当分析的结果指示特定DUT完全操作、出故障或出故障但可修复时，在块610处的处理可完全自动化并且通过如下方式执行：在计算装置之间交换命令和/或数据，进而将特定DUT按特定路径发送到制造过程中适当的下一个阶段。作为另外一种选择或除此之外，分析的结果可提供给一人员，所述人员在多个器件间检测趋势并且在制造被测试的半导体器件的过程中调整一个或多个步骤。
根据本发明详细描述的实施例，各种修改和改进对于本领域的技术人员将是显而易见的。
例如，结合图1D描述了计数器382确定何时达到窗口的末端。这种确定可在运算电路390内进行或在测试仪100内的任何其他电路中进行。例如，图形生成器140可输出重置信号，指示已达到窗口的末端。作为另外一种选择或除此之外，如果图形生成器140或生成wavetool信号292的其他电路停止确立该wave tool信号，则可在窗口的末端处停止样本的采集。
另外，应当理解，实现上述方法的特定电路可以任何合适的方式实现。本文概述的各种方法或过程可以在任何合适的硬件中实现，诸如一个或多个处理器、现场可编程门阵列(FPGA)或专用集成电路(ASIC)。数据结构(包括缓存器)可以任何合适的形式存储于非暂态计算机可读存储介质中，并且/或者可包括数字电路。
另外，本发明的各种构思可体现为一种或多种方法，并且已提供其例子。作为该方法一部分的操作可以任何合适的方式进行排序。因此，可构建以不同于所示的顺序执行操作的实施例，其可包括同时执行一些操作，即使在示例性实施例中示为顺序执行的操作。
本文所定义和使用的所有定义应被理解为支配词典定义、以引用方式并入的文件中的定义和/或所定义术语的通常含义。
如本文中在说明书和权利要求书中所使用的不定冠词“一”和“一个”应被理解为意指“至少一个”，除非明确指出相反的意思。
如说明书和权利要求书中所用，短语“至少一个”在与一个或多个元件的列表有关时，应被理解为意指选自元件列表中的任何一个或多个元件中的至少一个元件，但不一定包括元件列表内具体列出的每个元件中的至少一个并且不排除元件列表中元件的任何组合。该定义还允许，可以任选地存在除元件列表内具体确定的短语“至少一个”所指的元件之外的元件，无论这些元件与具体确定的那些元件相关还是不相关。
如本文在说明书和权利要求书中所用的短语“和/或”应被理解为意指如此联合的元件中的“任一者或两者”，即，在某些情况下共同存在而在其他情况下分开存在的元件。用“和/或”列出的多个元件应以相同的方式解释，即，如此联合的元件中的“一个或多个”。除了用“和/或”从句具体确定的元件外，可以任选地存在其他元件，无论这些元件与具体确定的那些元件相关还是不相关。因此，作为非限制性实例，当结合开放式语言(如“包括”)使用“A和/或B”时，在一个实施例中，可以只是指A(任选地包括不是B的元件)；在另一个实施例中，可以只是指B(任选地包括不是A的元件)；在再一个实施例中，可以指A和B(任选地包括其他元件)；等。
如本文在说明书和权利要求书中所用，“或”应被理解为与上文所定义的“和/或”具有相同的含义。例如，当分开列表中的项目时，“或”或“和/或”应被解释为是包括性的，即包括至少一个，但还包括多个元件或元件列表中的不止一个，以及任选地包括另外未列出的项目。只有明确地指示相反意思的术语，例如，“只有其中一个”或“恰好其中一个”或用于权利要求书中时的“由…组成”将是指包括多个元件或元件列表中的恰好一个元件。一般来讲，当前有排他性术语，诸如“任一”、“其中之一”、“仅其中之一”或“恰好其中之一”时，本文使用的术语“或”应仅被解释为排他性的供选项(即两者中的一个而不是两者)。当在权利要求书中使用“基本由…组成”时，应具有其在专利法领域中使用时的普通含义。
在权利要求书中使用次序术语诸如“第一”、“第二”、“第三”等等来修饰权利要求的要素，其本身并不意味着一个权利要求的要素优先于、领先于另一个要素或排在另一个要素前面，也不意味着执行方法各操作的时间顺序。这种术语仅用作标记以区别具有某一名称的权利要求要素与具有相同名称的另一权利要求要素(如果不使用次序性术语)。
本文所用的短语和术语均是用于说明的目的，并且不应视为限制。使用“包括”、“包含”、“具有”、“含有”、“涉及”和它们的变型形式意指包含其后所列的项目以及额外的项目。
此类修改和改进旨在处于本发明的精神和范围之内。因此，上述说明仅以举例的方式示出，并不旨在进行限制。本发明只受以下权利要求书及其等同形式的限制。

Claims (29)

1.一种适于在重复波形的一个重复的可编程窗口中采集多个样本的自动测试系统，所述自动测试系统包括：
引脚电子电路，所述引脚电子电路对第一时序输入处时序信号中的事件作出响应，采集所述引脚电子电路的信号输入处的值的样本；以及
时序电路，所述时序电路具有连接到所述引脚电子电路的所述第一时序输入的输出，所述时序电路包括：
第二时序输入；
可编程元件；
运算电路，所述运算电路至少部分地基于存储在所述可编程元件中的值来计算偏移；
输出电路，所述输出电路连接到所述输出，并且在基于在所述第二时序输入处信号中的事件以及计算的所述偏移来确定的时刻产生具有事件的信号，
其中存储在所述可编程元件中的所述值限定在所述可编程窗口内的采集样本的增量处之间的时间，在所述可编程窗口内的采集样本的增量处的数量，和/或每个增量处采集的样本的数量。
2.根据权利要求1所述的自动测试系统，其中：
所述时序电路包括连接到所述可编程元件和所述第二时序输入的计数器，所述计数器基于对在所述第二时序输入处的所述信号中的事件数量进行计数来生成事件，其中所述事件数量由存储在所述可编程元件中的所述值指定；以及
所述运算电路在由生成所述事件的所述计数器所确定的时刻计算更新的偏移值。
3.根据权利要求2所述的自动测试系统，其中：
所述可编程元件中的所述值是在每个增量处采集的样本数量。
4.根据权利要求3所述的自动测试系统，其中：
所述可编程元件是第一可编程元件；
所述时序电路包括第二可编程元件；
所述计数器是第一计数器；
所述事件数量是第一事件数量；
所述时序电路包括连接到所述第二可编程元件和所述第一计数器的第二计数器，所述第二计数器基于对由所述第一计数器生成的第二事件数量进行计数来生成事件，其中所述第二事件数量由存储在所述第二可编程元件中的值指定；以及
所述运算电路在由生成所述事件的所述第二计数器所确定的时刻重置所述偏移值。
5.根据权利要求1所述的自动测试系统，其中：
所述输出电路包括时序分辨率小于2皮秒的游标。
6.根据权利要求1所述的自动测试系统，其中：
所述测试系统由具有多个周期的数字时钟计时；
所述输出电路包括：
连接到所述运算电路的计数器；以及
连接到所述运算电路和所述计数器的可编程延时；
所述计数器被配置成接收所述计算的偏移的第一部分，并且所述可编程延时被配置成接收所述计算的偏移的第二部分，所述第二部分表示比所述第一部分更小的时间范围；
所述计数器由所述数字时钟计时并且被配置成对由所述第一部分指示的所述数字时钟的周期数量进行计数作出响应，而输出计数器事件；以及
所述可编程延时被连接成接收所述计数器事件，并且在所述计数器事件后对与所述偏移的所述第二部分成比例的时间的流逝作出响应，而在所述输出电路处的所述输出处产生所述信号中的所述事件。
7.根据权利要求6所述的自动测试系统，其中：
由所述偏移的所述第二部分表示的所述时间范围小于所述数字时钟的一个周期。
8.根据权利要求1所述的自动测试系统，所述自动测试系统还包括：
RAM，所述RAM适于对所述第一时序输入处的信号中的事件作出响应，而存储由所述引脚电子电路采集的样本。
9.根据权利要求8所述的自动测试系统，其中：
所述RAM包括所述自动测试系统的故障捕获RAM。
10.根据权利要求8所述的自动测试系统，其中：
所述自动测试系统还包括故障捕获RAM；以及
所述RAM不同于所述故障捕获RAM。
11.根据权利要求8所述的自动测试系统，所述自动测试系统还包括：
连接到所述RAM的处理器，所述处理器被配置成处理存储在所述RAM中的所述样本，以确定所述信号输入处的信号内的跃变的时序。
12.根据权利要求1所述的自动测试系统，其中：
所述自动测试系统由时钟计时，所述时钟具有与所述重复波形重复的速率不同的周期；
所述自动测试系统还包括时序发生器，所述时序发生器：
生成在与所述测试系统的所述时钟同步的所述第二时序输入处所述信号中的事件；以及
为所述时序电路提供残差，所述残差表示所述第二时序输入处所述信号中的所述事件与所述重复波形的一个重复的开始之间的时间差；以及
所述运算电路还基于所述残差来计算所述偏移。
13.根据权利要求1所述的自动测试系统，其中：
由所述引脚电子采集的所述样本指示所述信号输入处的所述值是否高于编程电平。
14.根据权利要求1所述的自动测试系统，其中：
所述可编程元件包括多个可编程元件中的一个可编程元件；
所述运算电路至少部分地基于存储在所述多个可编程元件中的值来计算所述偏移；以及
所述多个可编程元件中的所述值限定如下至少两者：所述可编程窗口的开始时间，在所述可编程窗口内的采集样本的增量处的数量，或每个增量处采集的样本的数量。
15.一种操作自动测试系统以在重复波形的一个重复的可编程窗口中采集多个样本的方法，所述方法包括：
接收至少一个编程值，所述至少一个编程值指示如下至少一者：在所述可编程窗口内的采集样本的增量处之间的时间，在所述可编程窗口内的采集样本的增量处的数量，和/或所述窗口内的每个增量处采集的样本的数量；
生成所述重复波形的多个重复；
重复地进行以下操作：
计算适用于所述多个重复的相应重复的偏移，所述计算至少部分地基于所述至少一个编程值；以及
在所述多个重复的一个重复中，在至少部分地基于适用于所述相应重复的所述计算的偏移来确定的时刻获得所述重复波形的样本。
16.根据权利要求15所述的方法，其中：
一相同的计算的偏移适用于一连续重复的数量，所述连续重复的数量基于所述至少一个编程值的接收到的编程值，所述至少一个编程值指示在每个增量处采集的所述样本数量。
17.根据权利要求16所述的方法，其中：
所述计算的偏移在基于所述至少一个编程值的所述接收到的编程值的连续重复的所述数量后递增，所述至少一个编程值指示在每个增量处采集的所述样本数量，所述计算的偏移递增的量基于所述至少一个编程值的接收到的编程值，所述至少一个编程值指示在所述可编程窗口内的采集样本的增量处之间的时间。
18.根据权利要求17所述的方法，其中：
所述计算的偏移在递增基于所述至少一个编程值的所述接收到的编程值的增量数量后被重置，所述至少一个编程值指示在所述可编程窗口内的采集样本的所述增量处的数量。
19.根据权利要求15所述的方法，其中：
在基于相对于时序信号中的事件而言的所述偏移来确定的时刻获得所述样本，所述事件指示所述重复波形的一个重复，并且所述事件与所述重复波形的所述重复同步。
20.根据权利要求15所述的方法，其中：
在基于相对于时序信号中的事件而言的所述偏移来确定的时刻获得所述样本，所述事件指示所述重复波形的一个重复，并且所述事件与所述重复周期的所述重复异步；以及
重复地计算所述偏移包括进一步部分地基于残差值来计算所述偏移，所述残差值指示所述时序信号中的所述事件与所述重复波形的所述重复期间的一点之间的差异。
21.根据权利要求20所述的方法，其中：
生成所述重复波形的多个重复包括用由所述自动测试系统生成的激励信号来控制被测器件；
所述自动测试系统根据具有多个周期的测试系统时钟来生成所述激励信号；以及
所述方法还包括生成所述时序信号中的所述事件以指示与所述窗口的开始对应的所述测试系统时钟的周期。
22.根据权利要求15所述的方法，其中：
所述接收到的程序值包括指示如下至少两者的多个值：所述窗口的所述开始时间、所述窗口的持续时间、所述窗口内的采样用增量和/或在所述窗口内的每个增量处的样本数量。
23.根据权利要求15所述的方法，其中：
通过重复地获得样本来采集多个样本；以及
所述方法还包括分析所述多个样本。
24.根据权利要求23所述的方法，其中：
分析所述多个样本包括对多个样本集进行平均，每个样本集对应于所述窗口内多个增量中的一个增量处的样本。
25.根据权利要求23所述的方法，其中：
分析所述样本包括确定在所述窗口内发生的所述重复信号中的跃变。
26.根据权利要求15所述的方法，其中：
所述重复计算所述偏移以及获得所述样本在所述重复波形的所述多个重复每一者中进行重复。
27.一种用于自动测试系统的仪器，所述仪器适于在重复波形的一个重复的可编程窗口中采集多个样本，所述仪器包括：
在由时序信号输入处的时序信号中的事件指定的时刻对向所述仪器的信号输入处的信号进行采样的引脚电子电路；以及
连接到所述时序信号输入并用于生成所述时序信号的电路，所述电路包括触发输入并且被配置成生成与所述触发输入处的信号中的事件对应的所述时序信号中的事件，所述电路包括：
包括至少第一输入和时钟输入的累加器，所述累加器对所述时钟输入处的事件作出响应，而使累加值增加与所述第一输入处的值成比例的量；
连接到所述累加器的所述第一输入的第一可编程寄存器；
第二可编程寄存器；
具有连接到所述第二可编程寄存器和所述触发输入的输入以及连接到所述累加器的所述时钟输入的输出的计数器，所述计数器被配置成在对所述触发输入处信号中的事件数量进行计数后在所述输出处输出事件，所述数量取决于所述第二可编程寄存器中的值，其中所述累加器连接到所述引脚电子，使得所述累加值至少部分地限定所述时序信号。
28.根据权利要求27所述的仪器，其中：
所述引脚电子还包括：
具有连接到所述时序信号输入的输入的边缘生成器，所述时序信号输入包括事件信号输入和残差输入及边缘输出，在所述事件信号输入处的信号中的事件经过由所述残差输入处的值确定的量后，所述边缘生成器在所述边缘输出处生成边缘；以及
采样电路，所述采样电路连接到所述边缘生成器，所述采样电路对所述边缘输出中的边缘作出响应而采集样本。
29.根据权利要求28所述的仪器，其中：
所述计数器包括第一计数器；以及
所述电路包括第二计数器，所述第二计数器接收基于所述累加值计算的时序值的第一部分并且输出基于所述第一部分的事件，所述事件连接到所述引脚电子的所述事件信号输入；
所述时序值的第二部分连接到所述引脚电子的所述残差输入。
CN201480060950.1A 2013-11-06 2014-10-23 具有事件检测能力的自动测试系统 Active CN105849573B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/073,739 2013-11-06
US14/073,739 US9244126B2 (en) 2013-11-06 2013-11-06 Automated test system with event detection capability
PCT/US2014/061933 WO2015069465A1 (en) 2013-11-06 2014-10-23 Automated test system with event detection capability

Publications (2)

Publication Number Publication Date
CN105849573A true CN105849573A (zh) 2016-08-10
CN105849573B CN105849573B (zh) 2018-12-14

Family

ID=53007990

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480060950.1A Active CN105849573B (zh) 2013-11-06 2014-10-23 具有事件检测能力的自动测试系统

Country Status (6)

Country Link
US (1) US9244126B2 (zh)
JP (1) JP6509841B2 (zh)
KR (1) KR102213547B1 (zh)
CN (1) CN105849573B (zh)
SG (1) SG11201602839YA (zh)
WO (1) WO2015069465A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI634341B (zh) * 2016-12-25 2018-09-01 新唐科技股份有限公司 克服自動測試設備的時序約束衝突之設備及方法
CN115297026A (zh) * 2022-08-29 2022-11-04 广东美的智能科技有限公司 通信系统及其检测方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11169203B1 (en) 2018-09-26 2021-11-09 Teradyne, Inc. Determining a configuration of a test system
US10859628B2 (en) * 2019-04-04 2020-12-08 Apple Ine. Power droop measurements using analog-to-digital converter during testing
US11461222B2 (en) 2020-04-16 2022-10-04 Teradyne, Inc. Determining the complexity of a test program

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101082666A (zh) * 2006-06-02 2007-12-05 中国科学院电子学研究所 基于自动测试系统实现对雷达脉冲信号高精度调制的方法
CN101141190A (zh) * 2007-05-24 2008-03-12 中兴通讯股份有限公司 Edfa瞬态特性指标测试装置和方法
CN101187693A (zh) * 2007-11-26 2008-05-28 天津理工大学 基于虚拟仪器的电机性能自动测试系统及其工作方法
US20090228227A1 (en) * 2006-01-25 2009-09-10 Advantest Corporation Test device, test method and computer readable media
US20110057642A1 (en) * 2008-05-09 2011-03-10 Advantest Corporation Test apparatus for digital modulated signal
CN102147619A (zh) * 2011-03-02 2011-08-10 天津清源电动车辆有限责任公司 基于虚拟仪器的电动汽车电机控制自动测试系统及方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6349267B1 (en) 1998-09-11 2002-02-19 Agere Systems Inc. Rise and fall time measurement circuit
JP4859854B2 (ja) * 2001-06-13 2012-01-25 株式会社アドバンテスト 半導体デバイス試験装置、及び半導体デバイス試験方法
JP4130801B2 (ja) 2001-06-13 2008-08-06 株式会社アドバンテスト 半導体デバイス試験装置、及び半導体デバイス試験方法
US7171602B2 (en) 2001-12-31 2007-01-30 Advantest Corp. Event processing apparatus and method for high speed event based test system
US6784819B2 (en) * 2002-06-27 2004-08-31 Teradyne, Inc. Measuring skew between digitizer channels using fourier transform
DE102004016359A1 (de) * 2004-04-02 2005-10-27 Texas Instruments Deutschland Gmbh Abtastverfahren und -vorrichtung
US7856578B2 (en) 2005-09-23 2010-12-21 Teradyne, Inc. Strobe technique for test of digital signal timing
US7573957B2 (en) 2005-09-23 2009-08-11 Teradyne, Inc. Strobe technique for recovering a clock in a digital signal
US7349818B2 (en) 2005-11-10 2008-03-25 Teradyne, Inc. Determining frequency components of jitter
US7668235B2 (en) 2005-11-10 2010-02-23 Teradyne Jitter measurement algorithm using locally in-order strobes
US7734848B2 (en) 2006-11-08 2010-06-08 Verigy (Singapore) Pte. Ltd. System and method for frequency offset testing
DE112007003570T5 (de) * 2007-06-27 2010-08-26 Advantest Corp. Erfassungsgerät und Prüfgerät
US8094766B2 (en) * 2008-07-02 2012-01-10 Teradyne, Inc. Tracker circuit and method for automated test equipment systems
KR20110093606A (ko) * 2009-11-18 2011-08-18 가부시키가이샤 어드밴티스트 수신 장치, 시험 장치, 수신 방법, 및 시험 방법
US9147620B2 (en) * 2012-03-28 2015-09-29 Teradyne, Inc. Edge triggered calibration
US9959186B2 (en) * 2012-11-19 2018-05-01 Teradyne, Inc. Debugging in a semiconductor device test environment
US9116785B2 (en) * 2013-01-22 2015-08-25 Teradyne, Inc. Embedded tester
US8917761B2 (en) * 2013-03-15 2014-12-23 Litepoint Corporation System and method for testing radio frequency wireless signal transceivers using wireless test signals
US9164158B2 (en) * 2013-06-07 2015-10-20 Teradyne, Inc. Calibration device
US9544787B2 (en) * 2013-09-03 2017-01-10 Litepoint Corporation Method for testing data packet signal transceivers using interleaved device setup and testing
US8879659B1 (en) * 2013-09-03 2014-11-04 Litepoint Corporation System and method for testing multiple data packet signal transceivers
US10156611B2 (en) * 2013-09-12 2018-12-18 Teradyne, Inc. Executing code on a test instrument in response to an event

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090228227A1 (en) * 2006-01-25 2009-09-10 Advantest Corporation Test device, test method and computer readable media
CN101082666A (zh) * 2006-06-02 2007-12-05 中国科学院电子学研究所 基于自动测试系统实现对雷达脉冲信号高精度调制的方法
CN101141190A (zh) * 2007-05-24 2008-03-12 中兴通讯股份有限公司 Edfa瞬态特性指标测试装置和方法
CN101187693A (zh) * 2007-11-26 2008-05-28 天津理工大学 基于虚拟仪器的电机性能自动测试系统及其工作方法
US20110057642A1 (en) * 2008-05-09 2011-03-10 Advantest Corporation Test apparatus for digital modulated signal
CN102147619A (zh) * 2011-03-02 2011-08-10 天津清源电动车辆有限责任公司 基于虚拟仪器的电动汽车电机控制自动测试系统及方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI634341B (zh) * 2016-12-25 2018-09-01 新唐科技股份有限公司 克服自動測試設備的時序約束衝突之設備及方法
CN115297026A (zh) * 2022-08-29 2022-11-04 广东美的智能科技有限公司 通信系统及其检测方法

Also Published As

Publication number Publication date
JP6509841B2 (ja) 2019-05-08
US9244126B2 (en) 2016-01-26
JP2016536583A (ja) 2016-11-24
SG11201602839YA (en) 2016-05-30
KR102213547B1 (ko) 2021-02-08
US20150128003A1 (en) 2015-05-07
CN105849573B (zh) 2018-12-14
WO2015069465A1 (en) 2015-05-14
KR20160082240A (ko) 2016-07-08

Similar Documents

Publication Publication Date Title
CN105849573A (zh) 具有事件检测能力的自动测试系统
JP5430816B2 (ja) デューティサイクルを測定する方法
CN102169846B (zh) 一种在集成电路晶圆测试过程中实现多维变量密码并行写入的方法
CN102252820B (zh) 光模块生产中的在线自动化测试系统的工作方法
CN102928772B (zh) 时序测试系统及其测试方法
US6684169B2 (en) Facilitating comparisons between simulated and actual behavior of electronic devices
CN1329254A (zh) 测试半导体器件的方法和设备
CN109725248A (zh) 一种识别老化回收集成电路的片上检测系统及测试方法
WO2002091182A2 (en) Facilitating comparisons between simulated and actual behavior of electronic devices
Sauer et al. SAT-based analysis of sensitisable paths
KR100506769B1 (ko) 고속 테스트 패턴 평가 장치
CN105158557B (zh) 一种频率测试方法和对应的频率测试系统
JPH113920A (ja) 荷電粒子線装置
CN106526269A (zh) 一种数据测量方法及系统
CN102354295B (zh) 一种dcs系统中设备的cpu负荷测试方法
CN103165405A (zh) 一种通过gpib接口实时生成多维变量密码方法
US20060195737A1 (en) System and method for characterization of certain operating characteristics of devices
CN102571041B (zh) 检测电路延时和时序的方法及采用该方法校准延时的方法
US20160028387A1 (en) Measuring delay between signal edges of different signals using an undersampling clock
RU2811421C1 (ru) Способ испытаний электронных устройств на основе автоматического формирования тестов
CN102175902B (zh) 示波器处理数字波形的系统及方法
JP4703952B2 (ja) Ｉｃ試験装置
EP0390675B1 (en) Method and apparatus for acquiring data from intermittently failing circuits
Bhuvaneswary Automating Uvm Based Functional And Design Verification For Soc Using Intelligent Algorithm
CN110007218A (zh) 数字电路产品测试装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant