KR20160082240A - 이벤트 검출 기능을 가진 자동 테스트 시스템 - Google Patents

이벤트 검출 기능을 가진 자동 테스트 시스템 Download PDF

Info

Publication number
KR20160082240A
KR20160082240A KR1020167013123A KR20167013123A KR20160082240A KR 20160082240 A KR20160082240 A KR 20160082240A KR 1020167013123 A KR1020167013123 A KR 1020167013123A KR 20167013123 A KR20167013123 A KR 20167013123A KR 20160082240 A KR20160082240 A KR 20160082240A
Authority
KR
South Korea
Prior art keywords
samples
signal
timing
event
programmable
Prior art date
Application number
KR1020167013123A
Other languages
English (en)
Other versions
KR102213547B1 (ko
Inventor
로날드 에이. 사르체프
에드워드 제이. 셍
마크 르벤 허트너
Original Assignee
테라다인 인코퍼레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 테라다인 인코퍼레이티드 filed Critical 테라다인 인코퍼레이티드
Publication of KR20160082240A publication Critical patent/KR20160082240A/ko
Application granted granted Critical
Publication of KR102213547B1 publication Critical patent/KR102213547B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31926—Routing signals to or from the device under test [DUT], e.g. switch matrix, pin multiplexing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31703—Comparison aspects, e.g. signature analysis, comparators
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31722—Addressing or selecting of test units, e.g. transmission protocols for selecting test units
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31727—Clock circuits aspects, e.g. test clock circuit details, timing aspects for signal generation, circuits for testing clocks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318307—Generation of test inputs, e.g. test vectors, patterns or sequences computer-aided, e.g. automatic test program generator [ATPG], program translations, test program debugging
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318314—Tools, e.g. program interfaces, test suite, test bench, simulation hardware, test compiler, test program languages
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318594—Timing aspects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31922—Timing generation or clock distribution
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31928—Formatter
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31932—Comparators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/24—Testing correct operation
    • H04L1/242—Testing correct operation by comparing a transmitted test signal with a locally generated replica
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0008—Modulated-carrier systems arrangements for allowing a transmitter or receiver to use more than one type of modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/20—Modulator circuits; Transmitter circuits
    • H04L27/2032—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner
    • H04L27/2053—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38—Demodulator circuits; Receiver circuits

Abstract

반도체 장치 테스트를 위해 자동 테스트 시스템에서 구현될 수 있는 테스트 기술. 상기 테스트 기술은 파형과 그 이벤트의 타이밍내에서 에지와 같은 신호 천이의 빠른 검출을 가능하게 할 수 있다. 빠르고 유연하게 프로그래밍될 수 있는 디지털 기기 내의 회로는 적어도 부분적으로 상기 테스트 기술을 구현할 수 있다. 상기 회로는 상기 기술의 적용이 더 빠른 테스트 개발 및 더 빠른 시간을 가져올 수 있도록 테스트 파라미터로 간단히 프로그래밍될 수 있다. 동작시, 그 회로는 신호 천이를 검출하기 위해 상기 파형의 샘플들이 취해지는 파형에 대한 창의 파라미터를 규정하는 파라미터들을 수신한다. 상기 회로는 원하는 시간에 프로그래밍된 수의 샘플들을 취하기 위해 에지 생성기 또는 핀 전자기기와 같은 테스트 시스템 내에서의 기타 컴포넌트를 위한 제어 신호로 이들 파라미터들을 변환할 수 있다.

Description

이벤트 검출 기능을 가진 자동 테스트 시스템{AUTOMATED TEST SYSTEM WITH EVENT DETECTION CAPABILITY}
본 발명은 자동 테스트 시스템에 관한 것으로, 특히, 이벤트 검출 기능을 가진 자동 테스트 시스템에 관한 것이다.
반도체 장치를 제조하는 동안 반도체 장치를 테스트하기 위해 자동 테스트 장비(ATE)(일반적으로 "테스터"라고 함)가 사용된다. 기능 테스트는 일반적으로 특정한 포인트에서의 피시험장치(DUT)의 출력 응답을 측정하면서 DUT 상의 다수의 포인트로 전기 신호를 인가하도록 테스터를 설정함으로써 수행된다.
일부 시나리오에서, 테스터는 피시험장치(DUT)의 제조 프로세스 동안 적어도 한번 결함을 식별할 수 있도록 DUT를 테스트하는데 사용된다. 테스트 결과는 설계된 대로 DUT가 동작하는지 여부를 판정하는 데에 이용될 수 있다. 설계된 대로 장치가 동작하는 경우, 상기 장치는 포장되어 고객에게 선적될 수 있다. 설계된 대로 장치가 동작하지 않는다고 테스트 결과가 나타내면, 장치는 대개 보수 또는 폐기와 같은 추가적인 제조 단계로 전환된다.
반도체 장치를 테스트하는 데 필요한 테스트 신호를 생성 및 측정하기 위해, 테스터는 테스트 신호를 생성 및/또는 측정하기 위해 제어될 수 있는 회로(때때로, 핀 전자기기라고 함)를 포함한다. 테스터는 핀 전자기기의 동작을 규정함으로써 테스터 동작의 다중 사이클 각각에서의 피시험장치 상의 다중 테스트 포인트 각각에서 테스트 신호를 생성 및 측정하도록 프로그래밍될 수 있다. 테스터 동작의 각각의 사이클에 대해, 테스트 프로그램은 테스트 포인트에 결합된 각각의 핀 전자기기 회로에 대한 액션을 규정할 수 있다. 프로그래밍은 DUT가 HI 또는 LO 신호를 출력하고 있는지를 측정하거나 또는 HI 또는 LO 신호를 구동하는 것과 같이 그 액션이 무엇인지를 정의할 수 있다. 프로그래밍은 또한 테스트 사이클의 시작에 대해 그 액션의 타이밍을 규정할 수 있다. 이러한 방식으로, 테스트 프로그램은 DUT에 넓은 대역의 자극 신호를 인가하고 DUT가 예측된 응답을 산출하는지 여부를 측정하도록 구축될 수 있다. 그러나, DUT를 완전히 테스트하는데에 필요한 다수의 테스트 포인트를 위한 동작 및 타이밍을 규정하는 것은 시간 소모적이다.
현재 반도체 장치는 차세대 반도체 장치에 의해 빠르게 대체되고 있다. 복잡한 반도체 장치를 설계하고 제조 설비를 구축하는 많은 비용을 정당화하기 위해, 반도체 제조업체는 상기 설계가 구식이 되기 전에 가능한 많은 장치를 제조 및 판매하고자 한다. 그 목적은 가능한 빨리 장치를 생산하도록 하고 가능한 적은 시간으로 각각의 장치를 제조하고자 하는 욕구로 전환된다.
본 발명에 따르면, 테스트 개발 시간을 단축시킴으로써, 이러한 개선된 테스트 시스템은 새로운 설계가 반도체 장치를 더 빨리 생산하도록 할 수 있다. 장치 테스트 시간을 감소시킴으로써, 반도체 장치 제조시 더 큰 쓰루풋이 달성될 수 있다. 따라서, 보다 빠르게 프로그래밍될 수 있고 더 단축하여 테스트를 수행할 수 있는 개선된 테스터가 반도체 장치 개발의 경제성을 신장시킬 수 있다.
하나의 양태에서, 본 발명은 반복되는 파형의 반복(repetition)의 프로그래밍 가능한 창에서의 복수의 샘플을 수집하도록 조정된 자동 테스트 시스템에 관한 것이다. 자동 테스트 시스템은, 제1 타이밍 입력에서 타이밍 신호의 이벤트에 응답하여, 핀 전자기기 회로에 입력되는 신호에서의 값의 샘플을 취하는 핀 전자기기 회로를 포함할 수 있다. 상기 자동 테스트 시스템은 또한 핀 전자기기 회로의 제1 타이밍 입력에 연결된 출력을 갖는 타이밍 회로를 포함할 수 있다. 타이밍 회로는 제2 타이밍 입력, 프로그래밍 가능한 엘리먼트, 및 상기 프로그래밍 가능한 엘리먼트에 저장된 값에 적어도 부분적으로 기초하는 오프셋을 연산하는 연산 회로를 포함할 수 있다. 상기 타이밍 회로는 또한 제2 타이밍 입력에서의 신호의 이벤트와 연산된 오프셋에 기초하여 판정된 시간에서의 이벤트를 가진 신호를 산출하고, 상기 출력에 결합되는 출력 회로를 포함할 수 있다. 상기 프로그래밍 가능한 엘리먼트에 저장된 값은 샘플들이 수집되는 프로그래밍 가능한 창 내의 증분들(increments) 사이의 시간, 샘플들이 수집되는 상기 프로그래밍 가능한 창 내의 증분들의 수, 및/또는 각각의 증분에서 수집되는 샘플들의 수를 정의할 수 있다.
또 다른 양태에서, 본 발명은 반복되는 파형의 반복의 프로그램 가능한 창에서의 복수의 샘플을 수집하기 위한 자동 테스트 시스템을 동작시키는 방법에 관한 것이다. 상기 방법은 샘플들이 수집되는 상기 프로그래밍 가능한 창 내의 증분들 사이의 시간, 샘플들이 수집되는 상기 프로그래밍 가능한 창 내의 증분들의 수, 및/또는 상기 창 내에서의 각각의 증분에서 수집되는 샘플들의 수 중 적어도 하나를 지시하는 적어도 하나의 프로그래밍된 값을 수신하는 단계; 및 상기 반복된 파형의 다수의 반복을 생성하는 단계;를 포함한다. 상기 방법은 상기 다수의 반복 중 각각의 반복에 적용할 수 있는 오프셋을 반복적으로 연산하는 단계로서, 상기 연산은 상기 적어도 하나의 프로그래밍된 값에 적어도 부분적으로 기초하는 상기 연산하는 단계; 및 상기 다수의 반복들 중의 반복에서, 상기 각각의 반복에 적용가능한 상기 연산된 오프셋에 적어도 부분적으로 기초하여 판정된 시간에 상기 반복된 파형의 샘플을 획득하는 단계;를 더 포함할 수 있다.
또 다른 양태에서, 본 발명은 자동 테스트 시스템을 위한 기기로서, 반복된 파형의 반복의 프로그래밍 가능한 창에서의 복수의 샘플을 수집하는 데에 조정되는 상기 기기에 관한 것이다. 상기 기기는 타이밍 신호 입력에서의 타이밍 신호 내의 이벤트에 의해 지정된 시간에 상기 기기로의 신호 입력에서의 신호를 샘플링하는 핀 전자기기 회로, 및 상기 타이밍 신호 생성을 위해 상기 타이밍 신호 입력에 결합되는 회로를 포함한다. 상기 회로는 트리거 입력을 포함하고 상기 트리거 입력에서의 신호 내의 이벤트에 대응하는 타이밍 신호에서의 이벤트를 생성하도록 설정된다. 상기 회로는, 적어도 제1 입력 및 클록 입력을 구비하고, 클록 입력에서 이벤트에 응답하여 상기 제1 입력에서의 값에 비례하는 크기만큼 축적된 값을 증가시키는 누산기; 상기 누산기의 상기 제1 입력에 결합된 제1 프로그래밍 가능한 레지스터; 제2 프로그래밍 가능한 레지스터; 및 상기 제2 프로그래밍 가능한 레지스터 및 상기 트리거 입력에 결합되는 입력 및 상기 누산기의 클록 입력에 결합되는 출력을 가지는 카운터;를 포함할 수 있다. 상기 카운터는 상기 트리거 입력에서의 신호 내의 이벤트의 수를 카운팅할 때 상기 출력에 대한 이벤트를 출력하도록 설정되고, 상기 수는 상기 제2 프로그래밍 가능한 레지스터내의 값에 의해 결정된다. 상기 누산기는 상기 핀 전자기기에 결합되어 상기 축적된 값이 적어도 부분적으로 상기 타이밍 신호를 정의하도록 한다.
상기는 본 발명의 비제한적인 요약이며, 이는 첨부된 청구범위에 의해서만 한정된다.
첨부된 도면은 축척으로 도시되는 것으로 의도되지 않는다. 도면에서, 다양한 도면에 도시된 각각의 동일한 또는 거의 동일한 컴포넌트는 유사한 번호로 표시된다. 명료성을 위해, 모든 컴포넌트가 모든 도면에서 라벨링되지 않을 수 있다.
도 1a는 DUT의 N채널에 대한 ATE의 테스트 다이어그램의 전체 개요의 개략도이다.
도 1b는 도 1a의 테스트 시스템의 하나의 채널의 개략도이다.
도 1c는 도 1b에 도시된 바와 같은 채널에 통합될 수 있는 스트로빙 회로(strobing circuit)의 출력부의 개략도이다.
도 1d는 도 1c의 출력부와 함께 사용될 수 있는 스트로빙 회로의 샘플 시간 연산부의 개략도이다.
도 2는 DUT로부터의 응답을 테스트할 때 발생할 수 있는 것과 같은 파형에서의 신호 천이(signal transition)를 측정하기 위해 설정될 수 있는 프로그래밍 가능한 샘플링 파라미터를 도시하는 타이밍도이다.
도 3은 본 명세서에 기술된 테스트 기술의 일부 실시예에 따른 테스트 시스템의 방법 또는 동작의 흐름도이다.
상기는 본 발명의 비제한적인 요약이고, 이는 첨부된 청구범위에 의해 정의된다.
본 출원인은 개선된 반도체 장치 테스터가 테스트 개발 시간 및 장치 테스트 시간을 단축하도록 할 수 있다는 것을 인식 및 이해하고 있다. 테스트 개발 시간을 단축시킴으로써, 이러한 개선된 테스트 시스템은 새로운 설계가 반도체 장치를 더 빨리 생산하도록 할 수 있다. 장치 테스트 시간을 단축함으로써, 반도체 장치 제조시 더 큰 쓰루풋이 달성될 수 있다. 따라서, 보다 빠르게 프로그래밍될 수 있고 더 단축하여 테스트를 수행할 수 있는 개선된 테스터가 반도체 장치 개발의 경제성을 신장시킬 수 있다.
이 개선된 값은 DUT 출력에서 신호 천이(signal transition) 타이밍을 검출하는 것에 대한 프로그래밍 가능한 접근 방식을 제공하도록 설계된 테스터를 이용하여 달성될 수 있다. 이러한 테스터는 테스터 엔지니어가 프로그래밍을 하는 것을 쉽게 할 수 있다. 대안으로 또는 추가로, 테스터는, 테스트를 정의하는 프로그래밍의 일부로서, 신호 천이를 위해 검색하는 반복된 신호의 반복(repetition) 내에 창의 명세(specification)를 수용함으로써 테스트 실행에 필요한 시간을 감소시킬 수 있다. 이러한 창은 테스터 사이클의 일부에만 걸쳐 있을 수 있고, 일부 실시예에서, 테스트 시스템 클록의 에지와 정렬될 필요가 없는 시간에 시작 및/또는 정지한다.
신호 천이를 발견하는 공지된 기술은 "워킹 스트로브(walking strobe)"를 포함한다. 워킹 스트로브는 동작 타이밍 제어를 위한 테스터 내의 특별한 워킹 스트로브 하드웨어뿐만이 아니라 타이밍 정밀도와 테스터의 프로그래밍 가능성의 이점을 취한다. 워킹 스트로브 사용을 위해, 테스트 프로그램은 DUT로 하여금 신호 천이가 검출되는 파형을 반복하여 출력하도록 하는 루프를 정의한다. 그 파형은 DUT에 의해 출력된 신호를 신호 레벨이 신호 천이가 발생했는지를 지시하는 레벨 이상 또는 이하인지 여부를 나타내는 레벨과 비교하도록 설정된 핀 전자기기 회로에 결합된다.
워킹 스트로브 하드웨어는 반복된 파형의 각각의 반복에 대해 비교 동작이 수행되는 타이밍을 조정할 수 있다. 제1 반복에서, 하드웨어는 비교가 반복된 파형의 반복 시작과 동시에 발생하는 테스터 사이클의 시작에서 이루어지도록 스트로브를 생성한다. 각각의 연속한 반복에서. 워킹 스트로브 하드웨어는 이전의 반복에서보다 더 나중의 시간에 작은 증분이 이루어지도록 비교 타이밍을 맞춘다. 파형의 반복은, 비교가 전체 파형 전체에 걸쳐 시간 증분에서 이루어질 때까지 계속된다. 이러한 방식으로, 측정이 이루어지는 "스트로브" 시간은 파형 전체에서 "조금씩 이동한다(walk)".
예를 들면, 잡음 효과 감소를 위한 평균화(averaging)를 제공하도록 각각의 증분에서의 다중 샘플이 바람직한 경우, 다시 파형 전체에 걸쳐 스트로브를 조금씩 이동시키기 위한 보다 많은 반복이 수행될 수 있다. 원하는 수의 반복이 수행되면, 비교 결과가 분석되어 신호 천이가 발생하지 않았다는 것을 하나의 증분에서 표시하고, 그 다음의 인접한 증분에서 신호 천이가 발생했다는 것을 표시하는 값을 가지고 파형이 측정된 인접 시간들(테스터 사이클의 시작에 대해)에서의 비교를 검출하도록 할 수 있다.
본 출원인은 워킹 스트로브가 이롭게도 테스트 시스템 내에서 고속 및 고 정확도의 핀 전자기기를 사용할지라도 워킹 스트로브가 불필요하게 긴 테스트 시간을 가져오게 할 수 있다는 것을 인식 및 이해했다. 본 출원인은 테스트 엔지니어가 신호 천이가 발생할 가능성이 있는 테스터 사이클 동안 창을 정의하기 위해 사용될 수 있는 정보를 가질 수 있다고 인식 및 이해했다. 또한, DUT가 그 창 내부에서의 신호 천이를 가진 출력을 산출하지 않는 경우, DUT는 신호 천이가 언제 발생하는지 여부에 관계없이 결함이 있다고 간주될 수 있다. 따라서, 파형의 전체 반복에서 스트로브를 조금씩 이동시키는 것을 계속하는 것이 방지될 수 있다.
일부 실시예에 따르면, 테스터는 보다 포커싱된 방식으로 신호 천이를 발견하여, 테스터가 장치를 테스트할 수 있는 속도를 증가하도록 프로그래밍할 수 있다. 보다 빠르게 신호 천이를 발견하는 것은 특정 테스트를 위해 프로그래밍할 수 있는 데이터 샘플링 방법을 포함할 수 있다. 프로그래밍 가능한 접근방식을 지원하기 위해, 테스터는 반복된 파형의 다수의 반복 각각에서 스트로브 타이밍을 커스터마이징하기 위해 사용자 지정된 파라미터를 가지고 프로그래밍될 수 있는 프로그래밍 가능한 스트로빙 회로를 포함할 수 있다. 하드웨어는 반복된 파형의 반복의 일부분에만 걸쳐있는 시간에서의 창 내부의 증분에서 반복된 비교를 할 때의 액션을 규정하는 파라미터를 수신하는 프로그래밍 가능한 엘리먼트를 포함할 수 있다. 예를 들면, 그 창은 파형의 반복에서의 테스터 사이클 중 일부 테스트 사이클에만 또는 하나의 테스터 사이클의 일부분에 걸쳐있어서, 종래 워킹 스트로브 측정에 대한 테스트를 완료하는 시간을 감소시킬 수 있다.
테스트 시스템이 신호 천이를 위해 검색하는 창의 파라미터를 규정함으로써 신호 천이가 검출되도록 함으로써, 테스트 엔지니어는 원하는 동작을 수행하도록 테스트 시스템을 간단히 프로그래밍할 수 있다. 프로그래밍 가능한 파라미터는 샘플이 수집되는 프로그래밍 가능한 창 내부의 다수의 증분 사이의 시간, 샘플이 수집되는 프로그래밍 가능한 창 내부의 증분의 수 및/또는 각 증분에서 수집된 샘플들의 수를 포함할 수 있다. 그러나, 다른 파라미터가 대안으로 또는 추가하여 프로그래밍될 수 있다.
일부 실시예에 따르면, 스트로빙 회로는 자동 테스트 시스템 내에서 종래 타이밍 회로를 구현하도록 사용된 유형의 기술을 이용하여 구현될 수 있다. 그러나, 임의의 적절한 기술이 스트로빙 회로 구현에 이용될 수 있다는 것이 이해되어야 한다.
또한 보다 고속의 프로그래밍을 위한 스트로빙 회로가 임의의 적절한 테스트 시스템에서 구현될 수 있다는 것이 이해되어야 한다. 스트로빙 회로가 구현될 수 있는 테스트 시스템은 도 1에 예시되어있다. 그러나, 도 1의 테스트 시스템은 예시를 위한 것이며 본 발명의 범위에 대한 한정이 아니라는 것이 이해되어야 한다.
도 1a는 DUT(110)로 하여금 파형의 다수의 반복을 출력하도록 프로그래밍될 수 있는 테스터(100)를 도시한다. 도시된 실시예에서, 각각의 반복은 DUT(110)로부터의 회로 응답을 여기시키기 위한 동일한 자극 신호를 제공함으로써 생성된다. 호스트 컨트롤러(120)는 패턴 생성기(140)로 하여금 이 자극을 제공하도록 한다.
호스트 컨트롤러(120)는 자동 테스트 시스템용 컨트롤러 구축에 종래 이용되는 것과 같은 기술을 이용하는 것을 포함하는 임의의 적절한 방식으로 구현될 수 있다. 컨트롤러(120)는 컴퓨터 워크스테이션 또는 기타 컴퓨팅 장치를 이용하여 구현될 수 있다. 따라서, 컨트롤러(120)는 사용자 인터페이스를 제공하고, 프로그램 또는 컴퓨팅 툴을 실행시키고 및/또는 테스터(100) 내의 패턴 생성기(140) 또는 기타 컴포넌트에 대한 인터페이스를 허용한다.
호스트 컨트롤러(120)에 의해 제공된 인터페이스를 통해, 테스트 시스템(100) 내의 프로그램이 제어 및/또는 프로그래밍될 수 있다. 유사하게, 그 결과가 이들 컴포넌트로부터 검색되어 사용자에게 제시되거나, 또는 분석되어 출력을 생성하거나 또는 테스터(100)의 기타 엘리먼트에 대한 제어 액션을 판정하도록 할 수 있다. DUT(110)에 의해 산출된 출력에서의 신호 천이의 타이밍을 판정하기 위한 테스트 실행시, 호스트 컨트롤러(120)는 파형을 반복하여 생성하고, DUT(100)로부터의 응답을 파형 내의 천이를 나타내는 신호 레벨과 비교하고, 추후에 액세스 될 수 있는 방식으로 그 비교 결과를 저장하도록 테스터(100)내의 회로를 설정할 수 있다. 호스트 컨트롤러(120)는 그 비교 결과에 액세스하고, 그것들에 대한 분석을 수행하여 천이가 검출된 파형 내의 시간을 표시하거나 또는 신호 천이의 시간을 측정하는 것에 응답하여 기타 원하는 액션을 취하도록 한다.
추가로, 호스트 컨트롤러(120)는 지정된 창 전체에서 비교가 이루어지도록 파형의 상이한 반복에 대해 이들 비교 타이밍을 변화시키도록 스트로빙 회로를 설정할 수 있다. 그 창은 테스트 엔지니어에 의해 규정되고 테스트 프로그램에 통합되거나 기타 적절한 소스로부터 획득된 파라미터에 기초하여 규정될 수 있다.
패턴 생성기(140)는 자동 테스트 시스템용 패턴 생성기를 구축할 때 종래에 사용되는 것과 같은 기술을 이용하는 것을 포함하는 임의의 적절한 방식으로 구현될 수 있다. 일부 실시예에서, 예를 들면, 패턴 생성기(140)는 디지털 논리 회로 및 호스트 컨트롤러(120) 또는 임의의 기타 적절한 소스에 의해 기록된 데이터 및 제어 정보를 저장하는 디지털 저장 회로를 가지고 구축될 수 있다.
패턴 생성기(140)는 테스트 신호의 생성 및 측정을 제어하는 다중 파라미터를 가지고 프로그래밍될 수 있다. 패턴의 일부분은 그 채널들(130I-130N)이 도 1a에 도시된 다중 채널들 각각의 동작을 정의할 수 있다. 각각의 채널은, 각각의 테스트 사이클에서, DUT(110)에서의 테스트 신호를 생성 또는 측정하는 프로그래밍된 동작을 수행한다.
도시된 바와 같이, 채널들(130I-130N) 각각은 그 인터페이스 경로(1701)가 넘버링되는 신호 인터페이스 경로를 통해 DUT(110) 상의 테스트 포인트에 결합된다. 따라서, 채널들(130I-130N)의 일부가 패턴 생성기(140)의 프로그래밍에 기초하여 제어되어, DUT(110)로 하여금 측정이 수행되는 파형 또는 파형들의 반복을 산출하도록 하는 DUT(110)에 결합된 자극을 생성하도록 할 수 있다.
채널들(130I-130N) 중 하나 이상이 파형이 산출되는 DUT(110) 상의 테스트 포인트로 결합될 수 있다. 이들 채널들은 신호 천이를 나타내는 프로그래밍된 값에 대해 그 파형의 신호 레벨의 비교가 이루어지는 시간을 제어하는 스트로빙 회로를 포함할 수 있다. 이러한 스트로빙 회로는 파형의 상이한 반복에서 상이한 시간에 비교가 이루어지도록 시간을 제어할 수 있다. 그럼에도 불구하고, 이들 비교는 파형의 일부를 나타내는 창에 한정될 수 있다.
추가로, 전체 테스트 흐름은 호스트 컨트롤러(120)에서의 프로그래밍 및/또는 패턴 생성기(140)에서의 프로그래밍에 기초하여 테스터(100)에서 프로그래밍될 수 있다. 전체 테스트 흐름은 테스트 프로세스에서 다양한 단계들을 포함할 수 있다. 예를 들면, 이들 단계들은 그것이 측정될 파형을 생성하는 상태로 그것을 놓기 위해 DUT(110)에 대한 자극 신호를 생성하는 단계를 포함한다.
전체 테스트 흐름은 또한 DUT(110)로 하여금 파형의 반복을 생성하도록 하는 자극 신호를 생성하는 패턴 생성기(140)로 프로그래밍되는 테스트 패턴의 일부에 대한 루프를 규정할 수 있다. 추가로, 전체 테스트 흐름은 이 루프의 각각의 반복동안 파형의 샘플이 스트로빙 회로에 의해 연산된 현재 샘플 시간에 의해 규정된 시간에 취해지도록 테스터(100)를 설정할 수 있다.
도 1a에 도시된 바와 같은 채널은 자동 테스트 시스템의 제조에서 종래 사용된 것과 같은 컴포넌트를 이용하는 것을 포함하는 임의의 적절한 방식으로 구현될 수 있다. 일부 실시예에서, 채널들(130I-130N)의 전부는 동일한 구조를 가질 수 있다. 다른 실시예에서, 상이한 채널들은 상이한 테스트 기능에 대해 설정될 수 있다. 도 1b는 스트로빙 회로로서 기능하는 자동스트로브 타이밍 생성기(300)에 대한 것을 포함하여, 더 상세하게 테스터의 하나의 채널(130I)을 예시한다. 이러한 채널은 종래 자동 테스트 시스템에 설치된 유형의 디지털 기기 내에 통합될 수 있다. 대안으로 또는 추가하여, 이러한 채널이 자동 테스트 시스템에 설치하기 위해 설계된 스탠드-어론 기기로 구현될 수 있다.
본 예시에서, 채널(130I)은 DUT(110) 상의 테스트 포인트에서 신호를 생성 및/또는 측정하도록 제어될 수 있는 회로를 포함한다. 자동스트로브 타이밍 생성기(300)에 추가하여, 채널(130I)은 채널 회로 내에 종래 존재하는 회로를 포함한다. 그 회로는 드라이버(220)와 비교기(230)를 포함하는 핀 전자기기 회로(210)를 포함한다. 테스터 동작의 각각의 사이클에서, 핀 전자기기(210)는 드라이버(220)를 통해서 신호를 생성하거나 또는 비교기(230)를 통해서 신호를 측정하도록 제어될 수 있다.
임의의 테스트 사이클에서 드라이버(220)에 의해 생성된 특정 신호 패턴은 패턴 생성기(140)로 프로그래밍된 값과 포맷 생성기(150)의 프로그래밍에 따른다. 종래 테스트 시스템에서와 같이, 패턴 생성기(140) 및 포맷 생성기(150)로부터의 데이터는 드라이버(220)에 의해 산출될 신호를 정의하는 천이(transition)의 순서를 규정할 수 있다.
타이밍 회로(280)는 출력에서 이들 천이의 타이밍을 제어할 수 있다. 타이밍 회로(280)는 타이밍 신호(240)를 출력한다. 각각의 천이는 에지 생성기(180)에 의해 출력된, 때때로 "에지"라고도 하는 타이밍 신호(240) 중 하나에 응답하여 발생할 수 있다. 종래 테스트 시스템에서와 같이, 채널(130I)이 자극 신호를 생성하기 위해 사용되고 있을 때, 에지가 생성되는 시간은 타이밍 생성기(160)에 의해 제어될 수 있다. 타이밍 생성기(160)와 패턴 생성기(140)로 프로그래밍된 값들의 조합은, 각각의 테스터 사이클에 대해, 핀 전자기기(210)의 동작을 제어하는 에지의 타이밍을 규정할 수 있다. 일부 실시예에서, 타이밍 생성기(160)는 각각 테스터 동작의 사이클의 시작에 관한 시간을 표시하는 디지털 값들로서 타이밍 명세를 출력할 수 있다. 에지 생성기(180)는 타이밍 명세를 "에지"인 아날로그 타이밍 신호들로 변환할 수 있다.
도 1b는 또한 DUT(110)로부터의 응답을 측정하기 위해 채널(130I)이 사용될 때 활성화될 수 있는 회로를 예시한다. DUT(110)의 회로 응답은 라인(170I)을 통해 핀 전자기기 회로(210)에서 수신된다. 이 응답은 비교기(230)에 대한 입력 신호(234)이다. 비교기(230)는 하나 이상의 레벨을 정의한 값을 가지고 프로그래밍되고, 비교기(230)는 프로그래밍된 레벨에 대한 입력 신호(234)의 레벨의 표시를 지정된 측정 시간에 출력할 수 있다. 비교기(230)의 설정에 따라서, 비교는 측정된 레벨이 프로그래밍된 레벨 이상인지, 프로그래밍된 레벨 이하인지, 또는 2개의 프로그램 레벨 사이에 있는지를 표시할 수 있다. 그러나, 임의의 적절한 비교가 이루어질 수 있다는 것이 이해되어야만 한다.
측정을 하도록 채널(130I)이 설정된 테스트 사이클에서, 규정된 측정 시간은 타이밍 회로(280)로부터의 하나 이상의 타이밍 신호(240)에 의해 제어될 수 있다. 이 경우, 타이밍 신호는 비교기(230)의 타이밍 입력(232)에 연결되고, 비교기(230)가 하나 이상의 프로그래밍된 값과 입력 신호(234)를 비교하도록 트리거한다. 비교기를 제어하는 데에 이용되는 타이밍 신호(240)는 때때로 스트로브라고 한다. 드라이버(220)를 제어하는 타이밍 신호에 대해, 스트로브는 타이밍 생성기(160) 및 패턴 생성기(140)와 함께 작동하는 에지 생성기(180)에 의해 생성된다.
이 비교는 입력 신호(234)가 하나 이상의 임계치 이상인지 또는 이하인지 여부를 나타냄으로써 DUT(110)의 출력의 샘플로서 동작한다. 본 샘플은 그런다음 저장 및/또는 처리된다. 예시된 실시예에서, 샘플 값은 RAM(250)에 저장된다. 일부 실시예에서, 모든 샘플은 RAM(250)에 저장될 수 있다. 다른 실시예에서, 샘플들 중 일부만이 저장될 수 있다.
비교에 응답하여 저장된 정보는 예를 들면 비교 결과에 따른다. 일부 테스트 시스템은 입력 신호(234)를 예측된 값과 비교하도록 설정될 수 있다. 비교가 수행된 시간을 나타내는 정보를 포함하는 비교의 표시는, 입력 신호가 예측된 값으로부터 벗어난 환경에서만 또는 입력 신호가 예측된 값을 가지는 환경에서만 장애(failure) 캡처 RAM(260)에 기록될 수 있다.
샘플이 저장되는 포맷에 관계없이, 샘플은 DUT(110)의 동작에 관한 정보를 수집하기 위해 더 처리될 수 있다. 예를 들면, 채널은 DUT(110)에 의해 출력된 특정 레벨 또는 패턴을 검출할 수 있고 예를 들면 장애 프로세서일 수 있는 프로세서(190)를 포함할 수 있다. 대안으로 또는 추가적으로, 장애 프로세서(190)는 샘플 값에 기초하여 조건 처리 또는 테스트 동작과 같은 테스트의 양태들을 제어할 수 있다.
도 1b에 도시된 바와 같은 채널 1은 대안으로 그 파형 내의 천이를 검출하기 위해 분석될 수 있는 반복된 파형의 창 내에서 샘플을 수집하도록 설정될 수 있다. 이 기능을 지원하기 위해, 자동스트로브 타이밍 생성기(300)를 포함하는 것으로서 여기에 도시된 스트로빙 회로가 가능할 수 있다. 종래 타이밍 생성기(160)와 같은 기타 스트로브 타이밍 생성기는 에지 생성기(180)가 하나 이상의 타이밍 신호(240)를 출력하는 시간에 대한 명세를 출력할 수 있다. 예시된 실시예에서, 자동스트로브 타이밍 생성기(300)에 의해 생성된 타이밍 명세는 비교기(230)의 동작을 트리거하는 하나 이상의 스트로브가 생성되는 시간을 나타낼 수 있다.
이들 타이밍 명세는 신호 천이가 검출되는 파형의 반복을 DUT(110)로 하여금 출력하도록 하는 자극 신호를 생성하기 위해 테스터(100) 내의 기타 채널을 제어하는 루프 내에서 실행되는 패턴의 일부와 동기화될 수 있다. 동기화는 임의의 적절한 방식으로 생성될 수 있는 자동스트로브 타이밍 생성기(300)에 적용되는 제어 신호에 의해 달성될 수 있다. 예를 들면, 이러한 제어 신호는 패턴의 일부를 통해 각각의 루프와 동기하는 패턴 생성기(140)에 의해 생성될 수 있다. 대안으로 또는 추가적으로, 테스트 시스템(100) 내의 임의의 기타 적절한 컴포넌트는 자동스트로브 타이밍 생성기(300) 및 패턴 생성기(140) 모두에 적용되어 이들 컴포넌트로 하여금 동기화하여 동작하도록 하는 제어 신호를 생성할 수 있다. 이러한 제어 신호는 도 1c에서 웨이브 툴 신호(292)로서 예시된다. 그러나, 임의의 적절한 메커니즘이 DUT(110)로 하여금 측정될 파형을 생성하도록 하는 자극 신호의 생성과 이들 측정들의 타이밍을 제어하는 자동스트로브 타이밍 생성기(300)의 동작을 조정하기 위해 사용될 수 있다.
자동스트로브 타이밍 생성기(300)에 의해 생성된 타이밍 명세는 측정될 파형의 추가적인 반복이 생성되도록 하는 패턴 루프를 통한 각각의 반복에 대해 상이할 수 있다. 이 기능을 달성하기 위해, 자동스트로브 타이밍 생성기(300)는 루프를 통한 각각의 반복에 대한 현재 샘플 시간을 연산하는 연산 회로를 포함할 수 있다. 그 현재 샘플 시간은 에지 생성기(180)에 대한 입력으로 현재 샘플 시간을 변환하는 출력 회로에 적용되어, 적절한 시간에 스트로브를 생성한다.
도 1c는 자동스트로브 타이밍 생성기(300)를 위한 예시적인 출력 회로(290)를 예시한다. 도시된 예시에서, 테스트 시스템은 테스터(100) 내의 디지털 컴포넌트의 동작 타이밍을 제어하는 클록(302)에 의해 계측된다(clocked). 예를 들면, 각각의 테스트 사이클은 클록(302)의 일부 수의 사이클로서 정의될 수 있다. 현재 샘플 시간(360)은 웨이브툴 신호(292)의 에지에 후속하는 클록(302)의 일부 수의 사이클로서 정의될 수 있다. 따라서, 현재 샘플 시간(360)에서의 스트로브 시간을 결정하는 것에 대한 접근 방식은 웨이브툴 신호(292)에서의 천이에 후속하는 클록(302)의 사이클 수를 카운팅하는 것이다. 임의의 적절한 회로가 현재 샘플 시간(360)의 값에 따른 클록(302)의 사이클 수의 경과를 추적하는 데에 이용될 수 있다.
카운터(298)는 본 목적을 위해 적절한 회로의 예시를 제공한다. 현재 샘플 시간(360)의 값이 카운터(298)로 로딩될 수 있다. 카운터(298)는 웨이브툴 신호(292) "발사(firing)"로서 인식되는 웨이브툴 신호(292)에서의 상태 변화에 응답하여 카운트다운하도록 트리거될 수 있다. 에지 또는 극성 역전과 같은 신호 내에서의 적절한 변경은 그 신호 "발사"로서 해석될 수 있고, "발사"로서 해석되는 신호 변화의 특정 포맷은 예시된 회로 컴포넌트가 응답하고 본 발명에 중요하지 않은 신호 변화의 특성에 따를 수 있다.
예시된 바와 같이, 카운터(298)는 카운터(302)에 의해 계측되어 그것은 일단 클록(302)의 각각의 사이클마다 감소하도록 할 것이다. 카운터(298)로 로딩된 현재 샘플 시간(360)에 의해 규정된 클록(302)의 주기의 횟수와 동일한 시간 후에, 카운터(298)는 제로로 카운트다운하고 신호를 출력할 것이다. 이 신호는 웨이브툴 신호(292)의 발사에 후속하여 지정된 시간에 발생하는 스트로브를 생성하기 위한 에지 생성기(180)에 대해 지시하는 에지 생성기(180)로의 이네이블 입력으로서 기능할 수 있다.
카운터(298)는 단독으로 테스트 시스템 내의 이벤트가 클록(302)의 해상도와 같은 해상도와 타이밍 맞출 수 있는(timed) 실시예에서 적합할 수 있다. 그러나, 일부 테스트 시스템에서, 이벤트는 클록(302)의 주기보다 더 정밀한 해상도로 타이밍을 맞출 수 있다. 따라서, 클록(302)의 주기에 의해 판정된 시간에 대한 하나 이상의 타이밍 조정이 테스터에서 사용될 수 있다. 현재 샘플 시간(360)은 클록(302)의 일부 주기의 횟수에 잔여(residue)를 더한 것을 포함하는 시간을 규정할 수 있다. 클록(302)의 주기의 횟수는 더 높은 차수의 비트(306)의 현재 샘플 시간(360)으로 표시될 수 있고, 이는 카운터(298)로 로딩될 수 있다. 클록(302)의 주기보다 더 작은 타이밍 오프셋을 나타내는 잔여는 더 낮은 차수의 비트(304)의 현재 샘플 시간(360)에 의해 표시될 수 있다.
종래 테스트 시스템에서, 에지 생성기는 프로그래밍 가능한 크기만큼 이네이블 신호에 대해 지연되는 시간으로 스트로브를 생성할 수 있다. 더 낮은 차수의 비트(304)의 현재 샘플 시간(360)에 의해 표시되는 잔여는 이네이블 신호의 수신에 후속하는 지연을 규정하도록 에지 생성기(180)로의 입력으로서 적용될 수 있다. 에지 생성기(180)는 타이밍 버니어(vernier)라고 하는 이네이블 신호에 후속하는 프로그래밍 가능한 지연을 제공하는 펄스 또는 기타 신호 천이를 산출하는 아날로그 회로를 포함할 수 있다. 버니어는 그것이 아날로그 회로이기 때문에 클럭의 주기에 관해 지연을 측정하는 것에 한정되지 않고, 2 피코초(psec) 이하와 같은 매우 정밀한 타이밍 해상도를 가질 수 있다. 따라서, 카운터(298)의 출력이 에지 생성기(180)에 결합되어, 클록(302)의 주기들에 기초하여 판정되는 시간에서 이네이블 신호를 제공하도록 하고, 더 낮은 차수의 비트(304)가 에지 생성기(180)에 결합되어 클록(302)의 주기보다 적은 프로그래밍 가능한 지연을 제공하도록 할 수 있다.
일부 실시예에서, 하나 이상의 타이밍 조정이 에지 생성기(180)에 의해 생성된 스트로브의 시간을 판정하는데에 사용되는 현재 샘플 시간(360)에 적용될 수 있다. 따라서, 도 1c는 더 높은 차수의 비트(306)가 카운터(298)로 로딩되고 더 낮은 차수의 비트(304)가 에지 생성기(180)로 제공되기 전에 현재 샘플 시간(360)이 가산기(296)에서 조정되는 것을 도시한다. 임의의 적절한 방식으로 판정된 임의의 적절한 타이밍 조정이 가산기(296)로 입력될 수 있다. 예를 들면 이들 타이밍 조정은 예를 들면 웨이브툴 신호(292)의 발사와 측정될 파형이 DUT에 의해 생성되는 시간 사이의 오프셋을 나타낼 수 있는 교정 값을 나타낸다.
만약에 있다면, 가산기(296)를 통해 통합된 특정 타이밍 조정은 본 명세서에 기술된 바와 같은 반복된 파형의 창 내에서 샘플을 수집하는 방법에 대해 중요한 것이 아니다. 그러나, 도 1c의 특정 예시에서, 조정이 가산기(296)에 입력되어 필수적인 다수의 클록(302)이 아닌 테스트 사이클의 타이밍을 반영하도록 한다. 따라서, 웨이브툴 신호(292)가 클록(302)과 정렬하는 신호 천이를 가질 수 있을지라도, 이들 천이는 테스트 사이클의 시작과 동조하지 않는다. 그 차이는 잔여 주기(period residue)(294)에 의해 표시될 수 있다. 이 잔여 주기는 테스트 사이클 사이에서 테스트 사이클로 변할 수 있고, 테스터(100) 내의 타이밍 회로에 의해 연산될 수 있다. 이러한 타이밍 회로는 종래 테스터에서와 같이 구현될 수 있고, 간략화를 위해 도 1c에 도시되지 않는다.
도 1d는 자극 신호가 DUT에 적용되어 DUT로 하여금 천이가 측정되는 파형의 반복을 생성하도록 하는 루프를 통한 각각의 반복을 위한 현재 샘플 시간을 연산하는 연산 회로(390)를 도시한다. 각각의 반복에 대한 현재 샘플 시간(360)은 연산부(300)의 프로그래밍 가능한 엘리먼트에 저장된 사용자 입력에 기초하여 연산될 수 있다. 이들 프로그래밍 가능한 엘리먼트는 레지스터 또는 기타 적절한 메모리 위치일 수 있다. 프로그래밍 가능한 엘리먼트는 상술한 바와 같은 호스트 컨트롤러(120)에 의한 것을 포함하는 임의의 적절한 방식, 또는 기타 적절한 방식으로 로딩될 수 있다.
프로그래밍 가능한 엘리먼트(310)는 자동스트로브 시작 시간으로 프로그래밍될 수 있다. 사용자는 측정되고 있는 파형의 천이가 검출되는 창의 시작을 웨이브툴 신호의 발사에 대해 정의하도록 자동스트로브 시작 시간을 규정할 수 있다. 이 테스트 창은 신호 천이를 검출하기 위해 테스터에 의해 샘플링되는 파형의 부분을 미세하게 조정하도록 사용자에 의해 설정될 수 있다. 창을 규정하는 기능은 그것이 신호 천이를 발견하는데에 걸리는 시간의 크기를 감소시키기 때문에 보다 효율적인 테스터를 가져올 수 있다.
또다른 예시로서, 프로그래밍 가능한 엘리먼트(320)는 자동스트로브 증분 시간(320)을 저장할 수 있다. 증분 시간은 샘플들이 취해지는 시간들 사이의 간격을 정의할 수 있다. 동작시, 현재 샘플 시간(360)은 샘플링이 하나의 증분시 완료되는 증분 시간과 동일한 크기만큼 증가할 수 있다.
또다른 예시로서, 프로그래밍 가능한 엘리먼트(330)는 증분값마다 자동스트로브 샘플들을 저장할 수 있다. 사용자는 각각의 증분시 취해진 샘플의 수를 정의할 수 있다. 증분마다 다수 샘플을 취하는 것은 예를 들면 노이즈를 평균을 취하는 것을 통해 더 정확한 측정을 하도록 할 수 있다. 그러나, 증분 당 샘플이 더 많을 수록 테스트 프로세스는 더 길어지게 될 수 있다. 이 값을 유지하기 위해 프로그래밍 가능한 엘리먼트를 제공함으로써, 사용자는 보다 정확한 것과 더 긴 테스트 시간 사이에서의 상충을 프로그래밍할 수 있다.
추가적으로, 프로그래밍된 값은 샘플이 취해지는 동안의 창의 지속 시간을 규정할 수 있다. 도 1d의 예시에서, 창의 종료는 프로그래밍 가능한 엘리먼트(380)에서의 값에 의해 규정된다. 본 예시에서, 프로그래밍가능한 엘리먼트(380)는 창 당 증분의 수를 저장한다. 그러나, 창의 종료는 종료 시간을 규정하는 것과 같은 임의의 적절한 방식에 의해 규정될 수 있다. 또한, 창이 확정적인(deterministic) 크기를 갖는 것이 필수 조건은 아니다. 일부 실시예에서, 창의 종료는 종료 조건을 규정하는 측정된 값 또는 값들의 비교 결과에 기초하여 동적으로 판정될 수 있다.
예시된 실시예에서, 연산 회로(390)는 취해질 각각의 샘플에 대한 현재 샘플 시간(360)을 연산하기 위해 이들 및 임의의 기타 적절한 프로그래밍된 값들을 이용할 수 있다. 측정될 파형의 반복을 생성하는 테스트 패턴의 루프를 통한 제1 반복에 대한 현재 샘플 시간(360)은 프로그래밍된 창의 시작을 반영한다. 파형의 후속하는 반복들이 생성되는 후속하는 반복에서, 현재 샘플 시간(360)은 반복마다의 샘플의 프로그래밍된 수가 취해질 때까지 동일하게 유지될 수 있다. 그런다음, 현재 샘플 시간(360)은 프로그래밍된 증분 시간만큼 증가할 수 있다.
현재 샘플 시간(360)은 반복마다의 프로그래밍된 샘플들의 수가 취해질 때까지 동일하게 유지될 수 있다. 새로운 현재 샘플 시간(360)에서의 샘플의 수를 취하고, 그런 다음 현재 샘플 시간(360)을 다시 증가시키는, 현재 샘플 시간(360)을 증가시키는 이 프로세스는 창 당 증분의 수에 도달할 때까지 반복될 수 있다.
도 1d는 이들 프로그래밍된 값들에 기초하여 현재 샘플 시간(360)을 연산할 수 있는 연산 회로를 도시한다. 그 회로는 프로그래밍 가능한 엘리먼트(310, 320, 330, 및 380)와 같은 프로그래밍 가능한 엘리먼트에서의 프로그래밍된 값을 가지고 초기화될 수 있다. 이들 값들 중 일부는 현재 샘플 시간(360)의 연산의 일부로서 다른 회로 컴포넌트에 제공될 수 있다. 예를 들면, 증분 당 취해지는 샘플의 수를 나타내는 프로그래밍 가능한 엘리먼트(330)에 저장된 값이 카운터(332)로 로딩될 수 있다. 유사하게, 창 내부에서 증분의 수를 나타내는 프로그래밍 가능한 엘리먼트(380)의 값이 카운터(382)로 로딩될 수 있다. 추가로, 창의 시작 시간을 나타내는 프로그래밍 가능한 엘리먼트(310)의 값은 레지스터(360)로 로딩될 수 있다.
도 1d의 예시에서, 가산기(350)와 조합하여 레지스터(360)는 누산기(accumulator)를 구현한다. 프로그래밍 가능한 엘리먼트(310)의 값을 가지고 레지스터(360)를 로딩하는 것은 프로그램 창의 시작에 대응하는 제1 샘플 시간을 가지고 누산기를 시작하는 효과를 가진다. 가산기(350)에 입력된 클록의 신호가 표명될(asserted) 때마다, 가산기(350)는 프로그래밍 가능한 엘리먼트(320)에 저장된 값을 레지스터(360) 내의 값에 부가할 것이다. 프로그래밍 가능한 엘리먼트(320)가 프로그래밍된 증분 시간을 저장하기 때문에, 가산기(350)에 입력된 클록이 표명될 때마다, 현재 샘플 시간이 프로그래밍된 증분만큼 증가된다.
도시된 실시예에서, 현재 샘플 시간(360)은 지정된 수의 샘플들이 하나의 증분시 취해진 후에 증분 시간(320) 만큼 증가한다. 이 결과를 달성하기 위해, 가산기(350)는 카운터(332)의 출력에 의해 계측된다. 카운터(332)는 증분 당 샘플의 프로그래밍된 수와 동일한 샘플의 수를 카운팅 한 후에 출력 신호를 표명하도록 설정된다. 이 결과는 프로그래밍 가능한 엘리먼트(330)에서의 값을 가지고 카운터(332)를 로딩하고 웨이브 툴 신호(292)를 가지고 카운터(332)를 계측함으로써 달성된다. 본 예시에서, 카운터(332)는 증분 당 샘플의 지정된 수로부터 샘플이 취해진 때마다 카운트다운을 할 것이다. 카운터(332)가 증분 당 샘플의 프로그래밍된 수가 취해진 것을 나타내면서 0에 도달하면, 카운터(332)는 자신의 출력을 표명할 것이다. 카운터(332)의 출력이 표명될 때, 카운터(332)는 자기 자신을 리셋하여, 프로그래밍 가능한 엘리먼트(330)로부터의 값을 재로딩한다.
이러한 방식으로의, 카운터(332)의 출력의 표명은 증분 당 샘플의 프로그래밍된 수가 취해진 것을 신호처리한다(signal). 현재 샘플 시간을 나타내는 레지스터(360)에서의 값을 증가시키는 가산기(350)를 계측하는 것에 추가하여, 카운터(332)의 출력 표명은 카운터(382)를 계측한다.
도 1d의 예시에서, 카운터(382)는 프로그래밍된 수의 증분으로 샘플들이 수집되었는지 여부를 추적하도록 설정된다. 샘플들이 수집된 증분의 수를 추적함으로써, 카운터(382)는 프로그래밍된 창의 종료에 도달했는지 여부를 추적할 수 있다. 카운터(382)는, 그것이 최초로 창의 프로그래밍된 값의 증분의 수를 가지고 프로그래밍 가능한 엘리먼트(380)로부터 로딩되기 때문에 이 기능을 수행할 수 있다. 샘플의 프로그래밍된 수가 하나의 증분에 대해 수집된 것을 나타내면서, 카운터(332)가 자신의 출력을 표명할 때마다, 카운터(382)는 카운트다운한다. 카운터(382)가 0까지 카운트다운할 때, 그것은 프로그래밍된 수의 증분에 도달된 것을 나타내면서 자신의 출력을 표명한다.
도 1d의 예시에서, 카운터(382)의 출력은 연산 회로(390)에 대한 리셋 신호(370)로서 기능한다. 연산 회로(390)의 내부 및 외부 모두에 있는 하나 이상의 회로 엘리먼트가 리셋 신호(370)에 응답할 수 있다. 예를 들면, 레지스터(360)의 값이 리셋 신호(370)에 응답하여 창 시작 시간으로 리셋될 수 있다. 표명되고 있는 리셋 신호(370)에 대한 기타 응답은 자극을 DUT로 제공하는 패턴 생성기(140) 내의 루프를 중단시키는 단계 및 측정될 파형을 트리거하는 단계를 포함할 수 있다. 대안으로 또는 추가하여, 리셋 신호(370)의 표명은 그 루프의 실행 동안 캡처된 샘플 값들의 분석을 트리거할 수 있다.
도 2는 상술한 회로의 동작을 예시하는 타이밍 다이어그램(400)이다. 본 예시에서, 파형(410)은 DUT에 의해 출력된 파형의 반복을 나타낸다. 이 경우, 파형(410)은 신호 천이(420)를 포함한다. 테스터 내의 회로는 창 내의 파형(410)의 레벨을 다수 측정하도록 프로그래밍될 수 있다.
도 2의 예시에서, 창은 tstart(452) 및 tstop(454) 사이에서 발생한다. 이들 시간은 시간(450)에서 파형(410)의 반복의 시작에 대해 정의될 수 있다. 도 1c 및 1d에 도시된 실시예에서, 시간(450)은 웨이브 툴 신호(292)의 표명에 의해 지시될 수 있다. 그러나, 이벤트 타이밍은 임의의 적절한 방식으로 신호처리될 수 있다는 것이 이해되어야 한다.
도 2는 시간(452 및 454) 사이의 창 내에서 그의 증분(456)이 넘버링되는 다수 증분에서 샘플들이 취해지는 것을 도시한다. 본 예시에서, 각각의 증분은 크기
Figure pct00001
만큼 다른 증분으로부터 시간적으로 분리된다.
그의 샘플 세트(430)가 넘버링되는 샘플 세트에 의해 예시된 바와 같이, 다수 샘플이 각각의 증분에서 취해진다. 본 예시에서, 3개의 샘플이 증분 마다 도시된다. 그러나, 임의의 적절한 수의 샘플이 증분마다 취해질 수 있다는 것이 이해되어야 한다.
도 2는 공통 시간 축 상에 중첩된 파형(410)의 다수 반복에 대해 취해진 샘플을 도시한다. 그러나, 도 1c 및 1d와 연결하여 기술된 자동스트로브 회로에 대해, 파형의 반복마다 하나의 샘플이 수집된다는 것이 이해되어야 한다. 이들 샘플들은, 개별적으로 수집된다고 하더라도, 각각의 파형의 반복이 시간(450)에서 시작하기 때문에 공통 시간 축에 연관될 수 있다. 따라서, 각각의 샘플의 시간은 그 반복에 대한 시작 시간(450)으로부터의 오프셋으로서 표현될 수 있다.
샘플들이 노이즈에 의해 영향을 받을 수 있어, 각각의 증분에서의 샘플들의 값은 동일해야 하지만 하나의 증분에서 취해진 샘플 세트 내의 샘플들 사이에는 차이가 있을 수 있다. 예를 들면, 제1 세트(430)는 LO의 값을 가진 2개의 샘플과 HI의 값을 가진 하나의 샘플을 나타낸다. 평균적으로, 이들 샘플들은 제1 증분에서 LO의 값을 나타낸다. 제2 증분에서, 모두 3개의 샘플이 LO의 값을 가지며, 이는 제2 증분에 대한 값으로 간주된다. 제3 및 제4 증분에서, 3개의 샘플은 HI의 평균 값을 가진다. 따라서, 샘플의 저장된 값(440)은 0, 0, 1, 1이 될 수 있다. 이 패턴은 제2 및 제3 증분 사이에서 신호 천이(420)가 발생했다는 것을 나타낸다. 이러한 방식으로, 신호 천이(420)의 타이밍이 판정될 수 있다.
도 3은 파형에서의 신호 천이의 시간을 빠르고 유연하게 식별하도록 설정된 테스트 시스템의 동작 방법(500)을 예시한다. 모든 또는 일부 실시예에서, 도 3에 예시된 동작의 일부가 테스터 또는 테스터에 결합된 기타 컴퓨팅 장치 내의 회로 동작에 의해 수행될 수 있다. 블록(510)에서, 테스트 시스템은 테스트 창의 시작 시간, 테스트 창의 지속 시간, 및/또는 샘플링 증분과 같은 사용자 테스트 파라미터로부터 수신할 수 있다.
추가적으로, 신호 천이의 타이밍 결정에 사용되는 채널 내의 핀 전자기기는 검출되는 특정 신호 천이에 기초하여 설정될 수 있다. 핀 전자기기의 설정을 규정하는 값들이 또한 블록(510)에서 사용자로부터 수신될 수 있다. 예를 들면, 검출될 신호 천이는 0.2V 이하에서부터 0.8V 이상까지의 전압 변화에 의해 표시된 상승 에지(rising edge)일 때, 핀 전자기기에서의 비교기가 0.2V 내지 0.8V 신호 사이에서 구별하는 출력을 산출하도록 프로그래밍될 수 있다. 이러한 구성은 예를 들면, 비교기로 하여금 0.2V 이하의 LO 신호와 0.8V 이상의 HI 신호를 인식하도록 프로그래밍함으로써 달성될 수 있다. 이러한 방식으로 설정된 비교기는 신호 천이가 발생했는지 여부를 추론할 수 있는 출력을 생성할 수 있다.
이러한 출력은 임의의 적절한 방식으로 표시될 수 있다. 일부 실시예에서, 비교기가 LO 또는 HI 신호를 검출했는지 여부를 출력이 나타낼 수 있다. 다른 실시예에서, 채널은 LO와 같은 예측된 값으로 프로그래밍될 수 있고, 비교기의 출력은 비교기가 그 예측된 값을 검출했는지 여부를 나타내는 것과 같이 표시될 수 있다. 이러한 방식으로 비교기를 구성하는 것은 신호 천이가 발생한 후 "장애"를 나타내는 출력을 가져올 수 있다. 이러한 접근 방식은 예를 들면 테스트 패턴에서 루프의 다수의 반복 동안 저장되는 데이터 크기를 감소시키도록 장애 캡처 RAM(260)(도 1b)과 조합하여 사용될 수 있다. 그러나, 임의의 적절한 설정이 사용될 수 있고, 수집된 데이터의 후속 처리는 파형 발생시 천이 없이 또는 천이를 가지고 신호 레벨의 표시에 따를 수 있다.
추가적인 설정 파라미터가 대안으로 또는 추가적으로 수신될 수 있다. 예를 들면, 설정 파라미터는 채널이 자극 신호를 생성하는 데에 사용되고 채널 또는 채널들이 응답을 측정하는 데에 이용되는 것과 같은 테스트 시스템의 설정을 나타낸다. 다른 설정 파라미터는 DUT를 자극시키기 위해 실행되는 태스트 패턴을 정의할 수 있다.
설정 값은 임의의 적절한 방식으로 테스터 하드웨어에 의해 수신될 수 있다. 일부 실시예에서, 호스트 컨트롤러(120)는 원하는 설정을 달성하기 위해 테스터(100) 내에서 프로그래밍 가능한 엘리먼트의 로딩을 제어할 수 있다. 그러나, 설정이 발생한 특정한 접근 방식은 본 발명에 중요한 것이 아니다.
설정이 발생한 특정 접근 방식에 관계없이, 테스트 파라미터가 블록(520)에서 최초 현재 샘플링 시간을 연산하기 위해 사용될 수 있다. 현재 샘플링 시간은 신호 또는 파형의 반복이 생성된 루프를 통해 반복을 신호처리하는 기타 이벤트의 발사(firing)로부터의 오프셋으로서 연산될 수 있다.
테스터는 그런다음 블록(530)에서 파형의 하나의 반복을 생성하도록 동작한다. 이 파형은 파형을 가지고 응답하도록 DUT를 자극하는 자극을 DUT에 인가함으로써 생성될 수 있다. 따라서, 블록(530)에서의 처리는 그 자극을 생성하기 위해 테스터의 하나 이상의 채널을 제어하는 패턴의 일부의 실행에 의해 수행될 수 있다. 그러나, 임의의 적절한 신호에서의 신호 천이의 타이밍이 본 명세서에 기술된 기술을 이용하여 판정될 수 있다는 것이 이해되어야 한다.
블록(540)에서, 파형의 샘플은 블록(520)에서 연산된 현재 샘플 시간에 취해진다. 샘플은 현재 샘플 시간에 의해 표시된 시간에 비교기에 대한 스트로브를 생성하도록 테스터 채널 내에서 에지 생성기를 설정함으로써 수집될 수 있다. 스트로브는 테스트되는 파형을 전달하는 DUT 출력에 결합된 비교기로 하여금 비교기에 저장된 프로그래밍된 레벨에 대해 출력 신호를 비교하고 그 비교 결과를 나타내는 샘플을 산출하도록 할 수 있다. 이 샘플은 장애 캡처 메모리 내에 또는 임의의 기타 적절한 방식으로 저장될 수 있다.
그런 다음 처리는 충분한 샘플들이 현재 증분에서 수집되었는지 판정이 이루어지는 결정 블록(550)으로 진행한다. 이 비교는 블록(510)에서 수신된 테스트 파라미터에 기초하며, 이는 증분 당 샘플의 수를 규정하는 파라미터를 포함할 수 있다. 충분한 샘플이 수집되었다면, 처리는 결정 블록(550)으로부터 결정 블록(560)으로 분기(branch)할 수 있다.
그렇지 않으면, 파형의 추가적인 반복이 생성되고 추가적인 샘플이 취해질 것이다. 따라서, 충분한 샘플이 수집되지 않으면, 처리는 다시 결정 블록(550)으로부터 결정 블록(530)으로 루프백될 수 있다. 블록(530)으로부터의 처리의 반복은 블록(540)에서 표시된 바와 같이 샘플링될 수 있는 파형의 반복을 다시 생성하도록 DUT가 자극을 받게 한다.
결정 블록(550)에서의 처리에 의해 판정된 바와 같이, 현재 증분에 대해 충분한 샘플이 취해질 때, 처리는 결정 블록(560)으로 분기한다. 결정 블록(560)에서의 처리는 블록(510)에서 수신된 테스트 파라미터에 의해 규정된 창 전체에서 샘플들이 취해졌는지를 판정한다. 취해지지 않았고, 그 창내에 여전히 또다른 증분이 있다면, 처리는 그 창 내에서 다음 증분을 반영하는 새로운 현재 샘플 시간이 연산되는 블록(570)으로 분기될 수 있다.
블록(570)으로부터, 처리는 파형의 추가적인 반복이 생성되는 블록(530)으로 루프백한다. 블록(540)에서, 샘플 시간이 새로운 현재 샘플 시간에서 수집된다.
파형을 생성하고 파형의 각각의 반복의 시작에 대해 변경된 시간에서 샘플을 취하는 프로세스는 프로그래밍된 수의 샘플들이 취해질 때까지 반복될 수 있다. 프로그래밍된 수는 창의 폭, 샘플 시간들 사이의 증분의 크기, 및 각각의 증분에 대한 샘플의 수를 포함하는, 방법(500)을 수행하는 회로로 프로그래밍되는 하나 이상의 테스트 파라미터에 기초할 수 있다.
충분한 샘플들이 수집될 때, 처리는 블록(600)으로 진행할 것이다. 블록(600)에서, 샘플들은 파형에서의 신호 천이의 시간을 검출하도록 처리될 수 있다. 본 처리는 테스터에 결합된 워크스테이션의 테스터 내의 회로에 의해 수행되거나 또는 수집된 샘플들에 직접 또는 간접적으로 액세스할 수 있는 임의의 기타 적절한 컴퓨터 처리 장비의 테스터 내의 회로에 의해 수행될 수 있다. 이러한 처리는 추가적으로 DUT가 장치 명세에 따라 수행되었는지 또는 그렇지 않다면 자극에 대해 예측되거나 또는 명세에서 벗어난(out-of-specification) 응답을 나타내었는지를 판정할 수 있다.
블록(600)에서의 분석 결과가 임의의 적절한 방식으로 사용될 수 있다. 일부 실시예에서, 결과가 테스트 엔지니어에게 표시될 수 있다. 다른 실시예에서, 제조 프로세스의 일부로서 특정 DUT를 테스트한 결과를 판정하기 위해 결과가 단독으로 또는 테스터에 의해 수집된 다른 테스트 결과와 조합하여 사용될 수 있다. 그 결과들은 DUT가 명세에 따라서 완전히 수행되고, 규격에 따라 수행하고 있지 않지만 자신의 성능을 개선하기 위해 일부 방식으로 변조될 수 있고, 충분히 사용가능하게 수행하고 있지 않거나 또는 일부 측면에서만 수행하고 있지만, 이들 측면들은 일부 시나리오에서 DUT가 사용하기에 적합한 것과 같은, DUT의 성능 레벨을 나타낼 수 있다.
블록(600)에서의 분석 결과가 제조 동작에서 사용되는 실시예에서, 처리가 블록(610)으로 진행한다. 블록(610)에서, 제조 프로세스는 블록(600)에서 수행된 분석에 기초하여 변조될 수 있다. 이 처리는 테스트 셀 컨트롤러, 팩토리 컨트롤러 또는 기타 적절한 컴퓨팅 장치에서 완전 자동화 방식으로 수행될 수 있다. 대안으로 또는 추가적으로, 블록(610)에서의 처리는 부분적으로 또는 완전히 수동으로 수행될 수 있다. 예를 들면, 특정 DUT가 완전히 작동하고, 고장이거나, 또는 고장이지만 복구될 수 있다고 분석 결과가 나타낼 때, 블록(610)에서의 처리는 완전 자동화되고 제조동작에서 특정 DUT를 적절한 다음 단계로 라우팅하는 컴퓨팅 장치들 사이에서의 명령 및/또는 데이터의 교환에 의해 수행될 수 있다. 대안으로 또는 추가적으로, 다수의 장치에 걸쳐서 있는 트렌드를 검출하고 테스트되고 있는 반도체 장치의 제조 프로세스에서의 하나 이상의 단계들을 조정하는 사람에게 분석 결과가 제시될 수 있다.
본 발명의 상술한 실시예를 상술하면, 다양한 변형과 개선이 당업자에게 용이하게 떠오를 것이다.
예를 들면, 도 1d와 함께 언제 창의 종료에 도달되는지를 카운터(382)가 판정하는 것이 기술되었다. 이러한 판정은 연산 회로(390) 내에서 또는 테스터(100) 내의 임의의 기타 회로 내에서 이루어질 수 있다. 예를 들면, 패턴 생성기(140)는 창의 종료에 도달했다는 것을 나타내는 리셋 신호를 출력할 수 있다. 대안으로 또는 추가적으로, 샘플 수집은 패턴 생성기(140) 또는 웨이브툴 신호(292)를 생성하는 기타 회로가 그 웨이브 툴 신호를 표명하는 것을 중단하는 경우 창의 종료에서 중단될 수 있다.
추가로, 상기 방법을 구현하기 위한 특정 회로가 임의의 적절한 방식으로 구현될 수 있다는 것이 이해되어야 한다. 본 명세서에서 설명된 다양한 방법 또는 프로세스는 하나 이상의 프로세서, 필드 프로그래머블 게이트 어레이(FPGA) 또는 주문형 집적 회로(ASIC)와 같은 임의의 적절한 하드웨어에서 구현될 수 있다. 버퍼를 포함하는 데이터 구조가, 임의의 적합한 형태로 비일시적 컴퓨터 판독 가능 저장 매체에 저장될 수 있고, 및/또는 디지털 회로를 포함할 수 있다.
또한, 다양한 발명의 개념은 예시가 제공된 하나 이상의 방법으로서 구현될 수 있다. 방법의 일부로서 수행되는 동작은 임의의 적절한 방식으로 순서가 이루어질 수 있다. 따라서, 예시적인 실시예에서 순차적 동작으로서 도시될지라도, 예시된 것과 상이한 순서로 동작이 수행되는 실시예들이 구축될 수 있으며, 이는 일부 동작을 동시에 수행하는 것을 포함할 수 있다.
본 명세서에서 정의되고 사용된 것과 같은 모든 정의는 사전적 정의, 참조에 의해 통합된 문서 내의 정의 및/또는 정의된 어구의 일반적인 의미에 대해 제어하는 것으로 이해되어야 한다.
명시적으로 반대의 의미로 지시되지 않는다면, 명세서 및 청구범위 내에서 본 명세서에 사용된 바와 같은 부정 관사 "a" 및 "an"은 "적어도 하나"를 의미하도록 이해되어야 한다.
명세서 및 청구범위에서 본 명세서에서 사용된 바와 같이, 하나 이상의 엘리먼트의 리스트를 참조할 때, "적어도 하나"라는 어구는 엘리먼트 리스트 내의 하나 이상의 엘리먼트로부터 선택된 적어도 하나의 엘리먼트를 의미하지만, 엘리먼트의 리스트 내에서 구체적으로 나열된 각각의 그리고 모든 엘리먼트 중 적어도 하나를 반드시 포함하는 것은 아니고, 엘리먼트의 리스트의 임의의 엘리먼트 조합을 배제하지 않는다는 것이 이해되어야 한다. 본 정의는 또한 구체적으로 식별된 그들 엘리먼트들에 연관되거나 연관되지 않은 것의 여부에 관계없이, "적어도 하나"라는 어구가 가리키는 엘리먼트의 리스트 내에서 구체적으로 식별된, 엘리먼트가 아닌 엘리먼트들이 선택적으로 제시될 수 있도록 허용할 수 있다.
명세서 및 청구 범위에서 본원에서 사용된 어구 "및/또는"은 그렇게 결합된 엘리먼트들 중 "어느 하나 또는 모두" 즉, 일부 경우 결합하여 제시되고 다른 경우에 분리하여 제시되는 엘리먼트를 의미하도록 이해되어야 한다. "및/또는"으로 나열된 다수 엘리먼트들은 동일한 방식으로, 즉, 엘리먼트들 중 "하나 이상"이 그렇게 결합된 것으로 간주되어야 한다. 구체적으로 식별된 그들 엘리먼트에 연관되거나 또는 연관되지 않은 것의 여부에 관계없이, "및/또는"이라는 어구에 의해 구체적으로 식별된 엘리먼트가 아닌 다른 엘리먼트들이 선택적으로 제시될 수 있다. 따라서, 비제한적인 예시로서, "comprising"과 같은 개방형 언어와 함께 사용될 때, "A 및/또는 B"에 대한 참조는 하나의 실시예에서 A만(선택적으로 B가 아닌 엘리먼트를 포함하는); 다른 실시예에서는 B만(선택적으로 A가 아닌 다른 엘리먼트들을 포함하는); 또다른 실시예에서는 A와 B 모두(선택적으로 다른 엘리먼트들을 포함하는); 등을 가리킬 수 있다.
명세서 및 청구범위에서 본원에서 사용되는 바와 같이, "또는"은 상기 정의된 "및/또는"과 동일한 의미를 가지는 것으로 이해되어야 한다. 예를 들면, 리스트 내의 아이템들을 분리할 때, "또는" 또는 "및/또는"은 포괄적인 것, 즉, 엘리먼트의 수 또는 리스트 중 적어도 하나를 포함할 뿐 아니라, 또한 그 중 하나 이상을 포함하고, 선택적으로 나열되지 않은 추가 아이템들을 포함하는 것으로서 해석되어야 한다. 반대로 "~중 하나만" 또는 "~중 정확하게 하나", 또는 청구범위에서 사용될 때 "consisting of"와 같이 명확하게 지시되는 용어만이 엘리먼트의 수 또는 리스트 중 정확하게 하나의 엘리먼트를 포함한다고 가리킬 것이다. 일반적으로, 본원에서 사용된 바와 같은 "또는"이라는 용어는 "either", "one of", "only one of", 또는 "exactly one of"와 같은 배타적인 어구에 의해 선행될 때 배타적 대안(즉, "어느 하나 또는 다르지만 모두는 아닌"을 지시하는 것으로서 해석되어야만 한다. 청구범위에서 사용될 때 "consisting essentially of"는 특허법에서 사용되는 자신의 원래 의미를 가져야 한다.
청구범위의 엘리먼트를 변조하기 위해 청구범위에서 "제1", "제2", "제3", 등과 같은 순서에 관한 용어를 사용하는 것은 그 자체로 방법의 동작들이 수행되는 또다른 또는 시간적인 순서에 대한 하나의 청구 범위 엘리먼트의 임의의 우선순위, 선행 순서, 또는 순서를 내포하는 것이 아니다. 이러한 용어는 단지 동일한 명칭(그러나 일반적인 용어의 사용에 대해)을 가지는 또다른 엘리먼트로부터 특정한 명칭을 가지는 하나의 청구범위의 엘리먼트를 구별하기 위한 라벨로서 사용된다.
본원에 사용된 어법과 용어법은 설명의 목적이며 한정으로서 간주되지 말아야 한다. "including", "comprising", "having", "containg", "involving", 및 그의 변형을 사용하는 것은 그 이후에 나열된 아이템들 및 추가적인 아이템들을 포함하는 것을 의도한다.
이러한 변형 및 개선은 본 발명의 취지 및 범위 내에 있도록 의도된다. 따라서, 상기 기술된 내용은 단지 예시이며 한정으로서 의도되지 않는다. 본 발명은 하기의 청구범위와 그의 등가물에 의해서만 정의되는 것으로서 제한된다.

Claims (29)

  1. 반복되는 파형의 반복의 프로그래밍 가능한 창 내에서의 복수의 샘플을 수집하도록 조정된 자동 테스트 시스템으로서:
    제1 타이밍 입력에서의 타이밍 신호의 이벤트에 응답하여, 핀 전자기기 회로에 입력되는 신호에서의 값의 샘플을 취하는 상기 핀 전자기기 회로; 및
    상기 핀 전자기기 회로의 상기 제1 타이밍 입력에 결합된 출력을 갖는 타이밍 회로;
    를 포함하고,
    상기 타이밍 회로는:
    제2 타이밍 입력;
    프로그래밍 가능한 엘리먼트;
    상기 프로그래밍 가능한 엘리먼트에 저장된 값에 적어도 부분적으로 기초하는 오프셋을 연산하는 연산 회로;
    상기 출력에 결합되고, 상기 제2 타이밍 입력의 신호내의 이벤트와 연산된 오프셋에 기초하여 판정된 시간에서의 이벤트를 가진 신호를 산출하는 출력 회로;
    를 구비하고,
    상기 프로그래밍 가능한 엘리먼트에 저장된 값은 샘플들이 수집되는 상기 프로그래밍 가능한 창 내에서의 증분들(increments) 사이의 시간, 샘플들이 수집되는 상기 프로그래밍 가능한 창 내의 증분들의 수, 및/또는 각각의 증분에서 수집되는 샘플들의 수를 정의하는 것을 특징으로 하는 복수의 샘플을 수집하도록 조정된 자동 테스트 시스템.
  2. 제1 항에 있어서,
    상기 타이밍 회로는 상기 프로그래밍 가능한 엘리먼트 및 상기 제2 타이밍 입력에 결합되는 카운터로서, 상기 제2 타이밍 입력에서의 신호의 이벤트의 수를 카운팅한 것에 기초하여 이벤트를 생성하는 상기 카운터를 포함하고, 상기 이벤트의 수는 상기 프로그래밍 가능한 엘리먼트에 저장된 값에 의해 규정되고;
    상기 연산 회로는 상기 이벤트를 생성하는 상기 카운터에 의해 판정된 시간에서 업데이트된 오프셋 값을 연산하는 것을 특징으로 하는 복수의 샘플을 수집하도록 조정된 자동 테스트 시스템.
  3. 제2 항에 있어서, 상기 프로그래밍 가능한 엘리먼트에서의 값은 각각의 증분에서 수집된 샘플의 수인 것을 특징으로 하는 복수의 샘플을 수집하도록 조정된 자동 테스트 시스템.
  4. 제3 항에 있어서,
    상기 프로그래밍 가능한 엘리먼트는 제1 프로그래밍 가능한 엘리먼트이고;
    상기 타이밍 회로는 제2 프로그래밍 가능한 엘리먼트를 구비하고;
    상기 카운터는 제1 카운터이고;
    상기 이벤트의 수는 이벤트들의 제1 수이고;
    상기 타이밍 회로는 상기 제2 프로그래밍 가능한 엘리먼트 및 상기 제1 카운터에 결합된 제2 카운터를 구비하고, 상기 제2 카운터는 상기 제1 카운터에 의해 생성된 이벤트들의 제2 수를 카운팅하는 것에 기초하여 이벤트를 생성하고, 상기 이벤트들의 제2 수는 상기 제2 프로그래밍 가능한 엘리먼트에 저장된 값에 의해 규정되고; 및
    상기 연산 회로는 상기 이벤트를 생성하는 상기 제2 카운터에 의해 판정된 시간에서 상기 오프셋 값을 리셋하는 것을 특징으로 하는 복수의 샘플을 수집하도록 조정된 자동 테스트 시스템.
  5. 제1 항에 있어서, 상기 출력 회로는 2 피코초(psec) 미만의 타이밍 해상도를 가진 버니어(vernier)를 포함하는 것을 특징으로 하는 복수의 샘플을 수집하도록 조정된 자동 테스트 시스템.
  6. 제1 항에 있어서,
    상기 테스트 시스템은 복수의 사이클을 가진 디지털 클록에 의해 계측되고(clocked);
    상기 출력회로는:
    상기 연산 회로에 결합된 카운터, 및
    상기 연산회로와 상기 카운터에 결합된 프로그래밍 가능한 지연(delay);
    을 구비하고;
    상기 카운터는 상기 연산된 오프셋의 제1 부분을 수신하도록 설정되고 상기 프로그래밍 가능한 지연은 상기 연산된 오프셋의 제2 부분을 수신하도록 설정되고, 상기 제2 부분은 상기 제1 부분보다 더 작은 범위의 시간을 나타내고;
    상기 카운터는 상기 디지털 클록에 의해 계측되고 상기 제1 부분에 의해 표시된 상기 디지털 클록의 사이클 수를 카운팅하는 것에 응답하여 카운터 이벤트를 출력하도록 설정되고; 및
    상기 프로그래밍 가능한 지연은 상기 카운터 이벤트를 수신하고 상기 카운터 이벤트에 후속하여 상기 오프셋의 상기 제2 부분에 비례하는 시간의 경과에 응답하여 상기 출력 회로의 출력에서의 신호내의 이벤트를 산출하도록 결합되는 것을 특징으로 하는 복수의 샘플을 수집하도록 조정된 자동 테스트 시스템.
  7. 제6 항에 있어서, 상기 오프셋의 상기 제2 부분에 의해 표시된 시간의 범위는 상기 디지털 클록의 사이클 보다 더 작은 것을 특징으로 하는 복수의 샘플을 수집하도록 조정된 자동 테스트 시스템.
  8. 제1 항에 있어서, 상기 제1 타이밍 입력에서의 신호의 이벤트에 응답하여 상기 핀 전자기기 회로에 의해 취해진 샘플들을 저장하도록 조정되는 RAM을 더 포함하는 것을 특징으로 하는 복수의 샘플을 수집하도록 조정된 자동 테스트 시스템.
  9. 제8 항에 있어서, 상기 RAM은 상기 자동 테스트 시스템의 장애 캡처 RAM을 포함하는 것을 특징으로 하는 복수의 샘플을 수집하도록 조정된 자동 테스트 시스템.
  10. 제8 항에 있어서,
    상기 자동 테스트 시스템은 장애 캡처 RAM을 더 포함하고; 및
    상기 RAM은 상기 장애 캡처 RAM과 구별되는 것을 특징으로 하는 복수의 샘플을 수집하도록 조정된 자동 테스트 시스템.
  11. 제8 항에 있어서, 상기 신호 입력에서 신호 내의 천이 타이밍을 식별하기 위해 상기 RAM에 저장된 상기 샘플들을 처리하도록 설정되고, 상기 RAM에 결합된 프로세서를 더 포함하는 것을 특징으로 하는 복수의 샘플을 수집하도록 조정된 자동 테스트 시스템.
  12. 제1 항에 있어서,
    상기 자동 테스트 시스템은 상기 반복된 파형이 반복되는 속도와 상이한 주기를 가지고 클록에 의해 계측되고;
    상기 자동 테스트 시스템은 타이밍 생성기를 더 포함하고,
    상기 타이밍 생성기는:
    상기 테스트 시스템의 클록과 동기하는 상기 제2 타이밍 입력에서의 상기 신호 내의 이벤트를 생성하고,
    상기 제2 타이밍 입력에서의 상기 신호 내의 상기 이벤트와 상기 반복된 파형의 반복의 시작 사이의 시간 차이를 나타내는 잔여(residue)를 상기 타이밍 회로에 제공하고;
    상기 연산 회로는 상기 잔여에 더 기초하여 상기 오프셋을 연산하는;것을 특징으로 하는 복수의 샘플을 수집하도록 조정된 자동 테스트 시스템.
  13. 제1 항에 있어서, 상기 핀 전자기기에 의해 취해진 샘플은 상기 신호 입력에서의 상기 값이 프로그래밍된 레벨 이상인지 여부를 나타내는 것을 특징으로 하는 복수의 샘플을 수집하도록 조정된 자동 테스트 시스템.
  14. 제1 항에 있어서,
    상기 프로그래밍 가능한 엘리먼트는 복수의 프로그래밍 가능한 엘리먼트 중 하나의 프로그래밍 가능한 엘리먼트를 구비하고,
    상기 연산 회로는 상기 복수의 프로그래밍 가능한 엘리먼트에 저장된 값에 적어도 부분적으로 기초한 오프셋을 연산하고; 및
    상기 복수의 프로그래밍 가능한 엘리먼트에서의 상기 값들은: 상기 프로그래밍 가능한 창의 시작 시간, 샘플들이 수집되는 상기 프로그래밍 가능한 창 내부의 증분의 수 또는 각각의 증분에서 수집된 샘플의 수 중 적어도 2개를 정의하는 것을 특징으로 하는 복수의 샘플을 수집하도록 조정된 자동 테스트 시스템.
  15. 반복되는 파형의 반복의 프로그래밍 가능한 창에서 복수의 샘플을 수집하기 위한 자동 테스트 시스템을 동작시키는 방법으로서:
    샘플들이 수집되는 상기 프로그래밍 가능한 창 내의 증분들 사이의 시간, 샘플들이 수집되는 상기 프로그래밍 가능한 창 내의 증분의 수, 및/또는 상기 창 내에서의 각각의 증분에서 수집되는 샘플들의 수 중 적어도 하나를 나타내는 적어도 하나의 프로그래밍된 값을 수신하는 단계;
    상기 반복된 파형의 다수의 반복들을 생성하는 단계;
    반복적으로:
    상기 다수의 반복 중 각각의 반복에 적용할 수 있는 오프셋을 연산하는 단계로서, 상기 연산은 상기 적어도 하나의 프로그래밍된 값에 적어도 부분적으로 기초하는 상기 연산하는 단계; 및
    상기 다수의 반복들 중의 하나의 반복에서, 상기 각각의 반복에 적용가능한 상기 연산된 오프셋에 적어도 부분적으로 기초하여 판정된 시간에서 상기 반복된 파형의 샘플을 획득하는 단계;
    를 포함하는 것을 특징으로 하는 복수의 샘플을 수집하기 위한 자동 테스트 시스템을 동작시키는 방법.
  16. 제15 항에 있어서, 동일한 연산된 오프셋이 연속한 반복의 수에 적용가능하고, 연속한 반복의 수는 각각의 증분에서 수집된 샘플들의 수를 나타내는 상기 적어도 하나의 프로그래밍된 값들 중 수신된 프로그래밍된 값에 기초하는 것을 특징으로 하는 복수의 샘플을 수집하기 위한 자동 테스트 시스템을 동작시키는 방법.
  17. 제16 항에 있어서, 상기 샘플들의 수를 나타내는 상기 적어도 하나의 프로그래밍된 값들 중 상기 수신된 프로그래밍된 값에 기초한 연속한 반복의 수가 각각의 증분에서 수집된 후에 상기 연산된 오프셋이 증분되고, 상기 연산된 오프셋은 샘플들이 수집되는 상기 프로그래밍 가능한 창 내의 증분들 사이의 시간을 나타내는 상기 적어도 하나의 프로그래밍된 값들 중 수신된 프로그래밍된 값에 기초한 크기만큼 증분되는 것을 특징으로 하는 복수의 샘플을 수집하기 위한 자동 테스트 시스템을 동작시키는 방법.
  18. 제17 항에 있어서, 샘플들이 수집되는 상기 프로그래밍 가능한 창 내의 증분들의 수를 나타내는 상기 적어도 하나의 프로그래밍된 값들 중 상기 수신된 프로그래밍된 값에 기초한 상기 증분들의 수가 증분된 후에 상기 연산된 오프셋이 리셋되는 것을 특징으로 하는 복수의 샘플을 수집하기 위한 자동 테스트 시스템을 동작시키는 방법.
  19. 제15 항에 있어서, 상기 샘플은 타이밍 신호에서의 이벤트에 대한 오프셋에 기초하여 판정된 시간에 획득되고, 상기 이벤트는 상기 반복된 파형의 반복을 나타내고 상기 반복된 파형의 상기 반복과 동기화되는 것을 특징으로 하는 복수의 샘플을 수집하기 위한 자동 테스트 시스템을 동작시키는 방법.
  20. 제15 항에 있어서,
    상기 샘플은 타이밍 신호에서의 이벤트에 대한 오프셋에 기초하여 판정된 시간에 획득되고, 상기 이벤트는 상기 반복된 파형의 반복을 나타내고 상기 주기적으로 반복된 파형의 상기 반복과 비동기이고; 및
    상기 오프셋을 반복하여 연산하는 단계는 상기 타이밍 신호에서의 이벤트와 상기 반복된 파형의 상기 반복 동안의 포인트 사이의 차이를 나타내는 잔여 값에 부분적으로 더 기초한 오프셋을 연산하는 단계를 포함하는 것을 특징으로 하는 복수의 샘플을 수집하기 위한 자동 테스트 시스템을 동작시키는 방법.
  21. 제20 항에 있어서,
    상기 반복된 파형의 다수의 반복을 생성하는 단계는 상기 자동 테스트 시스템에 의해 생성된 자극 신호를 가지고 피시험 장치 테스트를 제어하는 단계를 포함하고;
    상기 자동 테스트 시스템은 복수의 주기를 구비하는 테스트 시스템 클록에 따라 상기 자극 신호를 생성하고; 및
    상기 창의 시작에 대응하는 상기 테스트 시스템 클록의 주기를 나타내도록 상기 타이밍 신호에서의 이벤트를 생성하는 단계를 더 포함하는 것을 특징으로 하는 복수의 샘플을 수집하기 위한 자동 테스트 시스템을 동작시키는 방법.
  22. 제15 항에 있어서, 상기 수신된 프로그램 값은 상기 창의 상기 시작 시간, 상기 창의 지속 시간, 상기 창 내의 샘플링 증분, 및/또는 상기 창 내의 각각의 증분에서의 샘플의 수 중 적어도 2개를 나타내는 복수의 값을 포함하는 것을 특징으로 하는 복수의 샘플을 수집하기 위한 자동 테스트 시스템을 동작시키는 방법.
  23. 제15 항에 있어서,
    복수의 샘플은 반복하여 샘플을 획득함으로써 수집되고; 및
    상기 복수의 샘플을 분석하는 단계를 더 포함하는 것을 특징으로 하는 복수의 샘플을 수집하기 위한 자동 테스트 시스템을 동작시키는 방법.
  24. 제23 항에 있어서, 각각의 세트의 샘플이 상기 창 내의 복수의 증분 중 하나의 증분에서의 샘플들에 대응하며, 상기 복수의 샘플을 분석하는 단계는 다수의 세트의 샘플들을 평균화하는 단계를 포함하는 것을 특징으로 하는 복수의 샘플을 수집하기 위한 자동 테스트 시스템을 동작시키는 방법.
  25. 제23 항에 있어서, 상기 샘플을 분석하는 단계는 상기 창 내에서 발생한 상기 반복된 신호에서의 천이를 식별하는 단계를 포함하는 것을 특징으로 하는 복수의 샘플을 수집하기 위한 자동 테스트 시스템을 동작시키는 방법.
  26. 제15 항에 있어서, 상기 오프셋을 반복하여 연산하고 상기 샘플을 획득하는 단계는 상기 반복된 파형의 다수의 반복의 각각에서 반복되는 것을 특징으로 하는 복수의 샘플을 수집하기 위한 자동 테스트 시스템을 동작시키는 방법.
  27. 자동 테스트 시스템용 기기로서, 반복된 파형의 반복의 프로그래밍 가능한 창에서 복수의 샘플을 수집하도록 조정되는 상기 기기에 있어서:
    타이밍 신호 입력에서의 타이밍 신호 내의 이벤트에 의해 지정된 시간에 상기 기기로의 신호 입력에서 신호를 샘플링하는 핀 전자기기 회로; 및
    상기 타이밍 신호 생성을 위해 상기 타이밍 신호 입력에 결합되는 회로로서, 트리거 입력을 구비하고 상기 트리거 입력에서의 신호 내의 이벤트에 대응하는 상기 타이밍 신호에서의 이벤트를 생성하도록 설정되는 상기 회로;
    를 포함하고,
    상기 회로는:
    적어도 제1 입력 및 클록 입력을 구비하고, 상기 클록 입력에서의 이벤트에 응답하여 제1 입력에서의 값에 비례하는 크기만큼 축적된 값을 증가시키는 누산기;
    상기 누산기의 상기 제1 입력에 결합된 제1 프로그래밍 가능한 레지스터;
    제2 프로그래밍 가능한 레지스터; 및
    상기 제2 프로그래밍 가능한 레지스터 및 상기 트리거 입력에 결합되는 입력 및 상기 누산기의 클록 입력에 결합되는 출력을 가지는 카운터로서, 상기 카운터는 상기 트리거 입력에서의 신호 내의 이벤트의 수를 카운팅할 때 상기 출력에 대해 이벤트를 출력하도록 설정되고, 상기 수는 상기 제2 프로그래밍 가능한 레지스터내의 값에 의해 지시되는 상기 카운터;
    를 포함하고,
    상기 축적된 값이 적어도 부분적으로 상기 타이밍 신호를 정의하도록 상기 누산기가 상기 핀 전자기기에 결합되는 것을 특징으로 하는 반복된 파형의 반복의 프로그래밍 가능한 창에서 복수의 샘플을 수집하도록 조정되는 기기.
  28. 제27 항에 있어서,
    상기 핀 전자기기는:
    이벤트 신호 입력 및 잔여 입력과 에지 출력을 구비하는 타이밍 신호 입력에 결합되는 입력을 구비하는 에지 생성기로서, 상기 에지 생성기는 상기 잔여 입력에서 밸브에 의해 판정된 크기만큼 상기 이벤트 신호 입력에서의 신호 내의 이벤트에 후속하여 상기 에지 출력에서 에지를 생성하는 상기 에지 생성기; 및
    상기 에지 생성기에 결합되고 상기 에지 출력에서의 에지에 응답하여 샘플을 취하는 샘플링 회로;
    를 포함하는 것을 특징으로 하는 반복된 파형의 반복의 프로그래밍 가능한 창에서 복수의 샘플을 수집하도록 조정되는 기기.
  29. 제28 항에 있어서,
    상기 카운터는 제1 카운터를 구비하고; 및
    상기 회로는 상기 축적된 값에 기초하여 연산된 타이밍 값의 제1 부분을 수신하고 상기 제1 부분에 기초하여 상기 핀 전자기기의 상기 이벤트 신호 입력에 결합되는 이벤트를 출력하는 제2 카운터를 구비하고;
    상기 타이밍 값의 제2 부분은 상기 핀 전자기기의 상기 잔여 입력에 결합되는 것을 특징으로 하는 반복된 파형의 반복의 프로그래밍 가능한 창에서 복수의 샘플을 수집하도록 조정되는 기기.
KR1020167013123A 2013-11-06 2014-10-23 이벤트 검출 기능을 가진 자동 테스트 시스템 KR102213547B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/073,739 2013-11-06
US14/073,739 US9244126B2 (en) 2013-11-06 2013-11-06 Automated test system with event detection capability
PCT/US2014/061933 WO2015069465A1 (en) 2013-11-06 2014-10-23 Automated test system with event detection capability

Publications (2)

Publication Number Publication Date
KR20160082240A true KR20160082240A (ko) 2016-07-08
KR102213547B1 KR102213547B1 (ko) 2021-02-08

Family

ID=53007990

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167013123A KR102213547B1 (ko) 2013-11-06 2014-10-23 이벤트 검출 기능을 가진 자동 테스트 시스템

Country Status (6)

Country Link
US (1) US9244126B2 (ko)
JP (1) JP6509841B2 (ko)
KR (1) KR102213547B1 (ko)
CN (1) CN105849573B (ko)
SG (1) SG11201602839YA (ko)
WO (1) WO2015069465A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10145893B2 (en) * 2016-12-25 2018-12-04 Nuvoton Technology Corporation Resolving automated test equipment (ATE) timing constraint violations
US11169203B1 (en) 2018-09-26 2021-11-09 Teradyne, Inc. Determining a configuration of a test system
US10859628B2 (en) * 2019-04-04 2020-12-08 Apple Ine. Power droop measurements using analog-to-digital converter during testing
US11461222B2 (en) 2020-04-16 2022-10-04 Teradyne, Inc. Determining the complexity of a test program
CN115297026A (zh) * 2022-08-29 2022-11-04 广东美的智能科技有限公司 通信系统及其检测方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005514626A (ja) * 2001-12-31 2005-05-19 株式会社アドバンテスト 高速イベント型テストシステム用イベント処理装置と方法
US20090228227A1 (en) * 2006-01-25 2009-09-10 Advantest Corporation Test device, test method and computer readable media
US20110057642A1 (en) * 2008-05-09 2011-03-10 Advantest Corporation Test apparatus for digital modulated signal
KR20110034659A (ko) * 2008-07-02 2011-04-05 테라다인 인코퍼레이티드 자동화 테스트 장비 시스템용의 트래커 회로 및 방법

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6349267B1 (en) 1998-09-11 2002-02-19 Agere Systems Inc. Rise and fall time measurement circuit
JP4859854B2 (ja) * 2001-06-13 2012-01-25 株式会社アドバンテスト 半導体デバイス試験装置、及び半導体デバイス試験方法
WO2002103379A1 (fr) 2001-06-13 2002-12-27 Advantest Corporation Instrument destine a tester des dispositifs semi-conducteurs et procede destine a tester des dispositifs semi-conducteurs
US6784819B2 (en) * 2002-06-27 2004-08-31 Teradyne, Inc. Measuring skew between digitizer channels using fourier transform
DE102004016359A1 (de) * 2004-04-02 2005-10-27 Texas Instruments Deutschland Gmbh Abtastverfahren und -vorrichtung
US7856578B2 (en) 2005-09-23 2010-12-21 Teradyne, Inc. Strobe technique for test of digital signal timing
US7573957B2 (en) 2005-09-23 2009-08-11 Teradyne, Inc. Strobe technique for recovering a clock in a digital signal
US7349818B2 (en) 2005-11-10 2008-03-25 Teradyne, Inc. Determining frequency components of jitter
US7668235B2 (en) 2005-11-10 2010-02-23 Teradyne Jitter measurement algorithm using locally in-order strobes
CN101082666B (zh) * 2006-06-02 2011-07-27 中国科学院电子学研究所 基于自动测试系统实现对雷达脉冲信号高精度调制的方法
US7734848B2 (en) 2006-11-08 2010-06-08 Verigy (Singapore) Pte. Ltd. System and method for frequency offset testing
CN101141190B (zh) * 2007-05-24 2010-12-08 中兴通讯股份有限公司 Edfa瞬态特性指标测试装置和方法
WO2009001451A1 (ja) * 2007-06-27 2008-12-31 Advantest Corporation 検出装置及び試験装置
CN101187693A (zh) * 2007-11-26 2008-05-28 天津理工大学 基于虚拟仪器的电机性能自动测试系统及其工作方法
KR20110093606A (ko) * 2009-11-18 2011-08-18 가부시키가이샤 어드밴티스트 수신 장치, 시험 장치, 수신 방법, 및 시험 방법
CN102147619B (zh) * 2011-03-02 2012-12-05 天津清源电动车辆有限责任公司 基于虚拟仪器的电动汽车电机控制自动测试系统及方法
US9147620B2 (en) * 2012-03-28 2015-09-29 Teradyne, Inc. Edge triggered calibration
US9959186B2 (en) * 2012-11-19 2018-05-01 Teradyne, Inc. Debugging in a semiconductor device test environment
US9116785B2 (en) * 2013-01-22 2015-08-25 Teradyne, Inc. Embedded tester
US8917761B2 (en) * 2013-03-15 2014-12-23 Litepoint Corporation System and method for testing radio frequency wireless signal transceivers using wireless test signals
US9164158B2 (en) * 2013-06-07 2015-10-20 Teradyne, Inc. Calibration device
US8879659B1 (en) * 2013-09-03 2014-11-04 Litepoint Corporation System and method for testing multiple data packet signal transceivers
US9544787B2 (en) * 2013-09-03 2017-01-10 Litepoint Corporation Method for testing data packet signal transceivers using interleaved device setup and testing
US10156611B2 (en) * 2013-09-12 2018-12-18 Teradyne, Inc. Executing code on a test instrument in response to an event

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005514626A (ja) * 2001-12-31 2005-05-19 株式会社アドバンテスト 高速イベント型テストシステム用イベント処理装置と方法
US20090228227A1 (en) * 2006-01-25 2009-09-10 Advantest Corporation Test device, test method and computer readable media
US20110057642A1 (en) * 2008-05-09 2011-03-10 Advantest Corporation Test apparatus for digital modulated signal
KR20110034659A (ko) * 2008-07-02 2011-04-05 테라다인 인코퍼레이티드 자동화 테스트 장비 시스템용의 트래커 회로 및 방법

Also Published As

Publication number Publication date
CN105849573B (zh) 2018-12-14
JP2016536583A (ja) 2016-11-24
JP6509841B2 (ja) 2019-05-08
US9244126B2 (en) 2016-01-26
WO2015069465A1 (en) 2015-05-14
US20150128003A1 (en) 2015-05-07
CN105849573A (zh) 2016-08-10
KR102213547B1 (ko) 2021-02-08
SG11201602839YA (en) 2016-05-30

Similar Documents

Publication Publication Date Title
JP4669197B2 (ja) Ａｔｅタイミング測定装置および方法
KR102213547B1 (ko) 이벤트 검출 기능을 가진 자동 테스트 시스템
JP5430816B2 (ja) デューティサイクルを測定する方法
US7957458B2 (en) Jitter measurement apparatus, jitter measurement method, test apparatus and electronic device
US7606297B2 (en) Method and system for creating an eye diagram using a binary data bit decision mechanism
JP2004506204A (ja) 高速データストリームの捕捉および評価
CN104977448B (zh) 具有高级触发能力的测试和测量仪器
US8612815B2 (en) Asynchronous circuit with an at-speed built-in self-test (BIST) architecture
JP2005292134A (ja) 差動信号測定をともなう試験システム
US20100283480A1 (en) Test apparatus, test method, and device
US9804231B2 (en) Power noise histogram of a computer system
US8619935B2 (en) Methods and structure for on-chip clock jitter testing and analysis
WO2007059411A2 (en) Locally in-order strobing
TWI408389B (zh) The use of multi-strobe test is the test of the test apparatus and test method
US20220027541A1 (en) Coverage based microelectronic circuit, and method for providing a design of a microelectronic circuit
US20080232538A1 (en) Test apparatus and electronic device
US8866504B2 (en) Determining local voltage in an electronic system
US20060195737A1 (en) System and method for characterization of certain operating characteristics of devices
US11150292B1 (en) Voltage spike detector and system for detecting voltage spikes in semiconductor devices
US9344075B2 (en) Measuring delay between signal edges of different signals using an undersampling clock
CN102571041B (zh) 检测电路延时和时序的方法及采用该方法校准延时的方法
US8008935B1 (en) Tester and a method for testing an integrated circuit
US7389449B2 (en) Edge selecting triggering circuit
Kim et al. Built-In Self-Test for static ADC testing with a triangle-wave
WO2024083347A1 (en) An automated dynamic high temperature operating life test acquisition system

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant